KR20060075335A - Method for forming contact hole of semiconductor device - Google Patents
Method for forming contact hole of semiconductor device Download PDFInfo
- Publication number
- KR20060075335A KR20060075335A KR1020040114109A KR20040114109A KR20060075335A KR 20060075335 A KR20060075335 A KR 20060075335A KR 1020040114109 A KR1020040114109 A KR 1020040114109A KR 20040114109 A KR20040114109 A KR 20040114109A KR 20060075335 A KR20060075335 A KR 20060075335A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- nitride film
- contact hole
- region
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 86
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 150000004767 nitrides Chemical class 0.000 claims abstract description 57
- 238000005530 etching Methods 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims description 37
- 238000002955 isolation Methods 0.000 claims description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 239000011229 interlayer Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000003860 storage Methods 0.000 claims description 2
- 230000002265 prevention Effects 0.000 abstract description 7
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 3
- 150000004706 metal oxides Chemical class 0.000 abstract description 3
- 230000000295 complement effect Effects 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 콘택홀 형성 방법에 관한 것으로, 보다 상세하게는 상보성 금속 산화 반도체(complementary metal oxide semiconductor; CMOS)의 경계 없는 콘택홀(borderless contact hole; 이하 “BLC”라 칭함)형성 공정 시에, 얇은 두께의 질화막을 두 번에 나누어 형성하되, 제 1 질화막은 살리사이드 공정 방지막으로 사용하고, 제 2 질화막은 포토다이오드(photo diode) 부분과 로직 블록(logic block) 부분의 식각 정지막(etch stop layer)으로 사용함으로써, 식각 공정 조건 및 시간 차이를 감소시켜 BLC 접합부의 누설 전류를 방지할 수 있는 반도체 소자의 콘택홀 형성 방법에 관한 것이다.The present invention relates to a method for forming a contact hole in a semiconductor device, and more particularly, in the process of forming a borderless contact hole (hereinafter referred to as "BLC") of a complementary metal oxide semiconductor (CMOS). In this case, a thin nitride film is formed in two portions, wherein the first nitride film is used as a salicide prevention film, and the second nitride film is an etch stop film of a photodiode portion and a logic block portion. The present invention relates to a method for forming a contact hole in a semiconductor device capable of preventing leakage current of a BLC junction by reducing etching process conditions and time difference.
Description
도 1a 내지 도 1d는 종래 방법에 따른 콘택홀 형성 방법을 도시한 단면도.1A to 1D are cross-sectional views illustrating a method for forming a contact hole according to a conventional method.
도 2a 내지 도 2e는 본 발명에 따른 콘택홀 형성 방법을 도시한 단면도. 2A to 2E are cross-sectional views illustrating a method for forming a contact hole according to the present invention.
< 도면의 주요 부분에 대한 간단한 설명 ><Brief description of the main parts of the drawing>
1, 21 : 반도체 기판 3, 23 : 소자분리영역1, 21:
5, 25 : 소오스/드레인 영역 7, 27 : 게이트 전극5, 25 source /
9, 29 : 살리사이드(salicide) 영역 11 : HDP 산화막9, 29: salicide region 11: HDP oxide film
13 : 질화막 15, 37 : 층간 절연막13:
17, 39 : 경계 없는 콘택홀(borderless contact hole)17, 39: borderless contact hole
31 : 제 1 질화막 33 : 제 2 질화막31: first nitride film 33: second nitride film
35 : 포토레지스트 패턴35 photoresist pattern
A, A' : 포토다이오드 부분 B, B' : 로직(logic) 블록 부분 A, A ': photodiode part B, B': logic block part
본 발명은 반도체 소자의 콘택홀 형성 방법에 관한 것으로, 보다 상세하게는 상보성 금속 산화 반도체(complementary metal oxide semiconductor; CMOS)의 경계 없는 콘택홀(borderless contact hole; 이하 “BLC” 참조)형성 공정 시에, 얇은 두께의 질화막을 두 번에 나누어 형성하되, 제 1 질화막은 살리사이드 공정 방지막으로 사용하고, 제 2 질화막은 포토다이오드(photo diode) 부분과 로직 블록(logic block) 부분의 식각 정지막(etch stop layer)으로 사용함으로써, 식각 공정 조건 및 시간 차이를 감소시켜 BLC 접합부의 누설 전류를 방지할 수 있는 반도체 소자의 콘택홀 형성 방법에 관한 것이다.BACKGROUND OF THE
현재, 반도체 소자가 점점 고집적화 되면서, 반도체 장치의 제조 기술의 발달과 메모리 소자의 응용 분야가 확장되고 있기 때문에, 대용량의 메모리 소자를 제조하기 위한 방법의 개발이 필수로 요구되고 있다. At present, as semiconductor devices are increasingly integrated, development of semiconductor device manufacturing technology and application of memory devices are expanding, and development of a method for manufacturing a large capacity memory device is required.
대용량화의 메모리 소자를 제조하기 위해서는 일반적으로 전기적으로 통전이 가능한 활성 영역(active region)과 전기적으로 통전되는 것을 방지하기 위한 소자분리영역(isolation region)의 크기를 축소시켜야 하며, 이러한 효과를 얻기 위한 기술로는 현재 STI(shallow trench isolation) 공정 방법이 가장 많이 적용되고 있다. In order to manufacture a large-capacity memory device, it is generally required to reduce the size of an isolation region to prevent electrical conduction with an active region that can be electrically energized. Furnace, the shallow trench isolation (STI) process method is currently the most applied.
하지만, 메모리 소자 크기가 점점 축소되면서 활성 영역에 대한 콘택홀의 겹침 여유(overlay margin) 정도도 따라서 감소되기 때문에, 후속 리소그래피(lithography) 공정 시에 틀어짐(misalignment) 현상이 발생되어 활성 영역에 형성되는 콘택홀의 일부가 경계면을 벗어나 STI 소자분리영역에까지 동시에 걸쳐 형성되고, 이로 인하여 소자분리영역이 손상(oxide loss)되어 후속 공정을 안정하게 수 행하는 것이 어려워 졌다.However, as the size of the memory device is gradually reduced, the overlap margin of the contact hole with respect to the active region is also reduced, so that a misalignment phenomenon occurs in a subsequent lithography process, thereby forming a contact in the active region. A portion of the hole is simultaneously formed out of the boundary to the STI device isolation region, which causes the device isolation region to be damaged (oxide loss), making it difficult to perform the subsequent process stably.
이를 개선하고자, 종래 일반적인 BLC 형성 공정 전에 소자분리영역 상부에 식각 정지막인 질화막을 형성하여 소자분리영역의 손상을 방지하고자 한다.In order to improve this, prior to the conventional BLC forming process, a nitride film as an etch stop layer is formed on the device isolation region to prevent damage to the device isolation region.
한편, 일반적인 CIS(CMOS image sensor)와 같은 구동 칩은 상기 STI 공정과 함께 하나의 다이(die) 내에 살리사이드(self-aligned silicide; salicide) 영역이 형성되지 않는 활성영역을 포함하면서 50%가 넘는 면적을 차지하는 포토다이오드 부분과 살리사이드 영역이 형성되는 활성영역을 포함하는 로직 블록 부분을 형성하는 공정을 동시에 수행한다.On the other hand, a driving chip such as a general CMOS image sensor (CIS) includes more than 50% of active chips including the active region in which a salicide region is not formed in a die together with the STI process. A process of forming a logic block portion including a photodiode portion occupying an area and an active region in which a salicide region is formed is simultaneously performed.
상기 살리사이드 공정이란, 반도체 소자가 고집적화 됨에 따라 MOSFET(metal oxide semiconductor field effect transistor)을 구동할 때 가장 큰 저항을 차지하는 채널(channel) 저항을 감소시키기 위하여 소오스/드레인 영역에 리소그래피 공정 없이 자기정렬법으로 실리사이드(silicide) 영역을 형성하는 공정을 말한다. The salicide process is a self-aligning method without a lithography process in a source / drain region in order to reduce channel resistance, which occupies the largest resistance when driving a metal oxide semiconductor field effect transistor (MOSFET) as a semiconductor device is highly integrated. The process of forming a silicide area | region.
이때, 상기 포토다이오드 부분은 이미지(image)를 흡수하여 일시 저장하는 픽셀(pixel) 지역으로써, 이 부분에 살리사이드 영역이 형성되면 이미지를 흡수해서 저장하는 대신, 하부에 닿기도 전에 반사하여 이미지의 형상화가 이루어지지 않는다. In this case, the photodiode portion is a pixel region that absorbs and temporarily stores an image. If a salicide region is formed in the portion, the photodiode portion absorbs and stores the image, and reflects the image before it reaches the lower portion of the image. No shaping is done.
이를 개선하고자, 종래 살리사이드 공정 전에 상기 포토다이오드 부분에 살리사이드 공정 방지막인 HLD(high temperature low pressure deposition) 산화막을 형성한다. To improve this, a high temperature low pressure deposition (HLD) oxide film is formed on the photodiode portion before the salicide process.
종래 STI 소자분리영역 상부에 식각 정지막인 질화막을 형성하는 단계와 포 토다이오드 부분에 살리사이드 공정 마스크용 산화막을 형성하는 단계를 모두 포함하여 BLC를 형성하는 방법을 도 1a 내지 도 1d에 도시한 도면을 참고하여 설명할 수 있다.1A to 1D illustrate a method of forming a BLC, including forming a nitride film as an etch stop layer on an STI device isolation region and forming an oxide film for a salicide process mask on a photodiode. This may be described with reference to the drawings.
도 1a를 참조하면, 반도체 기판(1) 상에 STI 형 소자분리영역(3), 이온주입을 통하여 형성된 소오스/드레인 영역(5) 및 게이트 전극(7)을 구비한 트랜지스터를 형성한다.Referring to FIG. 1A, a transistor having an STI
상기 도 1a의 게이트 전극(7)을 포함하는 결과물 전면에 600Å 두께의 HDP 산화막(11)을 형성한다. The 600P thick
그리고, 상기 HDP 산화막에 대한 식각 공정을 수행하여, 살리사이드 영역이 형성되지 않는 포토다이오드 부분(A) 상부에만 살리사이드 공정 방지막인 HDP 산화막(11)이 형성되고, 살리사이드 영역이 형성되는 로직 부분(B)은 노출시킨다.In addition, by performing an etching process on the HDP oxide layer, an
상기 노출된 로직 블록 부분(B)에 대한 살리사이드 공정을 수행함으로써, 도 1b에 도시한 바와 같이 소오스/드레인 영역(5) 상부에 살리사이드 영역(9)을 형성한다.By performing the salicide process on the exposed logic block portion B, the
상기 도 1b로 얻어진 결과물 전 표면에 도 1c에 도시한 바와 같이 400Å 두께의 질화막을 형성하여 후속 BLC를 형성하는 식각 공정에 대비한 식각 정지막(13)을 형성한다.As shown in FIG. 1C, an
도 1c의 식각 정지막 상부에 층간절연막(15)을 형성한 다음, 소오스/드레인 영역(5)과 소자분리영역(3)의 접합부가 노출되도록 CxHyFz(상기 x는 1∼4, y는 0 또는 1, z는 1∼8의 정수) 가스를 이용한 건식 식각 공정을 수행하여, 도 1d에 도 시한 바와 같이 BLC(17)를 형성한다. After the
하지만, 상기와 같은 종래 방법은 포토다이오드 부분(A)에서 BLC를 형성하는 경우, 성질이 다른 살리사이드 공정 방지막인 HDP 산화막과 식각 정지막으로 사용하는 질화막에 대한 식각 공정을 동시에 수행하기 때문에, BLC 형성 공정의 최적의 식각 조건을 찾기가 어렵다.However, in the conventional method as described above, when the BLC is formed in the photodiode portion A, the BLC is simultaneously performed with the HDP oxide film, which is a salicide prevention film of different properties, and the etching process for the nitride film used as the etch stop film. It is difficult to find the optimal etching conditions of the formation process.
그 뿐만 아니라, 상기 로직 부분(B)에서는 식각 정지막에 대한 식각 공정을 종결한 후에도 포토다이오드 부분의 HLD 산화막이 제거될 때까지의 식각 공정을 더 수행해야 하기 때문에, 과도 식각이 수행되어 소자분리영역과 소오스/드레인 영역의 접합부(junction)가 훼손되므로 누설 전류가 발생된다.In addition, in the logic portion B, the etching process until the HLD oxide layer of the photodiode portion is removed after the etching process for the etch stop layer is further performed, thus performing excessive etching. Since the junction between the region and the source / drain regions is broken, leakage current is generated.
또한, 로직 부분에서도 두꺼운 두께의 상기 식각 정지막에 대한 식각 공정을 수행하는 동안 웨이퍼의 변동 사항(variation)에 의하여 웨이퍼 중앙 부분과 외부 부분에서 약 150Å 두께가 차이난다.In addition, in the logic part, a thickness of about 150 μs is different between the wafer center part and the external part due to the wafer variation during the etching process of the thick etch stop layer.
이에 본 발명자들은 활발한 연구 결과 고가의 장비 개발 없이도 상기한 종래의 문제점을 개선할 수 있는 새로운 개념의 BLC 형성 방법을 개발하여 본 발명을 완성하였다. Accordingly, the present inventors have completed the present invention by developing a new concept of BLC formation method that can improve the above-mentioned conventional problems without developing expensive equipment.
본 발명은 BLC를 형성하기 위하여 종래 살리사이드 공정 방지막인 HLD 산화막을 형성하는 대신, BLC 형성 공정의 식각 정지막인 질화막을 두 차례로 나누어 형성한 후, 후속 BLC 형성 식각 공정을 수행함으로써, 소자분리영역이 손상되지 않는 안정한 반도체 소자의 콘택홀 형성 방법을 제공하는 것을 목적으로 한다. According to the present invention, instead of forming an HLD oxide film, which is a conventional salicide prevention film, to form a BLC, the nitride film, which is an etch stop film of the BLC forming process, is formed in two steps, and then a subsequent BLC forming etching process is performed. An object of the present invention is to provide a stable contact hole formation method of a semiconductor device that is not damaged.
상기 목적을 달성하기 위하여 본 발명에서는 In the present invention to achieve the above object
(a) 소자분리 영역 및 게이트 전극이 구비되어 있는 반도체 기판의 활성영역 상부에 소오스/드레인 영역을 형성하는 단계;(a) forming a source / drain region on the active region of the semiconductor substrate including the device isolation region and the gate electrode;
(b) 상기 소자분리영역 및 게이트 전극을 포함하는 전면에 제 1 질화막을 형성하는 단계;(b) forming a first nitride film on an entire surface including the device isolation region and the gate electrode;
(c) 상기 제 1 질화막에 대한 식각 공정을 수행하여 살리사이드 영역이 형성되는 활성 영역을 포함하는 로직 블록 부분을 노출시키는 단계;(c) performing an etching process on the first nitride film to expose a logic block portion including an active region in which a salicide region is formed;
(d) 상기 노출된 로직 부분에 대한 살리사이드 공정을 수행하여, 살리사이드 영역을 형성하는 단계; (d) performing a salicide process on the exposed logic portion to form a salicide region;
(e) 상기 제 1 질화막 및 살리사이드 영역이 형성된 로직 블록 부분 전면에 제 2 질화막을 형성하는 단계;(e) forming a second nitride film over the entire logic block portion where the first nitride film and the salicide region are formed;
(f) 상기 소자분리영역의 제 2 질화막 상부에만 포토/에치 공정에 의한 포토레지스트 패턴을 형성하는 단계; (f) forming a photoresist pattern by a photo / etch process only on the second nitride film of the device isolation region;
(g) 상기 포토레지스트 패턴이 형성된 소자분리막 상부의 제 1 질화막 및 제 2 질화막을 제외한 나머지 노출된 부분의 제 1 질화막 및 제 2 질화막을 제거하여 게이트 전극 상부 및 소오스/드레인 영역을 노출시키는 단계; (g) exposing the gate electrode and the source / drain regions by removing the first nitride layer and the second nitride layer of the remaining portions except for the first nitride layer and the second nitride layer on the device isolation layer on which the photoresist pattern is formed;
(h) 상기 포토레지스트 패턴을 제거한 다음, 노출된 게이트 전극 상부 및 소오스/드레인 영역을 포함하는 전면에 층간절연막을 형성하는 단계; 및(h) removing the photoresist pattern and then forming an interlayer insulating film over the exposed gate electrode and on the entire surface including the source / drain regions; And
(i) 상기 소자분리영역의 접합부가 노출될 때까지 상기 층간절연막에 대한 식각 공정을 수행하여, BLC를 형성하는 단계를 포함하는 반도체 소자의 콘택홀 형성 방법을 제공한다.(i) forming a BLC by performing an etching process on the interlayer insulating layer until the junction of the device isolation region is exposed, thereby providing a contact hole forming method of a semiconductor device.
이때, 상기 BLC는 비트라인(Bitline), 워드라인(Wordline) 또는 스토리지노드 전극용 콘택홀이면 특별히 제한을 두지 않는다.In this case, the BLC is not particularly limited as long as it is a contact hole for a bitline, a wordline, or a storage node electrode.
이하, 본 발명을 도면을 들어 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.
도 2a를 참조하면, 반도체 기판(21) 상에 STI 형 소자분리영역(23), 이온주입을 통하여 형성된 소오스/드레인 영역(25) 및 게이트 전극(27)을 구비한 트랜지스터를 형성한다.Referring to FIG. 2A, a transistor including an STI
상기 도 2a의 결과물 전면에 제 1 질화막(31)을 형성하고, 식각 공정을 수행하여 도 2b에 도시한 바와 같이 살리사이드 영역이 형성되는 활성 영역을 포함하는 로직 블록 부분(B')을 노출시킨다.A
이때, 상기 제 1 질화막은 후속 살리사이드 공정 마스크로써, SiN 또는 Si3N4를 이용하여 200Å두께 이하, 바람직하게 100∼200Å 두께로 형성한다.At this time, the first nitride film is formed to a thickness of 200 mW or less, preferably 100 to 200 mW using SiN or Si 3 N 4 as a subsequent salicide process mask.
상기 제 1 질화막에 대한 식각 공정은 CxHyFz(상기 x는 1∼4, y는 0 또는 1, z는 1∼8의 정수) 가스를 이용한 건식 식각 방법으로 수행된다.The etching process for the first nitride film is performed by a dry etching method using CxHyFz (where x is 1 to 4, y is 0 or 1, z is an integer of 1 to 8) gas.
그 다음, 상기 노출된 로직 블록 부분(B')에 대하여 코발트(Co) 또는 티타늄(Ti)과 같은 금속 계열을 도핑(doping) 시키는 살리사이드 공정을 수행하여 소오스/드레인 영역(25) 상부에 살리사이드 영역(29)을 형성한다.Next, a salicide process for doping a metal series such as cobalt (Co) or titanium (Ti) to the exposed logic block portion B 'is performed on the source /
상기 도 2b에 의해 얻어진 제 1 질화막(31) 및 살리사이드 영역(29)이 형성 된 로직 블록 부분(B')을 포함하는 전면에 도 2c에 도시한 바와 같이 제 2 질화막(33)을 형성한다.A
이때, 상기 제 2 질화막은 후속 BLC를 형성하는 식각 공정에 대비한 식각 정지막으로써, SiN 또는 Si3N4로 형성되며, 200Å 두께 이하, 바람직하게 100∼200Å두께로 형성한다.In this case, the second nitride film is an etch stop film in preparation for an etching process for forming a subsequent BLC, and is formed of SiN or Si 3 N 4 , and is formed to be 200 μm thick or less, preferably 100 to 200 μm thick.
이와 같이, 상기 형성되는 제 1 질화막 및 제 2 질화막의 두께는 후속 BLC 형성을 위한 식각 공정 조건과 포토다이오드 영역의 이미지 흡수에 최적의 조건을 얻기 위하여 총 두께 범위가 400Å 두께 이하로 형성되는 것이 바람직하다. As such, the thicknesses of the first nitride film and the second nitride film to be formed are preferably formed to have a total thickness of 400 Å or less in order to obtain optimal conditions for etching process conditions for subsequent BLC formation and image absorption of the photodiode region. Do.
상기 도 2c의 제 2 질화막 상부에 포토레지스트층(미도시)을 형성한 다음, 리소그래피 공정을 수행하여 도 2d에 도시한 바와 같이 소자분리영역(23) 상부 및 게이트 측면에만 포토레지스트 패턴(35)을 형성되도록 한다.A photoresist layer (not shown) is formed on the second nitride film of FIG. 2C, and then a lithography process is performed to form the
그리고, 상기 포토레지스트 패턴(35)이 형성된 소자분리영역(23) 상부의 제 1 질화막 및 제 2 질화막을 제외한 나머지 노출된 활성 영역 상부 및 게이트 상부의 제 1 질화막(31) 및 제 2 질화막(33) 만을 제거하여, 후속 BLC 식각 공정이 수행되는 소자분리영역의 접합 부분에만 식각 정지막이 형성되도록 한다.In addition, the
상기 질화막에 대한 식각 공정은 CxHyFz(상기 x는 1∼4, y는 0 또는 1, z는 1∼8의 정수) 가스를 이용한 건식 식각 방법으로 수행된다.The etching process for the nitride film is performed by a dry etching method using CxHyFz (where x is 1 to 4, y is 0 or 1, and z is an integer of 1 to 8) gas.
상기 도 2d의 포토레지스트 패턴(35)을 제거한 다음, 결과물 전면에 층간절연막(37)을 형성한다.
After removing the
상기 층간절연막(37)에 대하여 소오스/드레인 영역(25)과 소자분리영역(23)의 접합부를 노출시키는 식각 공정을 수행하여, 도 2e에 도시한 바와 같이 BLC(39)를 형성한다.An etching process is performed to expose the junction between the source /
전술한 바와 같이, 본 발명에서는 종래 BLC 형성 공정 시에 살리사이드 공정 방지막인 600Å 두께의 HDP 산화막을 대신 BLC 형성 공정에 대한 식각 정지막으로 사용하던 400Å 두께의 질화막을 200Å 두께로 나누어 형성하되, 제 1 질화막은 살리사이드 공정 방지막으로 사용하고, 제 2 질화막은 후속 BLC 형성 공정의 식각 정지막으로 사용함으로써, 웨이퍼 변동 사항으로 인한 중앙 부분과 외부 부분의 두께 차이를 150Å에서 80Å 정도로 감소시킬 수 있다.As described above, in the present invention, instead of replacing the 600 Å thick HDP oxide film, which is a salicide process prevention film, during the BLC formation process, a 400 Å nitride film used as an etch stop layer for the BLC formation process is divided into 200 Å thickness. By using the first nitride film as a salicide process prevention film and the second nitride film as an etch stop film in a subsequent BLC forming process, the thickness difference between the central part and the external part due to wafer variation can be reduced from 150 kPa to 80 kPa.
또한, 기판 전면에 형성되는 막의 두께를 감소시켜 상기 BLC 형성을 위한 식각 공정 시에 한 종류의 층에 대해서만 식각 공정을 수행함으로써 식각 공정 시간을 단축시킬 수 있을 뿐만 아니라, 포토다이오드 부분과 로직 블록 부분의 막의 차이를 감소시켜 로직 블록 부분에서 과도 식각 되던 것을 방지할 수 있으므로, 후속 BLC 형성을 위한 식각 공정을 보다 용이하게 수행하여 하부 소자분리막이 손상되어 발생되는 소자 특성의 열화를 해소 할 수 있다. In addition, by reducing the thickness of the film formed on the front surface of the substrate to perform the etching process for only one type of layer during the etching process for forming the BLC, as well as shortening the etching process time, photodiode portion and logic block portion Since it is possible to prevent excessive etching in the logic block portion by reducing the difference of the film, it is possible to more easily perform the etching process for the subsequent BLC formation to solve the deterioration of device characteristics caused by damage to the lower device isolation layer.
더하여, 상기와 같이 포토다이오드 부분에 한 종류의 물질만을 형성함에 따라, 이미지 흡수 시에 증착 물질 자체의 구성 성분에 의한 굴절이나, 반사 등의 방해 요소 없이 균일한 소자를 형성할 수 있다.In addition, by forming only one kind of material on the photodiode portion as described above, it is possible to form a uniform element without disturbing elements such as refraction or reflection by components of the deposition material itself during image absorption.
이상에서 살펴본 바와 같이, 본 발명에서는 종래 BLC 형성 공정에 대한 식각 정지막으로 사용하던 질화막을 두 번으로 형성함으로써, 웨이퍼 변동 사항으로 인한 중앙 부분과 외부 부분의 두께 차이를 감소시킬 수 있다.As described above, in the present invention, since the nitride film used as the etch stop film for the conventional BLC forming process is formed twice, the thickness difference between the center part and the outer part due to the wafer variation can be reduced.
또한, 상기 BLC 형성을 위한 식각 공정 시간을 단축시킬 수 있을 뿐만 아니라, 포토다이오드 부분과 로직 블록 부분의 막의 차이를 감소시켜 로직 블록 부분의 과도 식각을 방지할 수 있으므로, 하부 소자분리막이 손상을 방지 할 수 있고, 한 종류의 물질만을 형성함에 따라, 이미지 흡수 시에 증착 물질 자체의 구성 성분에 의한 굴절이나, 반사 등의 방해 요소 없이 균일한 소자를 형성할 수 있다.In addition, the etching process for forming the BLC can be shortened, and the over-etching of the logic block portion can be prevented by reducing the difference between the photodiode portion and the logic block portion film, thereby preventing damage to the lower device isolation layer. By forming only one kind of material, it is possible to form a uniform element without disturbing elements such as refraction or reflection by components of the deposition material itself during image absorption.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114109A KR101146955B1 (en) | 2004-12-28 | 2004-12-28 | Method for Forming Contact Hole of Semiconductor Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114109A KR101146955B1 (en) | 2004-12-28 | 2004-12-28 | Method for Forming Contact Hole of Semiconductor Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060075335A true KR20060075335A (en) | 2006-07-04 |
| KR101146955B1 KR101146955B1 (en) | 2012-05-22 |
Family
ID=37167886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040114109A KR101146955B1 (en) | 2004-12-28 | 2004-12-28 | Method for Forming Contact Hole of Semiconductor Device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101146955B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10032674B2 (en) | 2015-12-07 | 2018-07-24 | International Business Machines Corporation | Middle of the line subtractive self-aligned contacts |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030070968A (en) * | 2002-02-27 | 2003-09-03 | 삼성전자주식회사 | semiconductor device having local salicidation structure and method for fabricating the same |
-
2004
- 2004-12-28 KR KR1020040114109A patent/KR101146955B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR101146955B1 (en) | 2012-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7189605B2 (en) | Method for fabricating semiconductor device | |
| KR100317532B1 (en) | Semiconductor device and method for fabricating the same | |
| JPH10189770A (en) | Semiconductor device | |
| KR100328810B1 (en) | Contact structure for a semiconductor device and manufacturing method thereof | |
| KR100384062B1 (en) | Method for fabricating selective silicide film of MDL | |
| JP2003060069A (en) | Method for fabricating semiconductor element having double gate oxide film | |
| KR101146955B1 (en) | Method for Forming Contact Hole of Semiconductor Device | |
| KR100277905B1 (en) | Manufacturing Method of Semiconductor Memory Device | |
| KR101158061B1 (en) | Method for forming Contact Hole of Semiconductor Device | |
| KR100982959B1 (en) | Method for manufacturing a semiconductor device | |
| KR20020010795A (en) | Manufacturing method for semiconductor device | |
| KR100331278B1 (en) | Method for fabricating DRAM device | |
| KR100713927B1 (en) | Method of manufacturing semiconductor device | |
| KR20070002605A (en) | Method for fabricating transistor of semiconductor device | |
| KR100486120B1 (en) | Method for forming of mos transistor | |
| US20020173099A1 (en) | Method for fabricating a mos transistor of an embedded memory | |
| KR100289750B1 (en) | Method for forming semiconductor device having self-aligned contact hole | |
| KR100459930B1 (en) | Method of making partial self-aligned salicide contact | |
| KR100432893B1 (en) | Method for forming a semiconductor device | |
| KR20000044855A (en) | Method for manufacturing flash memory element | |
| KR100575360B1 (en) | Method for fabricating semiconductor device | |
| KR20040003948A (en) | Method for forming the MOS transistor in semiconductor device | |
| KR20050024667A (en) | Method for fabricating butting contact in semiconductor device | |
| KR20020048266A (en) | Method for manufacturing a semiconductor device | |
| KR20000038331A (en) | Fabrication method of semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150416 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |