KR20060075290A

KR20060075290A - Semiconductor memory device

Info

Publication number: KR20060075290A
Application number: KR1020040114061A
Authority: KR
Inventors: 박주성
Original assignee: 주식회사 하이닉스반도체
Priority date: 2004-12-28
Filing date: 2004-12-28
Publication date: 2006-07-04

Abstract

본 발명은 퓨즈박스에 구비되는 퓨즈와 퓨즈의 간격을 증가시켜, 레이저 조사때 이웃한 퓨즈가 데미지를 입지 않을 수 있는 반도체 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 리페어 공정시 레이저가 조사되어 하단에 배치된 퓨즈를 블로잉시키기 위해 주변 영역보다 절연막이 선택적으로 더 제거된 퓨즈박스영역; 및 상기 퓨즈박스 영역의 하단부를 가로지르며 배치되되, 이열로 배치되는 다수의 퓨즈를 구비하는 반도체 메모리 장치를 제공한다.
The present invention is to provide a semiconductor memory device that can increase the interval between the fuse and the fuse provided in the fuse box, the neighboring fuse may not be damaged when the laser irradiation, to this end the present invention is to irradiate the laser during the repair process A fuse box region in which an insulating layer is selectively removed from the peripheral region to blow the fuse disposed at the bottom; And a plurality of fuses disposed across the lower end of the fuse box region and arranged in two rows.

반도체, 메모리, 리페어, 퓨즈, 퓨즈박스.Semiconductor, Memory, Repair, Fuse, Fuse Box.

Description

Semiconductor Memory Device {SEMICONDUCTOR MEMORY DEVICE}

도1은 통상적인 반도체 메모리 장치의 단면도.1 is a cross-sectional view of a conventional semiconductor memory device.

도2는 종래기술에 의한 반도체 메모리 장치의 퓨즈박스 평면도.2 is a plan view of a fuse box of a semiconductor memory device according to the related art.

도3은 종래기술에 의해 제조된 반도체 메모리 장치의 문제점을 보여주는 전자현미경사진.Figure 3 is an electron micrograph showing the problem of the semiconductor memory device manufactured by the prior art.

도4는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 퓨즈박스 평면도.
4 is a plan view of a fuse box of the semiconductor memory device according to the preferred embodiment of the present invention.

* 도면의 주요부분에 대한 설명 *Description of the main parts of the drawing

X : 리페어 공정시 레이저 조사될 영역
X: area to be laser irradiated during repair process

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 리페어 공정시 레이저가 조사되는 퓨즈박스 및 그 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device, and more particularly, to a fuse box to which a laser is irradiated during a repair process and a manufacturing method thereof.

반도체 메모리 장치, 특히 메모리장치 제조시 수많은 미세 셀 중에서 한 개라도 결함이 있으면 메모리로서의 기능을 수행 하지 못하므로 불량품으로 처리된다. 그러나 메모리 내의 일부 셀에만 결함이 발생하였는데도 불구하고 장치 전체를 불량품으로 폐기하는 것은 수율(yield)측면에서 비효율적인 처리방법이다. In the manufacture of a semiconductor memory device, in particular, a memory device, if any one of the many fine cells is defective, the memory device may not function as a memory and thus may be treated as a defective product. However, despite the fact that only a few cells in the memory have failed, discarding the entire device as defective is an inefficient process in terms of yield.

따라서, 현재는 메모리장치 내에 미리 설치해둔 예비셀( 리던던시(redundancy) 셀이라고도 함)을 이용하여 불량 셀을 대체함으로써, 전체 메모리를 되살려 주는 방식으로 수율 향상을 이루고 있다. Therefore, the yield improvement is achieved by replacing the defective cell by using a spare cell (also referred to as a redundancy cell) previously installed in the memory device.

리던던시 셀을 이용한 리페어 작업은 통상, 일정 셀 어레이(cell array)마다 스페어 로우(spare low) 어레이와 스페어 칼럼(sparecolumn) 어레이를 미리 설치해 두어 결함이 발생된 불량 메모리 셀을 로우/컬럼 단위로 스페어 메모리 셀로 치완해 주는 방식으로 진행된다.In the repair operation using redundancy cells, spare memory arrays and spare column arrays are pre-installed for each cell array so that defective memory cells having defects are stored in row / column units. It proceeds in a cell-like manner.

이를 자세히 살펴보면, 웨이퍼 상태로 완료된 후에 테스트를 통해 불량 메모리 셀을 골라내면 그에 해당하는 어드레스(address)를 예비셀의 어드레스 신호로 바꾸어 주는 프로그램을 내부회로에 행하게 된다. 따라서, 실제 사용시에는 불량 라인에 해당하는 어드레스 신호가 입력되면 불량셀 대신에 예비셀로 선택이 바뀌게 되는 것이다. In detail, when a defective memory cell is selected through a test after completion in a wafer state, a program is performed in an internal circuit to change an address corresponding to the address signal of a spare cell. Therefore, in actual use, when an address signal corresponding to a defective line is input, the selection is changed to a spare cell instead of the defective cell.

전술한 프로그램 방식 중에서, 가장 널리 사용되는 방식이 레이저 빔으로 퓨즈를 태워 끊어버리는 방식인데, 레이저의 조사에 의해 끊어지는 배선을 퓨즈라 하고, 그 끊어지는 부위와 이를 둘러싸는 영역을 퓨즈 박스라 한다. Among the above-described program methods, the most widely used method is to burn a fuse with a laser beam and blow it. The wiring broken by the laser irradiation is called a fuse, and the broken portion and the area surrounding the fuse box are called fuse boxes. .

도1은 통상적인 반도체 메모리 장치를 나타내는 단면도로서, 좌측은 셀영역 의 단면을 나타내고 우측은 퓨즈영역을 나타낸다.1 is a cross-sectional view showing a conventional semiconductor memory device, with a left side showing a cross section of a cell region and a right side showing a fuse region.

도1의 도시된 바와 같이, 반도체 메모리 장치의 셀영역은 기판(10) 상부에 소자분리막(11), 활성영역(13), 게이트 패턴(14), 제1 및 제2 스토리지 노드 콘택플러그(15a,17), 비트라인 콘택플러그(15b), 비트라인(16), 층간절연막(12,17,22)과 캐패시터를 형성하는 스토리지 노드 콘택플러그(19), 유전체박막(20), 플레이트전극(23,24)을 구비한다. 플레이트 전극(23,24)는 폴리실리콘막(23)과, TiN막(24)으로 구성된다.As shown in FIG. 1, a cell region of a semiconductor memory device may include a device isolation layer 11, an active region 13, a gate pattern 14, and first and second storage node contact plugs 15a on a substrate 10. 17, the bit line contact plug 15b, the bit line 16, the storage node contact plug 19 forming the capacitor and the interlayer insulating films 12, 17, and 22, the dielectric thin film 20, and the plate electrode 23 24). The plate electrodes 23 and 24 are composed of a polysilicon film 23 and a TiN film 24.

한편 반도체 메모리 장치의 퓨즈영역은 기판상에 층간절연막(11',17',22')과, 폴리실리콘막(23')과 TiN막(24')으로 구성된 퓨즈와, 퓨즈상부에 형성된 층간절연막(26)을 구비한다. 또한, 도면부호 26은 리페어 공정시 레이저 조사에 의한 퓨즈절단을 위해 퓨즈상부의 층간절연막(21)을 일정두께만큼 제거하여 형성하는 퓨즈박스를 나타낸다. 여기서 층간절연막(11',17',22')은 따로 형성되는 것이 아니고, 셀영역에서의 층간절연막(11,17,22)이 형성될 때 각각 같이 형성되는 막이다.The fuse region of the semiconductor memory device is a fuse composed of interlayer insulating films 11 ', 17' and 22 ', a polysilicon film 23' and a TiN film 24 'on a substrate, and an interlayer insulating film formed on the fuse. (26) is provided. In addition, reference numeral 26 denotes a fuse box formed by removing the interlayer insulating film 21 on the upper portion of the fuse by a predetermined thickness for cutting the fuse by laser irradiation during the repair process. The interlayer insulating films 11 ', 17', and 22 'are not formed separately, but are formed together when the interlayer insulating films 11, 17, and 22 are formed in the cell region.

퓨즈는 전술한 바와 같이 반도체 소자의 결함(Fail)이 발생한 경우에 결함이 발생한 부분을 리페어하기 위한 것으로, 통상 퓨즈는 추가적인 공정으로 따로 형성하는 것은 아니고 셀영역의 비트 라인(Bit Line) 또는 워드 라인(Word line)등의 도전층을 이용하여 형성한다. As described above, the fuse is used to repair a defective portion in the case of a failure of the semiconductor device. In general, the fuse is not formed separately by an additional process. It is formed using a conductive layer such as (Word line).

특히 최근에 반도체 메모리 장치의 집적도가 높아지면서 반도체 메모리 장치의 구조물의 높이도 높아지게 되었다, 이로 인하여 비교적 하부구조인 워드라인이나 비트라인을 이용해서 퓨즈를 형성하게 되면 이후 퓨즈박스를 형성하기 위해서 많은 층간절연막을 제거해야하는 어려움이 생기게 되었다. 따라서 최근에는 반도체 메모리 장치의 높은 위치에서 형성되는 도전층을 퓨즈라인으로 이용하고 있는데, 금속배선이나 캐패시터의 전극용 도전막을 퓨즈라인으로 이용하고 있다.In particular, in recent years, as the degree of integration of semiconductor memory devices increases, the height of structures of semiconductor memory devices also increases. As a result, when fuses are formed by using word lines or bit lines, which are relatively substructures, interlayers are formed to form fuse boxes. The difficulty of removing the insulating film has arisen. Therefore, in recent years, a conductive layer formed at a high position of a semiconductor memory device is used as a fuse line, and a conductive film for electrodes of metal wiring or capacitor is used as a fuse line.

도1에 도시된 퓨즈(23',24')는 셀영역에 형성된 캐패시터의 플레이트 전극(23,24)을 형성하는 도전막을 이용하여 형성한 것이다.The fuses 23 'and 24' shown in Fig. 1 are formed using a conductive film forming the plate electrodes 23 and 24 of the capacitor formed in the cell region.

도2는 종래기술에 의한 반도체 메모리 장치의 퓨즈박스 평면도이다.2 is a plan view of a fuse box of a semiconductor memory device according to the related art.

도2를 참조하여 살펴보면, 퓨즈박스영역에 다수의 퓨즈가 평행하게 가로지르며 배치되어 있다.Referring to Figure 2, a plurality of fuses are arranged in parallel across the fuse box area.

리페어 공정시 퓨즈의 X 영역에 레이저를 조사하여 블로잉시키고, 퓨즈가 블로잉됨으로 반도체 메모리 장치는 대체된 셀에 대해 데이터를 억세스하게 된다.During the repair process, the laser is irradiated to the X region of the fuse to blow, and the fuse blows the semiconductor memory device to access data about the replaced cell.

도2의 하단은 상단의 도면 a-a; 단면을 자른 것으로 퓨즈의 상부에 절연막이 일정 두께정도 남아 있게 된다.2 is a top view of the drawing a-a; By cutting the cross section, an insulating film remains on the upper part of the fuse by a certain thickness.

퓨즈를 형성하고, 퓨즈의 상단에 일정두께의 절연막을 남켜서 퓨즈박스를 형성하게 되는데, 퓨즈 상단의 잔류절연막은 레이저가 조사될 때에 완충막역할도 하게 된다.The fuse is formed, and a fuse box is formed by leaving an insulating film having a predetermined thickness on the top of the fuse. The remaining insulating film on the top of the fuse also serves as a buffer when the laser is irradiated.

그러나, 반도체 장치가 고집적됨으로서 퓨즈박스에 구비되는 퓨즈의 수는 증가하게 되고, 퓨즈와 퓨즈의 간격은 더 좁아지게 되어, 레이저를 조사하여 퓨즈를 신뢰성있게 블로잉시키는 것이 점점 더 힘들어지고 있다.However, as the semiconductor devices are highly integrated, the number of fuses provided in the fuse box increases, and the gap between the fuses and the fuses becomes narrower, and it is increasingly difficult to reliably blow the fuses by irradiating a laser.

또한, 퓨즈박스에 구비되는 퓨즈의 가운데 영역과 가장자리 영역에 있는 잔류 절연막의 두께가 서로 다르게 되는데, 이는 반도체 메모리 장치가 고집적화되면 서 퓨즈상에 적층된 절연막의 두께가 계속 두꺼워져, 퓨즈 상단의 모든 절연막 선택적으로 제거해내는 것이 매우 힘들기 때문이다. 또한, 반도체 제조공정중 식각되는 영역에서 가운데 영역은 더 많이 식각되고, 가장자리영역은 덜 식각이 되는 식각특성 때문이기도 하다.In addition, the thickness of the residual insulating film in the center region and the edge region of the fuse provided in the fuse box is different from each other. As the semiconductor memory device is highly integrated, the thickness of the insulating layer stacked on the fuse is continuously increased. This is because it is very difficult to selectively remove the insulating film. In addition, in the semiconductor manufacturing process, the etching area is more etched and the edge area is less etched.

따라서 레이저를 퓨즈에 조사하게 되면, 레이저 스팟(spot)이 옆으로 펴저서 이웃한 퓨즈에 데미지를 입피는 경우가 자주발생한다.Therefore, when the laser is irradiated to the fuse, the laser spot (flat) is spread to the side often occurs damage to the neighboring fuse.

퓨즈는 주로 폴리실리콘등의 물질로 형성하는 데, 데미지를 받은 퓨즈가 비결정질화(amorphise)되어 저항값이 높아지게 되느데, 심한 경우에는 블로잉된 것처럼 판독될 수 있다.The fuse is mainly formed of a material such as polysilicon, and the damaged fuse is amorphized to increase the resistance value, which can be read as if blown in severe cases.

이 경우에는 리페어 공정에서 리페어한 어드레스와 관계없는 어드레스가 리페어 되어 결국에는 메모리 장치가 불량으로 되는 것이다.In this case, an address irrelevant to the address repaired in the repair process is repaired, resulting in a bad memory device.

도3은 종래기술에 의해 제조된 반도체 메모리 장치의 문제점을 보여주는 전자현미경사진이다. 도3를 참조하면 같이 퓨즈에 레이저를 조사하였으나, 레이저 스팟이 퍼져서 인접 퓨즈에 데미지를 주는 것을 알 수 있다.
3 is an electron micrograph showing a problem of a semiconductor memory device manufactured by the prior art. Referring to FIG. 3, the laser is irradiated to the fuse, but it can be seen that the laser spot spreads and damages the adjacent fuse.

본 발명은 전술한 문제점을 해결하기 위해 제안된 것으로, 퓨즈박스에 구비되는 퓨즈와 퓨즈의 간격을 증가시켜, 레이저 조사때 이웃한 퓨즈가 데미지를 입지 않을 수 있는 반도체 메모리 장치를 제공함을 목적으로 한다.
SUMMARY OF THE INVENTION The present invention has been proposed to solve the above problems, and an object of the present invention is to provide a semiconductor memory device in which a neighboring fuse may not be damaged during laser irradiation by increasing a distance between the fuse and the fuse provided in the fuse box. .

본 발명은 리페어 공정시 레이저가 조사되어 하단에 배치된 퓨즈를 블로잉시키기 위해 주변 영역보다 절연막이 선택적으로 더 제거된 퓨즈박스영역; 및 상기 퓨즈박스 영역의 하단부를 가로지르며 배치되되, 이열로 배치되는 다수의 퓨즈를 구비하는 반도체 메모리 장치를 제공한다.The present invention provides a fuse box region in which an insulating film is selectively removed from a peripheral region to blow a fuse disposed at a lower end by irradiating a laser during a repair process; And a plurality of fuses disposed across the lower end of the fuse box region and arranged in two rows.

또한 퓨즈박스 하단에 2열로 배치된 다수의 퓨즈는 제1 열의 퓨즈와 제2 열의 퓨즈는 서로 지그재그로 배치된 것을 특징으로 한다.
In addition, the plurality of fuses arranged in two rows at the bottom of the fuse box is characterized in that the fuse in the first row and the fuse in the second row are arranged in a zigzag.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. do.

도4는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 퓨즈박스 평면도이다.4 is a plan view of a fuse box of a semiconductor memory device according to an exemplary embodiment of the present invention.

도4에 도시된 바와 같이, 본 실시예에 따른 반도체 메모리 장치의 가장 큰 특징은 퓨즈를 이열로 배치한다는 것이다.As shown in Fig. 4, the biggest feature of the semiconductor memory device according to the present embodiment is that the fuses are arranged in two rows.

퓨즈를 2렬로 배치하기 때문에, 같은 갯수의 퓨즈를 배치하더라도 퓨즈박스에 배치되는 퓨즈와 퓨즈의 간격은 종래보다 더 넓게 배치시킬 수 있다.Since the fuses are arranged in two rows, even if the same number of fuses are arranged, the distance between the fuses arranged in the fuse box and the fuses can be wider than in the related art.

또한 1열의 퓨즈와 2열의 퓨즈는 서로 엇갈리게 배치시킴으로서, 한 퓨즈에 레이저가 조사되어 블로잉될 때에 이웃한 퓨즈에 전달되는 데미지를 최소화시킨다.In addition, the fuses in the first row and the second row of fuses are staggered from each other, thereby minimizing the damage transmitted to the neighboring fuses when the laser is irradiated and blown on one fuse.

따라서 본 실시예에 따른 메모리 장치는 퓨즈박스에 퓨즈가 2열로 배치되어 있기 때문에, 리페어 공정에서 레이저를 조사하여 퓨즈를 블로잉할 때에 미스얼라인이나 레이저 스팟 퍼짐 현상에 의해 주변 퓨즈에 주는 데미지를 크게 줄일 수 있게 되는 것이다.Therefore, in the memory device according to the present exemplary embodiment, since the fuses are arranged in two rows in the fuse box, damage to the peripheral fuses due to misalignment or laser spot spreading phenomenon is greatly increased when the fuses are blown by irradiating the laser in the repair process. It will be reduced.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

본 발명에 의해서, 퓨즈박스에 배치되는 퓨즈를 이열로 배치시킴으로서 같은 수의 퓨즈를 퓨즈박스에 배치시키더라도 이웃한 퓨즈간의 간격을 종래보다 더 넓게 배치시킬 수 있다.According to the present invention, by arranging the fuses arranged in the fuse box in two rows, even if the same number of fuses are placed in the fuse box, the distance between neighboring fuses can be made wider than before.

따라서 리페어 공정시 레이저 조사의 미스얼라인 또는 레이저 스팟등에 의해 이웃한 퓨즈가 받는 데미지를 크게 줄일 수 있다.
Therefore, damage caused by neighboring fuses due to misalignment or laser spot of laser irradiation can be greatly reduced during the repair process.

Claims

A fuse box region in which an insulating layer is selectively removed from the peripheral region in order to blow the fuse disposed at the bottom by irradiating a laser during the repair process; And

A plurality of fuses disposed across the lower end of the fuse box area, arranged in two rows

A semiconductor memory device having a.

The method of claim 1,

The plurality of fuses arranged in the second row is a semiconductor memory device, characterized in that the fuse in the first row and the fuse in the second row are arranged in a zigzag.