KR20060070216A - Method for fablicating ball grid array board having ballpad image for enhancing reliability - Google Patents

Method for fablicating ball grid array board having ballpad image for enhancing reliability Download PDF

Info

Publication number
KR20060070216A
KR20060070216A KR1020040108877A KR20040108877A KR20060070216A KR 20060070216 A KR20060070216 A KR 20060070216A KR 1020040108877 A KR1020040108877 A KR 1020040108877A KR 20040108877 A KR20040108877 A KR 20040108877A KR 20060070216 A KR20060070216 A KR 20060070216A
Authority
KR
South Korea
Prior art keywords
solder
solder resist
grid array
manufacturing
layer
Prior art date
Application number
KR1020040108877A
Other languages
Korean (ko)
Other versions
KR100632545B1 (en
Inventor
오창열
신영환
이종진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040108877A priority Critical patent/KR100632545B1/en
Publication of KR20060070216A publication Critical patent/KR20060070216A/en
Application granted granted Critical
Publication of KR100632545B1 publication Critical patent/KR100632545B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 솔더 볼 패드(Solder ball pad)의 접속면적을 증대 시킴으로서 솔더 볼 간의 접촉 면적을 증대 시켜 배선기판상에 실장되었을때 접속강도를 증가시켜 충격이나 휨으로부터 솔더 접합부의 크랙 발생을 억제하여 접속 신뢰성을 확보하기 위한 볼 그리드 어레이 기판의 제조 방법에 관한 것이다.The present invention increases the contact area between solder balls by increasing the connection area of solder ball pads, thereby increasing the connection strength when mounted on a wiring board, thereby suppressing crack generation of solder joints from impact or warpage, thereby improving connection reliability. It relates to a manufacturing method of a ball grid array substrate for securing the.

본 발명에 따른 인쇄회로기판의 제조방법은 레이저의 깊이 조절을 이용하여 솔더 볼 패드에 대응하는 부분의 동도금층을 가공하여 적어도 하나의 홈을 형성하는 단계; 외층 회로를 형성하는 단계; 상기 외층 회로가 형성된 부분에 솔더 레지스트를 도포하는 단계; 와이어 본딩 패드 및 솔더 볼 패드에 대응하는 상기 솔더 레지스트층을 오픈하는 단계; 및 상기 솔더 레지스트를 노광 및 현상 공정을 통해 형성된 부위에 금도금으로 표면처리를 수행하는 단계를 포함하는 것을 특징으로 한다.A method of manufacturing a printed circuit board according to the present invention may include forming at least one groove by processing a copper plating layer of a portion corresponding to a solder ball pad using depth control of a laser; Forming an outer layer circuit; Applying a solder resist to a portion where the outer layer circuit is formed; Opening the solder resist layer corresponding to a wire bonding pad and a solder ball pad; And performing surface treatment with gold plating on the portions formed by exposing and developing the solder resist.

와이어 본딩 패드, 솔더볼 패드, 솔더 레지스트, 금도금층Wire Bonding Pads, Solder Ball Pads, Solder Resist, Gold Plated Layers

Description

신뢰성 향상을 위한 볼패드 형상을 구비한 볼 그리드 어레이 기판의 제조방법{Method for fablicating ball grid array board having Ballpad image for enhancing reliability}Method for manufacturing a ball grid array board having a ball pad shape for improving reliability {Method for fablicating ball grid array board having Ballpad image for enhancing reliability}

도 1a 내지 도 1g는 종래의 일반적인 볼 그리드 어레이(Ball grid array) 기판의 제조방법의 흐름을 나타내는 단면도이다.1A to 1G are cross-sectional views illustrating a flow of a conventional method for manufacturing a ball grid array substrate.

도 2a 내지 2h는 본 발명에 따른 신뢰성 향상을 위한 볼패드 형상을 구비한 볼 그리드 어레이 기판의 제 1 실시예에 따른 제조방법의 흐름을 나타내는 단면도이다.2A to 2H are cross-sectional views illustrating a flow of a manufacturing method according to a first embodiment of a ball grid array substrate having a ball pad shape for improving reliability according to the present invention.

도 3a 내지 3h는 본 발명에 따른 신뢰성 향상을 위한 볼패드 형상을 구비한 볼 그리드 어레이 기판의 제 2 실시예에 따른 제조방법의 흐름을 나타내는 단면도이다.3A to 3H are cross-sectional views illustrating a flow of a manufacturing method according to a second embodiment of a ball grid array substrate having a ball pad shape for improving reliability according to the present invention.

도 4a 내지 4h는 본 발명에 따른 신뢰성 향상을 위한 볼패드 형상을 구비한 볼 그리드 어레이 기판의 제 3 실시예에 따른 제조방법의 흐름을 나타내는 단면도이다.4A to 4H are cross-sectional views illustrating a flow of a manufacturing method according to a third embodiment of a ball grid array substrate having a ball pad shape for improving reliability according to the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

200 : 원판200: negative

201 : 절연수지층201: insulating resin layer

202a, 202b : 동박202a, 202b: copper foil

203a, 203b : 동도금층203a, 203b: copper plating layer

204 : 홈204: home

205 : 솔더 레지스트205: Solder Resist

206a, 206b : 금도금층206a, 206b: gold plated layer

B : 도통홀B: through hole

C : 와이어 본딩 패드C: wire bonding pad

D : 솔더 볼 패드D: solder ball pad

본 발명은 볼 그리드 어레이 기판의 제조방법에 관한 것으로, 보다 상세하게는 솔더 볼 패드(Solder ball pad)의 접속면적을 증대 시킴으로서 솔더 볼 간의 접촉 면적을 증대 시켜 배선기판상에 실장되었을때 접속강도를 증가시켜 충격이나 휨으로부터 솔더 접합부의 크랙 발생을 억제하여 접속 신뢰성을 확보하기 위한 볼 그리드 어레이 기판의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a ball grid array substrate, and more particularly, to increase the contact area between the solder ball by increasing the connection area of the solder ball pad to increase the connection strength when mounted on the wiring board The present invention relates to a method for manufacturing a ball grid array substrate for preventing cracks in solder joints from impact or warpage to secure connection reliability.

최근 휴대전화나 PHS(Personal handy system), Note PC, 카메라 일체형 VTR(Video tape recorder) 등의 휴대정보기기의 급속한 보급에 따라, 각종 전기, 전자기기는 소형화, 경량화, 고기능화, 고속화의 요구가 높아집에 따라 IC(LSI)의 소형화도 요구되고 있다. 이에 따라, 박형 패키지화, 파인 피치(Fine fitch)화, ( 칩 사이즈 대형화, 패드 피치의 미세화)로 변하고 있다.Recently, with the rapid spread of mobile information devices such as mobile phones, personal handy systems (PHS), note PCs, and VTRs (video tape recorders) with integrated cameras, various types of electric and electronic devices have increased demands for miniaturization, light weight, high performance, and high speed. Miniaturization of IC (LSI) is also required according to the house. As a result, it is changing into thin package, fine fit, and larger chip size and smaller pad pitch.

따라서, 볼 그리드 어레이, 칩 사이즈 패키지(Chip sized package)의 실장이 각종 전기, 전자기기의 소형화, 고기능화에 크게 기여하고 있으나, 볼그리드 어레이, 칩 사이즈 패키지 실장후의 문제점으로서는 접속신뢰성을 들 수 있다.Therefore, the ball grid array and the chip sized package have greatly contributed to the miniaturization and high functionality of various electric and electronic devices. However, connection reliability is a problem after the ball grid array and the chip size package is mounted.

볼 그리드 어레이, 칩 사이즈 패키지는 솔더 볼(Solder ball)에 의하여 배선기판상에 실장된다. 이 솔더 접속부는 직경 0.2∼0.5㎜ 정도로 아주 작고, 접속강도가 약하기 때문에 충격이나 휨등의 외부로부터의 응력에 대하여 볼 그리드 어레이, 칩 사이즈 패키지의 탈락과 솔더 접합부의 크랙이 발생하는 등의 접속 신뢰성이 확보되지 않는 경우가 많다.The ball grid array, chip size package is mounted on the wiring board by solder balls. This solder joint is very small, with a diameter of 0.2 to 0.5 mm, and its connection strength is weak. Therefore, the connection reliability such as dropping of the ball grid array, chip size package, cracking of the solder joint, and the like due to external stress such as impact or warpage is generated. Often not secured.

도 1a 내지 도 1g는 종래의 일반적인 볼 그리드 어레이 기판의 제조방법의 흐름을 나타내는 단면도이다.1A to 1G are cross-sectional views showing the flow of a conventional method for manufacturing a general ball grid array substrate.

도 1a에서와 같이, 절연수지층(101)의 양면에 동박(102a, 102b)이 입혀진 동박적층판인 원판(100)을 준비한다.As shown in FIG. 1A, a master plate 100, which is a copper clad laminate plate having copper foils 102a and 102b coated on both surfaces of the insulating resin layer 101, is prepared.

다음, 1b에서와 같이, 내층 코어 자재인 CCL(Copper Clad Laminate)의 상부 및 하부 면을 전기적으로 연결하기 위한 기계적 도통홀(A)(through hole)을 가공하는 공정을 수행한다.Next, as in 1b, a process of processing a mechanical through hole (A) for electrically connecting the upper and lower surfaces of the CCL (Copper Clad Laminate), which is an inner core material, is performed.

또한, 1c에서와 같이, 원판(100)의 표면 및 도통홀(A) 내부를 동도금(103a, 103b)하여 전기적으로 도통시킨다.Further, as in 1c, the surface of the original plate 100 and the inside of the through hole A are copper plated 103a and 103b to be electrically conductive.

다음으로, 1d에서와 같이, 외층 회로(103a, 103b)를 형성한다.Next, as in 1d, outer layer circuits 103a and 103b are formed.

이후, 1e에서와 같이, 외층 회로(103a, 103b)가 형성된 부분에 솔더 레지스 트(104)를 도포한다.Thereafter, as in 1e, the solder resist 104 is applied to the portion where the outer layer circuits 103a and 103b are formed.

다음, 1f에서와 같이, 도포된 솔더 레지스트(104)를 노광, 현상, 건조를 통해 금도금 할 부위를 오픈(open)한다. 여기서 상부의 개구부를 와이어 본딩 패드(105)라 하고 하부의 개구부를 솔더 볼 패드(106)라 한다.Next, as in 1f, a portion to be gold-plated is opened by exposing, developing, and drying the applied solder resist 104. The upper opening is referred to as a wire bonding pad 105 and the lower opening is referred to as a solder ball pad 106.

최종적으로, 1g에서와 같이, 와이어 본딩 패드(105) 및 솔더 볼 패드(106) 부위에 표면처리를 진행한다.Finally, the surface treatment is performed on the wire bonding pad 105 and the solder ball pad 106 as in 1g.

상술한 종래의 볼 그리드 어레이 기판의 제조방법은 볼 패드 부위의 접촉 면적 및 접속 강도가 작아서 솔더 볼이 잘 떨어지는 문제점이 있었다.The conventional method for manufacturing a ball grid array substrate described above has a problem in that solder balls fall well due to a small contact area and connection strength of a ball pad portion.

또한, 상술한 종래의 볼 그리드 어레이 기판의 제조방법은 솔더 볼 패드의 접속면적이 작아서 솔더 볼이 배선 기판상에 실장되었을 때, 충격이나 휨으로 솔더 접합부의 크랙이 발생하는 문제점이 있었다.In addition, the conventional method of manufacturing the ball grid array substrate described above has a problem in that a solder joint is cracked due to impact or warpage when the solder ball is mounted on the wiring board because the connection area of the solder ball pad is small.

상기 문제점을 해결하기 위한 본 발명의 기술적 과제는 솔더 볼 패드의 접속면적을 증대 시킴으로서 솔더 볼 간의 접촉 면적을 증대 시켜 배선기판상에 실장되었을때 접속강도를 증가시켜 충격이나 휨으로부터 솔더 접합부의 크랙 발생을 억제하여 접속 신뢰성을 확보하기 위한 볼 그리드 어레이 기판의 제조 방법에 관한 것이다.The technical problem of the present invention to solve the above problems is to increase the contact area between the solder ball pads by increasing the connection area of the solder ball pad to increase the connection strength when mounted on the wiring board to prevent cracking of the solder joint from impact or bending A method of manufacturing a ball grid array substrate for suppressing and securing connection reliability.

상기 기술적 과제를 해결하기 위하여, 본 발명에 따른 인쇄회로기판의 제조방법은 레이저의 깊이 조절을 이용하여 솔더 볼 패드에 대응하는 부분의 동도금층 을 가공하여 적어도 하나의 홈을 형성하는 단계; 외층 회로를 형성하는 단계; 상기 외층 회로가 형성된 부분에 솔더 레지스트를 도포하는 단계; 와이어 본딩 패드 및 솔더 볼 패드에 대응하는 상기 솔더 레지스트층을 오픈하는 단계; 및 상기 솔더 레지스트를 노광 및 현상 공정을 통해 형성된 부위에 금도금으로 표면처리를 수행하는 단계를 포함하는 것을 특징으로 한다.In order to solve the above technical problem, a method of manufacturing a printed circuit board according to the present invention comprises the steps of forming at least one groove by processing the copper plating layer of the portion corresponding to the solder ball pad using the depth control of the laser; Forming an outer layer circuit; Applying a solder resist to a portion where the outer layer circuit is formed; Opening the solder resist layer corresponding to a wire bonding pad and a solder ball pad; And performing surface treatment with gold plating on the portions formed by exposing and developing the solder resist.

이하, 도면을 참조하여 본 발명에 따른 신뢰성 향상을 위한 볼패드 형상을 구비한 볼 그리드 어레이 기판의 제조방법을 상세히 설명하기로 한다.Hereinafter, a method of manufacturing a ball grid array substrate having a ball pad shape for improving reliability according to the present invention will be described in detail with reference to the accompanying drawings.

먼저 도 2a 내지 2h는 본 발명에 따른 신뢰성 향상을 위한 볼패드 형상을 구비한 볼 그리드 어레이 기판의 제 1 실시예에 따른 제조방법의 흐름을 나타내는 단면도이다. 2A to 2H are cross-sectional views illustrating a flow of a manufacturing method according to a first embodiment of a ball grid array substrate having a ball pad shape for improving reliability according to the present invention.

도 2a에서와 같이, 절연수지층(201)의 양면에 동박(202a, 202b)이 입혀진 동박적층판인 원판(200)을 준비한다.As shown in FIG. 2A, a master plate 200, which is a copper clad laminate plate having copper foils 202a and 202b coated on both surfaces of the insulating resin layer 201, is prepared.

여기서 동박 적층판의 종류에는 그 용도에 따라, 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(폴리이미드 필름) 및 복합 동박적층판 등 여러 가지가 있으나, 양면 인쇄회로기판 및 다층 인쇄회로기판의 제작에는 주로 유리/에폭시 동박 적층판이 사용된다.Here, there are various kinds of copper foil laminates such as glass / epoxy copper laminates, heat resistant resin copper laminates, paper / phenol copper laminates, high frequency copper laminates, flexible copper laminates (polyimide films), and composite copper laminates. In the manufacture of double-sided printed circuit boards and multilayer printed circuit boards, glass / epoxy copper clad laminates are mainly used.

또한, 내층이 없는 원판(200)을 사용하였으나, 사용 목적이나 용도에 따라 내층이 2층, 4층, 및 6층 등의 다층의 구조의 원판을 사용할 수도 있다.In addition, although the disc 200 without inner layer was used, the disc of a multilayered structure, such as a 2-layer, a 4-layer, and a 6-layer, can also be used according to a use purpose or a use.

다음, 도 2b에서와 같이, 내층 코어 자재인 CCL의 상부 및 하부면을 전기적 으로 연결하기 위한 기계적 도통홀(B)을 가공하여 형성한다.Next, as shown in Figure 2b, by forming a mechanical through hole (B) for electrically connecting the upper and lower surfaces of the inner core material CCL.

여기서 도통홀(B)을 관통할 때는 원판의 상부 및 하부가 정확히 수직이 되도록 관통해야 배선들을 전기적으로 연결하는 기능이 발휘된다. 또한, 드릴링 시 발생하는 동박의 버(burr) 및 홀 내벽의 먼지 입자와 동박 표면의 먼지, 지문 등을 제거하는 디버링을 한다. 게다가, 드릴링 시 많은 열이 발생하여 수지가 녹아 홀의 내벽에 부착되는 스미어가 발생하는데, 이는 홀 내벽에 대한 동도금의 품질을 떨어뜨리는 결정적인 작용을 하므로 반드시 스미어를 제거하는 디스미어를 행한다.Here, when penetrating the through hole (B), the upper and lower portions of the disc must be penetrated so as to be perpendicular to the function of electrically connecting the wires. In addition, deburring removes burrs of copper foil and dust particles on the inner wall of the hole and dust, fingerprints, etc. on the surface of the copper foil generated during drilling. In addition, a lot of heat is generated during drilling to generate a smear that melts the resin and adheres to the inner wall of the hole, which plays a decisive role in degrading the quality of copper plating on the inner wall of the hole.

그 다음, 도 2c에서와 같이, 원판(200)의 표면 및 도통홀(B) 내벽에 무전해 도금 및 전해 도금을 하여 전기적으로 도통시키는 동도금층(203a, 203b)을 형성한다.Next, as shown in FIG. 2C, copper plating layers 203a and 203b are formed on the surface of the original plate 200 and the inner wall of the through hole B to be electrically conductive by electroless plating and electrolytic plating.

여기서 무전해 동도금을 먼저 행하고 그 다음 전해 동도금을 수행한다. 전해 동도금에 앞서 무전해 동도금을 실시하는 이유는 절연층 위에서는 전기가 필요한 전해 동도금을 실시할 수 없기 때문이다. 즉, 전해 동도금에 필요한 도전성 막을 형성시켜주기 위해서 그 전처리로서 얇게 무전해 동도금을 한다. 무전해 동도금은 처리가 어렵고 경제적이지 못한 단점이 있기 때문에, 도전성 부분은 전해 동도금으로 형성하는 것이 바람직하다.Here, electroless copper plating is performed first, followed by electrolytic copper plating. The reason why electroless copper plating is performed before electrolytic copper plating is that electrolytic copper plating that requires electricity cannot be performed on the insulating layer. That is, in order to form the electroconductive film required for electrolytic copper plating, electroless copper plating is thinly performed as the pretreatment. Since electroless copper plating has a disadvantage in that it is difficult to process and economical, it is preferable to form the conductive portion by electrolytic copper plating.

도 2d에서와 같이, 레이저의 깊이 조절(Depth cintrol)을 이용하여 원판(200)의 하부의 솔더 볼 패드에 대응하는 부분의 동도금(203b)층 일부를 레이저(laser)를 이용하여 가공하여 적어도 하나의 홈(204)을 형성한다.As shown in FIG. 2D, at least one portion of the copper plating 203b layer of the portion corresponding to the solder ball pad at the bottom of the original plate 200 is processed using a laser by using a depth cintrol of the laser. To form a groove 204.

여기서 홈(204)의 깊이는 동도금층(203b) 두께의 약 25∼75%인 것이 바람직 하다. 왜냐하면, 만약 홈(204)의 깊이가 동도금층(203b) 두께의 25%가 안될 경우, 본 발명의 효과를 볼 수 없는 문제점이 있다. 또한, 홈(204)의 깊이가 동도금층(203b) 두께의 75%가 넘을 경우, 적합한 제조 공정 범위를 벗어나 절연층(201)까지 가공되어, 이후 공정인 Ni/Au 도금이 안되는 문제점이 있다. 따라서, 홈(204)의 깊이가 동도금층(203b) 두께의 약 25∼75%인 것이 바람직하다.The depth of the groove 204 is preferably about 25 to 75% of the thickness of the copper plating layer 203b. Because, if the depth of the groove 204 is less than 25% of the thickness of the copper plating layer (203b), there is a problem that the effect of the present invention can not be seen. In addition, when the depth of the groove 204 exceeds 75% of the thickness of the copper plating layer 203b, it is processed to the insulating layer 201 out of a suitable manufacturing process range, there is a problem that the subsequent Ni / Au plating is not performed. Therefore, it is preferable that the depth of the groove 204 is about 25 to 75% of the thickness of the copper plating layer 203b.

또한, 레이저는 YAG 레이저(Yttrium Aluminum Garnet laser) 및 이산화탄소 레이저(CO2 laser) 등을 이용할 수 있다. 또한, 레이저를 이용하면 고속으로 가열하여 가공하므로 열변형층이 좁고, 아주 단단한 재료의 가공이 쉽다. 비접촉식이므로 공구의 마모가 없는 등의 장점이 있고, 복잡한 모양의 부품을 미세하게 가공할 수 있으며, 작업시 소음과 진동이 없다. In addition, the laser may use a YAG laser (Yttrium Aluminum Garnet laser), a carbon dioxide laser (CO 2 laser) and the like. In addition, since the laser is heated and processed at a high speed, the heat deformation layer is narrow, and processing of a very hard material is easy. The non-contact type has the advantage of no wear and tear of the tool, and it is possible to finely process complex shaped parts, and there is no noise and vibration during operation.

게다가, 레이저빔을 물체의 표면에 조사하면, 재료 표면의 온도가 급격히 올라가 표면 근처가 용융됨과 동시에 증발됨으로써 물질이 제거되어 가공이 이루어진다.In addition, when the laser beam is irradiated onto the surface of the object, the temperature of the material surface rises sharply, and near the surface is melted and evaporated, thereby removing the material and processing.

또한, 레이저 가공할 때 발생하는 열로 인하여 발생하는 산화물 및 불순물을 제거하는 것이 바람직하다.In addition, it is desirable to remove oxides and impurities generated due to heat generated during laser processing.

다음으로, 2e에서와 같이, 외층 회로(203a, 203b)를 형성한다.Next, as in 2e, outer layer circuits 203a and 203b are formed.

여기서 외층 회로(203a, 203b)는 액상감광재 또는 드라이 필름상에 아트워크 필름 또는 글래스 마스크(Glass mask)를 이용하여 에칭 레지스트 패턴을 형성한다. 다음, 원판(200)을 에칭액에 담궈 주면 에칭 레지스트 패턴이 형성된 부분에는 에 칭이 되지 않으므로 그 부분의 동박만이 남고 다른 부분의 동박층은 제거되어 외층 회로(203a, 203b)가 형성된다. Here, the outer layer circuits 203a and 203b form an etching resist pattern on the liquid photosensitive material or the dry film using an artwork film or a glass mask. Subsequently, when the original plate 200 is immersed in the etching solution, the portion where the etching resist pattern is formed is not etched, so only copper foil of the portion remains and copper foil layers of other portions are removed to form the outer layer circuits 203a and 203b.

또한, 에칭 레지스트를 박리액으로 사용하에 에칭 레지스트를 제거하면 외층 회로(203a, 203b)가 형성된 인쇄회로기판이 만들어 진다. 여기서 박리액은 보통 NaOH 또는 KOH를 사용한다. 이와 같은 일반적인 세미 어디티브법(semi additive process)을 이용하여 외층 회로(203a, 203b)를 형성한다.Further, when the etching resist is removed using the etching resist as a stripping solution, a printed circuit board on which the outer layer circuits 203a and 203b are formed is formed. The stripping solution is usually used NaOH or KOH. The outer layer circuits 203a and 203b are formed using this general semi additive process.

이후, 도 2f에서와 같이, 회로(203a, 203b)가 형성된 부분에 솔더 레지스트(205)를 도포한다.Thereafter, as shown in FIG. 2F, the solder resist 205 is applied to the portion where the circuits 203a and 203b are formed.

여기서 솔더 레지스트는 '인쇄회로기판의 회로 패턴을 덮어 부품의 실장 시에 이루어지는 납땜에 의해 원하지 않는 접속을 방지하는 피막'을 의미하며, 인쇄회로기판의 회로패턴을 보호하는 보호재 및 회로간의 절연성을 부여하는 역할을 담당한다.Here, solder resist means a film that covers the circuit pattern of a printed circuit board and prevents unwanted connection by soldering when the component is mounted, and provides insulation between the protection material and the circuit that protects the circuit pattern of the printed circuit board. It plays a role.

본 발명에서 솔더 레지스트(205)를 도포할 때 회로(203a, 203b) 및 절연층(201)에 지문, 기름, 먼지 등이 묻어 있는 경우, 솔더 레지스트층(205)과 원판(200)이 완전히 밀착되지 않는 문제가 발생할 수 있다.When the solder resist 205 is coated in the present invention, when fingerprints, oil, dust, etc. are deposited on the circuits 203a and 203b and the insulating layer 201, the solder resist layer 205 and the original plate 200 are in close contact with each other. A problem may arise.

따라서, 솔더 레지스트(205)를 도포하기 전에, 솔더 레지스트층(205)과 원판(200)과의 밀착력을 향상시키기 위하여 기판 표면을 세정하고 기판 표면에 거칠기를 부여하는 전처리를 수행하는 것이 바람직하다.Therefore, before applying the solder resist 205, it is preferable to perform a pretreatment to clean the substrate surface and impart a roughness to the substrate surface in order to improve the adhesion between the solder resist layer 205 and the original plate 200.

솔더 레지스트층(205)을 도포하는 방식은 스크린 인쇄(Screen Printing) 방식, 롤러 코팅(Roller Coating) 방식, 커튼 코팅(Curtain Coating) 방식, 스프레이 코팅(Spray Coating) 방식 등을 사용할 수 있다.The method of applying the solder resist layer 205 may be a screen printing method, a roller coating method, a curtain coating method, a spray coating method, or the like.

여기서 스크린 인쇄 방식은 솔더 레지스트 패턴을 직접 인쇄하는 방식이고, 롤러 코팅 방식은 스크린 인쇄법에 사용되는 것보다 점도가 낮은 솔더 레지스트 잉크를 고무로 된 롤러에 얇게 발라 기판에 코팅하는 방식이다.In this case, the screen printing method is a method of directly printing a solder resist pattern, and the roller coating method is a method of coating a substrate by applying a thinner solder resist ink to a roller made of rubber than that used in the screen printing method.

또한, 상기 커튼 코팅 방식은 롤러 코팅에 사용되는 것보다 더 점도가 낮은 솔더 레지스트 잉크를 사용하는 방식이며, 스프레이 코팅 방식은 레지스트 잉크를 분무하여 코팅하는 방식이다.In addition, the curtain coating method is a method using a lower viscosity solder resist ink than that used for roller coating, the spray coating method is a method of spray coating the resist ink.

다음으로, 2g에서와 같이, 상 하부 솔더 레지스트층(205)에 소정의 솔더 레지스트 패턴이 인쇄된 아트 워크 필름을 밀착시킨 후, 노광 및 현상함으로써 와이어 본딩 패드상에 대응하는 개구부(C)인 상부 솔더 레지스트층(205) 및 솔더 볼 패드상에 대응하는 개구부(D)인 하부 솔더 레지스트층(205)을 레이저를 이용하여 오픈 시킨다. 여기서, 솔더 레지스트(205)의 개구부(C, D)의 직경이 350㎛인 것이 바람직하다.Next, as in 2g, the upper and lower soldering resist layer 205 is closely adhered to the artwork film having a predetermined solder resist pattern printed thereon, and then exposed and developed so that the upper portion, which is the opening C, corresponding to the wire bonding pad. The lower solder resist layer 205, which is an opening D corresponding to the solder resist layer 205 and the solder ball pad, is opened using a laser. Here, it is preferable that the diameter of the opening part C and D of the soldering resist 205 is 350 micrometers.

그리고, 레이저를 이용하면 고속으로 가열하여 가공하므로 열변형층이 좁고, 아주 단단한 재료의 가공이 쉽다. 비접촉식이므로 공구의 마모가 없는 등의 장점이 있고, 복잡한 모양의 부품을 미세하게 가공할 수 있으며, 작업시 소음과 진동이 없다. 그리고, 레이저빔을 물체의 표면에 조사하면, 재료 표면의 온도가 급격히 올라가 표면 근처가 용융됨과 동시에 증발됨으로써 물질이 제거되어 가공이 이루어진다.In addition, since the laser is heated and processed at a high speed, the heat deformation layer is narrow and the processing of a very hard material is easy. The non-contact type has the advantage of no wear and tear of the tool, and it is possible to finely process complex shaped parts, and there is no noise and vibration during operation. When the laser beam is irradiated onto the surface of the object, the temperature of the surface of the material rises rapidly, the vicinity of the surface melts, and at the same time evaporates, the material is removed and processing is performed.

또한, 원판(200)의 솔더 레지스트층(205)이 제거된 부분에 잔존하는 솔더 레 지스트층(205)의 잔사, 이물질 등을 플라즈마 등을 이용하여 제거하는 공정을 수행하는 것이 바람직하다.In addition, it is preferable to perform a process of removing the residue, foreign matter, etc. of the solder resist layer 205 remaining in the portion where the solder resist layer 205 of the master plate 200 is removed by using a plasma or the like.

최종적으로, 도 2h에서와 같이, 솔더 레지스트(205)를 노광 및 현상 공정을 통해 형성된 부위에 금도금(206a, 206b)으로 표면처리를 수행한다.Finally, as shown in FIG. 2H, the solder resist 205 is subjected to surface treatment with gold platings 206a and 206b on the portions formed through the exposure and development processes.

여기서 원판(200)을 금도금 작업통에 침식시킨 후 직류 정류기를 이용하여 전해 금도금을 수행하여 금도금층(206a, 206b)을 형성한다. 이때, 도금될 면적을 계산하여 직류 정류기에 적당한 전류를 가하여 금을 석출하는 방식을 사용하는 것이 보다 바람직하다Here, the plate 200 is eroded in the gold plating working chamber and then electroplated using the DC rectifier to form the gold plating layers 206a and 206b. At this time, it is more preferable to use the method of calculating the area to be plated and applying gold to the DC rectifier to deposit gold.

또한, 금과 접착성을 높이기 위하여, 먼저 니켈을 얇게 도금한 후, 금도금층(206a, 206b)을 형성하는 것이 바람직하다.In addition, in order to improve the adhesiveness with gold, it is preferable to first plate the nickel thinly, and then form the gold plating layers 206a and 206b.

도 3a 내지 3h는 본 발명에 따른 신뢰성 향상을 위한 볼패드 형상을 구비한 볼 그리드 어레이 기판의 제 2 실시예에 따른 제조방법의 흐름을 나타내는 단면도이다.3A to 3H are cross-sectional views illustrating a flow of a manufacturing method according to a second embodiment of a ball grid array substrate having a ball pad shape for improving reliability according to the present invention.

도 3a에서와 같이, 절연수지층(301)의 양면에 동박(302a, 302b)이 입혀진 동박적층판인 원판(300)을 준비한다.As shown in FIG. 3A, an original plate 300, which is a copper clad laminate plate having copper foils 302a and 302b coated on both surfaces of the insulating resin layer 301, is prepared.

다음, 도 3b에서와 같이, 내층 코어 자재인 CCL의 상부 및 하부면을 전기적으로 연결하기 위한 기계적 도통홀(E)을 가공하여 형성한다. Next, as shown in Figure 3b, by forming a mechanical through hole (E) for electrically connecting the upper and lower surfaces of the inner core material CCL.

그 다음, 도 3c에서와 같이, 원판(300)의 표면 및 도통홀(E) 내벽에 무전해 도금 및 전해 도금을 하여 전기적으로 도통시키는 동도금층(303a, 303b)을 형성한다.Next, as shown in FIG. 3C, copper plating layers 303a and 303b are formed on the surface of the disc 300 and the inner wall of the through hole E to conduct electrical conduction by electroless plating and electrolytic plating.

다음으로, 3d에서와 같이, 외층 회로(303a, 303b)를 형성한다.Next, as in 3d, outer layer circuits 303a and 303b are formed.

그리고, 도 3e에서와 같이, 레이저의 깊이 조절(Depth cintrol)을 이용하여 원판(300)의 하부의 솔더 볼 패드에 대응하는 부분의 동도금(303b)층 일부를 레이저(laser)를 이용하여 가공하여 적어도 하나의 홈(304)을 형성한다.And, as shown in Figure 3e, by using a laser depth control (Depth cintrol) by processing a portion of the copper plating (303b) layer of the portion corresponding to the solder ball pad of the lower portion of the disc 300 by using a laser (laser) At least one groove 304 is formed.

여기서 홈(304)의 깊이는 동도금층(303b) 두께의 약 25∼75%인 것이 바람직하다. 또한, 레이저 가공할 때 발생하는 열로 인하여 발생하는 산화물 및 불순물을 제거하는 것이 바람직하다.The depth of the groove 304 is preferably about 25 to 75% of the thickness of the copper plating layer 303b. In addition, it is desirable to remove oxides and impurities generated due to heat generated during laser processing.

이후, 도 3f에서와 같이, 회로(303a, 203b)가 형성된 부분에 솔더 레지스트(305)를 도포한다.Thereafter, as shown in FIG. 3F, the solder resist 305 is applied to the portions where the circuits 303a and 203b are formed.

다음으로, 3g에서와 같이, 상 하부 솔더 레지스트층(305)에 소정의 솔더 레지스트 패턴이 인쇄된 아트 워크 필름을 밀착시킨 후, 노광 및 현상함으로써 와이어 본딩 패드상에 대응하는 개구부(F)인 상부 솔더 레지스트층(305) 및 솔더 볼 패드상에 대응하는 개구부(G)인 하부 솔더 레지스트층(305)을 레이저를 이용하여 오픈 시킨다. 여기서, 솔더 레지스트(305)의 개구부(F, G)의 직경이 350㎛인 것이 바람직하다. 또한, 원판(300)의 솔더 레지스트층(305)이 제거된 부분에 잔존하는 솔더 레지스트층(305)의 잔사, 이물질 등을 플라즈마 등을 이용하여 제거하는 공정을 수행하는 것이 바람직하다.Next, as in 3g, the upper and lower soldering resist layer 305 is closely adhered to the artwork film on which the predetermined solder resist pattern is printed, and then exposed and developed to form an upper portion corresponding to the opening F on the wire bonding pad. The lower solder resist layer 305, which is an opening G corresponding to the solder resist layer 305 and the solder ball pad, is opened using a laser. Here, it is preferable that the diameters of the opening parts F and G of the soldering resist 305 are 350 micrometers. In addition, it is preferable to perform a process of removing the residue, foreign matter, etc. of the solder resist layer 305 remaining in the portion where the solder resist layer 305 of the master 300 is removed by using a plasma or the like.

최종적으로, 도 3h에서와 같이, 솔더 레지스트(305)를 노광 및 현상 공정을 통해 형성된 부위에 금도금(306a, 306b)으로 표면처리를 수행한다.Finally, as shown in FIG. 3H, the solder resist 305 is subjected to surface treatment with gold platings 306a and 306b on the portions formed through the exposure and development processes.

도 4a 내지 4h는 본 발명에 따른 신뢰성 향상을 위한 볼패드 형상을 구비한 볼 그리드 어레이 기판의 제 3 실시예에 따른 제조방법의 흐름을 나타내는 단면도이다.4A to 4H are cross-sectional views illustrating a flow of a manufacturing method according to a third embodiment of a ball grid array substrate having a ball pad shape for improving reliability according to the present invention.

도 4a에서와 같이, 절연수지층(401)의 양면에 동박(402a, 402b)이 입혀진 동박적층판인 원판(400)을 준비한다.As shown in FIG. 4A, a master plate 400, which is a copper clad laminate plate having copper foils 402a and 402b coated on both surfaces of the insulating resin layer 401, is prepared.

다음, 도 4b에서와 같이, 내층 코어 자재인 CCL의 상부 및 하부면을 전기적으로 연결하기 위한 기계적 도통홀(H)을 가공하여 형성한다. Next, as shown in Figure 4b, by forming a mechanical through hole (H) for electrically connecting the upper and lower surfaces of the inner core material CCL.

그 다음, 도 4c에서와 같이, 원판(400)의 표면 및 도통홀(H) 내벽에 무전해 도금 및 전해 도금을 하여 전기적으로 도통시키는 동도금층(403a, 403b)을 형성한다.Next, as shown in FIG. 4C, copper plating layers 403a and 403b are formed on the surface of the disc 400 and the inner wall of the through hole H to be electrically conductive by electroless plating and electrolytic plating.

그리고, 4d에서와 같이, 외층 회로(403a, 403b)를 형성한다.Then, as in 4d, outer layer circuits 403a and 403b are formed.

이후, 도 4e에서와 같이, 회로(403a, 403b)가 형성된 부분에 솔더 레지스트(404)를 도포한다.Thereafter, as shown in FIG. 4E, the solder resist 404 is applied to the portions where the circuits 403a and 403b are formed.

다음으로, 4f에서와 같이, 하부 솔더 레지스트층(404)에 소정의 솔더 레지스트 패턴이 인쇄된 아트 워크 필름을 밀착시킨 후, 노광 및 현상함으로써 쏠더 볼 패드상에 대응하는 개구부(I)인 하부 솔더 레지스트층(404)을 레이저를 이용하여 오픈 시킨다. 여기서, 솔더 레지스트(404)의 개구부(I)의 직경이 350㎛인 것이 바람직하다. 또한, 원판(400)의 솔더 레지스트층(404)이 제거된 부분에 잔존하는 솔더 레지스트층(404)의 잔사, 이물질 등을 플라즈마 등을 이용하여 제거하는 공정을 수행하는 것이 바람직하다.Next, as in 4f, the lower solder, which is the opening I corresponding to the solder ball pad, is exposed and developed by bringing the artwork film having a predetermined solder resist pattern printed on the lower solder resist layer 404 in close contact. The resist layer 404 is opened using a laser. Here, it is preferable that the diameter of the opening part I of the soldering resist 404 is 350 micrometers. In addition, it is preferable to perform a process of removing the residue, foreign matter, etc. of the solder resist layer 404 remaining in the portion where the solder resist layer 404 of the master 400 is removed by using plasma or the like.

그리고, 도 4g에서와 같이, 레이저의 깊이 조절(Depth cintrol)을 이용하여 원판(400)의 하부의 솔더 볼 패드에 대응하는 부분의 동도금(403b)층 일부를 레이저(laser)를 이용하여 가공하여 적어도 하나의 홈(405)을 형성한다.And, as shown in Figure 4g, by using a laser depth control (Depth cintrol) by processing a portion of the copper plating (403b) layer of the portion corresponding to the solder ball pad of the lower portion of the disc 400 using a laser (laser) At least one groove 405 is formed.

여기서 홈(405)의 깊이는 동도금층(403b) 두께의 약 25∼75%인 것이 바람직하다. 또한, 레이저 가공할 때 발생하는 열로 인하여 발생하는 산화물 및 불순물을 제거하는 것이 바람직하다.The depth of the groove 405 is preferably about 25 to 75% of the thickness of the copper plating layer 403b. In addition, it is desirable to remove oxides and impurities generated due to heat generated during laser processing.

다음, 도 4h에서와 같이, 상부 솔더 레지스트층(404)에 소정의 솔더 레지스트 패턴이 인쇄된 아트 워크 필름을 밀착시킨 후, 노광 및 현상함으로써 쏠더 볼 패드상에 대응하는 개구부(J)인 상부 솔더 레지스트층(404)을 레이저를 이용하여 오픈 시킨다. 여기서, 솔더 레지스트(404)의 개구부(J)의 직경이 350㎛인 것이 바람직하다. 또한, 원판(400)의 솔더 레지스트층(404)이 제거된 부분에 잔존하는 솔더 레지스트층(404)의 잔사, 이물질 등을 플라즈마 등을 이용하여 제거하는 공정을 수행하는 것이 바람직하다.Next, as shown in FIG. 4H, the upper solder resist layer 404 is closely adhered to the artwork film having a predetermined solder resist pattern printed thereon, and then exposed and developed to form an upper solder that is an opening J corresponding to the solder ball pad. The resist layer 404 is opened using a laser. Here, it is preferable that the diameter of the opening part J of the soldering resist 404 is 350 micrometers. In addition, it is preferable to perform a process of removing the residue, foreign matter, etc. of the solder resist layer 404 remaining in the portion where the solder resist layer 404 of the master 400 is removed by using plasma or the like.

여기서, 상부 솔더 레지스트층(404)을 나중에 오픈시키는 이유는, 하부 솔더 레지스트층(404)을 오픈시킬 때, 상부 솔더 레지스트층(404)도 같이 오픈시키면 와이어 본딩 패드 부분이 산화될 수 있다. 따라서, 상부 솔더 레지스트층(404)은 나중에 오픈시키는 것이 바람직하다.Here, the reason why the upper solder resist layer 404 is opened later is that when the lower solder resist layer 404 is opened, the wire bonding pad portion may be oxidized when the upper solder resist layer 404 is also opened. Therefore, it is preferable to open the upper solder resist layer 404 later.

최종적으로, 도 4i에서와 같이, 솔더 레지스트(404)를 노광 및 현상 공정을 통해 형성된 부위에 금도금(406a, 406b)으로 표면처리를 수행한다.Finally, as shown in FIG. 4I, the solder resist 404 is subjected to surface treatment with gold platings 406a and 406b on the portions formed through the exposure and development processes.

상술한 바와 같이, 신뢰성향상을 위한 볼패드 형상을 구비한 볼 그리드 어레이 기판의 제조방법의 세가지 실시예는 동도금층에 홈을 형성하는 공정의 순서에 차이가 있음을 알 수 있다.As described above, it can be seen that the three embodiments of the method of manufacturing the ball grid array substrate having the ball pad shape for improving the reliability have a difference in the order of forming the grooves in the copper plating layer.

종래의 방식과 본 발명에 따른 볼 그리드 어레이 기판의 차이를 표 1을 참조하면 다음과 같다.Referring to Table 1, the difference between the conventional method and the ball grid array substrate according to the present invention is as follows.

종래 방식Conventional method 실시예Example 볼함유Ball 1One 1.31.3 접촉 면적Contact area 1One 1.51.5 접속 강도Connection strength 1One 1.51.5 설계 자유도Design degree of freedom -- NSMD대비 설계자유도가 높다.Higher design freedom compared to NSMD.

표 1에서와 같이, 종래 방식에 비해 본 발명에 따른 신뢰성 향상을 위한 볼패드 형상을 구비한 볼 그리드 어레이 기판의 제조방법의 방식이 볼함유, 접촉 면적 및 접속 강도 등 모든면에서 개선되었음을 알 수 있다.As shown in Table 1, it can be seen that the method of manufacturing a ball grid array substrate having a ball pad shape for improving reliability according to the present invention compared to the conventional method is improved in all aspects such as ball content, contact area, and connection strength. have.

이상에서 본 발명에 대하여 설명하였으나, 이는 일실시예에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 얼마든지 다양한 변화 및 변형이 가능함은 본 기술분야에서 통상적으로 숙련된 당업자에게 분명할 것이다. 하지만, 이러한 변화 및 변형이 본 발명의 범위 내에 속한다는 것은 이하 특허청구범위를 통하여 확인될 것이다.Although the present invention has been described above, this is only one embodiment, and it will be apparent to those skilled in the art that various changes and modifications can be made without departing from the spirit and scope of the present invention. . However, it will be confirmed through the claims that such changes and modifications fall within the scope of the present invention.

상술한 바와 같이, 본 발명에 따른 신뢰성 향상을 위한 볼패드 형상을 구비한 볼 그리드 어레이 기판의 제조방법은 솔더 볼에 의하여 배선기판 상에 실장 된 후, 이 솔더 접속부의 접속강도를 증대시켜 충격이나 휨등의 외부로부터 크랙발생을 억제시켜 접속 신뢰성을 확보하는 효과가 있다. As described above, the method of manufacturing a ball grid array substrate having a ball pad shape for improving reliability according to the present invention is mounted on a wiring board by solder balls, and then the connection strength of the solder connection portion is increased to increase the impact strength. There is an effect of securing the connection reliability by suppressing the occurrence of cracks from the outside such as bending.                     

또한, 본 발명에 따른 신뢰성 향상을 위한 볼패드 형상을 구비한 볼 그리드 어레이 기판의 제조방법은 볼 그리드 어레이/ 칩 사이즈 패키지 기판의 솔더 볼 패드와 솔더 볼간의 접촉 면적을 증가시키기 위해 기판의 SMD(Solder mask defined) 형태에서 NSMD(Non solder mask defined) 형태로 변경시 SMD 형태에서 NSMD 형태와 동일한 량의 접속량을 가질 수 있기 때문에 설계의 자유도를 높일 수 있다.In addition, the manufacturing method of the ball grid array substrate having a ball pad shape for improving the reliability according to the present invention is to increase the contact area between the solder ball pad and the solder ball of the ball grid array / chip size package substrate SMD ( When changing from solder mask defined (NSMD) to NSMD (Non solder mask defined) type, SMD can have the same amount of connection as NSMD type, thus increasing the degree of freedom of design.

Claims (7)

(A) 레이저의 깊이 조절을 이용하여 솔더 볼 패드에 대응하는 부분의 동도금층을 가공하여 적어도 하나의 홈을 형성하는 단계;(A) processing the copper plating layer of the portion corresponding to the solder ball pad by using the depth control of the laser to form at least one groove; (B) 외층 회로를 형성하는 단계;(B) forming an outer layer circuit; (C) 상기 외층 회로가 형성된 부분에 솔더 레지스트를 도포하는 단계;(C) applying a solder resist to the portion where the outer layer circuit is formed; (D) 와이어 본딩 패드 및 솔더 볼 패드에 대응하는 상기 솔더 레지스트층을 오픈하는 단계; 및(D) opening the solder resist layer corresponding to a wire bonding pad and a solder ball pad; And (E) 상기 솔더 레지스트를 노광 및 현상 공정을 통해 형성된 부위에 금도금으로 표면처리를 수행하는 단계를 포함하는 것을 특징으로 하는 볼 그리드 어레이 기판의 제조방법.(E) a method of manufacturing a ball grid array substrate, comprising the step of performing a surface treatment with gold plating on a portion formed through the exposure and development process of the solder resist. (A) 외층 회로를 형성하는 단계;(A) forming an outer layer circuit; (B) 레이저의 깊이 조절을 이용하여 솔더 볼 패드에 대응하는 부분의 동도금층을 가공하여 적어도 하나의 홈을 형성하는 단계;(B) processing the copper plating layer of the portion corresponding to the solder ball pad by using the depth control of the laser to form at least one groove; (C) 상기 외층 회로가 형성된 부분에 솔더 레지스트를 도포하는 단계;(C) applying a solder resist to the portion where the outer layer circuit is formed; (D) 와이어 본딩 패드 및 솔더 볼 패드에 대응하는 상기 솔더 레지스트층을 오픈하는 단계; 및(D) opening the solder resist layer corresponding to a wire bonding pad and a solder ball pad; And (E) 상기 솔더 레지스트를 노광 및 현상 공정을 통해 형성된 부위에 금도금으로 표면처리를 수행하는 단계를 포함하는 것을 특징으로 하는 볼 그리드 어레이 기판의 제조방법.(E) a method of manufacturing a ball grid array substrate, comprising the step of performing a surface treatment with gold plating on a portion formed through the exposure and development process of the solder resist. (A) 외층 회로를 형성하는 단계;(A) forming an outer layer circuit; (B) 상기 외층 회로가 형성된 부분에 솔더 레지스트를 도포하는 단계;(B) applying a solder resist to the portion where the outer layer circuit is formed; (C) 와이어 본딩 패드 및 솔더 볼 패드에 대응하는 상기 솔더 레지스트층을 오픈하는 단계;(C) opening the solder resist layer corresponding to a wire bonding pad and a solder ball pad; (D) 레이저의 깊이 조절을 이용하여 솔더 볼 패드에 대응하는 부분의 동도금층을 가공하여 적어도 하나의 홈을 형성하는 단계; 및(D) processing the copper plating layer of the portion corresponding to the solder ball pad by using the depth control of the laser to form at least one groove; And (E) 상기 솔더 레지스트를 노광 및 현상 공정을 통해 형성된 부위에 금도금으로 표면처리를 수행하는 단계를 포함하는 것을 특징으로 하는 볼 그리드 어레이 기판의 제조방법.(E) a method of manufacturing a ball grid array substrate, comprising the step of performing a surface treatment with gold plating on a portion formed through the exposure and development process of the solder resist. 제 1 항에 있어서,The method of claim 1, 상기 레이저의 깊이 조절을 이용하여 솔더 볼 패드에 대응하는 부분의 동도금층을 가공하여 적어도 하나의 홈을 형성하는 단계 이후에,After the step of forming at least one groove by processing the copper plating layer of the portion corresponding to the solder ball pad using the depth control of the laser, (F) 레이저 가공할 때 발생하는 열로 인하여 발생하는 산화물 및 불순물을 제거하는 것을 특징으로 하는 볼 그리드 어레이 기판의 제조방법.(F) A method of manufacturing a ball grid array substrate, characterized in that it removes oxides and impurities generated due to heat generated during laser processing. 제 1 항에 있어서,The method of claim 1, 상기 와이어 본딩 패드 및 솔더 볼 패드에 대응하는 상기 솔더 레지스트층을 오픈하는 단계 이후에,After opening the solder resist layer corresponding to the wire bonding pad and the solder ball pad, (F) 원판의 솔더 레지스트층이 제거된 부분에 잔존하는 솔더 레지스트층의 잔사, 이물질 등을 플라즈마 등을 이용하여 제거하는 공정을 수행하는 것을 특징으로 하는 볼 그리드 어레이 기판의 제조방법.(F) A method of manufacturing a ball grid array substrate, comprising performing a step of removing residues, foreign matters, and the like, of a solder resist layer remaining in a portion where a solder resist layer of a master is removed. 제 1 항 내지 제 3 항중 어느한 항에 있어서,The method according to any one of claims 1 to 3, 상기 홈은 적어도 하나의 홈의 깊이가 상기 동도금층 두께의 25∼75%것을 특징으로 하는 볼 그리드 어레이 기판의 제조방법.And the groove has a depth of at least one groove of 25 to 75% of a thickness of the copper plating layer. 제 1 항 내지 제 3 항중 어느한 항에 있어서,상기 오픈된 솔더 레지스트층은, 직경이 350㎛인 것을 특징으로 하는 볼 그리드 어레이 기판의 제조방법.The said open solder resist layer is 350 micrometers in diameter, The manufacturing method of the ball grid array substrate in any one of Claims 1-3 characterized by the above-mentioned.
KR1020040108877A 2004-12-20 2004-12-20 Method of manufacturing a ball grid array substrate having a ball pad shape for improved reliability KR100632545B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040108877A KR100632545B1 (en) 2004-12-20 2004-12-20 Method of manufacturing a ball grid array substrate having a ball pad shape for improved reliability

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040108877A KR100632545B1 (en) 2004-12-20 2004-12-20 Method of manufacturing a ball grid array substrate having a ball pad shape for improved reliability

Publications (2)

Publication Number Publication Date
KR20060070216A true KR20060070216A (en) 2006-06-23
KR100632545B1 KR100632545B1 (en) 2006-10-09

Family

ID=37164004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040108877A KR100632545B1 (en) 2004-12-20 2004-12-20 Method of manufacturing a ball grid array substrate having a ball pad shape for improved reliability

Country Status (1)

Country Link
KR (1) KR100632545B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101383892B1 (en) * 2008-11-24 2014-04-10 삼성테크윈 주식회사 Reel to reel typed circuit substrate and the fabrication method thereof
CN105499069A (en) * 2014-10-10 2016-04-20 住友重机械工业株式会社 Film forming apparatus and film forming method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10322032A (en) 1997-05-23 1998-12-04 Kyocera Corp Manufacture of multilayered wiring board
JP2001267708A (en) 2000-03-16 2001-09-28 Nec Corp Printed wiring board and its manufacturing method
JP2001298117A (en) 2000-04-14 2001-10-26 Sumitomo Metal Electronics Devices Inc Method for manufacturing plastic package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101383892B1 (en) * 2008-11-24 2014-04-10 삼성테크윈 주식회사 Reel to reel typed circuit substrate and the fabrication method thereof
CN105499069A (en) * 2014-10-10 2016-04-20 住友重机械工业株式会社 Film forming apparatus and film forming method

Also Published As

Publication number Publication date
KR100632545B1 (en) 2006-10-09

Similar Documents

Publication Publication Date Title
US7802361B2 (en) Method for manufacturing the BGA package board
JP4387336B2 (en) BGA package having half-etched solder ball pad and cut plating line and method of manufacturing the same
KR101049390B1 (en) Multilayer printed wiring board and its manufacturing method
US7227250B2 (en) Ball grid array substrate having window and method of fabricating same
US20090301766A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
US20060060558A1 (en) Method of fabricating package substrate using electroless nickel plating
US7169313B2 (en) Plating method for circuitized substrates
JP2008300636A (en) Printed wiring board, its manufacturing method, electronic component housing board using the printed wiring board and its manufacturing method
JP2004111536A (en) Method for producing multilayer wiring board
JP2009088469A (en) Printed circuit board and manufacturing method of same
JP4129166B2 (en) Electrolytic copper foil, film with electrolytic copper foil, multilayer wiring board, and manufacturing method thereof
US6651324B1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
KR100632545B1 (en) Method of manufacturing a ball grid array substrate having a ball pad shape for improved reliability
KR100688755B1 (en) Method for forming solder ball pad in BGA printed circuit board and BGA printed circuit board manufactured therefrom
JP2005209775A (en) Multilayer wiring board and manufacturing method therefor
JPH1154926A (en) One-sided circuit board and its manufacture
KR101109287B1 (en) Printed circuit board with electronic components embedded therein and method for fabricating the same
KR100619346B1 (en) Method for fablicating Printed circuit board without electrolytic plating lead line
KR100548612B1 (en) Printed circuit board without plating lead wire and manufacturing method thereof
KR100771320B1 (en) Embedded chip printed circuit board and fabricating method of the same
KR20060132182A (en) Manufacturing method of pcb for package on package
US20230063719A1 (en) Method for manufacturing wiring substrate
KR100815322B1 (en) Printed circuit board and fabricating method of the same
JPH11191482A (en) Manufacture of printed wiring board
KR100651323B1 (en) Semiconductor package board having warpage resistant material layers

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee