KR101383892B1 - Reel to reel typed circuit substrate and the fabrication method thereof - Google Patents

Reel to reel typed circuit substrate and the fabrication method thereof Download PDF

Info

Publication number
KR101383892B1
KR101383892B1 KR1020080117051A KR20080117051A KR101383892B1 KR 101383892 B1 KR101383892 B1 KR 101383892B1 KR 1020080117051 A KR1020080117051 A KR 1020080117051A KR 20080117051 A KR20080117051 A KR 20080117051A KR 101383892 B1 KR101383892 B1 KR 101383892B1
Authority
KR
South Korea
Prior art keywords
electron beam
photo solder
resistor layer
solder resistor
layer
Prior art date
Application number
KR1020080117051A
Other languages
Korean (ko)
Other versions
KR20100058297A (en
Inventor
김제원
조세훈
박세철
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020080117051A priority Critical patent/KR101383892B1/en
Publication of KR20100058297A publication Critical patent/KR20100058297A/en
Application granted granted Critical
Publication of KR101383892B1 publication Critical patent/KR101383892B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

릴투릴형의 회로 기판과, 이의 제조 방법을 개시한다. 본 발명은 회로 패턴층이 형성된 코어재를 준비하는 단계;와, 코어재상에 포토 솔더 레지스터층용 원소재를 도포하는 단계;와, 포토 솔더 레지스터층용 원소재상에 전자빔을 조사하는 것에 의하여 포토 솔더 레지스터층을 패턴화시키는 단계;를 포함하는 것으로서, 전자빔을 이용하여 포토 솔더 레지스터층을 완전 경화시킴에 따라서, 1회의 경화 공정으로 포토 솔더 레지스터층을 완전 경화시킬 수가 있으며, 경화 공정이 단축됨에 따라서, 공정 리드 시간이 단축된다A reel to reel type circuit board and a manufacturing method thereof are disclosed. The present invention comprises the steps of preparing a core material on which a circuit pattern layer is formed; and applying an element material for a photo solder resistor layer on the core material; and irradiating an electron beam onto the element material for the photo solder resistor layer. Patterning a; as the photo solder resistor layer is completely cured using an electron beam, the photo solder resistor layer may be completely cured in a single curing process, and as the curing process is shortened, the process lead Time is shortened

포토 솔더 레지스터, 전자빔 노광, 경화, 릴투릴 Photo Solder Resistors, Electron Beam Exposure, Curing, Reel-to-Reel

Description

릴투릴형의 회로 기판과, 이의 제조 방법{Reel to reel typed circuit substrate and the fabrication method thereof}Reel to reel typed circuit substrate and the fabrication method

본 발명은 회로 기판에 관한 것으로서, 보다 상세하게는 기판상에 형성되는 솔더 레지스터층의 구조와, 이를 형성시키는 방법을 개선시켜서 제조 공정이 단순화된 릴투릴형의 회로 기판과, 이의 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board, and more particularly, to a reel-to-reel type circuit board having a structure of a solder resist layer formed on the substrate, a method of forming the same, and a simplified manufacturing process, and a method of manufacturing the same. .

통상적으로, 반도체 패키지는 그 구조나 기능에 따라, 칩 온 필름(chip on film, COF)형 반도체 패키지나, 보드 온 칩(board on chip, BOC)형 반도체 패키지나, 리드 온 칩(lead on chip, LOC)형 반도체 패키지나, 비지에이(ball grid array, BGA)형 반도체 패키지등 다양하게 분류할 수 있다. In general, a semiconductor package is a chip on film (COF) type semiconductor package, a board on chip (BOC) type semiconductor package, or a lead on chip depending on its structure and function. And LOC type semiconductor packages and ball grid array (BGA) type semiconductor packages.

반도체 패키지는 코어재상에 회로 패턴층이 형성되고, 회로 패턴층상에 솔더 레지스터층을 형성하고, 반도체 칩을 실장하고, 회로 패턴층과 반도체 칩을 전기적으로 연결하고, 몰딩재로 몰딩하는 것에 완성된다. The semiconductor package is completed by forming a circuit pattern layer on the core material, forming a solder resist layer on the circuit pattern layer, mounting a semiconductor chip, electrically connecting the circuit pattern layer and the semiconductor chip, and molding the molding material. .

최근 들어서는, 박형화된 반도체 패키지를 개발하는 추세인데, 이에 따라 회로 기판의 두께도 함께 박형화되고 있다. 회로 기판의 두께가 박형화될 경우, 예컨대, 칩 온 필름형 반도체 패키지에 사용되는 연성 기판은 릴투릴(reel-to-reel) 공 정에 적용가능하다.Recently, there is a trend to develop a thin semiconductor package, and accordingly, the thickness of the circuit board is also thinned. When the thickness of the circuit board is thinned, for example, a flexible substrate used in a chip on film type semiconductor package is applicable to a reel-to-reel process.

종래의 회로 기판을 제조하는 공정을 간략하게 살펴보면 다음과 같다.Looking at the process of manufacturing a conventional circuit board briefly as follows.

코어재상에 구리 박막층을 패턴화한다음, 포토 솔더 레지스터(PSR, photo solder resisyor)층용 원소재를 소정 두께로 도포한다. 포토 솔더 레지스터층용 원소재가 도포된 다음에는 열에 의하여 약 30분간 예비 경화를 시행하게 된다. After patterning a copper thin film layer on a core material, the raw material for photo solder resistor (PSR) layers is apply | coated to predetermined thickness. After the raw material for the photo solder resistor layer is applied, precuring is performed for about 30 minutes by heat.

예비 경화가 완료된 다음에는 일정한 특정 영역을 외부로 노출시키기 위하여 자외선 노광을 시행하게 된다. 자외선 노광시 사용되는 노광 마스크는 네가티브형을 사용하게 되므로, 노출될 영역에는 자외선 광이 조사되지 않는다. 포토 솔더 레지스터층용 원소재내에는 광 개시제가 첨가되어 있으므로, 노광이 시행되면 광 개시제가 분해되면서 경화가 일어나게 된다. 이때, 노출될 영역에는 자외선 광이 조사되지 않으므로, 경화가 일어나지 않는다.After the preliminary curing is completed, UV exposure is performed to expose a certain specific area to the outside. Since the exposure mask used in the ultraviolet exposure uses a negative type, ultraviolet light is not irradiated to the area to be exposed. Since a photoinitiator is added in the raw material for photo solder resistor layers, hardening will arise as a photoinitiator decomposes on exposure. At this time, since the ultraviolet light is not irradiated to the area to be exposed, hardening does not occur.

다음으로, 현상액을 이용하여 현상 및 박리를 하게 되면, 자외선 광이 조사되지 않은 영역에 존재하는 포토 솔더 레지스터층용 원소재가 박리되어서, 특정한 영역이 외부로 노출하게 된다. 노출이 완료되면, 열을 이용하여 2시간동안 완전 경화를 시행하게 된다.Next, when developing and peeling using a developing solution, the raw material for photo solder resistor layers which exist in the area | region which was not irradiated with ultraviolet light peels, and a specific area | region is exposed to the exterior. Once the exposure is complete, heat is used to complete the curing for 2 hours.

완전 경화가 완료된 다음에는, 포토 솔더 레지스터층용 원소재가 박리되는 것에 의하여 외부로 노출된 구리 박막층상에 도금층을 도금하는등의 후처리 공정을 수행하게 된다.After the complete curing is completed, a post-treatment process such as plating a plating layer on the copper thin film layer exposed to the outside by peeling the raw material for the photo solder resistor layer is performed.

그런데, 종래의 회로 기판을 제조하는 공정은 다음과 같은 문제점을 가지고 있다.By the way, the process of manufacturing the conventional circuit board has the following problems.

포토 솔더 레지스터층용 원소재에는 광 개시제와 열 경화제가 첨가되어 있으므로, 열적 안정 및 완전 경화를 위하여 세 단계의 경화 공정을 거치게 된다. 이에 따라, 공정 리드 시간(lead time)이 증가되고, 회로 기판이 장시간 외부로 노출됨에 따라서, 회로 기판에 이물질이 부착하기 쉬워서 외관 불량이 증가되고, 단계별 경화 공정으로 인하여 비용이 증가하게 된다. Since the photoinitiator and the thermal curing agent are added to the raw material for the photo solder resistor layer, three steps of curing are performed for thermal stability and complete curing. Accordingly, the process lead time is increased, and as the circuit board is exposed to the outside for a long time, foreign matter easily adheres to the circuit board, thereby increasing the appearance defects and increasing the cost due to the step-by-step curing process.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 회로 패턴층이 형성된 코어재상에 포토 솔더 레지스터층을 형성시 노광 단계에서 완전 경화가 일어나는 것에 의하여 경화 공정을 단순화시킨 릴투릴형의 회로 기판과, 이의 제조 방법을 제공하는 것을 주된 과제로 한다. The present invention is to solve the above problems, a reel-to-reel type circuit board simplifies the curing process by the complete curing occurs in the exposure step when forming a photo solder resist layer on the core material on which the circuit pattern layer is formed, and its It is a main subject to provide a manufacturing method.

상기와 같은 과제를 달성하기 위하여 본 발명의 일 측면에 따른 릴투릴형의 회로 기판의 제조 방법은,Method for producing a reel to reel type circuit board according to an aspect of the present invention in order to achieve the above problems,

회로 패턴층이 형성된 코어재를 준비하는 단계;Preparing a core material having a circuit pattern layer formed thereon;

상기 코어재상에 포토 솔더 레지스터층용 원소재를 도포하는 단계; 및Coating a raw material for a photo solder resistor layer on the core material; And

상기 포토 솔더 레지스터층용 원소재상에 전자빔을 조사하는 것에 의하여 포토 솔더 레지스터층을 패턴화시키는 단계;를 포함한다.And patterning the photo solder resistor layer by irradiating an electron beam onto the photo solder resistor layer raw material.

또한, 상기 포토 솔더 레지스터층을 패턴화시키는 단계에서는,In the step of patterning the photo solder resistor layer,

전자빔 마스크를 배제한 상태로 전자빔을 이용하여 상기 포토 솔더 레지스터 층이 패턴화되는 것을 특징으로 한다.The photo solder resistor layer is patterned using an electron beam in a state in which an electron beam mask is excluded.

아울러, 상기 전자빔이 조사되는 포토 솔더 레지스터층의 영역은 경화되고, 상기 전자빔이 조사되지 않은 포토 솔더 레지스터층의 영역은 경화되지 않고 제거되는 것에 의하여 포토 솔더 레지스터층이 패턴화된다.In addition, the area of the photo solder resistor layer to which the electron beam is irradiated is cured, and the area of the photo solder resistor layer to which the electron beam is not irradiated is removed without being cured to pattern the photo solder resistor layer.

더욱이, 포토 솔더 레지스터층을 패턴화시키는 단계에서는,Furthermore, in the step of patterning the photo solder resistor layer,

상기 전자빔용 패턴층을 선택적으로 통과하는 전자빔을 포토 솔더 레지스터층용 원소재에 조사하는 단계; 및Irradiating an electron beam passing through the pattern layer for electron beams to the photo solder resistor layer raw material; And

상기 포토 솔더 레지스터층용 원소재를 경화 및 현상시켜서 포토 솔더 레지스터층의 패턴을 완성하는 단계;를 포함한다.And curing and developing the raw material for the photo solder resistor layer to complete a pattern of the photo solder resistor layer.

나아가, 상기 전자빔을 조사하는 단계 이전에,Furthermore, before the step of irradiating the electron beam,

상기 포토 솔더 레지스터층 원소재상에 패턴화될 포토 솔더 레지스터층과 대응되는 전자빔용 패턴층을 가지는 전자빔 마스크를 정렬하는 단계를 더 포함한다.And aligning an electron beam mask having an electron beam pattern layer corresponding to the photo solder resistor layer to be patterned on the photo solder resistor layer element material.

또한, 포토 솔더 레지스터층을 패턴화시키는 단계에서는,Further, in the step of patterning the photo solder resistor layer,

패턴화될 포토 솔더 레지스터층과 대응되는 좌표값을 설정하고, 설정된 좌표값에 따라서 전자빔 조사장치로부터 전자빔 마스크를 배제한 상태에서 상기 포토 솔더 레지스터층용 원소재상에 전자빔을 조사하는 단계; 및Setting a coordinate value corresponding to the photo solder resist layer to be patterned, and irradiating an electron beam onto the photo solder resistor layer raw material in a state in which the electron beam mask is excluded from the electron beam irradiation apparatus according to the set coordinate value; And

상기 포토 솔더 레지스터층을 경화 및 현상시켜서 포토 솔더 레지스터층의 패턴을 완성하는 단계;를 포함한다.And curing and developing the photo solder resistor layer to complete a pattern of the photo solder resistor layer.

본 발명의 다른 측면에 따른 릴투릴형의 회로 기판은,A reel to reel type circuit board according to another aspect of the present invention,

코어재;와, Core material;

상기 코어재상에 패턴화된 회로 패턴층;과,A circuit pattern layer patterned on the core material;

상기 회로 패턴층상에 선택적으로 코팅된 포토 솔더 레지스터층;을 포함하되,Including; a photo solder resistor layer selectively coated on the circuit pattern layer;

전자빔을 포토 솔더 레지스터층의 원소재에 조사하는 것에 의하여 전자빔이 조사되지 않은 영역의 포토 레지스터층의 원소재를 제거하여 패턴화된 포토 솔더 레지스터층이 형성된 것을 특징으로 한다.By irradiating an electron beam to the raw material of the photo solder resistor layer, the raw material of the photoresist layer in the region where the electron beam is not irradiated is removed to form a patterned photo solder resistor layer.

이상의 설명에서와 같이, 본 발명의 릴투릴형의 회로 기판과, 이의 제조 방법은 다음과 같은 효과를 얻을 수 있다.As described above, the reel-to-reel type circuit board of the present invention and its manufacturing method can obtain the following effects.

첫째, 전자빔을 이용하여 포토 솔더 레지스터층을 완전 경화시킴에 따라서, 1회의 경화 공정으로 포토 솔더 레지스터층을 완전 경화시킬 수가 있다.First, as the photo solder resistor layer is completely cured using an electron beam, the photo solder resistor layer may be completely cured in one curing process.

둘째, 경화 공정이 단축됨에 따라서, 공정 리드 시간이 단축된다.Second, as the curing process is shortened, the process lead time is shortened.

셋째, 회로 기판이 외부로 노출되는 시간을 줄임에 따라서, 회로 기판으로 이물질이 침투하는 현상을 최소화할 수 있다. Third, as the time for exposing the circuit board to the outside is reduced, a phenomenon in which foreign matter penetrates into the circuit board can be minimized.

넷째, 별도의 가열 공정이 필요하지 않는다.Fourth, no separate heating process is required.

이하, 바람직한 실시예를 첨부 도면에 의거하여 상세히 설명하고자 한다.Hereinafter, preferred embodiments will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지(100)를 도시한 것이다. 1 illustrates a semiconductor package 100 according to an embodiment of the present invention.

도면을 참조하면, 상기 반도체 패키지(100)에는 회로 기판(101)이 마련되어 있다. 상기 회로 기판(101)에는 코어재(core material, 102)가 마련되어 있다. 상기 코어재(102) 상에는 회로 패턴층(103)이 패턴화되어 있다. 상기 회로 패턴층(103)상에는 포토 솔더 레지스터(photo solder resistor, 104)층이 형성되어 있다.Referring to the drawings, the semiconductor package 100 is provided with a circuit board 101. The circuit board 101 is provided with a core material 102. The circuit pattern layer 103 is patterned on the core material 102. A photo solder resistor layer 104 is formed on the circuit pattern layer 103.

상기 코어재(102)는 고분자 수지에 글래스 파이버(glass fiber)와 같은 섬유질 소재가 혼합된 복합체인 FR-4(flame retardent-4)나, BT(bismaleimid triazine)와 같은 강성 기판(rigid substrate)이나, 폴리이미드(polyimide)와 같은 유연성을 가지는 연성 기판(flexible substrate)을 사용할 수가 있다.The core material 102 may be a rigid substrate such as FR-4 (flame retardent-4) or BT (bismaleimid triazine), which is a composite in which a polymer resin is mixed with a fibrous material such as glass fiber. It is possible to use a flexible substrate having a flexibility such as polyimide.

상기 회로 패턴층(103)은 구리 박(Cu foil)과 같은 도전성이 우수한 금속 박을 코어재(102)의 일면에 부착시켜서, 포토 리소그래피 공정을 이용하여 패턴화시킬 수 있다.The circuit pattern layer 103 may attach a metal foil having excellent conductivity such as copper foil to one surface of the core material 102 and may be patterned using a photolithography process.

상기 포토 솔더 레지스터층(104)은 상기 회로 패턴층(103)이 솔더 볼(solder ball, 110)과 접속되는 영역인 솔더 볼 랜드(solder ball land)나, 와이어 본딩되는 영역을 제외하고 구리 박의 산화를 방지하기 위하여 형성되어 있다. The photo solder resistor layer 104 may be formed of a copper foil except for a solder ball land, which is an area where the circuit pattern layer 103 is connected to the solder ball 110, or a wire bonded area. It is formed to prevent oxidation.

상기 코어재(102)의 타면에는 접착제(106)에 의하여 반도체 칩(105)이 부착되어 있다. 상기 코어재(102)의 중앙 영역에는 장방향의 슬롯(107)이 형성되어 있으며, 상기 슬롯(107)을 통하여 회로 패턴층(103)과 반도체 칩(105)은 전도성을 가지는 와이어(108)에 의하여 전기적으로 연결되어 있다. 상기 슬롯(107)에는 몰딩재(111)가 채워져서, 와이어본딩된 부분을 보호하고 있다.The semiconductor chip 105 is attached to the other surface of the core material 102 by an adhesive 106. Longitudinal slots 107 are formed in the central region of the core material 102, and the circuit pattern layer 103 and the semiconductor chip 105 are connected to the conductive wires 108 through the slots 107. Is electrically connected. The slot 107 is filled with a molding material 111 to protect the wire bonded portion.

상기 포토 솔더 레지스터층(104)이 형성되지 않아서 회로 패턴층(103)이 외 부로 노출되는 영역(109)에는 솔더 볼(110)이 개재되어서, 회로 패턴층(103)과 솔더 볼(110)이 전기적으로 연결되어 있다. Since the photo solder resistor layer 104 is not formed, the solder ball 110 is interposed in the region 109 where the circuit pattern layer 103 is exposed to the outside, so that the circuit pattern layer 103 and the solder ball 110 are formed. It is electrically connected.

여기서, 상기 포토 솔더 레지스터층(104)은 전자빔을 조사하는 것에 의하여 상기 회로 패턴층(103) 상에 패턴화되어 있다. Here, the photo solder resistor layer 104 is patterned on the circuit pattern layer 103 by irradiating an electron beam.

본 발명의 일 실시예에 따른 포토 솔더 레지스터층을 형성시키는 방법을 보다 상세하게 설명하면 도 2a 내지 도 2e에 도시된 바와 같다.A method of forming the photo solder resistor layer according to an embodiment of the present invention will be described in detail with reference to FIGS. 2A to 2E.

먼저, 도 2a에 도시된 바와 같이, 코어재(201)를 마련한 다음에, 상기 코어재(201) 상에 회로 패턴층(202)을 패턴화시키게 된다.First, as shown in FIG. 2A, after the core material 201 is provided, the circuit pattern layer 202 is patterned on the core material 201.

이어서, 상기 회로 패턴층(202)이 패턴화된 다음에는 도 2b에 도시된 바와 같이 상기 회로 패턴층(202)를 커버하도록 포토 솔더 레지스터층용 원소재(203)를 도포하게 된다.Subsequently, after the circuit pattern layer 202 is patterned, the raw material for photo solder resistor layer 203 is coated to cover the circuit pattern layer 202 as shown in FIG. 2B.

상기 포토 솔더 레지스터층용 원소재(203)가 회로 패턴층(202)을 매립한 다음에는 도 2c에 도시된 바와 같이 상기 포토 솔더 레지스터층용 원소재(203)의 상부에는 전자빔 마스크(211)를 정렬하게 된다.After the photo solder resistor layer raw material 203 fills the circuit pattern layer 202, the electron beam mask 211 is aligned on the photo solder resistor layer raw material 203 as shown in FIG. 2C. do.

이때, 전자빔 마스크(211)는 글래스 또는 PET와 같은 고분자 수지로 된 플레이트(212)상에 전자빔용 패턴층(213)이 형성되어 있다. 상기 전자빔용 패턴층(213)은 상기 플레이트(212)의 일면에 내방선용 금속재용 원소재, 예컨대, 철, 니켈, 크롬, 몰리브덴, 니오브나, 이들의 합금을 도금하는 것에 의하여 패턴화가 가능하다. 상기 전자빔용 패턴층(213)은 추후 형성될 포토 솔더 레지스터층의 패턴과 대응되는 형상의 패턴층이다. In this case, the electron beam mask 211 is formed with a pattern layer 213 for electron beams on a plate 212 made of a polymer resin such as glass or PET. The electron beam pattern layer 213 may be patterned by plating an element for an anti-radiation metal material on one surface of the plate 212, for example, iron, nickel, chromium, molybdenum, niobium, or an alloy thereof. The electron beam pattern layer 213 is a pattern layer having a shape corresponding to a pattern of a photo solder resistor layer to be formed later.

상기 전자빔 마스크(211)가 정렬된 다음에는 상기 전자빔 마스크(211)의 상부로부터 전자빔(E-beam)을 조사하게 된다. 상기 전자빔을 조사하게 되면, 전자빔은 상기 전자빔용 패턴층(213)이 형성되지 않은 플레이트(212)의 공간을 통과하여서, 상기 포토 솔더 레지스터층용 원소재(203)의 표면에 충돌하게 된다.After the electron beam mask 211 is aligned, the electron beam is irradiated from the upper portion of the electron beam mask 211. When the electron beam is irradiated, the electron beam passes through a space of the plate 212 on which the electron beam pattern layer 213 is not formed, and impinges on the surface of the raw material for photoresist resist layer 203.

이때, 전자빔의 에너지는 100 eV 내지 1 MeV로서, 전자빔의 에너지는 침투 깊이에 비례하여 증가한다. 또한, 선량인 도우즈(dose)량은 전류에 의하여 변경하는데, 전류량은 0.1 mA 내지 500 mA이다. At this time, the energy of the electron beam is 100 eV to 1 MeV, the energy of the electron beam increases in proportion to the penetration depth. In addition, the dose amount, which is a dose, is changed by current, and the amount of current is 0.1 mA to 500 mA.

이에 따라, 도 2d에 도시된 바와 같이 전자빔이 조사된 포토 솔더 레지스터층의 영역(204)은 경화가 되고, 전자빔이 조사되지 않은 포토 솔더 레지스터층의 영역(205)은 경화가 되지 않는다. 즉, 전자빔이 조사된 포토 솔더 레지스터층의 영역(204)은 전자빔을 조사시 포토 솔더 레지스터층용 원소재에 포함된 광 개시제에 의하여 자유 라디칼이 형성되어 모노모와 올리고마가 그 다리 역할에 의한 가교가 이루어지며, 가교 밀도(crosslink density)가 높아지면서 경화가 이루어지게 된다. Accordingly, as shown in FIG. 2D, the region 204 of the photo solder resistor layer to which the electron beam is irradiated is cured, and the region 205 of the photo solder resist layer to which the electron beam is not irradiated is not cured. That is, in the region 204 of the photo solder resistor layer to which the electron beam is irradiated, free radicals are formed by the photoinitiator included in the raw material for the photo solder resistor layer, so that monomo and oligoma are bridged by their bridges. Hardening occurs as the crosslink density increases.

다음으로, 현상액을 통하여 현상하게 되면, 도 2e에 도시된 바와 같이 전자빔이 조사되지 않은 포토 솔더 레지스터층의 영역(도 2d의 205)은 현상액에 의하여 제거되고, 전자빔이 조사된 포토 솔더 레지스터층의 영역(204)만 남게 되어서, 소망하는 포토 솔더 레지스터층이 완성된다.Next, when developing through the developer, the region of the photo solder resistor layer (205 in FIG. 2D), to which the electron beam is not irradiated, is removed by the developer, and the electron solder is irradiated. Only the region 204 remains, thereby completing the desired photo solder resistor layer.

이처럼, 전자빔 마스크를 가지고, 전자빔을 이용하여서 1회의 노광 공정으로 포토 솔더 레지스터층의 완전 경화가 가능하게 된다. In this manner, with the electron beam mask, complete curing of the photo solder resistor layer is possible in one exposure step using the electron beam.

도 3a 내지 도 3e는 본 발명의 다른 실시예에 따른 포토 솔더 레지스터층을 형성시키는 방법을 도시한 것이다.3A-3E illustrate a method of forming a photo solder resistor layer in accordance with another embodiment of the present invention.

먼저, 도 3a에 도시된 바와 같이, 코어재(301)를 마련한 다음에, 상기 코어재(301) 상에 회로 패턴층(302)을 패턴화시키게 된다.First, as shown in FIG. 3A, after the core material 301 is provided, the circuit pattern layer 302 is patterned on the core material 301.

이어서, 도 3b에 도시된 바와 같이, 상기 회로 패턴층(302)이 패턴화된 다음에는 상기 회로 패턴층(302)을 커버하도록 포토 솔더 레지스터층용 원소재(303)를 도포하게 된다. Subsequently, as shown in FIG. 3B, after the circuit pattern layer 302 is patterned, the raw material for photo solder resistor layer 303 is coated to cover the circuit pattern layer 302.

상기 포토 솔더 레지스터층용 원소재(303)가 회로 패턴층(302)을 매립한 다음에는 도 3c에 도시된 바와 같이 상기 포토 솔더 레지스터층용 원소재(303) 상부에 전자빔 조사장치(311)을 위치시켜서, 상기 포토 솔더 레지스터층 원소재(303)에 표면에 전자빔을 조사하게 된다.After the photo solder resistor layer raw material 303 fills the circuit pattern layer 302, as shown in FIG. 3C, the electron beam irradiation apparatus 311 is positioned on the photo solder resistor layer raw material 303. The photo solder resistor layer material 303 is irradiated with an electron beam on its surface.

이때, 상기 전자빔 조사장치(311)는 추후 형성될 포토 솔더 레지스터층의 패턴과 대응되는 좌표값을 설정한 패턴 좌표 프로그램에 의하여 상기 포토 솔더 레지스터층용 원소재(303)에 전자빔을 조사하게 된다. 이때, 전자빔의 에너지는 100eV 내지 1 MeV이고, 전류량은 0.1 mA 내지 500 mA이다. In this case, the electron beam irradiation apparatus 311 irradiates the electron beam to the photo solder resistor layer raw material 303 by a pattern coordinate program that sets a coordinate value corresponding to a pattern of a photo solder resistor layer to be formed later. At this time, the energy of the electron beam is 100 eV to 1 MeV, and the amount of current is 0.1 mA to 500 mA.

이처럼, 전자빔이 조사되어서 포토 솔더 레지스터층이 경화될 부분과, 경화되지 않아야 할 부분에 대하여 좌표값을 설정한 다음에 좌표값에 따라 전자빔을 유동시켜서 포토 솔더 레지스터층용 원소재(303)상에 조사하게 되면, 도 3d에 도시된 바와 같이, 전자빔이 조사된 포토 솔더 레지스터층의 영역(304)은 경화가 되고, 전자빔이 조사되지 않은 포토 솔더 레지스터층의 영역(305)은 경화가 되지 않는다.In this way, the electron beam is irradiated and the coordinate value is set for the portion where the photo solder resistor layer is to be cured and the portion which should not be cured, and then the electron beam is flowed in accordance with the coordinate value to irradiate the raw material 303 for the photo solder resist layer. As shown in FIG. 3D, the region 304 of the photo solder resistor layer to which the electron beam is irradiated is cured, and the region 305 of the photo solder resist layer to which the electron beam is not irradiated is not cured.

다음으로, 현상액을 통하여 현상하게 되면, 도 3e에 도시된 바와 같이 전자 빔이 조사되지 않은 포토 솔더 레지스터층의 영역(도 3d의 305)은 현상액에 의하여 제거되고, 전자빔이 조사된 포토 솔더 레지스터층의 영역(304)만 남게 되어서, 소망하는 패턴의 포토 솔더 레지스터층이 완성된다.Next, when developing through the developer, the area of the photo solder resistor layer (305 of FIG. 3D), to which the electron beam is not irradiated, is removed by the developer, and the photo solder resistor layer to which the electron beam is irradiated as shown in FIG. 3E. Only the region 304 is left, so that the photo solder resistor layer of the desired pattern is completed.

이처럼, 전자빔 마스크를 배제한 상태로 전자빔을 이용하여 1회의 노광 공정으로 포토 솔더 레지스터층의 완전 경화가 가능하게 된다. 이와 같은 전자빔 마스크를 배제하여 전자빔을 조사하는 방식은 전자빔 마스크를 이용하여 전자빔을 조사하는 방식보다 미세한 패턴의 포토 솔더 레지스터층을 형성하기에 적합하다. As described above, the photo solder resistor layer can be completely cured by one exposure process using the electron beam in a state in which the electron beam mask is removed. The method of irradiating an electron beam by excluding such an electron beam mask is suitable for forming a photo solder resistor layer having a finer pattern than the method of irradiating an electron beam using an electron beam mask.

또한, 포토 솔더 레지스터층의 잔사에 유리하여 특정한 부분의 경화에 유리하다. 이를테면, 비아 홀(via hole)에 충진된 포토 솔더 레지스터층용 원소재를 전자빔 마스크를 배제하여 전자빔을 조사하게 되면 경화도가 향상되어서 신뢰성이 좋아진다.It is also advantageous for the residue of the photo solder resistor layer, which is advantageous for curing certain portions. For example, when the electron beam is irradiated by removing the electron beam mask from the raw material for the photo solder resistor layer filled in the via hole, the degree of curing is improved and the reliability is improved.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 도시한 단면도,1 is a cross-sectional view showing a semiconductor package according to an embodiment of the present invention;

도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 포토 솔더 레지스터층을 형성하는 과정을 단계별로 도시한 것으로서,2A to 2E illustrate step by step processes for forming a photo solder resistor layer according to an embodiment of the present invention.

도 2a는 본 발명의 일 실시예에 따른 코어재상에 회로 패턴층을 형성한 이후의 상태를 도시한 단면도,2A is a cross-sectional view showing a state after forming a circuit pattern layer on a core material according to an embodiment of the present invention;

도 2b는 도 2a의 회로 패턴층상에 포토 솔더 레지스터층용 원소재를 도포한 이후의 상태를 도시한 단면도,FIG. 2B is a cross-sectional view showing a state after applying a raw material for a photo solder resistor layer on the circuit pattern layer of FIG. 2A;

도 2c는 도 2b의 포토 솔더 레지스터층용 원소재상에 전자빔을 조사하는 상태를 도시한 단면도,FIG. 2C is a cross-sectional view showing a state in which an electron beam is irradiated onto the raw material for the photo solder resistor layer of FIG. 2B; FIG.

도 2d는 도 2c의 포토 솔더 레지스터층용 원소재상에 전자빔을 조사한 이후의 상태를 도시한 단면도,FIG. 2D is a cross-sectional view showing a state after irradiating an electron beam onto the raw material for the photo solder resistor layer of FIG. 2C;

도 2e는 도 2d의 기판상에 포토 솔더 레지스터층이 형성된 이후의 상태를 도시한 단면도,2E is a cross-sectional view illustrating a state after a photo solder resistor layer is formed on the substrate of FIG. 2D;

도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 포토 솔더 레지스터층을 형성하는 과정을 단계별로 도시한 것으로서,3A to 3E illustrate steps of forming a photo solder resistor layer according to an embodiment of the present invention.

도 3a는 본 발명의 일 실시예에 따른 코어재상에 회로 패턴층을 형성한 이후의 상태를 도시한 단면도,3A is a cross-sectional view showing a state after forming a circuit pattern layer on a core material according to an embodiment of the present invention;

도 3b는 도 3a의 회로 패턴층상에 포토 솔더 레지스터층용 원소재를 도포한 이후의 상태를 도시한 단면도,3B is a cross-sectional view showing a state after applying a raw material for a photo solder resistor layer on the circuit pattern layer of FIG. 3A;

도 3c는 도 3b의 포토 솔더 레지스터층용 원소재상에 전자빔을 조사하는 상태를 도시한 단면도,3C is a cross-sectional view showing a state of irradiating an electron beam on the raw material for photo solder resistor layer of FIG. 3B;

도 3d는 도 3c의 포토 솔더 레지스터층용 원소재상에 전자빔을 조사한 이후의 상태를 도시한 단면도,3D is a cross-sectional view showing a state after irradiation of an electron beam on the raw material for the photo solder resistor layer of FIG. 3C;

도 3e는 도 3d의 기판상에 포토 솔더 레지스터층이 형성된 이후의 상태를 도시한 단면도, 3E is a cross-sectional view illustrating a state after a photo solder resistor layer is formed on the substrate of FIG. 3D;

<도면의 주요 부호에 대한 간단한 설명>BRIEF DESCRIPTION OF THE DRAWINGS FIG.

100...반도체 패키지 101...회로 기판Semiconductor Package 101 ... Circuit Board

102,201...코어재 103,202...회로 패턴층102,201 ... Core material 103,202 ... Circuit pattern layer

104...포토 솔더 레지스터층 105...반도체 칩104 ... photo solder resistor layer 105 ... semiconductor chip

107...슬롯 110...솔더 볼107 Slot 110 Solder Ball

111...몰딩재 203...포토 솔더 레지스터층용 원소재111 Molding material 203 Raw material for photo solder resist layer

211...전자빔 마스크 212...플레이트211 ... E-beam mask 212 ... Plate

213...전자빔 패턴층 213.E-beam pattern layer

Claims (11)

회로 패턴층이 형성된 코어재를 준비하는 단계;Preparing a core material having a circuit pattern layer formed thereon; 상기 코어재상에 포토 솔더 레지스터층용 원소재를 도포하는 단계; 및Coating a raw material for a photo solder resistor layer on the core material; And 상기 포토 솔더 레지스터층용 원소재상에 전자빔을 조사하는 것에 의하여 포토 솔더 레지스터층을 패턴화시키는 단계;를 포함하되,Patterning the photo solder resistor layer by irradiating an electron beam onto the raw material for the photo solder resistor layer; 상기 포토 솔더 레지스터층을 패턴화시키는 단계에서는,In the step of patterning the photo solder resistor layer, 패턴화될 상기 포토 솔더 레지스터층과 대응되는 좌표값을 설정하고, 설정된 좌표값에 따라서 전자빔 조사장치로부터 전자빔 마스크를 배제한 상태에서 상기 포토 솔더 레지스터층용 원소재 상에 전자빔을 조사하며,Set a coordinate value corresponding to the photo solder resistor layer to be patterned, and set Irradiating an electron beam on the raw material for the photo solder resistor layer in a state in which an electron beam mask is removed from the electron beam irradiation device according to a coordinate value, 상기 전자빔이 조사되는 포토 솔더 레지스터층의 영역은 경화되고, 상기 전자빔이 조사되지 않은 포토 솔더 레지스터층의 영역은 경화되지 않고, 상기 전자빔이 조사되지 않은 포토 솔더 레지스터층의 영역을 현상액에 의하여 제거하여서 상기 포토 솔더 레지스터층의 패턴을 완성하는 것을 특징으로 하는 릴투릴형의 회로 기판의 제조 방법.The area of the photo solder resistor layer to which the electron beam is irradiated is cured, the area of the photo solder resistor layer to which the electron beam is not irradiated is not cured, and the area of the photo solder resistor layer to which the electron beam is not irradiated is removed by a developer. A method for producing a reel to reel type circuit board, characterized by completing the pattern of the photo solder resistor layer. 삭제delete 삭제delete 제 1 항에 있어서,The method according to claim 1, 상기 전자빔의 에너지는 100eV 내지 1MeV이고, 전류의 양은 0.1mA 내지 500mA인 것을 특징으로 하는 릴투릴형의 회로 기판의 제조 방법.The energy of the electron beam is 100eV to 1MeV, the amount of current is 0.1mA to 500mA manufacturing method of a reel to reel type circuit board. 회로 패턴층이 형성된 코어재를 준비하는 단계;Preparing a core material having a circuit pattern layer formed thereon; 상기 코어재상에 포토 솔더 레지스터층용 원소재를 도포하는 단계; 및Coating a raw material for a photo solder resistor layer on the core material; And 상기 포토 솔더 레지스터층용 원소재상에 전자빔을 조사하는 것에 의하여 포토 솔더 레지스터층을 패턴화시키는 단계;를 포함하되,Patterning the photo solder resistor layer by irradiating an electron beam onto the raw material for the photo solder resistor layer; 상기 전자빔을 조사하는 단계 이전에는,Before the step of irradiating the electron beam, 패턴화될 포토 솔더 레지스터층과 대응되는 형상의 전자빔용 패턴층을 가지는 전자빔 마스크를 정렬하는 단계를 더 포함하며,Aligning an electron beam mask having an electron beam pattern layer of a shape corresponding to the photo solder resistor layer to be patterned, 상기 포토 솔더 레지스터층을 패턴화시키는 단계에서는,In the step of patterning the photo solder resistor layer, 상기 전자빔용 패턴층이 형성된 전자빔 마스크를 선택적으로 통과하는 전자빔을 포토 솔더 레지스터층용 원소재 상에 조사하며, 상기 전자빔이 조사되는 포토 솔더 레지스터층의 영역은 경화되고, 상기 전자빔이 조사되지 않은 포토 솔더 레지스터층의 영역은 경화되지 않고, 상기 전자빔이 조사되지 않은 포토 솔더 레지스터층의 영역을 현상액에 의하여 제거하여서 상기 포토 솔더 레지스터층의 패턴을 완성하는 것을 특징으로 하는 릴투릴형의 회로 기판의 제조 방법.An electron beam selectively passing through the electron beam mask on which the electron beam pattern layer is formed is irradiated on the raw material for the photo solder resistor layer, and an area of the photo solder resist layer to which the electron beam is irradiated is cured, and the photo solder to which the electron beam is not irradiated A region of the resist layer is not cured, and a region of the photo solder resist layer to which the electron beam is not irradiated is removed by a developer to complete the pattern of the photo solder resist layer. 삭제delete 제 5 항에 있어서,6. The method of claim 5, 상기 전자빔 마스크는 고분자 수지로 된 플레이트의 일면에 내방사선용 금속재용 원소재를 도금하는 것에 의하여 패턴화될 포토 솔더 레지스터층과 대응되는 전자빔용 패턴층을 형성하는 것을 특징으로 하는 릴투릴형의 회로 기판의 제조 방법.The electron beam mask is a reel to reel circuit board, characterized in that to form an electron beam pattern layer corresponding to the photo solder resistor layer to be patterned by plating the raw material for the radiation-resistant metal material on one surface of the plate made of a polymer resin Method of preparation. 삭제delete 삭제delete 삭제delete 삭제delete
KR1020080117051A 2008-11-24 2008-11-24 Reel to reel typed circuit substrate and the fabrication method thereof KR101383892B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080117051A KR101383892B1 (en) 2008-11-24 2008-11-24 Reel to reel typed circuit substrate and the fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080117051A KR101383892B1 (en) 2008-11-24 2008-11-24 Reel to reel typed circuit substrate and the fabrication method thereof

Publications (2)

Publication Number Publication Date
KR20100058297A KR20100058297A (en) 2010-06-03
KR101383892B1 true KR101383892B1 (en) 2014-04-10

Family

ID=42359972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080117051A KR101383892B1 (en) 2008-11-24 2008-11-24 Reel to reel typed circuit substrate and the fabrication method thereof

Country Status (1)

Country Link
KR (1) KR101383892B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000051049A (en) * 1999-01-18 2000-08-16 윤종용 Method for flowering photoresist and manufacturing method of mask substrate using the same
KR20030005565A (en) * 2001-07-09 2003-01-23 앰코 테크놀로지 코리아 주식회사 PCB Manufacture Method for Semiconductor Package
KR20060070216A (en) * 2004-12-20 2006-06-23 삼성전기주식회사 Method for fablicating ball grid array board having ballpad image for enhancing reliability
KR20080016462A (en) * 2006-08-18 2008-02-21 산에이카가쿠 가부시키가이샤 Method for forming resist pattern

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000051049A (en) * 1999-01-18 2000-08-16 윤종용 Method for flowering photoresist and manufacturing method of mask substrate using the same
KR20030005565A (en) * 2001-07-09 2003-01-23 앰코 테크놀로지 코리아 주식회사 PCB Manufacture Method for Semiconductor Package
KR20060070216A (en) * 2004-12-20 2006-06-23 삼성전기주식회사 Method for fablicating ball grid array board having ballpad image for enhancing reliability
KR20080016462A (en) * 2006-08-18 2008-02-21 산에이카가쿠 가부시키가이샤 Method for forming resist pattern

Also Published As

Publication number Publication date
KR20100058297A (en) 2010-06-03

Similar Documents

Publication Publication Date Title
US5422313A (en) Integrated circuit device and manufacturing method using photoresist lead covering
JP2010245280A (en) Method of manufacturing wiring board and wiring board
US9326389B2 (en) Wiring board and method of manufacturing the same
TW201622077A (en) Circuit board
JP5296636B2 (en) Manufacturing method of semiconductor package
JP2015207676A (en) Wiring board and method of manufacturing the same
US20140174805A1 (en) Printed circuit board and method of manufacturing the same
TWI245597B (en) Printed circuit boards and method for fabricating the same
KR100379119B1 (en) Multilayer printed wiring board and method for manufacturing the same
KR101383892B1 (en) Reel to reel typed circuit substrate and the fabrication method thereof
KR100992187B1 (en) Printed circuit board and method of manufacturing the same
JPH07212013A (en) Manufacture of ball grid array and printed circuit board for ball grid array
KR102254875B1 (en) Method for forming via hole of multi-layer printed circuit board
JP6235682B2 (en) Wiring board manufacturing method
US10553475B2 (en) Single layer integrated circuit package
JP2016157840A (en) Method for manufacturing printed-wiring board
US10049935B2 (en) Integrated circuit package having pin up interconnect
JP4461628B2 (en) Manufacturing method of semiconductor package
JP2017199704A (en) Wiring board manufacturing method
JPH08307033A (en) Integrated circuit chip module
KR101204889B1 (en) Method for manufacturing embedded substrat
JP2018141945A (en) Method for producing electronic apparatus
JPH11233547A (en) Manufacture of plastic package for electronic part
CN116314056A (en) Package and method for manufacturing the same
KR20110021197A (en) Substrate for semiconductor package and method for manufacturing the substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 6