KR20060067214A - Method for ashing the semicondutor substrate after oxide - Google Patents
Method for ashing the semicondutor substrate after oxide Download PDFInfo
- Publication number
- KR20060067214A KR20060067214A KR1020040105747A KR20040105747A KR20060067214A KR 20060067214 A KR20060067214 A KR 20060067214A KR 1020040105747 A KR1020040105747 A KR 1020040105747A KR 20040105747 A KR20040105747 A KR 20040105747A KR 20060067214 A KR20060067214 A KR 20060067214A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- ashing
- oxide film
- semiconductor substrate
- plasma
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/427—Stripping or agents therefor using plasma means only
Abstract
본 발명은 반도체 기판 상의 산화막 식각 후 애싱 방법에 관한 것으로, 보다 자세하게는 소정 패턴의 포토레지스트 하부에 존재하는 상기 산화막을 식각하는 단계, 이후 상기 포토레지스트를 O2 플라즈마로 제거하는 단계, 상기 기판 표면을 H2 O 플라즈마 처리하는 단계, HF와 H2O 기체를 사용하여 상기 산화막 식각시 발생한 폴리머를 제거하는 단계, O2 플라즈마와, O2 기체로 상기 기판을 건조하는 단계를 포함하는 것으로 이루어짐에 기술적 특징으로 하고 있다. The present invention relates to an ashing method after etching an oxide film on a semiconductor substrate, and more particularly, etching the oxide film under a photoresist of a predetermined pattern, and then removing the photoresist with an O 2 plasma, and surface of the substrate. H 2 O plasma treatment, removing the polymer generated during the oxide film etching using HF and H 2 O gas, O 2 plasma and drying the substrate with O 2 gas It has technical features.
따라서, 본 발명의 반도체 기판 상의 산화막 식각 후 애싱 방법을 통하여 금속막을 포함한 반도체 기판 상의 산화막 식각 후 발생하는 폴리머를 O2 플라즈마 애싱 공정과 HF와 H2O 건식 공정을 적용하여 기 발생한 폴리머를 효과적으로 제거하고, 결과적으로 클리닝 과정을 생략함으로써 공정 단순화를 통한 반도체 제조 공정의 생산성 향상을 도모하는 효과가 있다.Accordingly, the polymer generated after the oxide layer etching on the semiconductor substrate including the metal layer is subjected to an O 2 plasma ashing process and the HF and H 2 O dry processes through the ashing method after the oxide layer etching on the semiconductor substrate of the present invention to effectively remove the generated polymer. As a result, by eliminating the cleaning process, the productivity of the semiconductor manufacturing process can be improved by simplifying the process.
O2, 폴리머(polymer), 포토레지스트 제거, H2O 플라즈마, 애싱O2, polymer, photoresist removal, H2O plasma, ashing
Description
도 1a 내지 도 1c는 종래 기술에 의한 반도체 기판 상의 산화막 식각 후 애싱 방법을 나타낸 단면도. 1A to 1C are cross-sectional views illustrating an ashing method after etching an oxide film on a semiconductor substrate according to the related art.
도 2a는 본 발명에 의한 반도체 기판상의 산화막 식각 후 애싱 공정도. Figure 2a is an ashing process after etching the oxide film on the semiconductor substrate according to the present invention.
도 2b 내지 2f는 본 발명에 의한 반도체 기판 상의 산화막 식각 후 애싱 공정 방법을 나타낸 단면도. 2B to 2F are cross-sectional views illustrating an ashing process method after etching an oxide film on a semiconductor substrate according to the present invention.
본 발명은 반도체 기판 상의 산화막 식각 후 애싱 방법에 관한 것으로, 보다 자세하게는 금속막을 포함한 반도체 기판 상의 산화막 식각 후 발생하는 폴리머를 O2 플라즈마 애싱(ashing) 공정과 HF와 H2O 건식 공정을 적용하여 기 발생한 폴리머(Polymer)를 효과적으로 제거하고, 결과적으로 클리닝(Cleaning)과정을 생략(skip)함으로써 공정 단순화를 통한 반도체 제조 공정의 생산성 향상 도모에 관한 방법에 관한 것이다. The present invention relates to an ashing method after etching an oxide film on a semiconductor substrate, and more specifically, to a polymer generated after the oxide etching on a semiconductor substrate including a metal film by applying an O 2 plasma ashing process and an HF and H 2 O dry process. The present invention relates to a method for improving productivity of a semiconductor manufacturing process through process simplification by effectively removing previously generated polymers and, as a result, skipping a cleaning process.
초대규모 집적회로(VLSI : Very Large-Scale Integration)와 같은 고집적 회로의 배선 재료로서 전기전도도가 우수하고 값이 싼 알루미늄(Al) 또는 알루미늄 합금이 많이 사용되고 있다. As a wiring material of highly integrated circuits such as very large-scale integration (VLSI), aluminum (Al) or aluminum alloys having excellent electrical conductivity and low cost are widely used.
일반적으로, 금속막을 포함된 반도체 기판상의 산화막 식각(etching) 공정 은 염소(Cl)기를 포함하는 플라즈마를 이용하여 포토레지스트가 덮여 있지 않은 노출된 금속막을 식각하는 단계 및 포토레지스트를 제거하는 스트립(Strip) 단계를 포함하는 공정을 적용하여 행하여진다. In general, an oxide etching process on a semiconductor substrate including a metal film is performed by etching an exposed metal film not covered with a photoresist by using a plasma containing chlorine (Cl) group and stripping the photoresist. It is carried out by applying the process including the step).
도 1a 내지 도 1c는 종래 기술에 의한 반도체 기판 상의 산화막 식각 후 애싱 방법을 나타낸 단면도이다.1A to 1C are cross-sectional views illustrating an ashing method after etching an oxide film on a semiconductor substrate according to the prior art.
먼저 도 1a에 도시된 바와 같이, 산화막(102), 배리어막(Barrier, 104), 금속막(106), 반사방지막(Antireflective coating, 108)이 순차적으로 형성된다. 상기 기판(100)의 상부에 포토레지스트를 코팅하고 패터닝한 후 상기 패터닝된 포토레지스트(110)를 마스크로 하여 플라즈마를 이용하여 금속막(106)을 포함하여 산화막(102) 전층까지를 건식 식각(dry etching)한다. 이 건식 공정중 금속막(106) 및 포토레지스트(110)와 반응하여 식각 공정 분위기 중 염소기와 함유된 폴리머(112)가 형성되어 금속막(106) 표면에 부착된다. First, as shown in FIG. 1A, an
다음, 도 1b에 도시된 바와 같이, 상기 포토레지스트(110)를 제거하는 스트립 공정을 진행한다. 식각 공정 분위기 염소가 상기 금속막(106) 및 포토레지스트(110)와 반응하면 염소가 함유된 폴리머가(112) 형성되어 금속막(106)의 표면에 부 착된다. Next, as shown in FIG. 1B, a strip process of removing the
포토레지스트를 제거하는 스트립 공정에서 일부 폴리머(112)는 제거되나, 나머지 일부는 여전히 금속막의 표면에 남아있게 된다. 이러한 폴리머(112)가 공기 중에 노출되면 공기 중의 수분(H2O)과 염소가 반응하여 염산(HCl)이 만들어진다. 이 염산은 금속막(106)을 부식시켜 반도체 소자의 전기적 특성을 열화시키거나 심할 경우 단선등의 불량을 유발하는 원인이 되고 있다. In the strip process of removing the photoresist, some
이러한 폴리머를 제거하기 위한 후처리 방법으로는, 대한민국 공개특허 제2000-0027241호에 개시되어 있듯이, 불소를 함유한 식각 가스로 폴리머를 식각한 후 애싱 공정으로 남아 있는 폴리머 및 포토레지스트를 제거하는 방법이다. As a post-treatment method for removing such a polymer, as disclosed in Korean Patent Laid-Open Publication No. 2000-0027241, a method of removing the polymer and photoresist remaining in an ashing process after etching the polymer with an etching gas containing fluorine. to be.
도 1c에 도시한 바와 같이, 상기 후처리 공정은 불소 플라즈마에 의해 배리어막인 TiN 또는 TiW의 언더컷(Undercut, 114)이 발생하고 하부 산화막의 과도한 손상을 유발한다. 예를 들어 금속막이 알루미늄이라면, 알루미늄이 AlF3로 변환되어 반도체 소자의 신뢰성을 현저하게 떨어뜨리는 문제가 존재한다. As shown in FIG. 1C, the post-treatment process generates an undercut of TiN or TiW, which is a barrier film, by fluorine plasma, and causes excessive damage to the underlying oxide film. For example, if the metal film is aluminum, there is a problem in that aluminum is converted to AlF 3 , which significantly lowers the reliability of the semiconductor device.
폴리머는 포토레지스트 패턴을 제거하기 위한 후속 O2 플라즈마 분위기의 애싱 공정에서 하기한 반응식 1과 같이 O2와의 반응에 의해 산화된다. The polymer is oxidized by reaction with O 2 as shown in Scheme 1 below in an ashing process in a subsequent O 2 plasma atmosphere to remove the photoresist pattern.
상기 반응에 의해 산화된 상기 폴리머의 Ti와 O의 결합에너지(bonding energy)는 약 157kcal/mol로서 O2 플라즈마 애싱 공정을 수행하기 이전보다 매우 높다. 따라서 폴리머를 제거하기가 더욱 어려워지는 문제점이 있다. The bonding energy of Ti and O of the polymer oxidized by the reaction is about 157 kcal / mol, which is much higher than before the O 2 plasma ashing process. Therefore, there is a problem that it becomes more difficult to remove the polymer.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 반도체 기판 상의 산화막 식각 후 하기에 설명하는 애싱 방법을 통하여, 금속막을 포함한 반도체 기판 상의 산화막 식각 후 발생하는 폴리머를 O2 플라즈마 애싱 공정과 HF와 H2O 건식 공정을 진행하여 효과적으로 제거하고, 클리닝 과정을 생략함으로써 공정 복잡화등의 문제를 해결함으로써 수율 향상 및 공정 단순화에 기여함에 본 발명의 목적이 있다.
Accordingly, the present invention is to solve the problems of the prior art as described above, and through the ashing method described below after the oxide film etching on the semiconductor substrate, O 2 plasma ashing of the polymer generated after the oxide film etching on the semiconductor substrate including the metal film It is an object of the present invention to contribute to yield improvement and process simplification by solving the problems such as process complexity by removing the cleaning process by effectively removing the process and HF and H 2 O dry process.
본 발명의 상기 목적은 (A) 소정 패턴의 포토레지스트 하부에 존재하는 산화막을 식각하는 단계, (B) 상기 포토레지스트를 O2 플라즈마로 제거하는 단계, (C) 상기 기판 표면을 H2O 플라즈마 처리하는 단계, (D) HF와 H2O 기체를 사용하여 상기 산화막 식각시 발생한 폴리머를 제거한 단계, (E) O2 플라즈마로 상기 기판을 건조 하는 단계, (F) O2기체로 상기 기판을 건조하는 단계를 포함하는 것을 특징으로 하는 반도체 기판 상의 산화막 식각 후 애싱 방법에 의해 달성된다.The object of the present invention is (A) etching the oxide film present under the photoresist of a predetermined pattern, (B) removing the photoresist with O 2 plasma, (C) the substrate surface is H 2 O plasma Treating (D) removing the polymer generated during the etching of the oxide layer using HF and H 2 O gas, (E) drying the substrate with O 2 plasma, and (F) drying the substrate with O 2 gas. It is achieved by the ashing method after the oxide film etching on the semiconductor substrate comprising the step of drying.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다. Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.
도 2a 내지 도 2e는 본 발명에 의한 반도체 기판 상의 산화막 식각 후 애싱 공정도 및 방법을 나타낸 단면도이다. 2A to 2E are cross-sectional views illustrating an ashing process diagram and a method after etching an oxide film on a semiconductor substrate according to the present invention.
도 2a는 본 발명에 따른, 반도체 기판 상의 산화막 식각 후 애싱 방법에 관한 공정도를 도시한 것이다. 산화막 식각 후 발생하는 폴리머를 제거하기 위한 O2 플라즈마, H2O 플라즈마를 이용한 애싱단계, H2O와 HF 가스를 이용한 폴리머 제거 단계, 마지막으로 O2 가스를 이용한 상기 기판 건조 단계로 이루어져 있다. 2A illustrates a process diagram of an ashing method after etching an oxide layer on a semiconductor substrate according to the present invention. An O 2 plasma for removing the polymer generated after the oxide layer etching, an ashing step using H 2 O plasma, a polymer removal step using H 2 O and HF gas, and finally the substrate drying step using O 2 gas.
먼저, 도 2b에 도시된 바와 같이, 산화막(202), 배리어막(204), 금속막(206) 및 반사방지막(208)이 차례로 형성된 기판(200) 상에 포토레지스트(210)를 코팅하고 패터닝한 후 염소를 포함하는 플라즈마(예를 들어, Cl2, BCl3 플라즈마)를 이용하여 상기 산화막(202)을 건식 식각한다. First, as shown in FIG. 2B, the
2단계로는 도 2c에 도시된 바와 같이, 상기 포토레지스트(210)는 O2 플라즈마를 이용하여 제거하는 스트립 공정을 진행한다. In the second step, as shown in FIG. 2C, the
상기 포토레지스트(210) 제거시 일부의 폴리머는 제거되나 나머지 일부는 여 전히 상기 금속막(206)의 표면에 잔류하게 된다. When the
3단계로는 도 2d에 도시된 바와 같이, H2O 플라즈마를 이용하여 상기 폴리머(212)를 제거한다. 이때 상기 H2O 플라즈마를 형성하여 웨이퍼 전면에 분사하는 이유는 후속 HF를 사용함에 따른 산화막 손실(oxide attack)을 방지하기 위함이다. In the third step, as shown in FIG. 2D, the
4단계로는, 도 2e에 나타낸 바와 같이, 전력을 끈 상태에서 H2O와 HF 가스를 흘려 주어 상기 폴리머(212)를 제거한다.In the fourth step, as shown in FIG. 2E, the
5단계로는, 도 2f에 나타낸 바와 같이O2 플라즈마를 가지고 웨이퍼 표면을 건조시킨다. In a fifth step, the wafer surface is dried with an O 2 plasma as shown in FIG. 2F.
다음, 5단계 내지 7단계 공정 과정은 상기 2단계 내지 4단계를 반복 적용함으로써 보다 효과적으로 폴리머를 제거할 수 있다. Next, the step 5 to 7 process can be removed more effectively by repeatedly applying the steps 2 to 4 steps.
다음, 8단계는 상기 본 발명을 완벽히 하는 단계로서 플라즈마를 이용하는 것이 좋지만 이때 웨이퍼에 손상(damage)을 주어 소자가 파괴되므로 전원을 끄고,상기 단계의 압력은 상기 7단계와 동일하게 설정한 후 60초 이상 진행하여 완전히 웨이퍼를 건조 시킨다.Next, the eighth step is to use the plasma as a complete step of the present invention, but at this time, the device is damaged by damaging the wafer, the power is turned off, the pressure of the step is set to the same as the seventh step 60 Proceed over seconds to dry the wafer completely.
마지막으로 상기의 1단계 내지 8단계를 2회 이상 실시하면 후속 클리닝을 생략할 수 있어 공정 단순화를 도모할 수 있다.Finally, if the above steps 1 to 8 are performed two or more times, subsequent cleaning can be omitted, thereby simplifying the process.
반도체 기판 상의 산화막 식각 후 애싱 방법은 식각 공정에 따라 구분된다. The ashing method after etching the oxide film on the semiconductor substrate is classified according to the etching process.
다음은 상기 설명한 O2 플라즈마 및 O3 플라즈마의 애싱 챔버 공정 입자들의 조건을 표로 도시한 것이다. The following table shows the conditions of the ashing chamber process particles of the above-described O 2 plasma and O 3 plasma.
표 1에서 알 수 있듯이 1단계에서는 O2 플라즈마 형성을 위한 공정의 조건은 1Torr의 압력, 1500W의 전력, 2500scm의 O2 유량, 30초의 시간 및 220℃ 온도로 설정 사용한다. 이때 단계의 시간 설정은 폴리머의 두께가 10000Å일경우 30초, 만일 15000Å이면 비례수식을 적용하여 45초를 적용하면 된다. As can be seen from Table 1, in the first step, the conditions of the process for forming the O 2 plasma are set to 1 Torr pressure, 1500 W power, 2500 scm O 2 flow rate, 30 seconds time, and 220 ℃ temperature. At this time, the time setting is 30 seconds when the thickness of the polymer is 10000Å, 45 seconds by applying the proportional formula if 15000Å.
2단계 공정은 H2O 가스를 흘려주는 공정의 조건은 1Torr의 압력, 1500W의 전력, 1000scm의 H2O 유량, 5초의 시간 및 230도의 온도로 설정 표 1의 2단계에서 나타난 공정 조건을 사용한다. 이때 5초 동안 플라즈마를 형성하여 웨이퍼 전면에 분사하는 이유는 후속 HF를 사용함에 따른 산화막 손실을 방지하기 위함이다. In the two-stage process, the conditions for the process of flowing H 2 O gas are set to a pressure of 1 Torr, a power of 1500 W, a H 2 O flow rate of 1000 cm, a time of 5 seconds, and a temperature of 230 degrees. do. In this case, the reason why the plasma is formed for 5 seconds and sprayed on the front surface of the wafer is to prevent oxide film loss due to subsequent HF.
3단계 공정은 전력을 끊은 상태에서 HF 와 H2O 가스를 흘려주는 공정의 조건은 1Torr의 압력, 0W의 전력, 1000scm의 H2O 유량, 10scm의 HF 유량, 10초의 시간 및 240도의 온도로 설정 표 1의 3단계 공정 조건을 사용한다. 이때 HF와 H2O의 비율은 100:1 이상을 사용한다.In the three-stage process, HF and H 2 O gas flows with the power off, and the conditions are 1Torr pressure, 0W power, 1000scm H 2 O flow rate, 10scm HF flow rate, 10 seconds time and 240 degrees temperature. Setup Use the three step process conditions from Table 1. At this time, the ratio of HF and H 2 O is used 100: 1 or more.
4단계 공정은 O2 플라즈마로 상기 기판의 건조를 위한 애싱 챔버 조건은 1Torr의 압력, 1500W의 전력, 2500scm의 O2 유량, 15초의 시간 및 250도의 온도로 설정 사용한다. The four-step process uses an ashing chamber condition for drying the substrate with O 2 plasma set to a pressure of 1 Torr, a power of 1500 W, an O 2 flow rate of 2500scm, a time of 15 seconds and a temperature of 250 degrees.
상기 표 5 내지 7단계는 상기 2 내지 4단계를 반복 적용함으로 보다 효과적으로 폴리머를 제거할 수 있다. Tables 5 to 7 may remove the polymer more effectively by repeatedly applying the steps 2 to 4.
상기 본 발명을 완벽히 하는 표 8단계는 상기 O2 기체로 상기 기판을 애싱 하기 위한 애싱 챔버 조건은 10Torr의 압력, 0W의 전력, O2 5000scm의 유량, 60초의 시간 및 280℃의 온도로 설정 표 1의 8단계 공정 조건을 사용한다.Table 8 step to complete the present invention is the ashing chamber conditions for ashing the substrate with the O 2 gas is set to a pressure of 10 Torr, 0W power, O 2 5000scm flow rate, 60 seconds time and temperature of 280 ℃ Use the 8 step process conditions of 1.
표 2는 상기 건식 에칭 후 O3 플라즈마를 이용하여 후속 공정을 행하는 챔버조건을 나타내고 있다. Table 2 shows the chamber conditions for the subsequent process using the O 3 plasma after the dry etching.
상기 조건에서 표 2의 1 단계 내지 3 단계의 압력은 동일하게 사용한다. 상기 표 2의 1단계는 2단계보다 낮은 O2 유량을 사용함으로써 애싱률을 보다 낮게한다. 마지막으로 상기 표 2의 3단계는 상기와 같은 이유로 O2 유량을 낮춘다.Under the above conditions, the pressures of steps 1 to 3 in Table 2 are used in the same manner. Step 1 of Table 2 lowers ashing rate by using a lower O 2 flow rate than step 2 . Finally, step 3 of Table 2 lowers the O 2 flow rate for the same reason as described above.
단계 시간 설정은 상기 표 2의 1단계의 10 내지 20초를 적용하고, 상기 표 2의 2단계는 EPD 그래프가 떨어지는 시점으로 사용한다. 상기 표 2의 3단계는 상기 2단계와 동일하게 설정해야 한다. Step time setting is applied to 10 to 20 seconds of step 1 of Table 2, step 2 of Table 2 is used as the time when the EPD graph falls. Step 3 of Table 2 should be set the same as step 2 above.
상기 표 2의 4 내지 5단계는 고 압력의 O3 플라즈마를 사용하되, 반드시 표 2의 4단계는 전력을 차단하고 진행해야 한다. 마지막 표 2의 6단계는 낮은 압력으로 진행해야 한다. Steps 4 to 5 of Table 2 use a high pressure O 3 plasma, but step 4 of Table 2 must cut off power and proceed. The last six steps in Table 2 should be run at low pressure.
건식 에칭 후 O3 플라즈마로 애싱 처리를 하므로써, 산화막 식각 후 발생하는 폴리머를 효과적으로 제거할 수 있고, 더욱이 솔벤트 클리닝(Solvent Cleaning) 공정을 생략할 수 있어 공정 단순화를 도모하여, 반도체 장치의 생산성을 향상시킬 수 있다. By ashing treatment with O 3 plasma after dry etching, the polymer generated after oxide etching can be effectively removed, and the solvent cleaning process can be omitted, thereby simplifying the process and improving the productivity of the semiconductor device. You can.
상기 공정에서 중요한 것은 O2 플라즈마를 먼저 사용하고, O3 플라즈마를 최종적으로 사용해야 한다. 만일 역 공정이 진행되면, 역 효과가 발생하여 다량의 결함이 발생할 수 있다. It is important to use an O 2 plasma first, and finally use an O 3 plasma in this process. If the reverse process proceeds, a reverse effect may occur and a large amount of defects may occur.
표 3은, 게이트 콘택 에칭(Gate Contact etching) 후 애싱 조건표이다. Table 3 is an ashing condition table after gate contact etching.
상기 O2 플라즈마 형성을 위한 공정의 조건은 5Torr의 압력, 1500W의 전력, 5000scm의 O2 유량, 30초의 시간 및 55℃의 온도로 설정 표 3의 1단계에서 나타난 공정 조건을 사용한다. 이때 단계의 시간 설정은 폴리머의 두께가 10000Å일경우 30초, 만일 15000Å이면 비례수식을 적용하여 45초를 적용하면 된다. The conditions for the process for forming the O 2 plasma use the process conditions shown in step 1 of Table 3 set to a pressure of 5 Torr, a power of 1500 W, an O 2 flow rate of 5000 cm, a time of 30 seconds and a temperature of 55 ° C. At this time, the time setting is 30 seconds when the thickness of the polymer is 10000Å, 45 seconds by applying the proportional formula if 15000Å.
상기 H2O 가스를 흘려주는 공정의 조건은 5Torr의 압력, 1500W의 전력, 2000scm의 H2O 유량, 5초의 시간 및 55℃의 온도로 설정 표 3의 2단계에서 나타난 공정 조건을 사용한다. 이때 5초 동안 플라즈마를 형성하여 웨이퍼 전면에 분사하는 이유는 후속 HF를 사용함에 따른 산화막 손실을 방지하기 위함이다. Conditions for the process of flowing the H 2 O gas using the process conditions shown in step 2 of Table 3 set to 5Torr pressure, 1500W power, 2000scm H 2 O flow rate, 5 seconds time and 55 ℃ temperature. In this case, the reason why the plasma is formed for 5 seconds and sprayed on the front surface of the wafer is to prevent oxide film loss due to subsequent HF.
상기 전력을 끊은 상태에서 HF 와 H2O 가스를 흘려주는 공정의 조건은 5Torr의 압력, 0W의 전력, 2000scm의 H2O 유량, 10scm의 HF 유량, 10초의 시간 및 55℃의 온도로 설정 표 3의 3단계 공정 조건을 사용한다. 이때 HF와 H2O의 비율은 200:1 이상을 사용한다.Conditions for the process of flowing HF and H 2 O gas in the state of power off are set to 5Torr pressure, 0W power, 2000scm H 2 O flow rate, 10scm HF flow rate, 10 seconds time and 55 ℃ temperature Use three 3-step process conditions. At this time, the ratio of HF and H 2 O is used 200: 1 or more.
상기 O2 플라즈마로 상기 기판을 건조을 위한 애싱 챔버 조건은 5Torr의 압력, 1500W의 전력, 5000scm의 O2 유량, 15초의 시간 및 55℃의 온도로 설정 표 3의 4단계 공정 조건을 사용한다. The ashing chamber conditions for drying the substrate with the O 2 plasma are set at a pressure of 5 Torr, a power of 1500 W, an O 2 flow rate of 5000 cm, a time of 15 seconds and a temperature of 55 ° C. using the 4-step process conditions of Table 3.
상기 5 내지 7단계는 상기 2 내지 4단계를 반복 적용함으로 보다 효과적으로 폴리머를 제거할 수 있다. Steps 5 to 7 may remove the polymer more effectively by applying the steps 2 to 4 repeatedly.
상기 본 발명을 완벽히 하는 표 3의 8단계는 상기 O2 기체로 상기 기판을 애싱 하기 위한 애싱 챔버 조건은 5Torr의 압력, 0W의 전력, O2 5000scm의 유량, 60초의 시간 및 55℃의 온도로 설정 표 3의 8단계 공정 조건을 사용한다. Step 8 of Table 3 to complete the present invention is the ashing chamber conditions for ashing the substrate with the O 2 gas at 5Torr pressure, 0W power, O 2 5000scm flow rate, 60 seconds time and 55 ℃ temperature Setup Use the 8-step process conditions from Table 3.
게이트 콘택 에칭 후 O2 기체로 애싱 처리를 하므로써, 산화막 식각 후 발생하는 폴리머를 효과적으로 제거할 수 있고, 더욱이 SH(H2SO4+H2O 2) 클리닝 공정을 생략할 수 있어 공정 단순화를 도모하고, 공정 개선을 통한 수율의 향상을 이룰 수 있다. By ashing the O 2 gas after the gate contact etching, it is possible to effectively remove the polymer generated after the oxide film is etched, and to further simplify the process by eliminating the SH (H 2 SO 4 + H 2 O 2 ) cleaning process. In addition, the yield can be improved through process improvement.
이와 같이 본 발명에 따른 애싱 방법은 플라즈마 대신 H2O와 HF 가스를 이용 하여 폴리머를 효과적으로 제거할 수 있을 뿐만 아니라 배리어막의 언더 컷 및 산화막의 손상을 방지할 수 있고, 불소와 금속막의 반응에 의한 소자 특성의 열화를 방지할 수 있다.As described above, the ashing method according to the present invention can effectively remove the polymer by using H 2 O and HF gas instead of plasma, and can also prevent undercut of the barrier film and damage of the oxide film. Deterioration of device characteristics can be prevented.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다. Although the present invention has been shown and described with reference to preferred embodiments as described above, it is not limited to the above-described embodiments and those skilled in the art without departing from the spirit of the present invention. Various changes and modifications will be possible.
따라서, 본 발명의 반도체 기판 상의 산화막 식각 후 애싱 방법을 통하여 금속막을 포함한 반도체 기판 상의 산화막 식각 후 발생하는 폴리머를 O2 플라즈마 애싱 공정과 HF와 H2O 건식 공정을 적용하여 기 발생한 폴리머를 효과적으로 제거하고, 이 후의 SH(H2O2+H2SO4) 클리닝 과정을 생략함으로써 공정 단순화를 통한 반도체 제조 공정의 생산성 향상을 도모하는 효과가 있다.Accordingly, the polymer generated after the oxide layer etching on the semiconductor substrate including the metal layer is subjected to an O 2 plasma ashing process and the HF and H 2 O dry processes through the ashing method after the oxide layer etching on the semiconductor substrate of the present invention to effectively remove the generated polymer. By omitting the subsequent SH (H 2 O 2 + H 2 SO 4 ) cleaning process, there is an effect of improving the productivity of the semiconductor manufacturing process by simplifying the process.
Claims (15)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040105747A KR100732860B1 (en) | 2004-12-14 | 2004-12-14 | Method for ashing the Semicondutor substrate after oxide |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040105747A KR100732860B1 (en) | 2004-12-14 | 2004-12-14 | Method for ashing the Semicondutor substrate after oxide |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060067214A true KR20060067214A (en) | 2006-06-19 |
KR100732860B1 KR100732860B1 (en) | 2007-06-27 |
Family
ID=37161806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040105747A KR100732860B1 (en) | 2004-12-14 | 2004-12-14 | Method for ashing the Semicondutor substrate after oxide |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100732860B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109941957A (en) * | 2017-12-21 | 2019-06-28 | 中芯国际集成电路制造(上海)有限公司 | A kind of manufacturing method of semiconductor devices |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100560952B1 (en) * | 1999-06-30 | 2006-03-14 | 주식회사 하이닉스반도체 | Method of treatment a surface of a wafer |
KR20030095953A (en) * | 2001-04-26 | 2003-12-24 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | Improvement of titanium disilicide resistance in pinched active regions of semiconductor devices |
US7169440B2 (en) | 2002-04-16 | 2007-01-30 | Tokyo Electron Limited | Method for removing photoresist and etch residues |
JP2004349531A (en) | 2003-05-23 | 2004-12-09 | Matsushita Electric Ind Co Ltd | Method of manufacturing semiconductor device |
KR100516300B1 (en) * | 2003-07-11 | 2005-09-21 | 매그나칩 반도체 유한회사 | Method of forming gate electrode in semiconductor device |
-
2004
- 2004-12-14 KR KR1020040105747A patent/KR100732860B1/en not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109941957A (en) * | 2017-12-21 | 2019-06-28 | 中芯国际集成电路制造(上海)有限公司 | A kind of manufacturing method of semiconductor devices |
CN109941957B (en) * | 2017-12-21 | 2021-06-04 | 中芯国际集成电路制造(上海)有限公司 | Method for manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR100732860B1 (en) | 2007-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100584485B1 (en) | Method for preventing metal corrosion of semiconductor devices | |
JP2004133384A (en) | Resist removing agent composition and method for manufacturing semiconductor device | |
US7807574B2 (en) | Etching method using hard mask in semiconductor device | |
CN109243971B (en) | Low-angle etching method for dielectric film of semiconductor device | |
US5925501A (en) | Dark CF4 flash | |
US6833081B2 (en) | Method of metal etching post cleaning | |
JP2004517470A (en) | Method for removing etching residue generated in via formation step | |
JP3371149B2 (en) | Method for manufacturing semiconductor device | |
US7365017B2 (en) | Method for finishing metal line for semiconductor device | |
KR100732860B1 (en) | Method for ashing the Semicondutor substrate after oxide | |
KR100888200B1 (en) | Method for fabrication of conduction pattern of semiconductor device | |
US6214739B1 (en) | Method of metal etching with in-situ plasma cleaning | |
KR20000047819A (en) | REMOVAL OF POST-RIE POLYMER ON Al/Cu METAL LINE | |
US7879533B2 (en) | Etching residue removal method and semiconductor device fabrication method using this method | |
EP1044251A1 (en) | Ammonium borate containing compositions for stripping residues from semiconductor substrates | |
KR20050017142A (en) | Rinse solution and clean method for semiconductor device using the same | |
KR100461743B1 (en) | Method For Plasma Etching Of Ir-Ta-O Electrode And For Post-Etch Cleaning | |
KR19980044194A (en) | Metal wiring formation method of semiconductor device | |
KR101403251B1 (en) | Etchant composition and method for fabricating metal pattern | |
JP3701193B2 (en) | Manufacturing method of semiconductor device | |
KR100584490B1 (en) | Method for Etching Top Oxide in Pattern of Semiconductor Devices | |
KR100701388B1 (en) | Method for post treating a metal line of semiconductor device | |
US20050112903A1 (en) | Process for removing tungsten particles after tungsten etch-back | |
WO2004067692A1 (en) | Solution for removal of post dry etching residues | |
JP2991176B2 (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |