KR100560952B1 - Method of treatment a surface of a wafer - Google Patents

Method of treatment a surface of a wafer Download PDF

Info

Publication number
KR100560952B1
KR100560952B1 KR1019990025749A KR19990025749A KR100560952B1 KR 100560952 B1 KR100560952 B1 KR 100560952B1 KR 1019990025749 A KR1019990025749 A KR 1019990025749A KR 19990025749 A KR19990025749 A KR 19990025749A KR 100560952 B1 KR100560952 B1 KR 100560952B1
Authority
KR
South Korea
Prior art keywords
wafer
plasma
oxide film
gas
treatment
Prior art date
Application number
KR1019990025749A
Other languages
Korean (ko)
Other versions
KR20010004970A (en
Inventor
이기엽
최익수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990025749A priority Critical patent/KR100560952B1/en
Publication of KR20010004970A publication Critical patent/KR20010004970A/en
Application granted granted Critical
Publication of KR100560952B1 publication Critical patent/KR100560952B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0266—Details of the structure or mounting of specific components for a display module assembly
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0042—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries characterised by the mechanical construction
    • H02J7/0044—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries characterised by the mechanical construction specially adapted for holding portable devices containing batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0047—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with monitoring or indicating devices or circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/72—Mobile telephones; Cordless telephones, i.e. devices for establishing wireless links to base stations without route selection
    • H04M1/724—User interfaces specially adapted for cordless or mobile telephones
    • H04M1/72403—User interfaces specially adapted for cordless or mobile telephones with means for local support of applications that increase the functionality
    • H04M1/72409—User interfaces specially adapted for cordless or mobile telephones with means for local support of applications that increase the functionality by interfacing with external accessories

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 웨이퍼 표면 처리 방법에 관한 것으로, 소자가 형성될 부분이 두껍게 설계된 웨이퍼가 제공되는 단계와, 상기 웨이퍼 상에 소자 관련 공정을 진행하고, 웨이퍼 상에 잔류하는 불필요한 산화막이 노출되도록 하는 감광막을 형성한 후, 플라즈마를 이용한 식각공정으로 웨이퍼 상의 노출된 산화막을 제거하는 단계와, 상기 감광막을 제거하고 플라즈마 후처리를 실시하는 단계와, 급속 열처리 공정을 실시하는 단계와, 상기 웨이퍼 상에 잔류하는 산화막을 제거하기 위한 습식 세정 공정을 실시하는 단계로 이루어지는 웨이퍼 표면 처리 방법이 개시된다.The present invention relates to a method for treating a wafer surface, comprising the steps of providing a wafer having a thick portion on which a device is to be formed; After the formation, removing the exposed oxide film on the wafer by an etching process using a plasma, removing the photosensitive film and performing a plasma post-treatment, performing a rapid heat treatment process, and remaining on the wafer Disclosed is a wafer surface treatment method comprising performing a wet cleaning process for removing an oxide film.

웨이퍼 표면처리, 플라즈마 처리Wafer Surface Treatment, Plasma Treatment

Description

웨이퍼 표면 처리 방법{Method of treatment a surface of a wafer} Method of treatment a surface of a wafer             

도 1은 웨이퍼 깊이에 따른 2차 이온의 분포를 나타내는 그래프.1 is a graph showing the distribution of secondary ions according to wafer depth.

도 2(a) 내지 2(e)는 본 발명에 의한 웨이퍼 표면 처리 후 잔류 가스의 분포도, 불순물 농도 및 누설 전류 특성을 나타내는 그래프.2 (a) to 2 (e) are graphs showing distribution of residual gas, impurity concentration and leakage current characteristics after wafer surface treatment according to the present invention;

본 발명은 웨이퍼 표면 처리 방법에 관한 것으로, 특히 웨이퍼 상에 형성된 자연 산화막 등 불필요한 산화막 식각 후, 실리콘 기판에 잔류하는 불순물을 제거하고 기판 표면 상태를 양호하게 하기 위한 웨이퍼 표면 처리 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wafer surface treatment method, and more particularly, to a wafer surface treatment method for removing impurities remaining on a silicon substrate and improving a substrate surface state after unnecessary oxide film etching such as a natural oxide film formed on a wafer.

종래에는 웨이퍼 상에 존재하는 불필요한 산화막을 탄소(Carbon), 수소(Hydrogen), 불소(Florine)로 이루어지는 가스로 레시피를 구성하여 식각함에 따라, 산화막 식각 완료 후 웨이퍼나 콘택 표면에 불순물이 잔류하고, 격자 결함(lattice defect), 댄글링 본드(dangling bond) 등이 발생하여 표면 저항 및 접촉 저항이 증가하는 문제점이 있었다.Conventionally, by forming a recipe using a gas consisting of carbon, hydrogen, and fluorine, an unnecessary oxide film existing on the wafer is etched, and impurities remain on the wafer or contact surface after the oxide film is etched. Lattice defects, dangling bonds, etc. occur, resulting in an increase in surface resistance and contact resistance.

도 1은 웨이퍼 깊이에 따른 2차 이온의 분포를 나타내는 그래프이다.1 is a graph showing the distribution of secondary ions according to the wafer depth.

이 그래프는 SIMS(Secondary Ion Mass Spectroscopy)에 의하여 분석한 것으로 약 500Å의 깊이에 이르기까지 불소(F)와 탄소(C)가 오염물로서 분포하고 있는 것을 알 수 있다.This graph was analyzed by Secondary Ion Mass Spectroscopy (SIMS), and it can be seen that fluorine (F) and carbon (C) are distributed as contaminants up to a depth of about 500 kPa.

이와 같이 웨이퍼 내에 오염물이 존재하는 상태에서 산소 플라즈마를 이용하는 경우에는 실리콘 기판의 산화 및 트랩 현상이 발생하는 문제점이 있다.As such, when oxygen plasma is used in the presence of contaminants in the wafer, there is a problem in that oxidation and trapping of the silicon substrate occur.

따라서, 본 발명은 웨이퍼 상의 불필요한 산화막 식각 후 플라즈마 처리 공정 등을 통하여 웨이퍼 표면에 잔류하는 불순물을 제거하므로써 소자의 신뢰성을 향상시킬 수 있는 웨이퍼 표면 처리 방법을 제공하는 데 그 목적이 있다.Accordingly, an object of the present invention is to provide a wafer surface treatment method capable of improving the reliability of the device by removing impurities remaining on the wafer surface through a plasma treatment process after etching unnecessary oxide film on the wafer.

상술한 목적을 달성하기 위한 본 발명에 따른 웨이퍼의 표면 처리 방법은 소자가 형성될 부분이 두껍게 설계된 웨이퍼가 제공되는 단계와, 상기 웨이퍼 상에 소자 관련 공정을 진행하고, 웨이퍼 상에 잔류하는 불필요한 산화막이 노출되도록 하는 감광막을 형성한 후, 플라즈마를 이용한 식각공정으로 웨이퍼 상의 노출된 산화막을 제거하는 단계와, 상기 감광막을 제거하고 플라즈마 처리를 실시하는 단계와, 급속 열처리 공정을 실시하는 단계와, 상기 웨이퍼 상에 잔류하는 산화막을 제거하기 위한 습식 세정 공정을 실시하는 단계를 포함하여 이루어지는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method for treating a wafer surface, the method including providing a wafer having a thick portion on which a device is to be formed, and performing an element related process on the wafer, and leaving an unnecessary oxide film remaining on the wafer. Forming a photoresist film to expose the photoresist, and then removing the exposed oxide film on the wafer by an etching process using a plasma, removing the photoresist film, performing a plasma treatment, and performing a rapid heat treatment process. And performing a wet cleaning process for removing the oxide film remaining on the wafer.

이하, 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail.

먼저, 웨이퍼 중 접합 영역 등 소자가 형성될 부분은 산화막 식각시 플라즈마 가스(탄소, 불소, 수소 등)가 침투할 깊이를 감안하여 450∼550Å 정도 두껍게 설계한다. 이 추가적인 웨이퍼 높이는 후속 불순물 제거 공정에 의해 낮아지게 된다. 리트로그레이드 타입(retrograde type)의 소자를 만들기 위해 이온 주입시마다 에너지를 낮추어, 도즈의 가우시안 분포의 변위를 일으키므로써 도즈의 농도를 웨이퍼 깊이별로 균일하게 유지시킨다.First, a portion of the wafer where a device is to be formed, such as a junction region, is designed to be about 450 to 550 GPa thick in consideration of a depth at which plasma gas (carbon, fluorine, hydrogen, etc.) penetrates during the oxide film etching. This additional wafer height is lowered by a subsequent impurity removal process. In order to make a retrograde type device, energy is lowered every ion implantation, thereby causing a displacement of the Gaussian distribution of the dose, thereby maintaining a uniform concentration of the dose for each wafer depth.

웨이퍼 상에 게이트 전극, 캐패시터 제조 등 소자 관련 공정을 진행하고 난 후, 웨이퍼 상에 잔류하는 불필요한 산화막이 노출되도록 하는 감광막을 형성한 다음, 플라즈마를 이용한 식각공정으로 웨이퍼 상의 노출된 산화막을 제거한다. 산화막 식각 공정에서는 실리콘 기판에 식각 선택비가 높은 가스, 예를 들어 수소나 불소 종류의 가스를 사용하여 플라즈마를 생성한다. 또한, 전체 가스 플로우율의 5% 미만으로 산소 가스를 첨가하여, 탄소 폴리머 프리커서(precursor)를 COx 형태의 부산물(by-product)로 만들어 제거한다. 만약, 콘택 산화막을 식각하는 경우라면 아르곤(Ar)을 첨가하여 콘택 홀 내의 폴리머 프리커서(precursor)의 잔류 시간을 감소시킨다.After performing device-related processes such as gate electrode and capacitor manufacturing on the wafer, a photosensitive film is formed to expose an unnecessary oxide film remaining on the wafer, and then the exposed oxide film on the wafer is removed by an etching process using plasma. In the oxide film etching process, plasma is generated on a silicon substrate by using a gas having a high etching selectivity, for example, a hydrogen or fluorine type gas. In addition, oxygen gas is added to less than 5% of the total gas flow rate to make the carbon polymer precursors by-product in the form of CO x . If the contact oxide film is etched, argon (Ar) is added to reduce the residence time of the polymer precursor in the contact hole.

이후, 감광막을 제거하고 플라즈마 처리를 실시한다. 플라즈마는 불소의 화학량론적 수가 높은 가스, 예를 들어 SF6, NF3 등을 사용하여 생성한다. 이때, 총 가스의 플로우율은 30sccm 미만으로 한다. 플라즈마 생성에서 탄화불소 계열의 가 스를 사용할 경우 산소 첨가에 의하여 또는, 플라즈마 처리중 발생하는 산소를 이용하여 탄소 성분이 완전히 제거될 수 있도록 한다. 플라즈마 처리에 의해 불소 이온이나 래디컬(radical)을 이용하여 탄화불소와 같이 불소를 함유한 잔류물 상태의 폴리머를 휘발성 가스인 CF4 형태로 만든다. 또한, 플라즈마 처리 중의 불소와 웨이퍼 표면의 SixFy 물질이 SiF4 형태의 휘발성 부산물을 형성하여 제거되게 된다. 플라즈마 생성시 바이어스 전력을 인가하지 않고 100 ∼ 200W의 소오스 전력으로만 플라즈마를 생성시켜 이온 충격을 최대한 억제시킨다. 또한, 플라즈마 처리의 균일성을 위하여 챔버의 압력을 10mT로 유지시키고, 처리 시간은 15초 미만으로 유지하여 순수한 실리콘 기판 손실을 방지한다.Thereafter, the photosensitive film is removed and plasma treatment is performed. The plasma is generated using a gas with a high stoichiometric number of fluorine, for example SF 6 , NF 3 , and the like. At this time, the flow rate of the total gas is less than 30 sccm. In the case of using fluorocarbon gas in plasma generation, the carbon component can be completely removed by oxygen addition or by using oxygen generated during plasma treatment. By plasma treatment, fluorine-containing residues such as fluorocarbons are formed into volatile gases CF 4 using fluorine ions or radicals. In addition, fluorine and Si x F y material on the wafer surface during the plasma treatment form and remove volatile by-products in the form of SiF 4 . When plasma is generated, plasma is generated only with a source power of 100 to 200 W without applying bias power, thereby minimizing ion bombardment. In addition, the pressure of the chamber is maintained at 10 mT and the processing time is less than 15 seconds for uniformity of plasma treatment to prevent pure silicon substrate loss.

플라즈마를 이용한 처리 공정이 완료되면, 급속 열처리(RTA) 공정을 실시하여 격자 결함, 불순물, 댄글링 본드 등을 낮춘다. RTA 공정은 700℃ 이상에서 1분 이내로 실시하여 웨이퍼 표면의 불소 및 탄소의 농도를 낮춘다. 또한, 웨이퍼 표면에 잔류하는 수소와 댄글링 본드를 결합시켜 표면 장력 및 트랩 면적을 줄인다.When the treatment process using plasma is completed, rapid thermal annealing (RTA) is performed to lower lattice defects, impurities, and dangling bonds. The RTA process is carried out in 700 minutes or more within 1 minute to lower the concentration of fluorine and carbon on the wafer surface. In addition, hydrogen and dangling bonds that remain on the wafer surface are combined to reduce surface tension and trap area.

마지막으로, 잔류하는 산화막을 습식 세정 공정으로 제거한다. 습식 세정 공정은 BOE, HF, HF vapor 등을 이용한 1차 세정 공정 및 H2SO4를 이용한 2차 세정 공정으로 이루어진다. 세정 용액에의 디핑 시간은 10분 내지 15분으로 한다. 또한, 1차 세정 공정시에는 BOE 또는 HF의 온도를 20 ∼ 30℃로 하고, 2차 세정 공정시에는 H2SO4의 온도를 110 ∼ 130℃로 한다. BOE 또는 HF 세정 용액에 디핑한 후 H2SO4 세정 용액에 디핑하는 순서로 세정하므로써 웨이퍼 상의 water mark 발생을 방지한다.Finally, the remaining oxide film is removed by a wet cleaning process. The wet cleaning process consists of a primary cleaning process using BOE, HF, HF vapor and the like and a secondary cleaning process using H 2 SO 4 . The dipping time to the cleaning solution is 10 minutes to 15 minutes. In addition, the first washing step when there is the temperature of the H 2 SO 4 when the temperature of the BOE or HF with 20 ~ 30 ℃, and the second washing step with 110 ~ 130 ℃. Dipping in BOE or HF cleaning solution followed by dipping in H 2 SO 4 cleaning solution prevents water mark generation on the wafer.

도 2(a) 내지 2(e)는 본 발명에 의한 웨이퍼 표면 처리 후 잔류 가스의 분포도, 불순물 농도 및 누설 전류 특성을 나타내는 그래프이다.2 (a) to 2 (e) are graphs showing the distribution of residual gas, impurity concentration and leakage current characteristics after wafer surface treatment according to the present invention.

도 2(a)는 RTA 온도에 따라 웨이퍼 표면에 존재하는 각 불순물 원자의 잔류 농도를 나타내고, 도 2(b)는 RTA 온도에 따라 웨이퍼 표면에 존재하는 불소와 그외 불순물의 혼합 원자의 잔류 농도를 나타내며, 도 2(c)는 800℃ 이상에서 RTA를 실시한 경우 각 불순물 이온의 분포를 나타낸다. 도시된 그래프에서 알 수 있듯이, RTA를 700℃ 이상에서 진행할 경우 웨이퍼 표면에서 탄소와 불소의 분포를 줄일 수 있다. 도 2(d)는 세정 방법에 따른 불순물의 잔류 농도를 나타내는 그래프로, 플라즈마 처리 이후 습식 산화 세정시 불순물의 농도가 두드러지게 낮아진 것을 알 수 있다. 도 2(e)는 플라즈마 처리 방법에 따른 누설 전류 및 쇼트키 장벽 전압 특성을 나타내는 그래프로, 본 발명에 따른 웨이퍼 표면 처리에 의해 누설 전류는 낮아지고 소트키 장벽 전압이 높아진 것을 알 수 있다.2 (a) shows the residual concentration of each impurity atom present on the wafer surface according to the RTA temperature, and FIG. 2 (b) shows the residual concentration of the mixed atoms of fluorine and other impurities present on the wafer surface according to the RTA temperature. 2 (c) shows the distribution of each impurity ion when RTA is performed at 800 ° C. or higher. As can be seen from the graph, when RTA is carried out at 700 ° C. or higher, the distribution of carbon and fluorine on the wafer surface can be reduced. Figure 2 (d) is a graph showing the residual concentration of impurities according to the cleaning method, it can be seen that the concentration of impurities during wet oxidation cleaning after plasma treatment significantly lowered. Figure 2 (e) is a graph showing the leakage current and the Schottky barrier voltage characteristics according to the plasma treatment method, it can be seen that the leakage current is lowered and the sortie barrier voltage is increased by the wafer surface treatment according to the present invention.

상술한 바와 같이, 본 발명에 따르면 웨이퍼 표면의 불필요한 산화막을 1차 식각하고 플라즈마를 이용한 처리를 실시한 후, RTA 공정 및 2차 산화막 식각 공정을 실시하여 웨이퍼 표면에 잔류하는 불순물을 제거하므로써, 소자의 누설 전류를 감소시킬 수 있고 쇼트키 배리어 특성이 향상되는 효과가 있다.As described above, according to the present invention, the unnecessary oxide film on the surface of the wafer is first etched and subjected to plasma treatment, followed by the RTA process and the second oxide film etch process to remove impurities remaining on the wafer surface. The leakage current can be reduced and the Schottky barrier characteristic is improved.

Claims (16)

소자가 형성될 부분이 두껍게 설계된 웨이퍼가 제공되는 단계와,Providing a wafer having a thick portion where the device is to be formed; 상기 웨이퍼 상에 소자 관련 공정을 진행하고, 웨이퍼 상에 잔류하는 불필요한 산화막이 노출되도록 하는 감광막을 형성한 후, 플라즈마를 이용한 식각공정으로 웨이퍼 상의 노출된 산화막을 제거하는 단계와,Performing a device-related process on the wafer, forming a photoresist film to expose an unnecessary oxide film remaining on the wafer, and then removing the exposed oxide film on the wafer by an etching process using plasma; 상기 감광막을 제거하고 플라즈마 처리를 실시하는 단계와,Removing the photosensitive film and performing plasma treatment; 급속 열처리 공정을 실시하는 단계와,Performing a rapid heat treatment process, 상기 웨이퍼 상에 잔류하는 산화막을 제거하기 위한 습식 세정 공정을 실시하는 단계를 포함하여 이루어지는 것을 특징으로 하는 웨이퍼 표면 처리 방법.And performing a wet cleaning process to remove the oxide film remaining on the wafer. 제 1 항에 있어서,The method of claim 1, 상기 소자가 형성될 부분의 웨이퍼는 다른 부분보다 450∼550Å 두껍게 형성하는 것을 특징으로 하는 웨이퍼 표면 처리 방법.Wafer surface treatment method characterized in that the wafer of the portion where the element is to be formed is formed to be 450 ~ 550Å thicker than the other portion. 제 1 항에 있어서,The method of claim 1, 상기 산화막 식각 공정은 실리콘 기판에 식각 선택비가 높은 가스를 사용하여 실시하는 것을 특징으로 하는 웨이퍼 표면 처리 방법.The oxide film etching process is performed using a gas having a high etching selectivity to the silicon substrate. 제 3 항에 있어서,The method of claim 3, wherein 상기 실리콘 기판에 식각 선택비가 높은 가스는 수소, 불소 등인 것을 특징으로 하는 웨이퍼 표면 처리 방법.The gas having a high etching selectivity on the silicon substrate is hydrogen, fluorine and the like. 제 1 항에 있어서,The method of claim 1, 상기 산화막 식각 공정은 전체 가스 플로우율의 5% 미만으로 산소 가스를 첨가하여 실시하는 것을 특징으로 하는 웨이퍼 표면 처리 방법.The oxide film etching process is performed by adding oxygen gas at less than 5% of the total gas flow rate. 제 1 항에 잇어서,According to claim 1, 상기 플라즈마 처리는 불소의 화학량론적 수가 높은 가스를 이용하여 실시하는 것을 특징으로 하는 웨이퍼 표면 처리 방법.The plasma treatment is performed using a gas having a high stoichiometric number of fluorine. 제 6 항에 있어서,The method of claim 6, 상기 불소의 화학량론적 수가 높은 가스는 SF6, NF3 등인 것을 특징으로 하는 웨이퍼 표면 처리 방법.The gas having a high stoichiometric number of fluorine is SF 6 , NF 3 or the like . 제 1 항에 있어서,The method of claim 1, 상기 플라즈마 처리는 총 가스의 플로우율을 30sccm 미만으로 하여 실시하는 것을 특징으로 하는 웨이퍼 표면 처리 방법.The plasma treatment is performed with a flow rate of total gas of less than 30 sccm. 제 1 항에 있어서,The method of claim 1, 상기 플라즈마 처리는 산소 가스를 첨가하여 실시하는 것을 특징으로 하는 웨이퍼 표면 처리 방법.The plasma treatment is performed by adding oxygen gas. 제 1 항에 있어서,The method of claim 1, 상기 플라즈마 처리는 바이어스 전력을 인가하지 않고 100 ∼ 200W의 소오스 전력으로만 플라즈마를 생성시켜 실시하는 것을 특징으로 하는 웨이퍼 표면 처리 방법.The plasma surface treatment method is performed by generating a plasma using only a source power of 100 to 200 W without applying a bias power. 제 1 항에 있어서,The method of claim 1, 상기 플라즈마 처리는 챔버의 압력을 10mT로 유지시킨 상태에서 15초 미만 실시하는 것을 특징으로 하는 웨이퍼 표면 처리 방법.And said plasma treatment is performed for less than 15 seconds while maintaining the pressure of the chamber at 10 mT. 제 1 항에 있어서,The method of claim 1, 상기 급속 열처리 공정은 700℃ 이상의 온도에서 1분 이내로 실시하는 것을 특징으로 하는 웨이퍼 표면 처리 방법.The rapid heat treatment process is carried out within 1 minute at a temperature of 700 ℃ or more. 제 1 항에 있어서,The method of claim 1, 상기 습식 세정 공정은 BOE, HF, HF vapor 등을 이용한 1차 세정 공정 및 H2SO4를 이용한 2차 세정 공정으로 이루어지는 것을 특징으로 하는 웨이퍼 표면 처리 방법.The wet cleaning process includes a first cleaning process using BOE, HF, HF vapor, and the like, and a second cleaning process using H 2 SO 4 . 제 13 항에 있어서,The method of claim 13, 상기 1차 세정 공정은 BOE 또는 HF 용약의 온도를 20 ∼ 30℃로 하여 실시하는 것을 특징으로 하는 웨이퍼 표면 처리 방법.The first cleaning step is a wafer surface treatment method characterized in that the temperature of the BOE or HF solution is set to 20 to 30 ℃. 제 13 항에 있어서,The method of claim 13, 상기 2차 세정 공정은 H2SO4 용약의 온도를 110 ∼ 130℃로 하여 실시하는 것을 특징으로 하는 웨이퍼 표면 처리 방법.The secondary cleaning step is performed by setting the temperature of the H 2 SO 4 solution to 110 to 130 ° C. 제 1 항에 있어서,The method of claim 1, 상기 습식 세정 공정시 세정 용액에의 디핑 시간은 10분 내지 15분으로 하는 것을 특징으로 하는 웨이퍼 표면 처리 방법.The dipping time for the cleaning solution during the wet cleaning process is 10 minutes to 15 minutes.
KR1019990025749A 1999-06-30 1999-06-30 Method of treatment a surface of a wafer KR100560952B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025749A KR100560952B1 (en) 1999-06-30 1999-06-30 Method of treatment a surface of a wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025749A KR100560952B1 (en) 1999-06-30 1999-06-30 Method of treatment a surface of a wafer

Publications (2)

Publication Number Publication Date
KR20010004970A KR20010004970A (en) 2001-01-15
KR100560952B1 true KR100560952B1 (en) 2006-03-14

Family

ID=19597657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025749A KR100560952B1 (en) 1999-06-30 1999-06-30 Method of treatment a surface of a wafer

Country Status (1)

Country Link
KR (1) KR100560952B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102336B1 (en) * 2009-05-15 2012-01-03 가부시키가이샤 사무코 Silicon wafer and method for manufacturing the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100573929B1 (en) * 2001-12-14 2006-04-26 (주)에이피엘 Apparatus and method for surface cleaning using plasma
KR100732860B1 (en) * 2004-12-14 2007-06-27 동부일렉트로닉스 주식회사 Method for ashing the Semicondutor substrate after oxide

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0212818A (en) * 1988-06-30 1990-01-17 Fujitsu Ltd Washing method of plasma processing equipment
JPH02151031A (en) * 1988-12-02 1990-06-11 Hitachi Ltd Manufacture of semiconductor device
KR19990027164A (en) * 1997-09-29 1999-04-15 구본준 Etching Method of Semiconductor Device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0212818A (en) * 1988-06-30 1990-01-17 Fujitsu Ltd Washing method of plasma processing equipment
JPH02151031A (en) * 1988-12-02 1990-06-11 Hitachi Ltd Manufacture of semiconductor device
KR19990027164A (en) * 1997-09-29 1999-04-15 구본준 Etching Method of Semiconductor Device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102336B1 (en) * 2009-05-15 2012-01-03 가부시키가이샤 사무코 Silicon wafer and method for manufacturing the same
US8231852B2 (en) 2009-05-15 2012-07-31 Sumco Corporation Silicon wafer and method for producing the same

Also Published As

Publication number Publication date
KR20010004970A (en) 2001-01-15

Similar Documents

Publication Publication Date Title
US6589890B2 (en) Precleaning process for metal plug that minimizes damage to low-κ dielectric
KR102013959B1 (en) Photoresist strip processes for improved device integrity
TWI423323B (en) Photoresist stripping chamber and methods of etching photoresist on substrates
JPH04229621A (en) Method of processing surface of semiconductor substrate
US20070243700A1 (en) Method of photoresist strip for plasma doping process of semiconductor manufacturing
US7456062B1 (en) Method of forming a semiconductor device
US6352936B1 (en) Method for stripping ion implanted photoresist layer
US6777299B1 (en) Method for removal of a spacer
KR20150141906A (en) Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films
CN101620995A (en) Gate dielectric layer, manufacturing method thereof, semiconductor device and manufacturing method thereof
US20040214448A1 (en) Method of ashing a photoresist
JP5065708B2 (en) How to strip photoresist
KR100879233B1 (en) Selective metal oxide removal
US5880031A (en) Method for vapor phase wafer cleaning
US7402485B1 (en) Method of forming a semiconductor device
KR100560952B1 (en) Method of treatment a surface of a wafer
JP3728165B2 (en) Ion-implanted photoresist residue processing method and semiconductor device manufacturing method
KR100852894B1 (en) Method of forming an impurity region in semiconductor device
KR100780660B1 (en) Method for strip of photoresist used barrier when hige dose implant
KR100390825B1 (en) Method for fabricating contact semiconductor device
KR100753942B1 (en) Method for improving quality of nitride film and method for manufacturing semiconductor device
KR100725711B1 (en) Manufacturing method of semiconductor device with wet ashing process
JP3384622B2 (en) Substrate processing method
KR100461743B1 (en) Method For Plasma Etching Of Ir-Ta-O Electrode And For Post-Etch Cleaning
KR100790740B1 (en) Method of forming silicon-germanium junction and method of manufacturing semiconductor device using the method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee