KR20060065856A - Process for preparing organic thin film transistor with short channel length using afm lithography - Google Patents
Process for preparing organic thin film transistor with short channel length using afm lithography Download PDFInfo
- Publication number
- KR20060065856A KR20060065856A KR1020040104321A KR20040104321A KR20060065856A KR 20060065856 A KR20060065856 A KR 20060065856A KR 1020040104321 A KR1020040104321 A KR 1020040104321A KR 20040104321 A KR20040104321 A KR 20040104321A KR 20060065856 A KR20060065856 A KR 20060065856A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- organic thin
- organic
- manufacturing
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 238000001459 lithography Methods 0.000 title claims abstract description 31
- 238000004630 atomic force microscopy Methods 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000010408 film Substances 0.000 claims abstract description 33
- 238000000151 deposition Methods 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 51
- 239000010931 gold Substances 0.000 claims description 23
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 22
- 229910052737 gold Inorganic materials 0.000 claims description 22
- 230000008021 deposition Effects 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000011368 organic material Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- -1 Ta 2 O 5 Chemical compound 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 5
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical compound N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910010272 inorganic material Inorganic materials 0.000 claims description 4
- 239000011147 inorganic material Substances 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- OINMNSFDYTYXEQ-UHFFFAOYSA-M 2-bromoethyl(trimethyl)azanium;bromide Chemical compound [Br-].C[N+](C)(C)CCBr OINMNSFDYTYXEQ-UHFFFAOYSA-M 0.000 claims description 2
- VRBFTYUMFJWSJY-UHFFFAOYSA-N 28804-46-8 Chemical compound ClC1CC(C=C2)=CC=C2C(Cl)CC2=CC=C1C=C2 VRBFTYUMFJWSJY-UHFFFAOYSA-N 0.000 claims description 2
- 229910017109 AlON Inorganic materials 0.000 claims description 2
- 229920001665 Poly-4-vinylphenol Polymers 0.000 claims description 2
- 239000004793 Polystyrene Substances 0.000 claims description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 claims description 2
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 238000007598 dipping method Methods 0.000 claims description 2
- 238000007641 inkjet printing Methods 0.000 claims description 2
- MZYHMUONCNKCHE-UHFFFAOYSA-N naphthalene-1,2,3,4-tetracarboxylic acid Chemical compound C1=CC=CC2=C(C(O)=O)C(C(=O)O)=C(C(O)=O)C(C(O)=O)=C21 MZYHMUONCNKCHE-UHFFFAOYSA-N 0.000 claims description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 2
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 2
- 229920002223 polystyrene Polymers 0.000 claims description 2
- 229920000123 polythiophene Polymers 0.000 claims description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 claims description 2
- 235000019422 polyvinyl alcohol Nutrition 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 230000005684 electric field Effects 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 125000005582 pentacene group Chemical group 0.000 claims 1
- 230000008901 benefit Effects 0.000 abstract description 2
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 abstract 1
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 15
- 230000008569 process Effects 0.000 description 13
- 239000003599 detergent Substances 0.000 description 12
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 10
- 238000001771 vacuum deposition Methods 0.000 description 10
- 239000012153 distilled water Substances 0.000 description 9
- IKXKTLBKRBLWNN-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21.C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 IKXKTLBKRBLWNN-UHFFFAOYSA-N 0.000 description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 9
- 230000007935 neutral effect Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000000089 atomic force micrograph Methods 0.000 description 5
- SWXVUIWOUIDPGS-UHFFFAOYSA-N diacetone alcohol Natural products CC(=O)CC(C)(C)O SWXVUIWOUIDPGS-UHFFFAOYSA-N 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000609 electron-beam lithography Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000879 optical micrograph Methods 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- YTPLMLYBLZKORZ-UHFFFAOYSA-N Thiophene Chemical compound C=1C=CSC=1 YTPLMLYBLZKORZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229920002098 polyfluorene Polymers 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- NXDMHKQJWIMEEE-UHFFFAOYSA-N 4-(4-aminophenoxy)aniline;furo[3,4-f][2]benzofuran-1,3,5,7-tetrone Chemical compound C1=CC(N)=CC=C1OC1=CC=C(N)C=C1.C1=C2C(=O)OC(=O)C2=CC2=C1C(=O)OC2=O NXDMHKQJWIMEEE-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 229920000265 Polyparaphenylene Polymers 0.000 description 1
- XBDYBAVJXHJMNQ-UHFFFAOYSA-N Tetrahydroanthracene Natural products C1=CC=C2C=C(CCCC3)C3=CC2=C1 XBDYBAVJXHJMNQ-UHFFFAOYSA-N 0.000 description 1
- GTDPSWPPOUPBNX-UHFFFAOYSA-N ac1mqpva Chemical compound CC12C(=O)OC(=O)C1(C)C1(C)C2(C)C(=O)OC1=O GTDPSWPPOUPBNX-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 238000006358 imidation reaction Methods 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002090 nanochannel Substances 0.000 description 1
- 125000000843 phenylene group Chemical group C1(=C(C=CC=C1)*)* 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920005575 poly(amic acid) Polymers 0.000 description 1
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical class N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006158 tetracarboxylic acid group Chemical group 0.000 description 1
- IFLREYGFSNHWGE-UHFFFAOYSA-N tetracene Chemical compound C1=CC=CC2=CC3=CC4=CC=CC=C4C=C3C=C21 IFLREYGFSNHWGE-UHFFFAOYSA-N 0.000 description 1
- 229930192474 thiophene Natural products 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/80—Constructional details
- H10K10/82—Electrodes
- H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 유기 박막 트랜지스터의 제조방법에 관한 것으로서, 상세하게는 a) 기판위에 성막된 게이트 절연막 위에 금속 패턴을 증착하는 단계; b) 상기 금속 패턴을 AFM(atomic force microscopy) 리소그라피에 의하여 소오스 전극과 드레인 전극 사이에 미세 채널을 형성하는 단계; c) 상기 소오스 전극과 드레인 전극 사이에 형성된 미세 채널 사이에 유기 활성층을 성막하는 단계; 를 포함하는 것을 특징으로 한다. 본 발명에 따른 유기 박막 트랜지스터의 제조방법은 간편하면서도 정확하게 채널 길이를 형성할 수 있어 저가로 유연성 유기 표시소자를 제조할 수 있는 장점이 있다.The present invention relates to a method of manufacturing an organic thin film transistor, specifically, a) depositing a metal pattern on a gate insulating film formed on a substrate; b) forming microchannels between the source and drain electrodes by atomic force microscopy (AFM) lithography; c) depositing an organic active layer between the microchannels formed between the source electrode and the drain electrode; Characterized in that it comprises a. The method of manufacturing an organic thin film transistor according to the present invention has the advantage that a flexible organic display device can be manufactured at low cost since the channel length can be easily and accurately formed.
유기 박막 트랜지스터, 게이트 절연막, 미세채널, 유기 활성층, 펜타센, AFM 리소그라피법Organic thin film transistor, gate insulating film, microchannel, organic active layer, pentacene, AFM lithography
Description
도 1은 본 발명에 따른 유기 박막 트랜지스터 제작 공정에 관한 도식도.1 is a schematic diagram of a manufacturing process of an organic thin film transistor according to the present invention.
도 2는 금 스트립으로부터 AFM 리소그라피법을 이용하여 형성된 미세 채널 이미지.FIG. 2 is a microchannel image formed using AFM lithography from a gold strip. FIG.
도 3은 금 스트립으로부터 AFM 리소그라피법을 이용하여 형성된 미세 채널의 광학현미경 사진.3 is an optical micrograph of the microchannels formed from the gold strip using AFM lithography.
도 4는 금 스트립으로부터 AFM 리소그라피법을 이용하여 형성된 미세 채널 AFM 이미지.4 is a fine channel AFM image formed from A gold strip using AFM lithography.
도 5는 본 발명의 제조방법에 따라 제조된 바텀 게이트 하접촉(bottom-contact) 유기 박막 트랜지스터의 구조를 나타내는 모식도.5 is a schematic diagram showing the structure of a bottom gate bottom-contact organic thin film transistor manufactured according to the manufacturing method of the present invention.
도 6은 본 발명의 제조방법(실시예 1)에 따라 제조된 유기 박막 트랜지스터의 게이트 전압에 따른 드레인 전압-드레인 전류 곡선. 6 is a drain voltage-drain current curve according to a gate voltage of an organic thin film transistor manufactured according to the manufacturing method (Example 1) of the present invention.
도 7은 본 발명의 또 다른 제조 방법(실시예 2)에 따라 제조된 유기 박막 트랜지스터의 게이트 전압에 따른 드레인 전압-드레인 전류 곡선. 7 is a drain voltage-drain current curve according to a gate voltage of an organic thin film transistor manufactured according to another manufacturing method (Example 2) of the present invention.
도 8은 본 발명의 또 다른 제조 방법(실시예 3)에 따라 제조된 유기 박막 트랜지스터의 게이트 전압에 따른 드레인 전압-드레인 전류곡선. 8 is a drain voltage-drain current curve according to a gate voltage of an organic thin film transistor manufactured according to another manufacturing method (Example 3) of the present invention.
<도면의 주요부분에 대한 부호의 설명> <Description of the symbols for the main parts of the drawings>
1 - 게이트 전극 2 - 기판1-gate electrode 2-substrate
3 - 절연막 4 - 소오스 전극3-insulating film 4-source electrode
5 - 드레인 전극 6 - 유기 활성층5-drain electrode 6-organic active layer
본 발명은 유기 박막 트랜지스터의 제조방법에 관한 것으로서, 상세하게는 a) 기판위에 성막된 게이트 절연막 위에 금속 패턴을 증착하는 단계; b) 상기 금속 패턴을 AFM(atomic force microscopy) 리소그라피에 의하여 소오스 전극과 드레인 전극 사이에 미세 채널을 형성하는 단계; c) 상기 소오스 전극과 드레인 전극사이에 형성된 미세 채널 사이에 유기 활성층을 성막하는 단계; 를 포함하는 것을 특징으로 한다. The present invention relates to a method of manufacturing an organic thin film transistor, specifically, a) depositing a metal pattern on a gate insulating film formed on a substrate; b) forming microchannels between the source and drain electrodes by atomic force microscopy (AFM) lithography; c) depositing an organic active layer between the microchannels formed between the source electrode and the drain electrode; Characterized in that it comprises a.
최근에 유기반도체를 이용한 디스플레이에 관한 연구가 활발하게 이루어지고 있으며 특히 유기 발광 다이오드(OLED)를 이용한 표시소자는 상업화 단계에 진입했고, 일부 핸드폰과 같은 응용 분야에서는 제품이 나오고 있는 실정이다. 이와 더불 어 유기 반도체의 유연성(flexibility)을 이용하고 유연한 플라스틱 기판을 이용한 유연성 표시소자(flexible display)에 관한 연구도 활발히 진행되고 있다. 유연성 표시소자 구현을 위한 핵심유닛(unit) 중의 하나인 유기 박막 트랜지스터에 대한 연구는 1990년대 초반부터 서서히 진행되다가 2000년 초부터는 전 세계적으로 활발히 이루어지고 있다. 그 결과 단일 소자 성능은 비정질 실리콘 박막 트랜지스터를 능가하는 유기 박막 트랜지스터가 보고되었고 그를 이용한 직접회로 기술이 다양하게 제안되고 있다.Recently, researches on displays using organic semiconductors have been actively conducted. In particular, display devices using organic light emitting diodes (OLEDs) have entered the commercialization stage, and products are appearing in some application fields such as mobile phones. In addition, researches on flexible displays using the flexibility of organic semiconductors and using flexible plastic substrates have been actively conducted. Research into organic thin film transistors, which is one of the key units for implementing flexible display devices, has been progressing slowly since the early 1990s and has been actively conducted worldwide since early 2000. As a result, organic thin film transistors having single device performance surpassing amorphous silicon thin film transistors have been reported, and various integrated circuit technologies using the same have been proposed.
유기 박막 트랜지스터의 구조는 도 5에 나타낸 바와 같으며, 상기의 유기 박막 트랜지스터를 제조하는 종래의 방법은 유리와 플라스틱 기판위에 금, 알루미늄과 같은 금속을 새도우 마스크를 이용하여 진공증착 또는 스퍼트링하거나 ITO (Indium Tin Oxide)를 광리소그라피를 이용하여 패턴닝하는 방법에 의하여 게이트 전극을 형성하고 그 위에 게이트 절연막을 진공증착이나 스핀코팅의 방법으로 형성한 다음, 새도우 마스크를 이용하여 소오스 전극과 드레인 전극을 진공 증착하고 소오스 전극과 드레인 전극사이에 형성된 채널 위에 유기 반도체를 진공 증착이나 스핀 코팅으로 성막함으로서 소자를 제작하는 것이다. 이때 유기 박막 트랜지스터의 성능에 큰 영향을 미치는 변수 중의 하나가 채널 길이로 정의되는 소오스 전극과 드레인 전극사이의 길이이다.The structure of the organic thin film transistor is shown in FIG. 5, and the conventional method of manufacturing the organic thin film transistor is vacuum deposition or sputtering of metals such as gold and aluminum on glass and plastic substrates using shadow masks or by ITO. (Indium Tin Oxide) is formed by photolithography to form a gate electrode, and a gate insulating film is formed thereon by vacuum deposition or spin coating, and then a source mask and a drain electrode are formed using a shadow mask. The device is fabricated by vacuum deposition and film deposition of an organic semiconductor on the channel formed between the source electrode and the drain electrode by vacuum deposition or spin coating. At this time, one of the variables that greatly affect the performance of the organic thin film transistor is the length between the source electrode and the drain electrode defined by the channel length.
즉, 유기박막 트랜지스터는 응답 속도를 빠르게 하고 구동 전압을 낮추는 등의 노력이 필요하며, 그러한 기본 특성을 향상시키기 위해서는 채널길이를 작게 만드는 것이 필수적인 요소이다. 앞서 서술한 바와 같이 지금까지는 소오스 전극과 드레인 전극을 형성하는데 주로 새도우 마스크를 통한 진공 증착법을 채용하였으나, 새도우 마스크를 통한 직접적인 진공 증착법으로는 그 채널의 길이가 일정 수준 이하(약 10um)의 레졸루션을 가지는 것은 현실적으로 불가능하다. 통상적인 두께의 새도우 마스크를 이용한 진공 증착법은 30 μm 이하의 채널길이를 얻는 것이 실험적으로 불가능하고, 아무리 미세 가공된 새도우 마스크가 사용된다고 해도 증착에 계속 사용됨에 따라 마스크가 막혀 재사용이 어려워지고 레졸루션이 점점 떨어지는 문제점이 있다. In other words, the organic thin film transistor requires efforts to increase the response speed and to lower the driving voltage. In order to improve such basic characteristics, it is essential to make the channel length small. As described above, until now, the source electrode and the drain electrode are mainly formed by vacuum deposition using a shadow mask. However, the direct vacuum deposition method using a shadow mask has a channel length of about 10 μm or less. It is practically impossible to have. Vacuum deposition using shadow masks of conventional thickness is not experimentally possible to achieve channel lengths of 30 μm or less.However, even if a micro-machined shadow mask is used, it is difficult to reuse due to the use of masks as it continues to be deposited. There is a falling problem.
따라서 상기의 문제점을 극복하기 위하여 미세 채널 형성을 위한 새로운 기술개발이 요구되고 있다.Therefore, in order to overcome the above problems, the development of new technology for forming a fine channel is required.
미세 채널 형성에 이용되는 대표적인 방법으로서는 Applied Physics Letters, 76권, p 1941(2000)에 공지되어 있는 광리소그라피(photolithography)와 Applied Physics Letters, 76권, p 1941(2000)에 공지된 전자선 리소그라피(e-beam lithography)를 들 수 있으며 상기 기술들은 미세 채널을 형성 할 수 있다는 장점은 가지고 있지만 원래 무기물을 위한 공정으로 개발되었기 때문에 관련된 여러 공정들이 유기 박막 트랜지스터에 사용되는 유기물에 치명적인 해를 줄 수 있다는 점에서 적합하지 않다. 또한 이 공정은 고가의 장비와 기술과 많은 시간을 필요로 하기 때문에 유기 박막 트랜지스터가 목표로 하는 저가격 유연성 표시소자로의 적용은 적합하지 않다.Representative methods for the formation of microchannels include photolithography, known from Applied Physics Letters, Vol. 76, p 1941 (2000), and electron beam lithography, known from Applied Physics Letters, Vol. 76, p 1941 (2000). -beam lithography, which has the advantage of being able to form microchannels, but because it was originally developed as a process for inorganic materials, several related processes can cause fatal harm to organic materials used in organic thin film transistors. Not suitable for In addition, this process requires expensive equipment and technology and a lot of time, so it is not suitable for the low cost flexible display device targeted by organic thin film transistors.
최근에는 Applied Physics Letters, 81권, p 4431(2002)에는 나노임프린팅 기술을 이용하여 미세 채널을 형성하여 제작한 유기 박막 트랜지스터가 공지되었 다. 상기의 방법으로 미세 채널을 형성할 수는 있지만 공정이 복잡하다는 단점이 있다. 최근에 보고된 다른 기술로는 Si-에칭 기술을 이용한 미세채널 형성법이다. 이 기술 또한 유기 박막 트랜지스터를 구현은 할 수 있지만 그 제작 공정들 중에 언급한 광 및 전자선 리소그라피 만큼 복잡하고 힘들며 미세 채널의 길이 조절도 힘이 든다는 단점이 있다. 따라서 값이 싸고 간단하면서도 정확한 미세 채널 형성이 가능한 새로운 공정 기술의 개발에 대한 요구가 증대되고 있다.Recently, in Applied Physics Letters, Vol. 81, p 4431 (2002), organic thin film transistors formed by forming microchannels using nanoimprinting techniques have been known. Although fine channels can be formed by the above method, the process is complicated. Another recently reported technique is the formation of microchannels using Si-etching techniques. This technology can also implement organic thin film transistors, but it has the disadvantages of being as complex and difficult as the light and electron lithography mentioned in the fabrication processes, and the difficulty of controlling the length of the microchannel. Thus, there is an increasing demand for the development of new process technologies that are inexpensive, simple and accurate to form fine channels.
따라서, 본 발명의 목적은 간편하면서도 정확하게 채널 길이를 형성할 수 있고 저가로 유연성 유기 표시소자를 제조할 수 있는 유기 박막 트랜지스터의 제조방법을 제공하는 것이다.
Accordingly, it is an object of the present invention to provide a method for manufacturing an organic thin film transistor which can form a channel length simply and accurately and can produce a flexible organic display device at low cost.
본 발명은 유기 박막 트랜지스터의 제조방법에 관한 것으로서, 상기에 기술된 발명의 기술적 과제를 이루기 위해서 본 발명은 a) 기판위에 성막된 게이트 절연막 위에 금속 패턴을 증착하는 단계; b) 상기 금속 패턴을 AFM(atomic force microscopy) 리소그라피에 의하여 소오스 전극과 드레인 전극 사이에 미세 채널을 형성하는 단계; c) 상기 소오스 전극과 드레인 전극 사이에 형성된 미세 채널 사이에 유기 활성층을 성막하는 단계; 를 포함하는 것을 특징으로 한다. The present invention relates to a method for manufacturing an organic thin film transistor, in order to achieve the technical object of the invention described above, the present invention comprises the steps of: a) depositing a metal pattern on a gate insulating film formed on a substrate; b) forming microchannels between the source and drain electrodes by atomic force microscopy (AFM) lithography; c) depositing an organic active layer between the microchannels formed between the source electrode and the drain electrode; Characterized in that it comprises a.
이하에서 본 발명을 더욱 상세하게 설명한다. Hereinafter, the present invention will be described in more detail.
도 1은 본 발명에 따른 유기 박막 트랜지스터 제작 공정 즉, 기판 세척 및 건조, 게이트 전극, 게이트 절연막, 소오스 전극 및 드레인 전극용 금속 스트립 (strip), AFM(atomic force microscopy) 리소그라피(lithography)법을 이용한 미세 채널 형성법 및 유기 활성층을 형성하여 유기 박막 트랜지스터를 제작하는 공정에 관한 도식도이다.1 illustrates a process for fabricating an organic thin film transistor according to the present invention, ie, substrate cleaning and drying, a metal strip for a gate electrode, a gate insulating film, a source electrode and a drain electrode, and an atomic force microscopy (AFM) lithography method. It is a schematic diagram regarding the process of manufacturing an organic thin film transistor by forming a microchannel formation method and an organic active layer.
도 2는 폭 0.5 mm, 두께 60 nm의 금 스트립으로부터 AFM 리소그라피법을 이용하여 형성된 미세 채널(short channel)의 AFM 이미지이다.FIG. 2 is an AFM image of a short channel formed using AFM lithography from a gold strip 0.5 mm wide and 60 nm thick.
도 3은 폭 0.5 mm, 두께 60 nm의 금 스트립으로부터 AFM 리소그라피법을 이용하여 형성된 미세 채널(short channel)의 AFM 리소그라피에 의해 형성된 미세 채널 광학현미경 사진이다.FIG. 3 is a microchannel optical micrograph formed by AFM lithography of a short channel formed by AFM lithography from a gold strip having a width of 0.5 mm and a thickness of 60 nm.
도 4는 폭 0.5 mm, 두께 30 nm의 금 스트립으로부터 AFM 리소그라피법을 이용하여 형성된 미세 채널(short channel)의 AFM 이미지이다.FIG. 4 is an AFM image of a short channel formed using AFM lithography from a gold strip 0.5 mm wide and 30 nm thick.
도 5는 본 발명의 실시예에 의하여 제조된 바텀 게이트(bottom gate) 하접촉(bottom-contact) 유기 박막 트랜지스터의 구조를 나타내는 단면도이다.5 is a cross-sectional view illustrating a structure of a bottom gate bottom-contact organic thin film transistor manufactured according to an embodiment of the present invention.
도 6은 본 발명의 실시예 1에 의하여 제조된 70 nm 두께의 실리콘다이옥사이드(SiO2)를 게이트 절연막으로 하고, 60nm 두께의 펜타센(pentacene)을 유기 활성층으로 하고, 채널의 길이가 0.5 um인 바텀 게이트(bottom gate) 하접촉(bottom-contact) 유기 박막 트랜지스터의 게이트 전압에 따른 드레인 전압-드레인 전류 (output)곡선이다. 6 shows a 70 nm thick silicon dioxide (SiO 2 ) prepared according to Example 1 of the present invention as a gate insulating film, a pentacene having a thickness of 60 nm as an organic active layer, and a channel length of 0.5 um. Bottom gate Bottom-contact A drain voltage-drain current output curve according to a gate voltage of an organic thin film transistor.
도 7은 본 발명의 실시예 2에 의하여 제조된 300 nm 폴리이미드를 게이트 절연막으로 하며, 두께의 60 nm의 펜타센(pentacene)을 유기 활성층으로 하고, 채널의 길이가 0.5 um한 바텀 게이트(bottom gate) 하접촉(bottom-contact) 유기 박막 트랜지스터의 게이트 전압에 따른 드레인 전압-드레인 전류(output)곡선이다. FIG. 7 is a bottom gate of 300 nm polyimide prepared according to Example 2 of the present invention as a gate insulating film, a pentacene having a thickness of 60 nm as an organic active layer, and a channel length of 0.5 um. gate The drain voltage-drain current curve according to the gate voltage of a bottom-contact organic thin film transistor.
도 8은 본 발명의 실시예 3에 의하여 제조된 70 nm 실리콘다이옥사이드 (SiO2)를 게이트 절연막으로 하고, 두께의 60 nm의 펜타센(pentacene)을 유기 활성층으로 사용하며, 채널의 길이가 0.5 um인 바텀 게이트(bottom gate) 하접촉(bottom-contact) 유기 박막 트랜지스터의 게이트 전압에 따른 드레인 전압-드레인 전류(output)곡선이다.FIG. 8 is a gate insulating film of 70 nm silicon dioxide (SiO 2 ) prepared in Example 3 of the present invention, and a pentacene (pentacene) having a thickness of 60 nm is used as an organic active layer, and the channel length is 0.5 um. Drain voltage-drain current output curve according to the gate voltage of an in-bottom gate bottom-contact organic thin film transistor.
본 발명에 따른 유기 박막 트랜지스터의 제조방법은 하기의 단계를 거친다.The method for manufacturing an organic thin film transistor according to the present invention goes through the following steps.
a) 기판위에 성막된 게이트 절연막 위에 금속 패턴을 증착하는 단계.a) depositing a metal pattern on the gate insulating film deposited on the substrate.
b) 상기 금속 패턴을 AFM(atomic force microscopy) 리소그라피에 의하여 소오스 전극과 드레인 전극 사이에 미세 채널을 형성하는 단계.b) forming microchannels between the source and drain electrodes by atomic force microscopy (AFM) lithography.
c) 상기 소오스 전극과 드레인 전극사이에 형성된 미세 채널 사이에 유기 활성층을 성막하는 단계.c) depositing an organic active layer between the microchannels formed between the source electrode and the drain electrode.
본 발명에 따른 박막 트랜지스터의 제조방법에서 사용되는 기판에 형성된 절 연막층의 두께는 50 nm 이상 500 nm 이하인 것이 바람직하다.It is preferable that the thickness of the insulating film layer formed in the board | substrate used by the manufacturing method of the thin film transistor which concerns on this invention is 50 nm or more and 500 nm or less.
본 발명에 따른 유기 박막 트랜지스터의 제조방법에 있어서 사용되는 기판이 유리 및 플라스틱인 경우 상기 기판 위에 ITO(indium tin oxide)나 금, 알루미늄과 같은 금속으로 형성된 게이트 전극을 빠짐없이 덮을 수 있는 SiO2, SiNx와 같은 무기 절연막층을 성막하게 되며, 또한 기판이 SiO2, SiNx와 같은 무기 절연막층이 이미 형성되어 있는 실리콘 웨이퍼인 경우 게이트 전극으로 사용된 실리콘 웨이퍼와 상기 게이트 전극을 덮고 있는 무기 절연막층 위에 소오스 전극 및 드레인 전극용 금속 스트립(strip)으로부터 AFM 리소그라피법을 통해 형성된 소오스 전극 및 드레인 전극과 미세 채널을 형성하게 된다.When the substrate used in the method of manufacturing an organic thin film transistor according to the present invention is glass and plastic, SiO 2 , which can completely cover a gate electrode formed of a metal such as indium tin oxide (ITO), gold, or aluminum on the substrate, An inorganic insulating layer such as SiN x is formed, and when the substrate is a silicon wafer in which an inorganic insulating layer such as SiO 2 or SiN x is already formed, a silicon wafer used as a gate electrode and an inorganic insulating layer covering the gate electrode A microchannel is formed on the layer with the source electrode and the drain electrode formed through AFM lithography from a metal strip for the source electrode and the drain electrode.
게이트 전극위에 성막되는 절연막은 폴리이미드, 폴리스티렌, 폴리메틸메타아크릴레이트, 폴리바이닐알콜(polyvinylalcohol), 폴리바이닐페놀, 파릴렌-씨(parylene-C) 및 BCB로부터 선택되는 유기물이거나 또는 실리콘다이옥사이드, 실리콘나이트라이드 유도체, 알루미늄옥사이드, Ta2O5, AlN, AlON, La2O5 , BaZrTiO3, 및PbZrTiO3로부터 선택되는 무기물이다.The insulating film formed on the gate electrode is an organic material selected from polyimide, polystyrene, polymethylmethacrylate, polyvinylalcohol, polyvinylphenol, parylene-C and BCB, or silicon dioxide, silicon Nitride derivatives, aluminum oxide, Ta 2 O 5 , AlN, AlON, La 2 O 5 , BaZrTiO 3 , and PbZrTiO 3 .
b) 단계에서 금속 패턴을 AFM(atomic force microscopy) 리소그라피에 의하여 소오스 전극과 드레인 전극 사이에 형성되는 미세 채널의 두께는 AFM 리소그라피법을 시행할 때 AFM 팁에 가하는 힘과 소오스 전극과 드레인 전극을 만들기 위해서 증착되는 금속 스트립의 금속 종류와 스트립의 두께에 관계하며, 증착되는 금속 패턴은 두께가 5 nm 내지 1000 nm이고 폭이 100 nm 내지 10 cm인 금속 스트립 (strip)인 것이 바람직하며, 상기 금속 스트립은 유기 활성층과 소오스 전극 및 드레인 전극 사이에 옴접촉(Ohmic contact)을 유발할 수 있도록 일함수가 큰 금, 백금, 팔라듐, 구리, 니켈, 알루미늄, 인듐, 주석 및 인듐-주석 합금으로부터 선택되는 것이 바람직하다.The thickness of the microchannel formed between the source electrode and the drain electrode by AFM (atomic force microscopy) lithography in the step b) is applied to the AFM tip and the source and drain electrode when the AFM lithography method is applied. And the thickness of the strip, and the metal pattern to be deposited is preferably a metal strip having a thickness of 5 nm to 1000 nm and a width of 100 nm to 10 cm. It is preferably selected from gold, platinum, palladium, copper, nickel, aluminum, indium, tin and indium-tin alloys having a large work function so as to cause ohmic contact between the silver organic active layer and the source electrode and the drain electrode. Do.
b) 단계에서 소오스 전극과 드레인 전극 사이에 형성되는 미세 채널의 길이가 20 nm 내지 2 um의 범위가 바람직하다.The length of the microchannel formed between the source electrode and the drain electrode in step b) is preferably in the range of 20 nm to 2 um.
상기 소오스 전극과 드레인 전극사이에 형성된 미세 채널 사이에 유기 활성층을 성막하는 c) 단계에서 성막되는 유기 활성층의 두께가 20 nm 이상 500 nm 이하의 범위가 바람직하다.The thickness of the organic active layer formed in the step c) of forming the organic active layer between the microchannels formed between the source electrode and the drain electrode is preferably in the range of 20 nm to 500 nm.
또, 본 발명에 따른 박막 트랜지스터는 유기 활성층과 소오스 전극 및 드레인 전극 사이에 옴접촉(Ohmic contact)을 유발할 수 있도록 일함수가 큰 금, 백금, 구리, 니켈, 티타늄, 니켈 등이 선택되는 것이 바람직하며, 소오스 전극 및 드레인 전극의 두께는 15nm부터 300nm 범위가 적절하다.In the thin film transistor according to the present invention, gold, platinum, copper, nickel, titanium, nickel, or the like having a large work function may be selected to cause ohmic contact between the organic active layer, the source electrode, and the drain electrode. The source and drain electrodes preferably have a thickness in the range of 15 nm to 300 nm.
본 발명에 따른 유기 박막 트랜지스터는 p-타입 또는 n-타입 유기 활성층을 모두 가질 수 있고 상기 p-타입을 위한 유기 활성층은 펜타센(pentacene), 테트라센(tetracene), 티오펜(thiophene), 금속 프탈로시아닌(metal phthalocyanine) 및 이들의 유도체인 유기물질과 폴리티오펜(polythiophene), 폴리페닐렌 (polyphenylene), 폴리비닐렌페닐렌 (polyvinylenephenylene), 폴리플루오렌 (polyfluorene) 및 이들의 유도체를 포함하는 고분자를 포함하며, n-타입을 위한 유기활성층은 C60, 페닐렌테트라카르복실산2무수물(phenylenetetracarboxylic dianydride), 나프탈렌테투라카르복실산2무수물(naphthalenetetracarboxylic dianydride), 플루오르화 프탈로시아닌(fluorophthalocyanine) 및 그의 유도체를 포함한다.The organic thin film transistor according to the present invention may have both a p-type or n-type organic active layer, and the organic active layer for the p-type may be pentacene, tetracene, thiophene, metal Phthalocyanine (metal phthalocyanine) and its derivatives, organic materials and polymers including polythiophene, polyphenylene, polyvinylenephenylene, polyfluorene and derivatives thereof The organic active layer for n-type includes C 60 , phenylenetetracarboxylic dianydride, naphthalenetetracarboxylic dianydride, fluorinated phthalocyanine, and derivatives thereof. It includes.
게이트 절연막과 유기 활성층의 전계이동도는 0.01 내지 20 cm2/Vs의 범위에 있는 것이 바람직하다.The field mobility of the gate insulating film and the organic active layer is preferably in the range of 0.01 to 20 cm 2 / Vs.
본 발명은 상기의 제조방법에 따라 제조된 유기 박막 트랜지스터를 이용한 표시 소자를 포함한다.The present invention includes a display device using an organic thin film transistor manufactured according to the above manufacturing method.
이하 본 발명의 유기 박막 트랜지스터의 제조방법을 구체적인 예를 들어 설명하나, 본 발명의 목적을 위한 것으로 본 발명이 이에 제한되는 것은 아니며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 기재된 청구범위 내에 있게 된다. Hereinafter, a method of manufacturing the organic thin film transistor of the present invention will be described with specific examples, but the present invention is not limited thereto, and the present invention is not limited to the scope of the present invention as claimed in the claims. Various modifications can be made by those skilled in the art, and such changes are within the scope of the claims.
본 발명에서 사용되는 기판은 특별히 규정되거나 한정되어질 필요는 없으며, 특히 주로 실리콘 웨이퍼나 유리를 사용하나 유연성 표시소자에 적용하기 위해서는 폴리이미드, 폴리카보네이트, 폴리에틸렌테르프탈레이트, 폴리에테르설폰, 폴리에틸렌나프탈렌과 같은 폴리머를 사용하여도 무방하며, 본 발명에서는 도핑도 (degree of doping)가 높아 전도도가 5 ohm/cm인 2 cm x 2 cm의 크기로 잘라진 p- 타입 실리콘 웨이퍼를 게이트 전극으로 사용하였고, 상기 무기 절연막이 도포된 게이트 전극용 실리콘 웨이퍼의 청결도는 유기 전자 소자를 제작할 때 가장 중요한 요소 중의 하나이므로 세제, 증류수, 아세톤 그리고 아이소프로필알코올을 이용하여 초음파 세척을 한 후 오븐에서 충분히 건조시킨 것을 사용하였다. The substrate used in the present invention does not need to be specifically defined or limited, and in particular, a silicon wafer or glass is mainly used, but in order to be applied to a flexible display device, such as polyimide, polycarbonate, polyethylene terphthalate, polyether sulfone, polyethylene naphthalene, etc. A polymer may be used, and in the present invention, a p-type silicon wafer cut into a size of 2 cm x 2 cm having a high degree of doping and having a conductivity of 5 ohm / cm is used as a gate electrode. Since the cleanliness of the silicon wafer for gate electrode coated with the insulating film is one of the most important factors when fabricating the organic electronic device, an ultrasonic cleaning using detergent, distilled water, acetone, and isopropyl alcohol was used, followed by drying sufficiently in an oven.
깨끗하게 세척된 기판위에 스핀코팅 및 열 진공 증착(유기물인 경우), 스퍼터링(무기물인 경우) 등과 같은 방법으로 게이트 절연막을 형성하며, 게이트 절연막의 경우 SiO2, SiNx와 같은 무기물과 AFM 리소그라피 공정 중 견딜 수 있는 유기 절연막이 모두 적용될 수 있다. The gate insulating film is formed on the cleanly cleaned substrate by spin coating, thermal vacuum deposition (for organic material), sputtering (for inorganic material), etc.In the case of the gate insulating film, inorganic materials such as SiO 2 and SiN x and AFM lithography process Any organic insulating film that can withstand can be applied.
상기의 절연막 위에 새도우 마스크를 이용하여 소오스 전극 및 드레인 전극용 금속 스트립을 진공으로 증착을 하고, 상기의 절연막 위에 구비되는 소오스 전극 및 드레인 전극은 진공 증착으로 성막될 수 있는 특히 일함수가 큰 금속으로 이루어 질 수 있으며 금(Au), 백금 (Pt), 은 (Ag), 구리(Cu), 티타늄(Ti), 크롬(Cr) 등을 포함한다.A metal strip for source electrode and drain electrode is deposited in vacuo using a shadow mask on the insulating film, and the source electrode and drain electrode provided on the insulating film are metal having a particularly large work function which can be formed by vacuum deposition. It may be made of gold (Au), platinum (Pt), silver (Ag), copper (Cu), titanium (Ti), chromium (Cr) and the like.
소오스 전극 및 드레인 전극용 금속 스트립을 진공으로 증착된 후, 본 발명의 핵심인 AFM 리소그라피법을 이용하여 소오스 전극 및 드레인 전극과 미세 채널을 형성하고 상기의 미세채널 위에 상기 미세 채널을 덮을 수 있도록 유기 반도체층을 진공 증착함으로써 본 발명의 유기 박막 트랜지스터의 제작을 마무리한다. 이때 상기의 소오스 전극과 드레인 전극위에 성막되는 유기 반도체층은 펜타센(p-type)과 페닐렌테트라카르복실산2무수물(n-type)과 같은 유기 분자와 폴리플루오렌 (p-type)과 같은 고분자를 모두 포함한다. 본 발명에서는 유기 박막 트랜지스터 연구에서 가장 널리 사용되고 상대적으로 좋은 성능을 가지는 펜타센을 사용하였다. After depositing the metal strips for the source electrode and the drain electrode in a vacuum, the AFM lithography method, which is the core of the present invention, is used to form a microchannel with the source electrode and the drain electrode and to cover the microchannel on the microchannel. The vacuum deposition of the semiconductor layer completes the fabrication of the organic thin film transistor of the present invention. In this case, the organic semiconductor layer formed on the source electrode and the drain electrode may include organic molecules such as pentacene ( p- type) and phenylene tetracarboxylic dianhydride ( n- type), polyfluorene ( p- type), and the like. It contains all of the same polymers. In the present invention, pentacene, which is widely used in organic thin film transistor research and has a relatively good performance, is used.
본 발명에서 이루어지는 하나 이상의 증착단계는 스핀코팅, 잉크젯 프린팅 및 딥핑으로부터 선택된 기법을 이용할 수 있다.One or more deposition steps made in the present invention may utilize a technique selected from spin coating, ink jet printing and dipping.
위와 같이 제작된 유기 박막 트랜지스터의 특성은 에질런트 테크날리지사의 E5272 장비를 이용하여 게이트 전압에 따른 드레인 전압-드레인 전류 특성을 평가하였다.The characteristics of the organic thin film transistor fabricated as described above were evaluated using the E5272 equipment of Agilent Technologies Corp., and the drain voltage and drain current characteristics according to the gate voltage.
[실시예1]Example 1
본 발명에 기술된 소자의 제작 공정은 도 1에 도시한 바와 같다. 먼저, 소자 기판으로는 실리콘 다이옥사이드가 게이트 절연막으로 70 nm가 증착 되어있는 p-타입 실리콘 웨이퍼를 사용하였다. 기판을 증류수로 30배 희석된 중성 세제를 이용하여 20 분간 초음파 세척을 하여 기판 표면에 존재하는 유기물을 제거하고 그 다음 다시 증류수로 20 분간 초음파 세척하여 세제를 제거하였다. 상기 중성 세제로 세척된 기판을 다시 아세톤과 아이소프로필알콜을 이용하여 각각 20분간 초음파 세척기로 세정하여 소자 제작 직전까지 80 ℃ 오븐에 보관 하였다. 상기와 같이 세정된 기판 위에 소오스 전극 및 드레인 전극의 형성에 사용될 폭 0.5 mm, 두께 60 nm의 금 스트립(strip)을 1x10-6 torr 이하에서 새도우 마스크를 이용하여 진공법으로 증 착하였다. 이때의 증착 조건은 기판 온도 25 ℃, 증착 속도는 5 Å/s이었다. 상기의 조건으로 형성된 스트립으로부터 소오스 전극과 드레인 전극을 형성하기 위해서 본 발명의 핵심인 AFM 리소그라피법을 사용하였다. AFM 장비는 디지털 인스트루먼트(Digital Instrument)사의 나노스코프 IIIa 콘트롤러(controller)가 장착된 것을 사용하였다. 먼저 금 스트립이 증착된 기판을 AFM 장비에 위치시키고 AFM 팁을 금 스트립의 표면까지 어프로치(approach)한 다음, 작성된 리소그라피 프로그램을 작동시킴으로서 미세 채널을 형성하였다. 상기의 미세 채널 위에 유기 반도체로서 펜타센을 60 nm의 두께로 1x10-6 torr 이하의 진공에서 증착함으로써 유기 박막 트랜지스터를 완성하였다. 이때의 증착 조건은 기판온도가 90 ℃이고 증착속도는 1 Å/s 이었다. 상기 AFM 리소그라피법에 의해 형성된 미세 채널의 AFM 이미지를 도 2에 도시하였으며, 광학현미경 이미지를 도 3에 도시하였다. 도 2와 3에서 도시된 바와 같이 약 0.5 um의 미세 채널이 여러 가지 복잡하고 비싼 공정들을 거치지 않고 잘 형성됨을 알 수 있다. AFM 리소그라피법으로 형성된 미세 채널을 가진 유기 박막 트랜지스터의 게이트 전압에 따른 드레인 전압-전류 곡선은 도 6에 도시하였다. 상기의 유기 박막 트랜지스터의 전압-전류 곡선에서 볼 수 있듯이 게이트 전압에 따른 전류 모듈레이션 거동을 아주 잘 보여주고 있다.The fabrication process of the device described in the present invention is as shown in FIG. First, a p-type silicon wafer in which 70 nm of silicon dioxide is deposited as a gate insulating film is used as a device substrate. The substrate was ultrasonically cleaned for 20 minutes using a neutral detergent diluted 30-fold with distilled water to remove organic substances present on the surface of the substrate, and then ultrasonically washed for 20 minutes with distilled water to remove the detergent. The substrate washed with the neutral detergent was again washed with an ultrasonic cleaner for 20 minutes using acetone and isopropyl alcohol and kept in an oven at 80 ° C. until just before fabrication of the device. A gold strip having a width of 0.5 mm and a thickness of 60 nm to be used for forming the source electrode and the drain electrode was deposited on the cleaned substrate by vacuum method using a shadow mask at 1 × 10 −6 torr or less. At this time, the deposition conditions were a substrate temperature of 25 ° C. and a deposition rate of 5 kW / s. In order to form the source electrode and the drain electrode from the strip formed under the above conditions, the AFM lithography method, which is the core of the present invention, was used. The AFM instrument was equipped with a Nanoscope IIIa controller from Digital Instrument. The microchannels were formed by first placing a gold strip deposited substrate on an AFM instrument, approaching the AFM tip to the surface of the gold strip, and then running the created lithography program. An organic thin film transistor was completed by depositing pentacene as an organic semiconductor on the microchannel in a vacuum of 1 × 10 −6 torr or less at a thickness of 60 nm. At this time, the deposition conditions were substrate temperature of 90 ℃ and deposition rate was 1 Å / s. An AFM image of the microchannel formed by the AFM lithography method is shown in FIG. 2, and an optical microscope image is shown in FIG. 3. As shown in FIGS. 2 and 3, it can be seen that the microchannel of about 0.5 um is well formed without going through various complicated and expensive processes. A drain voltage-current curve according to the gate voltage of the organic thin film transistor having a microchannel formed by AFM lithography is shown in FIG. 6. As can be seen from the voltage-current curve of the organic thin film transistor, the current modulation behavior according to the gate voltage is shown very well.
[실시예2]Example 2
소자 기판으로서 ITO가 증착되어 있는 유리 기판을 증류수로 30배 희석된 중 성세제를 이용하여 20 분간 초음파 세척을 하여 기판 표면에 존재하는 유기물을 제거하고 그 다음 다시 증류수로 20 분간 초음파 세척하여 세제를 제거하였다. 상기 중성 세제로 세척된 기판을 다시 아세톤과 아이소프로필알콜을 이용하여 각각 20 분간 초음파 세척기로 세정하였다. 게이트 전극을 형성하기 위하여 포토리지스터 코팅, 광 조사, 현상 및 ITO 에칭과 같은 일반적인 포토리소그라피법을 이용하여 ITO를 패턴닝하였다. ITO가 패턴닝된 기판을 증류수로 30배 희석된 중성세제를 이용하여 20 분간 초음파 세척을 하여 기판 표면에 존재하는 유기물을 제거하고 그 다음 다시 증류수로 20 분간 초음파 세척하여 세제를 제거하였다. 상기 중성세제로 세척된 기판을 다시 아세톤과 아이소프로필알콜을 이용하여 각각 20분간 초음파 세척기로 세정한 후, 소자제작 직전까지 80 ℃ 오븐에 보관하였다. 상기와 같이 세정된 기판위에 유기 게이트 절연막으로 폴리이드(PMDA-ODA)전구체인 폴리아믹산을 600 nm 두께로 상온에서 코팅하고 90 ℃에서 10 분간 소프트 베이킹(soft baking)을 하고 게이트 전극 전체를 덮고 있는 절연막의 일부를 제거해 게이트 전극에 억세스(access)가 가능 하도록 하였다. 그 다음 250 ℃에서 이미드화 반응을 3 분간 진행시켜서 두께가 약 300 nm인 절연막을 형성하였다. 상기의 게이트 절연막 위에 소오스 전극과 드레인 전극의 형성에 사용될 폭 0.5 mm, 두께 60 nm의 금 스트립 (strip)을 1x10-6 torr 이하에서 새도우 마스크를 이용하여 진공법으로 증착하였다. 이때의 증착 조건은 기판온도 25 ℃, 증착속도는 5 Å/s 이었다. 상기의 조건으로 형성된 스트립으로부터 소오스 전극 및 드레인 전극을 형성하기 위해서 본 발명의 핵심인 AFM 리소그라피법을 사용하였다. AFM장비는 디지털 인스트루먼트(Digital Instrument)사의 나노스코프 IIIa 콘트롤러(controller)가 장착된 것을 사용하였다. 먼저 금 스트립이 증착된 기판을 AFM 장비에 위치시키고 AFM 팁을 금 스트립의 표면까지 어프로치(approach)한 다음, 작성된 리소그라피 프로그램을 작동시킴으로서 약 0.5 마이크로미터의 미세 채널을 형성하였다. 상기의 미세 채널 위에 유기 반도체로서 펜타센을 60 nm의 두께로 1x10-6 torr 이하의 진공에서 증착함으로써 유기 박막 트랜지스터를 완성하였다. 이때의 증착 조건은 기판온도가 90 ℃이고 증착속도는 1 Å/s 이었다. A glass substrate on which ITO was deposited as an element substrate was ultrasonically cleaned for 20 minutes using a neutral detergent diluted 30 times with distilled water to remove organic substances present on the surface of the substrate, and then ultrasonically washed for 20 minutes with distilled water. Removed. The substrate washed with the neutral detergent was again washed with an ultrasonic cleaner using acetone and isopropyl alcohol for 20 minutes. ITO was patterned using common photolithography methods such as photoresist coating, light irradiation, development and ITO etching to form gate electrodes. The substrate patterned with ITO was ultrasonically cleaned for 20 minutes using a neutral detergent diluted 30-fold with distilled water to remove organic substances present on the surface of the substrate, and then ultrasonically washed for 20 minutes with distilled water to remove detergent. The substrate washed with the neutral detergent was again washed with an ultrasonic cleaner using acetone and isopropyl alcohol for 20 minutes, and then stored in an oven at 80 ° C. until immediately before fabrication of the device. The polyamic acid, a polyamide (PMDA-ODA) precursor, was coated with an organic gate insulating film at a temperature of 600 nm on the cleaned substrate as described above at room temperature, followed by soft baking at 90 ° C. for 10 minutes and covering the entire gate electrode. A portion of the insulating film was removed to allow access to the gate electrode. Then, the imidation reaction was performed for 3 minutes at 250 degreeC, and the insulating film of thickness about 300 nm was formed. A gold strip having a width of 0.5 mm and a thickness of 60 nm to be used for forming the source electrode and the drain electrode was deposited on the gate insulating film by a vacuum mask at 1 × 10 −6 torr or less using a shadow mask. At this time, the deposition conditions were a substrate temperature of 25 ℃, deposition rate was 5 Å / s. In order to form the source electrode and the drain electrode from the strip formed under the above conditions, the AFM lithography method, which is the core of the present invention, was used. The AFM device was equipped with a Nanoscope IIIa controller from Digital Instrument. A microchannel of about 0.5 micrometers was formed by first placing a gold strip deposited substrate on an AFM instrument, approaching the AFM tip to the surface of the gold strip, and then running the created lithography program. An organic thin film transistor was completed by depositing pentacene as an organic semiconductor on the microchannel in a vacuum of 1 × 10 −6 torr or less at a thickness of 60 nm. At this time, the deposition conditions were substrate temperature of 90 ℃ and deposition rate was 1 Å / s.
본 실시예에서 제작된 유기 박막 트랜지스터의 게이트 전압에 따른 드레인 전압-전류 곡선이 도 7에 잘 나타나 있다. 실시예 1과 마찬가지로 게이트 전압에 따른 전류 모듈레이션 거동을 아주 잘 보여주고 있다. The drain voltage-current curve according to the gate voltage of the organic thin film transistor fabricated in this embodiment is well shown in FIG. 7. As in Example 1, the current modulation behavior according to the gate voltage is shown very well.
[실시예 3]Example 3
미세 채널을 조금 더 용이하게 형성하기 위하여 게이트 절연막 위에 증착된 금 스트립의 두께가 얇다는 점 이외에 실시예 1과 동일한 방법으로 유기박막 트랜지스터를 제작하였다. 먼저, 소자 기판으로는 실리콘 다이옥사이드가 게이트 절연막으로 70 nm가 증착되어있는 p-타입 실리콘 웨이퍼를 사용하였으며, 기판을 증류수로 30배 희석된 중성 세제를 이용하여 20 분간 초음파 세척을 하여 기판 표면에 존재하는 유기물을 제거하고 그 다음 다시 증류수로 20 분간 초음파 세척하여 세제 를 제거하였다. 상기 중성 세제로 세척된 기판을 다시 아세톤과 아이소프로필알콜을 이용하여 각각 20 분간 초음파 세척기로 세정하여 소자 제작 직전까지 80 ℃ 오븐에 보관 하였다. 상기와 같이 세정된 기판 위에 소오스 전극과 드레인 전극의 형성에 사용될 폭 0.5 mm, 두께 60 nm의 금 스트립(strip)을 1x10-6 torr 이하에서 새도우 마스크를 이용하여 진공법으로 증착하였다. 이때의 증착 조건은 기판 온도 25 ℃, 증착 속도는 5 Å/s이었다. 상기의 조건으로 형성된 스트립으로부터 소오스 전극과 드레인 전극을 형성하기 위해서 본 발명의 핵심인 AFM 리소그라피법을 사용하였다. AFM장비는 디지털 인스트루먼트(Digital Instrument)사의 나노스코프 IIIa 콘트롤러(controller)가 장착된 것을 사용하였다. 먼저 금 스트립이 증착된 기판을 AFM 장비에 위치시키고 AFM 팁을 금 스트립의 표면까지 어프로치(approach)한 다음, 작성된 리소그라피 프로그램을 작동시킴으로서 미세 채널을 형성하였다. 상기의 미세 채널 위에 유기 반도체로서 펜타센을 60 nm의 두께로 1x10-6 torr 이하의 진공에서 증착함으로써 유기 박막 트랜지스터를 완성하였다. 이때의 증착 조건은 기판온도가 90 ℃이고 증착속도는 1 Å/s이었다. 상기 AFM 리소그라피법에 의해 형성된 미세 채널의 AFM 이미지를 도 4에 도시하였다. 도 4에서 도시된 바와 같이 약 0.5 um의 미세 채널이 여러 가지 복잡하고 비싼 공정들을 거치지 않고 잘 형성됨을 알 수 있다. AFM 리소그라피법으로 형성된 미세 채널을 가진 유기 박막 트랜지스터의 게이트 전압에 따른 드레인 전압-전류 곡선은 도 8에 도시하였다. 상기의 유기 박막 트랜지스터는 전압-전류 곡선에서 볼 수 있는 바와 같이 게이트 전압에 따른 전류 모듈레이션 거동을 아주 잘 보여주고 있다.An organic thin film transistor was manufactured in the same manner as in Example 1, except that the thickness of the gold strip deposited on the gate insulating film was thin so as to form the microchannels more easily. First, a p-type silicon wafer in which 70 nm of silicon dioxide is deposited as a gate insulating film is used as a device substrate, and the substrate is ultrasonically cleaned for 20 minutes using a neutral detergent diluted 30 times with distilled water. The organics were removed and then ultrasonically washed with distilled water for 20 minutes to remove the detergent. The substrate washed with the neutral detergent was again washed with an ultrasonic cleaner for 20 minutes using acetone and isopropyl alcohol and stored in an oven at 80 ° C. until just before fabrication of the device. A strip of gold having a width of 0.5 mm and a thickness of 60 nm to be used for forming the source electrode and the drain electrode was deposited on the cleaned substrate by vacuum method using a shadow mask at 1 × 10 −6 torr or less. At this time, the deposition conditions were a substrate temperature of 25 ° C. and a deposition rate of 5 kW / s. In order to form the source electrode and the drain electrode from the strip formed under the above conditions, the AFM lithography method, which is the core of the present invention, was used. The AFM device was equipped with a Nanoscope IIIa controller from Digital Instrument. The microchannels were formed by first placing a gold strip deposited substrate on an AFM instrument, approaching the AFM tip to the surface of the gold strip, and then running the created lithography program. An organic thin film transistor was completed by depositing pentacene as an organic semiconductor on the microchannel in a vacuum of 1 × 10 −6 torr or less at a thickness of 60 nm. At this time, the deposition conditions were substrate temperature of 90 ℃ and
본 발명에 따른 유기 박막 트랜지스터의 제조 방법은 유기 박막 트랜지스터의 구동 전압을 낮추고 응답 속도를 빠르게 하기 위해 필수적인 소오스 전극과 드레인 전극 사이의 미세 채널을 복잡하고 비용이 비싼 광리소그라피법, 전자선 리소그라피법, 나노임프린팅 및 실리콘 에칭과 같은 공정 대신 AFM 리소그라피법이라는 쉬우면서도 정확한 기술을 이용하여 미세 채널을 형성할 수 있는 획기적인 방법이다. 또한 광리소그라피나 전자선 리소그라피법은 유기 재료에 치명적인 손상을 미칠 수 있어 유기박막 트랜지스터를 위한 유기 재료는 우수한 기계적 성질, 내화학약품성 및 내열성이 요구되어 유기 박막 트랜지스터의 제조에 사용되기 위해선 특별한 구조를 가지는 극히 일부의 재료만이 응용될 수 있어 유기 소자 공정에는 적합하지 않으나, 본 발명에서 사용한 AFM 리소그라피법은 유기 재료 선택의 폭을 넓혀 주는 기능을 하여, 유기 재료를 이용하고 인쇄 및 스핀코팅과 같은 도포 기술을 함께 적용하면 대면적 소자화, 유연한 표시 소자의 구동 회로의 단순화 및 저가격 생산이 가능하다. 따라서, 본 발명의 유기 박막 트랜지스터의 미세 채널 형성 방법은 복잡하고 고가의 제조 공정을 단순화 및 저가격화 시킬 수 있고 유기 재료의 선택폭을 넓히는 효과가 있다.The manufacturing method of the organic thin film transistor according to the present invention is complicated and expensive photolithography method, electron beam lithography method, nano-channel between the source and drain electrodes, which is essential for lowering the driving voltage and increasing the response speed of the organic thin film transistor. Instead of processes such as imprinting and silicon etching, it is an innovative way to form microchannels using an easy and accurate technique called AFM lithography. In addition, photolithography or electron beam lithography can cause fatal damage to organic materials. Therefore, organic materials for organic thin film transistors require special mechanical properties, chemical resistance, and heat resistance, and have a special structure for use in the manufacture of organic thin film transistors. Although only a few materials can be applied, they are not suitable for organic device processing, but the AFM lithography method used in the present invention functions to expand the selection of organic materials, using organic materials and coating such as printing and spin coating. Together, the technology enables large-area deviceization, simplified drive circuitry for flexible display devices, and low-cost production. Therefore, the method for forming a microchannel of the organic thin film transistor of the present invention can simplify and reduce the cost of the complicated and expensive manufacturing process, and widen the selection range of the organic material.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040104321A KR100627622B1 (en) | 2004-12-10 | 2004-12-10 | Process for preparing organic thin film transistor with short channel length using AFM lithography |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040104321A KR100627622B1 (en) | 2004-12-10 | 2004-12-10 | Process for preparing organic thin film transistor with short channel length using AFM lithography |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060065856A true KR20060065856A (en) | 2006-06-14 |
| KR100627622B1 KR100627622B1 (en) | 2006-09-25 |
Family
ID=37160875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040104321A KR100627622B1 (en) | 2004-12-10 | 2004-12-10 | Process for preparing organic thin film transistor with short channel length using AFM lithography |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100627622B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101005808B1 (en) * | 2008-11-04 | 2011-01-05 | 한국화학연구원 | A method for preparing photo-crosslinkable organic gate insulator and organic thin film transistor device using the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001198900A (en) | 2000-01-22 | 2001-07-24 | Yoshikazu Nakayama | Lithographic method using hyperfine probe |
-
2004
- 2004-12-10 KR KR1020040104321A patent/KR100627622B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101005808B1 (en) * | 2008-11-04 | 2011-01-05 | 한국화학연구원 | A method for preparing photo-crosslinkable organic gate insulator and organic thin film transistor device using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100627622B1 (en) | 2006-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101164614B1 (en) | Method of making a single metal layer, method of making a wiring, and method of making a field effect transistor | |
| US7141816B2 (en) | Field effect transistor | |
| KR101272769B1 (en) | Patterning method, method for manufacturing organic field effect transistor, and method of manufacturing flexible printed circuit board | |
| EP2122706B1 (en) | Method of forming organic thin film transistors | |
| JP5565732B2 (en) | Organic thin film transistor | |
| KR100706090B1 (en) | Organic thin film transistor and method of manufacturing the same | |
| JP5132053B2 (en) | Method for producing organic thin film transistor | |
| JP6887806B2 (en) | Thin film transistor and its manufacturing method | |
| JP2004288836A (en) | Organic thin film transistor and manufacturing method therefor | |
| WO2008093854A1 (en) | Thin film semiconductor device fabrication method and thin film semiconductor device | |
| JP5770104B2 (en) | Method for forming source and drain electrodes of organic thin film transistor by electroless plating | |
| JP4661065B2 (en) | Complementary organic semiconductor device | |
| JP4826074B2 (en) | Field effect transistor | |
| JP5501604B2 (en) | Organic thin film transistor | |
| JP2006041219A (en) | Semiconductor device and its manufacturing method | |
| KR100627622B1 (en) | Process for preparing organic thin film transistor with short channel length using AFM lithography | |
| JP4892810B2 (en) | Field effect transistor | |
| KR100666760B1 (en) | Nonvolatile memory organic thin film transistor and its fabrication methods | |
| KR20050091886A (en) | A vertical field-effect transistor, method for manufacturing the same, and a display device having the same | |
| KR100982952B1 (en) | Organic Thin Film Transistor to Prevent Short Channel Effect and Method for Fabricating thereof and Thin Film Transistor Array Substrate | |
| KR100976572B1 (en) | Method for manufcturing organic thin film transistor | |
| JP5158010B2 (en) | Method for manufacturing field effect transistor | |
| WO2011065083A1 (en) | Organic thin film transistor, and process for production thereof | |
| KR102126526B1 (en) | Organic semiconductor device using nano structure and method for comprising the same | |
| KR100659126B1 (en) | Method of manufacturing organic thin film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130625 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150710 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |