JP2004288836A - Organic thin film transistor and manufacturing method therefor - Google Patents

Organic thin film transistor and manufacturing method therefor Download PDF

Info

Publication number
JP2004288836A
JP2004288836A JP2003078396A JP2003078396A JP2004288836A JP 2004288836 A JP2004288836 A JP 2004288836A JP 2003078396 A JP2003078396 A JP 2003078396A JP 2003078396 A JP2003078396 A JP 2003078396A JP 2004288836 A JP2004288836 A JP 2004288836A
Authority
JP
Japan
Prior art keywords
electrode
organic
thin film
electron
organic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003078396A
Other languages
Japanese (ja)
Inventor
Shinya Aoki
木 伸 也 青
Tsurumi Nagasawa
澤 鶴 美 永
Rumiko Hayase
瀬 留美子 早
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003078396A priority Critical patent/JP2004288836A/en
Publication of JP2004288836A publication Critical patent/JP2004288836A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an organic thin film transistor which shows less increase and/or dispersion in threshold voltage and less decrease and/or dispersion in the value of a current between a source and a drain, and a manufacturing method for the organic thin film transistor that improves the yield of the transistor. <P>SOLUTION: The organic thin film transistor comprises an organic semiconductor layer, a gate electrode formed above a channel area in the organic semiconductor layer, and the source/drain electrodes sandwiching the channel area. A thin film layer composed of electron donating organic molecules containing sulfur atoms is formed between the surface area of the source electrode or of the drain electrode and the channel area. The thin film layer of the transistor, which is composed of the electron donating organic molecules, is manufactured by making the organic molecules absorbed to the surface of the source electrode or drain electrode. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、有機薄膜トランジスタ、およびその製造方法に関するものである。
【0002】
【従来の技術】
近年、π共役系の有機高分子や有機低分子からなる有機半導体材料をチャネル層に使用した薄膜トランジスタ(以下、TFTという)が活発に研究されている。例えば、ジャクソンらはガラス基板上またはPET基板上にニッケルからなるゲート電極層、SiOからなるゲート絶縁層、パラジウムからなるソース電極およびドレイン電極、チャネル層が形成されるペンタセンからなる有機半導体薄膜を順次積層することによってチャネル長が5μm〜44μmのボトムコンタクト型TFTを作成している(非特許文献1)。
【0003】
しかし、ジャクソンらのTFTでは、素子ごとにゲート電圧のしきい値電圧が大きくばらついており、ばらつきの範囲は10V以上にも及んでいる。このため、素子の動作電圧が数10Vと大きい場合には、1cm/Vs程度のチャネル移動度が得られているにもかかわらず、液晶ディスプレイ等への応用に必要な10V以下の動作電圧では、ソース−ドレイン間電流変調(電流オン・オフ比)が十分に取れない、あるいはソース−ドレイン間のオン電流が十分に流れないなど、ソース−ドレイン間電流値が素子ごとに大きくばらつくため、改良の余地があった。
【0004】
また、ソース−ドレイン間電流値を向上させるための試みとして、ワングらは、熱酸化膜が形成された高ドープのn型シリコン基板上に金からなるソース電極およびドレイン電極を形成させ、これら金電極表面に電子受容性の2−メルカプト−5−ニトロベンズイミダゾール分子を吸着させた後、ペンタセンを蒸着してチャンネル層としたTFTを報告している(非特許文献2)。
【0005】
ワングらはソース電極およびドレイン電極とペンタセン薄膜との界面において、電子供与性のペンタセン分子と電子受容性の2−メルカプト−5−ニトロベンジミダゾール分子との電荷移動錯体を形成させることによって電極−ペンタセン間の接合抵抗低減を試みたものであった。しかし、ソース−ドレイン間のオン電流値の増加は約1.5倍と低い値に留まっていた。しかも、ワングらによる素子は、チャネル長が44μmと長く、またドナー性のチオールを用いた場合にはその素子の接合抵抗低減の効果が得られていない。
【0006】
このため、チャネル長が30μm以下、特に重要なチャネル長が10μm以下、の低動作電圧の有機TFTにおいて、素子性能を向上し、安定化することが重要な課題となっていた。
【0007】
ところで、有機TFTに用いられる有機半導体材料のうち、高動作電圧でチャネル移動度が大きい材料は、前述のペンタセンやテトラセンのような結晶性低分子材料、あるいはまたπ共役系高分子材料であってもレジオレギュラ・ポリ(3−ヘキシルチオフェン)のように結晶性の高いもの、より詳しくは高分子主鎖のねじれによるπ共役系の切断がなく、かつ高分子間の相互作用により結晶性グレインが薄膜内に発達しうる材料、に限られる。
【0008】
このような結晶性の有機半導体材料を用いて高性能のトランジスタを作製するためには、チャネル領域における有機薄膜層の結晶粒を大きく成長させて結晶粒界によるキャリアのトラップや散乱といった、チャネル移動度低下の要因を少なくし、かつチャネル領域となるゲート絶縁層と有機薄膜層との界面において有機結晶粒とゲート絶縁層表面との密着性を高めることによってチャネル移動度を向上させることが重要である。
【0009】
さらに、ゲート電極またはドレイン電極とチャネル領域の有機半導体層との間の接合抵抗を低減することが、しきい値電圧の低減や素子性能安定化のために必要となる。とくに、前述したようなボトムコンタクト型素子においては、素子作製の際にソース電極およびドレイン電極を形成させた後に有機半導体層を形成させる工程を含むため、接合抵抗を低減するためには、ソース電極またはドレイン電極と有機半導体層との界面においても有機半導体結晶粒を大きく揃え、かつ結晶粒とソース電極またはドレイン電極との密着性を高めることが重要となる。
【0010】
ここで有機TFTに通常採用されているトランジスタ構造について説明する。有機TFTのトランジスタ構造は、基板上にゲート電極、ゲート絶縁層、ソース電極およびドレイン電極を順次積層した後、その上に有機半導体層を積層するボトムコンタクト型素子、基板上にゲート電極、ゲート絶縁層、有機半導体層を順次積層した後、その上にソース電極およびドレイン電極を形成するトップコンタクト型素子、基板上にソース電極およびドレイン電極、有機半導体層、ゲート絶縁層、ゲート電極を順次積層するトップゲート型素子に大別される。
【0011】
素子作製の点からいえば、有機半導体層に採用される有機材料のプロセス耐性、すなわち有機半導体層上への電極層形成や絶縁層形成に係わるプロセスに対する有機半導体材料の耐性に応じて、採用できる素子構造がおおよそ限定されることになるが、有機半導体層へのプロセス負荷がもっとも少ないボトムコンタクト型素子が、多くの有機半導体材料に対して適用することが可能である。また、素子性能の点からいえば、有機半導体層の膜厚方向を横断する電流経路がないボトムコンタクト型素子の性能が優れるものと期待できるのが一般的である。
【0012】
ところが、前術したようにソース電極およびドレイン電極形成後に有機半導体層を形成するボトムコンタクト型素子、あるいはまたトップゲート型素子の素子特性を向上するためには、有機半導体層形成の際にチャネル領域における有機半導体晶粒の構造を制御することに加え、ソース電極またはドレイン電極近傍における有機半導体結晶粒構造をも制御することが重要となる。
【0013】
このような、ソース電極またはドレイン電極近傍における有機結晶粒構造の制御は、TFTのチャネル長が短くなるほど重要となる。すなわち、TFTの等価回路上、電極/有機半導体接合抵抗の効果が短チャネルで顕著になることに加え、電極界面における有機結晶粒の乱れが、チャネル領域の広い部分での結晶粒の乱れとなって、チャネル移動度自体の低下ももたらす。
【0014】
ところが、従来技術ではこのような電極界面における有機結晶粒構造の制御がなされていなかったために、しきい値電圧の増加やばらつき、見かけのチャネル移動度の低下によって、ソース−ドレイン間電流値の低下やばらつきが現れるという問題点、とくに応用上重要な短チャネルの低動作電圧の有機TFTにおいて顕著に現れるという問題点があった。
【0015】
【非特許文献1】
1999 International Electron Devices Meeting Technical Digest (1999) 111
【非特許文献2】
41st Electronic Materials Conference Digest (1999) 16
【0016】
【発明が解決しようとする課題】
前述したように、有機TFT特性向上のため、ソース電極またはドレイン電極と有機半導体層との接合抵抗を低減することが重要であるが、そのためにはソース電極又はドレイン電極と有機半導体層との界面における有機半導体層の結晶粒を大きく揃え、かつ結晶粒とソース電極またはドレイン電極との密着性を高めることが有効と考えられる。ところが、従来技術では電極界面における有機結晶粒の制御がなされていなかったために、しきい値電圧の増加やばらつき、見かけのチャネル移動度の低下によって、ソース−ドレイン間電流値の低下やばらつきが現れることがあった。このようなばらつきは、実際の製造工程においては、製品歩留まりの低下の原因となるため、ばらつきとを低減させることが望まれていた。
【0017】
本発明は、このような問題に鑑みてなされたものであり、ソース−ドレイン間のオン電流値が大きく、電流オン・オフ比が大きく、かつ素子ごとの特性のばらつきが小さい有機薄膜トランジスタ、ならびのその製造方法を提供することを目的とするものである。
【0018】
【課題を解決するための手段】
本発明の有機薄膜トランジスタは、
電子供与性を有する結晶性有機半導体材料からなる有機半導体層と、
前記有機半導体層内のチャネル領域上にゲート絶縁層を介して形成されたゲート電極と、
前記チャネル領域を挟むソース電極及びドレイン電極とを具備してなる有機薄膜トランジスタであって、
前記ソース電極またはドレイン電極の表面領域と前記チャネル領域との間に硫黄原子を含有する電子供与性有機分子からなる薄膜層を有し、前記電子供与性有機分子がソース電極またはドレイン電極の表面領域に吸着されていることを特徴とするものである。
【0019】
本発明の有機薄膜トランジスタの製造方法は、
電子供与性を有する結晶性有機半導体材料からなる有機半導体層と、
前記有機半導体層内のチャネル領域上にゲート絶縁層を介して形成されたゲート電極と、
前記チャネル領域を挟むソース電極及びドレイン電極と
を具備してなる有機薄膜トランジスタの製造方法であって、前記ソース電極またはドレイン電極の表面領域に硫黄原子を含有する電子供与性有機分子を吸着させて前記硫黄原子を含有する電子供与性有機分子からなる薄膜層を形成させる工程と、前記硫黄原子を含有する電子供与性有機分子が吸着されたソース電極またはドレイン電極の表面領域上に前記有機半導体層を形成させる工程とを有することを特徴とするものである。
【0020】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明すると以下の通りである。
【0021】
図1は、本発明の有機薄膜トランジスタの一例を示す概略断面図である。
【0022】
例えば、図1に示される有機薄膜トランジスタは、基板1上にゲート電極2が形成されており、さらに基板1上にはゲート電極2を被覆するようにゲート絶縁層3が形成されているものである。またゲート絶縁層3上には、ソース電極4およびドレイン電極5が、ゲート電極2の直上部を避けるように分離形成されている。さらにソース電極4およびドレイン電極5の表面領域に硫黄原子を含有する電子供与性有機分子からなる分子吸着層6が形成されている。さらにまた、ゲート絶縁層3および分子吸着層6を被覆するように、電子供与性を有する結晶性有機半導体材料からなる有機半導体層7が形成されている。
【0023】
分子吸着層6を形成する硫黄原子を含有する電子供与性有機分子のうち、ソース電極4またはドレイン電極5の表面に接している分子は、その分子骨格中の硫黄原子を介してソース電極4およびドレイン電極5の表面領域に吸着されている。
【0024】
分子吸着層6の吸着によってソース電極4およびドレイン電極5の表面のぬれ性が疎水的な方向に変化する。あるいはまた電極表面の微小な凹凸が緩和される。これらの効果によって、電極表面が有機半導体材料との親和性が強い表面に改質される結果、有機半導体結晶粒との密着性が高い電極−有機半導体界面が形成されるものと考えられる。
【0025】
より詳しく言えば、デバイス特性向上のため電極−有機半導体界面で最も重要な部分はソース電極4およびドレイン電極5の表面領域のうち、チャネル領域に近接した電極断面の表面領域であり、次に重要な部分は電極断面に近接した電極上面の表面領域である。これらの表面領域の表面特性を改質することによって、有機半導体層形成の際にチャネル領域と前述の電極断面部分との接続領域、さらには電極断面部分に接続した電極上面部分にかけても粒径の大きな有機半導体結晶粒が電極との密着性良く密に形成される。
【0026】
電気的特性の点からいえば、分子吸着層6を構成する有機分子が電子供与性を有することによって、電子供与性を有する有機半導体層7へのホールの移動は容易に行われる。また電極と分子吸着層間のホールの移動も容易である。したがって、分子吸着層6の存在はソース−ドレイン間電流値の著しい低下をもたらさない。むしろ、前述したような有機半導体層と電極との密着性の向上によって電流値が向上するものと考えられる。
【0027】
とくに、分子吸着層6を構成する電子供与性有機分子の1分子状態におけるイオン化ポテンシャルは9電子ボルト(eV)以下であることが望ましい。1分子状態におけるイオン化ポテンシャルが9eV以下であることは、固体状態等の凝集状態におけるイオン化ポテンシャルに換算すると概ね8eV以下であることに相当する。一方、電子供与性を有する有機半導体材料の固体状態でのイオン化ポテンシャルは概ね4eV以上8eV以下であり、電極材料も仕事関数がこの範囲のものを通常用いる。したがって電子供与性有機分子の1分子状態におけるイオン化ポテンシャルが9eV以下であればソース電極4またはドレイン電極5から有機半導体層7へのホールの移動が容易に行われる。9eVより大きいと、ソース電極またはドレイン電極から有機半導体層へのホールの移動がスムーズに行われなくなることがあるので注意が必要である。
【0028】
分子吸着層6を構成する有機分子として、具体的には、電子供与性を有するチオフェン化合物分子または電子供与性を有するチオール化合物分子を挙げることができる。より具体的には、チオフェンモノマー(1分子状態におけるイオン化ポテンシャルI=8.87eV、以下同様に記載する)、3−アルキルチオフェンモノマー(8eV<I<8.87eV)、ビチオフェン(8eV)、α−ターチエニル(7eV)、α−クォーターチオフェン(5eV<I<6eV)、α−セクシチオフェン(5.2eV)、α,ω−ジヘキシルクォーターチオフェン(5eV<I<6eV)、α,ω−ジヘキシルセクシチオフェン(5eV)、ポリ(3−アルキルチオフェン)(5eV)、ポリ(3−フェニルチオフェン)(5eV)、ポリ(3−フェニル−4−メチルチオフェン)(5eV)、ポリ(3−シクロヘキシルチオフェン)(5eV)、4,4‘−ビフェニルジチオール(8eV<I<9eV)、チオフェンチオール(8eV<I<9eV)、パラチオクレゾール(8eV<I<9eV)、および2,5−ジアミノ−1,4−ベンゼンチオール(7eV)を挙げることができる。しかし、ここに挙げた材料は一例であって、これらに限定されるものではない。
【0029】
なお、分子吸着層6の導電性を高め、ソース電極またはドレイン電極から有機半導体層へのホールの移動を容易にするために、分子吸着層6がドーピングされていてもよい。例えば分子吸着層6がポリ(3−アルキルチオフェン)から成る場合、三塩化鉄(FeCl)、ヨウ素、過塩素酸、テトラシアノエチレン、ジシアノジクロロベンゾキノン等の電子受容性分子によって分子吸着層6がドープされ導電性が高められていても良い。
【0030】
ソース電極4およびドレイン電極5の電極材料としては、とくに電子供与性有機分子の吸着を容易にするために、金、銀、銅、白金またはパラジウムを用いることが好ましい。しかし、これらに限られるものではなく、電子供与性有機分子がその分子中の硫黄原子を介して電極表面に吸着できる材料であれば良い。
【0031】
また、電子供与性有機分子がその分子中の硫黄原子を介して吸着できる電極材料と、吸着できない電極材料とを組み合わせて電極層に用いても良い。この場合、電極の表面に吸着分子が吸着できる電極材料が露出していれば良い。とくに、電極断面表面に電子供与性有機分子が硫黄原子を介して吸着できる材料が露出していることが望ましい。例えば、電子供与性有機分子が吸着できる電極材料と吸着できない電極材料との2層構造として電極断面部分のみに電子供与性有機分子が吸着できる電極材料を露出させ、電極断面部分のみに分子吸着層6を形成させてもよい。
【0032】
さらに、電極形状については、図1ではチャネル領域に近接した電極断面がゲート絶縁層表面に対してほぼ垂直であるが、有機半導体層形成の際、チャネル領域と電極が近接した領域に有機結晶粒を密着性良く成長させるために、電極断面をテーパー形状としてもよい。すなわち、チャネル領域のゲート絶縁層表面と電極断面とのなす角度を90度より大きくしてもよい。また電極断面が平面でなくともよく、概ねテーパー形状となるような曲面であってもよい。
【0033】
また分子吸着層6を形成させた電極表面の純水に対する接触角は55度以上であることが望ましい。
【0034】
有機半導体層7を構成する電子供与性の結晶性有機半導体材料としては、ペンタセン、テトラセン、アントラセン、ペリレン、ピレン、コロネン、クリセン、デカシクレン、ビオランスレンなどの多環芳香族分子材料、フタロシアニン、トリフェニレン、チオフェンオリゴマーおよびそれらの誘導置換体、ジベンゾテトラチアフルバレンなどのテトラチアフルバレン類、テトラチオテトラセン、およびレジオレギュラ・ポリ(3−アルキルチオフェン)などを挙げることができる。しかし、これらに限定されるものではなく、電子供与性を有する結晶性有機半導体材料であれば任意のものを本発明の有機半導体層7を構成する電子供与性の結晶性有機半導体材料として用いることができる。
【0035】
次に、本発明の有機薄膜トランジスタの製造方法の一例を図面を用いて説明すると以下の通りである。
【0036】
図2は、図1に示すトランジスタの製造工程の一例を示す工程図である。
【0037】
基板1上にゲート電極2、ゲート絶縁層3、ソース電極4およびドレイン電極5が順次形成される(図2a)。
【0038】
ゲート電極層はCr、Al、Ta、Mo、Nb、Cu、Ag、Au、Pt、Pd、In、NiあるいはNdなどの金属材料やこれらの合金材料、あるいはカーボン材料など、既知の導電性材料であれば特に制限することなく使用でき、例えばスパッタ法や蒸着法などにより膜厚約10nm〜約500nmに成膜すればよい。また銀インクやグラファイトインクなど導電性粒子をポリマーとともに液体中に分散させたポリマー混合物を用い、乾燥などにより液体成分を除去してゲート電極層を形成させてもよく、この場合には塗布によって膜厚約30nm〜約1000nmの電極層を成膜することができる。また導電性材料としては、ポリアニリン塩、ポリ(3,4−エチレン−ジオキシチオフェン)のポリスチレンスルホン酸塩またはドープされたポリピロールのような可溶性導電性ポリマーを電極層材料に用いることもでき、この場合も塗布によって膜厚約30nm〜約1000nmの電極層を成膜することができる。
【0039】
さらに、また粒径が数nmから数10nm程度の金属微粒子が分散した溶剤を塗布し、基板温度400℃未満の工程によって金属薄膜を得る方法を用いてもよい。このような方法を可能とする材料としては例えば、Auペースト(商品名パーフェクトゴールド、真空冶金製)、Agペースト(商品名パーフェクトシルバー、真空冶金製)、Cuペースト(商品名パーフェクトカッパー、真空冶金製)が挙げられる。以上に挙げた電極材料は単独で用いてもよいし、複数種類のものを組み合わせて用いてもよい。
【0040】
さらにまた、ゲート電極層2はハイドープのシリコンであっても良い。とくに通常のLSIプロセスで用いられるシリコン基板を用いる場合には、ゲート絶縁層が形成されるシリコン基板表面近傍の領域またはシリコン基板全体がハイドープであれば良く、この場合にはシリコン基板がゲート電極層2と基板1とを兼ねても良いし、シリコン基板を別途プラスチック基板やガラス基板に貼り付けても良い。
【0041】
ゲート絶縁層3に使用する材料としては無機又は有機材料など種々の絶縁性材料を用いることができ、その薄膜形成方法も材料に応じて、蒸着、スパッタリング、電極層2の陽極酸化、塗布、溶液からの付着等、種々の成膜方法を採用することができる。
【0042】
具体的には、無機材料として例えばSiO、SiO、Al、Ta、ZrO等の単金属酸化物、チタン酸ストロンチウム、チタン酸ストロンチウムバリウムなどの複合酸化物、SiNxなどの窒化物を挙げることができる。これらの材料はスパッタリング法、蒸着法、CVD法など通常用いられる方法で成膜できる。
【0043】
また、種々の複合酸化物や単金属酸化物は、アルコラートの加水分解を利用したゾルーゲル法によって成膜することも可能である。このような方法を可能とする材料としては例えば、商品名MODコート材料(高純度化学社製)が挙げられる。
【0044】
さらに、TaやAlは、それぞれゲート電極層2をTaまたはAlとして、ホウ酸アンモニウム水溶液等の電解液を用いてTaまたはAl電極層を陽極酸化することによって形成させることもできる。
【0045】
また、無機材料として単金属酸化物あるいは複合酸化物を用いる場合には、酸化物表面と有機半導体材料との密着性を高めるために、親水的な酸化物表面をオクタデシルトリクロロシランなどのアルキルトリクロロシラン、オクタデシルトリメトキシシランおよびその他のアルキルトリメトキシシラン、フッ素化アルキルトリメトキシシラン、ヘキサメチルジシラザン、およびその他のシリル化剤によって疎水的な表面に改質することが望ましい。
【0046】
なお、ここで挙げた無機材料は一例であって、これらに限定されるものではない。
【0047】
ゲート絶縁層3に用いることができる有機材料としては、ポリビニルフェノール、ポリメタクリル酸メチル、ポリスチレン、ポリイミド、ベンゾシクロブテン、シアノエチルプルラン(商品名シアノレジン、信越化学社製)、ポリフッ化ビニリデン、ビニリデン−4フッ化エチレン共重合体、およびその他のポリマー材料を挙げることが出来る。これらの材料は適当な溶剤に溶解した溶液、あるいは前駆体を溶解した溶液をスピンコート法、スクリーン印刷法等により塗布し、溶剤を揮発させて除去するか、あるいは溶剤を揮発させて除去した後、加熱によって前駆体を所望のポリマーに変換することによって、膜厚約50nm〜約500nmの絶縁層を形成させることができる。また溶剤に架橋剤を混入させ、成膜後に加熱によって架橋してプロセス耐性を向上させてもよい。
【0048】
さらにまた、コール酸、コール酸メチル、およびその他の有機低分子アモルファス材料をゲート絶縁層3に用いてもよい。この場合、真空蒸着法によって膜厚約10nm〜約500nmの絶縁層を容易に形成させることができる。
【0049】
なお、ここで挙げた有機材料は一例であって、これらに限定されるものではない。
【0050】
ソース電極4およびドレイン電極5の形成方法としては、半導体プロセスで通常用いられるフォトエッチングプロセスやリフトオフプロセスが利用できる。これによってチャネル長が短い、好ましくは30μm以下、より好ましくは0.5μm〜10μmの、電極パターンを形成させることができる。チャネル長を短くすることによって、本発明の効果がより強く発現する。
【0051】
さらに、またゲート電極層形成方法に関して前述したように、粒径が数nmから数10nm程度の金属微粒子が分散した溶剤を塗布し、基板温度400℃未満の工程によって金属薄膜を得る方法を用いてソース電極4およびドレイン電極5を形成てもよい。このような方法を可能とする材料として例えば、Auペースト(商品名パーフェクトゴールド、真空冶金製)、Agペースト(商品名パーフェクトシルバー、真空冶金製)、およびCuペースト(商品名パーフェクトカッパー、真空冶金製)が挙げられる。
【0052】
このような溶剤によってソース電極4、ドレイン電極5の電極パターンを形成させる方法としては、例えばスクリーン印刷法、インクジェット印刷法、およびマイクロコンタクト印刷法の溶剤付着法が挙げられる。スクリーン印刷法、インクジェット印刷法によってチャネル長が約10μm〜約20μmの電極パターンを形成させることができる。またマイクロコンタクト印刷法によってチャネル長が約1μm〜約10μmの電極パターンを形成させることができる。
【0053】
とくに、インクジェット印刷法を用いて電極パターンを形成させる場合には、ゲート絶縁層3表面を親水性部位と疎水性部位とにパターン化しておき、溶剤をゲート絶縁層3表面に選択的に付着させることが明確な電極パターンを形成させるために効果的である。またゲート絶縁層3表面を凹凸によってパターン化しておき、溶剤をゲート絶縁層3表面の凹部分に選択的に付着させることも明確な電極パターンを形成するために効果的である。
【0054】
なお、ここで挙げた電極材料および形成方法は一例であって、これらに限定されるものではない。
【0055】
次に、ソース電極4およびドレイン電極5の電極表面に分子吸着層6を形成させる(図2b)。
【0056】
分子吸着層6を形成させる方法としては、特に限定されないが、吸着分子を含む液体、気体または固体を電極表面に接触させて行うことができる。特に吸着分子が常温常圧で固体や液体である場合には、適当な溶媒に溶解させ、その溶液を電極表面に接触させて吸着させることが好ましい。また電極表面に固体状態の吸着分子を付着させたのち電極表面の温度を上げて吸着分子を溶融状態にして電極表面に吸着させてもよい。また吸着分子からなる固体を電極表面に擦り付けることにより分子吸着層を形成させることも可能である。また吸着分子層を水等の液面上に形成させておき、それを電極表面に移し取る、いわゆるラングミュア・ブロジェット法によって分子吸着層6を形成させることも可能である。さらに、吸着を効果的に行うために、電極表面に電位を与えてながら分子を吸着させても良い。しかしここで述べた方法は一例であって、これらの方法に限定されるものではない。
【0057】
分子吸着層6の導電性を高め、ソース電極またはドレイン電極から有機半導体層へのホールの移動を容易にするために、分子吸着層6に電子供与性分子をドーピングすることができる。その具体的な方法としては、分子吸着層6をドーパントとなる電子供与性分子の気体に暴露させる方法、あるいは分子吸着層6をドーパントとなる電子供与性分子を含む溶液に浸漬させる方法が考えられる。しかし分子吸着層6をドーパントとなる電子供与性分子に接触させうる方法であれば良く、ここで述べた方法に限定されるものではない。
【0058】
次に有機半導体層7を形成させる(図2c)。
【0059】
有機半導体層7を形成させる方法としては、蒸着法、およびその他のドライプロセス、スピンコート法、キャスト法、スクリーン印刷法、インクジェット印刷法、マイクロコンタクト印刷法、およびその他のウェットプロセスなどが挙げられる。また、有機半導体層を構成する有機半導体材料の前駆体の薄膜をドライプロセスまたはウェットプロセスによって形成させた後、加熱等の処理によって所望の有機半導体材料に変換することによって有機半導体層を形成させてもよい。
【0060】
次に、本発明のトランジスタの変形例について図3、および図4を用いて説明すると以下の通りである。なお、各構成の材料、形状、成膜方法などについては、図1に示すトランジスタの各構成と同様であり、詳細な説明は省略する。
【0061】
図3に示されるトランジスタは、基板1上にソース電極4およびドレイン電極5が形成されており、ソース電極4およびドレイン電極5の表面に分子吸着層6が形成されている。さらに基板1表面と分子吸着層6が形成されたソース電極4およびドレイン電極5を被覆するように、有機半導体層7が形成されている。さらにソース電極4とドレイン電極5で挟まれる有機半導体層部分の直上にゲート絶縁層3が、形成されている。この構造であっても、分子吸着層6が形成されていることによって、ソース電極4およびドレイン電極5と有機半導体層7との接合特性が改善され、デバイス特性が向上するという本発明の効果が得られる。
【0062】
図4に示すトランジスタは、基板1上にゲート電極2、ゲート絶縁層3が順次形成されており、ゲート電極2の直上部を避けるようにゲート絶縁層3上にソース電極4が形成されている。さらにソース電極4表面に分子吸着層6が形成されている。さらに、分子吸着層6が形成されたソース電極4およびゲート絶縁層3を被覆するように、有機半導体層7が形成されている。さらに有機半導体層7の上にドレイン電極5が形成されている。この素子ではソース電極−ドレイン電極間の有機半導体層のうち、ゲート絶縁層3表面に近い領域がチャネル領域となって、電界効果が現れる。
【0063】
この構造であっても、分子吸着層6が形成されていることによって、ソース電極4と有機半導体層7との接合特性が改善され、デバイス特性が向上するという本発明の効果が得ることができる。
【0064】
なお、図4ではドレイン電極5が、有機半導体層7および分子吸着層6を介してソース電極4の直上部までにも形成されているが、素子作製の観点からは、このような素子構造はドレイン電極5形成の際に電極パターンの微細な位置合わせを要しない点で優れている。この場合、ソース電極4とドレイン電極5との重なり部分を流れるオフ電流を低減するために、ソース電極4上面のみに絶縁層を形成させ、チャネル領域に近接したソース電極断面を露出させ、ソース電極断面の表面領域のみに分子吸着層6を形成させた素子構造としてもよい。
【0065】
勿論、ソース電極4直上部を避けるようにドレイン電極5を分離形成させてもよい。また、図4でソース電極4とドレイン電極5とを入れ替えた構造であってもよい。
【0066】
さらに、図1、図3において、分子吸着層6はソース電極4またはドレイン電極5のいずれか一方の表面上にのみ形成されていても良い。ソース電極−有機半導体接合あるいはドレイン電極−有機半導体接合のうち、デバイスの電気特性に対して律速となる接合部分に分子吸着層が形成されていれば本発明の効果が発現する。
【0067】
また、図1、図3、または図4に示すようなトランジスタの表面にパッシベーション層を形成させ、使用雰囲気に存在する水蒸気や酸素などから素子を保護することもできる。
【0068】
パッシベーション層としては、種々の絶縁性無機材料および絶縁性有機材料を用いることができる。例えば、窒素ドライ雰囲気下でUV硬化性樹脂によってパッシベーション層を形成させることが考えられる。また有機材料として、ポリビニルアルコール、エチレンビニルアルコール共重合体等のポリマーが挙げられる。無機材料としてはスパッタリング法によって成膜したSiOx、SiNx、SiOxNy等が挙げられる。しかし、これらの材料に限定されるものではない。
【0069】
【実施例】
以下、本発明の実施例を説明すると以下の通りである。
【0070】
実施例1
本発明では、図2に示す方法を採用し、有機半導体として電子供与性を有するペンタセンを、ソース電極及びドレイン電極として金薄膜を、金薄膜への吸着分子として電子供与性分子を有するレジオレギュラ・ポリ(3−ヘキシルチオフェン)を用いて以下のようにしてシリコン基板上に薄膜トランジスタを作製した。
【0071】
ハイドープのn+型Siウェハー(抵抗値0.03Ωcm)表面に厚さ約50nmの熱酸化SiO膜を形成、裏面に厚さ3nmのCr層及び厚さ100nmのAu層を真空中で連続して蒸着した。ゲート絶縁層3となるSiOの静電容量は70nF/cmであった。
【0072】
次にSiOゲート絶縁層3上に金から成るソース電極4及びドレイン電極5を、リフトオフによって形成させた。ソース電極4及びドレイン電極5はそれぞれ幅100μm×長さ2mmのストライプ形状部分と電気的接点をとるための1mm角のパッド部分とからなっており、ソース電極4及びドレイン電極5のストライプ形状部分の短辺が2μmの間隔で配列されている。すなわちこのTFTのチャンネル長は2μm、チャンネル幅は100μmである。ソース電極4及びドレイン電極5の成膜においては、ゲート絶縁層であるSiOとの密着性を高めるため、2×10−6Torr(2.66×10−3Pa)の真空中でCrを厚さ3nm蒸着した後、引き続き真空中でAuを厚さ50nm蒸着した。蒸着速度はCr:0.1nm/s、Au:0.5nm/sであった。なお、金表面の接触角を測定するために、ソース電極4及びドレイン電極5の近傍に、5mm角のパッド形状の金薄膜部分を、ソース電極4及びドレイン電極5の形成と同時に形成させた。
【0073】
次にSiOゲート絶縁層3上のチャンネル領域表面を疎水化処理するため、チャンネル領域表面をヘキサメチルジシラザン(商品名OAP、東京応化製)の蒸気に24時間暴露した。
【0074】
次にソース電極およびドレイン電極表面に付着したヘキサメチルジシラザンの未反応物を除去するため、基板をアセトン中で40分間超音波洗浄し、その後ホットプレートにより100℃で10分間乾燥させた。ヘキサメチルジシラザンの未反応物の除去は、金表面の純水に対する接触角の変化により確認した。すなわち、超音波洗浄前の接触角は約66度であったのに対して、洗浄後の接触角は約52度であった。この値は金表面をヘキサメチルジシラザン処理する前の接触角の実測値約48度に近かった。
【0075】
次にソース電極及びドレイン電極表面にレジオレギュラ・ポリ(3−ヘキシルチオフェン)(アルドリッチ社製)から成る分子吸着層6を形成させた。ポリ(3−ヘキシルチオフェン)は予め、クロロホルムを良溶媒としメタノールを貧溶媒とする再沈殿精製を2回行ったものを使用した。このレジオレギュラ・ポリ(3−ヘキシルチオフェン)の0.1重量%クロロホルム溶液に基板を15時間浸積したのち、クロロホルムでリンスし、さらにクロロホルム中に20分間浸積した。その後、窒素ガスブローによってクロロホルムを除去し、窒素ガス中で2時間乾燥させた。なお分子吸着層6形成後の金表面の純水に対する接触角は約95度であった。
【0076】
次にゲート絶縁層3、ソース電極4及びドレイン電極5上に電子供与性を有する有機半導体材料であるペンタセン(アルドリッチ社製)を膜厚80nmで蒸着して有機半導体層7を作成した。なおペンタセンは予め昇華精製を2回行ったものを使用し、1×10−6Torr(1.33×10−3Pa)の真空中、基板温度80℃、蒸着速度0.03nm/秒で蒸着した。この有機半導体層は特にパターニングしなかった。
【0077】
作製したTFTのペンタセン薄膜をAFMで観察した。チャネル長2μm、チャネル幅100μmのチャネル領域では、粒径約1〜約2μmの大きさがほぼ均一なペンタセン結晶粒が、ソース電極およびドレイン電極との接触部分まで密に成長していた。チャネル長(2μm)方向のペンタセン結晶粒の個数は1〜2個程度であった。
【0078】
実施例2
金薄膜からなるソース電極およびドレイン電極表面への吸着分子として電子供与性分子である3−n−ドデシルチオフェンを用いたこと以外は実施例1と同様にして薄膜トランジスタを作製した。3−n−ドデシルチオフェンの金電極表面への吸着は以下のようにして行った。基板を3−n−ドデシルチオフェン(東京化成製)の1mMエタノール溶液に10時間浸積したのち、エタノールでリンスし、さらにエタノール中に10分間浸積した。その後、窒素ガスブローによってエタノールを除去し、窒素ガス中で2時間乾燥させた。なお分子吸着層6形成後の金表面の純水に対する接触角は約90度であった。
【0079】
なお、実施例1との条件の同一性を期すため、ソース電極およびドレイン電極形成時のCrおよびAuの蒸着、およびペンタセン薄膜の蒸着は実施例1と同時に行った。
【0080】
作製したTFTのペンタセン薄膜をAFMで観察したところ、実施例1とほぼ同様のペンタセン薄膜が形成されていた。
【0081】
実施例3
金薄膜からなるソース電極及びドレイン電極表面への吸着分子として電子供与性分子であるα−ターチエニルを用いたこと以外は実施例1と同様にして薄膜トランジスタを作製した。α−ターチエニルの金電極表面への吸着は以下のようにして行った。基板をα−ターチエニル(アルドリッチ社製)の1mMエタノール溶液に20時間浸積したのち、エタノールでリンスし、さらにエタノール中に10分間浸積した。その後、窒素ガスブローによってエタノールを除去し、窒素ガス中で2時間乾燥させた。なお分子吸着層6形成後の金表面の純水に対する接触角は約70度であった。
【0082】
なお、実施例1との条件の同一性を期すため、ソース電極およびドレイン電極形成時のCrおよびAuの蒸着、およびペンタセン薄膜の蒸着は実施例1と同時に行った。
【0083】
作製したTFTのペンタセン薄膜をAFMで観察したところ、実施例1とほぼ同様のペンタセン薄膜が形成されていた。
【0084】
実施例4
金薄膜からなるソース電極及びドレイン電極表面への吸着分子として電子供与性分子であるα,ω−ジヘキシルクォーターチオフェンを用いたこと以外は実施例1と同様にして薄膜トランジスタを作製した。α,ω−ジヘキシルクォーターチオフェンの金電極表面への吸着は以下のようにして行った。基板をα,ω−ジヘキシルクォーターチオフェン(和光純薬社製)の0.1重量%クロロホルム溶液に20時間浸積したのち、クロロホルムでリンスし、さらにクロロホルム中に15分間浸積した。その後、窒素ガスブローによってクロロホルムを除去し、窒素ガス中で2時間乾燥させた。なお分子吸着層6形成後の金表面の純水に対する接触角は約80度であった。
【0085】
なお、実施例1との条件の同一性を期すため、ソース電極およびドレイン電極形成時のCrおよびAuの蒸着、およびペンタセン薄膜の蒸着は実施例1と同時に行った。
【0086】
作製したTFTのペンタセン薄膜をAFMで観察したところ、実施例1とほぼ同様のペンタセン薄膜が形成されていた。
【0087】
比較例1
比較のため、金電極表面に分子吸着層を形成させずにペンタセンを有機半導体層としたTFTを作成した。金電極表面に単分子層を吸着させなかったこと以外は、実施例1と同様にTFTを作成した。
【0088】
なお、実施例1との条件の同一性を期すため、ソース電極およびドレイン電極形成時のCrおよびAuの蒸着、およびペンタセン薄膜の蒸着は実施例1と同時に行った。
【0089】
作製したTFTのペンタセン薄膜をAFMで観察したところ、チャネル領域におけるペンタセン結晶粒径は概ね1〜2μmであった。しかし、ソース電極またはドレイン電極との接点に近いチャネル領域において、ところどころにペンタセン結晶粒の乱れが観察された。すなわち、結晶粒径が0.1μm〜0.5μmと小さいものが成長している部分があり、また結晶粒間に隙間がある部分、すなわちチャネル領域のゲート絶縁層表面にペンタセンが付着していない部分があった。
【0090】
比較例2
比較のため、絶縁性材料である1−ヘキサンチオールからなる分子吸着層を金電極表面に形成させたこと以外は、実施例1と同様にTFTを作成した。ここで、n−ヘキサンの1分子状態におけるイオン化ポテンシャルが10.2eVであるから、1−ヘキサンチオールの1分子状態におけるイオン化ポテンシャルは9eVより大きい。
【0091】
金電極表面への1−ヘキサンチオールの吸着は以下のように行った。基板を1−ヘキサンチオール(東京化成製)の1mMエタノール溶液に12時間浸積したのち、エタノールでリンスし、さらにエタノール中に10分間浸積し、その後、窒素ガスブローによってエタノールを除去し、窒素ガス中で2時間乾燥させた。
【0092】
なお、実施例1との条件の同一性を期すため、ソース電極およびドレイン電極形成時のCrおよびAuの蒸着、およびペンタセン薄膜の蒸着は実施例1と同時に行った。
【0093】
作製したTFTのペンタセン薄膜をAFMで観察したところ、実施例1とほぼ同様のペンタセン薄膜が形成されていた。
【0094】
実施例5
FET特性の測定
実施例1〜4および比較例1、2で作成した薄膜トランジスタのFET電流−電圧特性を、半導体パラメーターアナライザー(HP社製:HP4145B)でそれぞれ測定した。測定はTFTを窒素ガス雰囲気中に配置し、ソース電極を接地してドレイン電圧Vを−30Vとした状態で、ゲート電圧Vを5V〜―30Vと変化させた時のドレイン電流Iを測定した。また、ソース電極を接地してゲート電圧Vを固定した状態で、ドレイン電圧Vを0Vから―30Vまで変化させた時のドレイン電流Iを測定した。ここでVを0V、−5V、−10V、−15V、−20V、−25V、および−30Vと固定した場合についてそれぞれ測定した。
【0095】
図5、および図6は実施例1のTFTの代表的なデバイス特性を示すグラフである。前述したように、このTFTはチャネル長が2μm、チャネル幅が100μm、ゲート絶縁層の静電容量が70nF/cmである。図5はソース電極接地時、V=−30Vの下でのI対V(左軸)および絶対値の平方根(√|I|)対V(右軸)のプロットを示す。図6は、種々のV値に対するI対Vのプロットを示す。図5でV=−30VにおけるIはI=−476μAであった。図5の√|I|対Vのプロットにおいてグラフの傾きがほぼ一定となる部分に接線を引き、その接線の傾きからチャネル移動度μはμ=0.44cm/Vsと求められた。また接線と横軸との交点からしきい値電圧Vは−4Vと求められた。また図5のI対Vプロットから電流オン・オフ比は3V〜−30VのV変化に対して約10であった。
【0096】
実施例2〜4および比較例1,2のTFTについても同様にチャネル移動度μ、しきい値電圧V、3V〜−30VのV変化に対する電流オン・オフ比を求めた。その結果をまとめると表1に示す通りである。

Figure 2004288836
【0097】
実施例1〜4の素子は、比較例1、2の素子に比べて、移動度、しきい値特性、ドレイン電流値ともに向上していることがわかる。
【0098】
さらに、素子ごとの特性のばらつきを調べるために、実施例1〜4および比較例1と同様のTFTをそれぞれ4素子ずつさらに作成し、各例について5素子ずつとして、それらのV=−30Vにおけるドレイン電流値を比較した。その結果をまとめると表2に示す通りである。
Figure 2004288836
【0099】
ソース電極およびドレイン電極表面にチオフェン化合物分子を吸着させた実施例1〜4の素子では、オン電流値が高く、しかも素子ごとの電流値のばらつきが小さかった。一方、比較例1、2の素子ではオン電流値は低かった。また比較例1では素子ごとの電流値のばらつきが大きかった。
【0100】
実施例6
本実施例では、電子供与性を有する有機半導体としてレジオレギュラ・ポリ(3−ヘキシルチオフェン)を使用したこと、およびSiOゲート絶縁層3の膜厚が約35nmでありその静電容量が100nF/cmであることを除き、実施例1と同様にしてTFTを作製した。すなわち、この例では、レジオレギュラ・ポリ(3−ヘキシルチオフェン)からなる分子吸着層6を形成させた後、同一物質であるレジオレギュラ・ポリ(3−ヘキシルチオフェン)を用いて有機半導体層7を形成させた。またチャネル長は2μm、チャネル幅は100μmである。有機半導体層7の形成は以下のようにして行った。
【0101】
分子吸着層6の形成に使用したものと同じく、予め2回再沈殿精製したレジオレギュラ・ポリ(3−ヘキシルチオフェン)を用いた。レジオレギュラ・ポリ(3−ヘキシルチオフェン)の4重量%クロロホルム溶液を調整し、溶液を0.2μm孔径のPTFEメンブレンフィルターによりろ過した。ろ過後の溶液を用いて、ゲート絶縁層3、分子吸着層6上にレジオレギュラ・ポリ(3−ヘキシルチオフェン)膜をスピンコートにより成膜し、有機半導体層7とした。スピンコートは基板を回転数2000回転/分で30秒間回転させて行った。この有機半導体層は特にパターニングしなかった。この素子を窒素ガス中、室温で20分間乾燥させた。
【0102】
実施例7
本実施例では、分子吸着層6をFeClでドーピングしたことを除き、実施例6と同様にしてTFTを作製した。分子吸着層へのドーピングは以下のようにして行った。
【0103】
分子吸着層6を吸着させた基板をFeClの0.002重量%アセトニトリル溶液に30秒間浸漬させたのち、アセトニトリルでリンスし、窒素ガスブローによってアセトニトリルを除去し、窒素ガス中で2時間乾燥させた。
【0104】
実施例8
本実施例では、分子吸着層6がレジオレギュラ・ポリ(3−オクチルチオフェン)であることを除き、実施例7と同様にしてTFTを作製した。すなわち、この実施例では、レジオレギュラ・ポリ(3−オクチルチオフェン)からなる分子吸着層にFeClをドーピングした。
【0105】
比較例3
比較のため、金電極表面に分子吸着層6を形成せずにレジオレギュラ・ポリ(3−ヘキシルチオフェン)を有機半導体層7としたTFTを作成した。金電極表面に分子吸着層を形成させなかったこと以外は、実施例6と同様にTFTの作成を行った。
【0106】
実施例9
FET特性の測定
実施例6〜8および比較例3で作成した薄膜トランジスタのFET電流−電圧特性を、半導体パラメーターアナライザー(HP社製:HP4145B)でそれぞれ測定した。測定はTFTを窒素ガス雰囲気中に配置し、ソース電極を接地しドレイン電圧Vを−20Vとした状態で、ゲート電圧Vを2V〜―20Vと変化させた時のドレイン電流Iを測定した。実施例4と同様にデバイス特性を求めたところ、移動度μ、しきい値電圧V、電流オン・オフ比(V=0V〜−20Vの電流変調)、V=−20VでのIはそれぞれ表3に示される通りになった。
【0107】
Figure 2004288836
実施例6〜8の素子は比較例3の素子に対して、移動度、およびドレイン電流値がいずれも向上している。
【0108】
実施例10
本実施例では、電子供与性を有する有機半導体としてジベンゾテトラチアフルバレンを使用したこと以外は、実施例4と同様にしてTFTを作製した。有機半導体層7の形成は以下のようにして行った。
【0109】
ゲート絶縁層3、ソース電極4及びドレイン電極5上にジベンゾテトラチアフルバレン(レスペケミカル社製)を膜厚150nmで蒸着して有機半導体層7を作成した。なおジベンゾテトラチアフルバレンは予めトルエンで再結晶を行い、さらに昇華精製を2回行ったものを使用し、1×10−6Torr(1.33×10−3Pa)の真空中、基板温度30℃、蒸着速度0.05nm/秒で蒸着した。この有機半導体層は特にパターニングしなかった。
【0110】
比較例4
比較のため、金電極表面に分子吸着層6を形成せずにジベンゾテトラチアフルバレンを有機半導体層7としたTFTを作成した。金電極表面に分子吸着層を形成させなかったこと以外は、実施例10と同様である。
【0111】
実施例11
FET特性の測定
実施例10および比較例4で作成した薄膜トランジスタのFET電流−電圧特性を、実施例5と同様に測定した。実施例10および比較例4のTFTについてチャネル移動度μ、しきい値電圧V、3V〜−30VのV変化に対する電流オン・オフ比を求めた結果は、それぞれ表4のようになった。
【0112】
Figure 2004288836
実施例10の素子は比較例4の素子に対して、移動度、およびドレイン電流値がいずれも向上している。
【0113】
【発明の効果】
以上説明したように本発明によれば、ソース電極またはドレイン電極と有機半導体層との界面における有機半導体結晶粒の大きさが揃い、かつソース電極またはドレイン電極との密着性が高められる結果、チャネル長が短い場合にもしきい値電圧が低くオン電流値が大きく、また素子毎の電気特性のばらつきが小さい有機薄膜トランジスタを作製することが可能となる。
【図面の簡単な説明】
【図1】本発明の薄膜トランジスタの一例を示す断面図。
【図2】本発明の薄膜トランジスタの製造方法の一例を示す図。
【図3】本発明の薄膜トランジスタの第1の変形例を示す図。
【図4】本発明の薄膜トランジスタの第2の変形例を示す図。
【図5】実施例1の薄膜トランジスタのデバイス特性を示す図。
【図6】実施例1の薄膜トランジスタのデバイス特性を示す図。
【符号の説明】
1 基板
2 ゲート電極
3 ゲート絶縁層
4 ソース電極
5 ドレイン電極
6 分子吸着層
7 有機半導体層[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an organic thin film transistor and a method for manufacturing the same.
[0002]
[Prior art]
In recent years, thin film transistors (hereinafter, referred to as TFTs) using an organic semiconductor material made of a π-conjugated organic polymer or organic low molecule for a channel layer have been actively studied. For example, Jackson et al., A gate electrode layer made of nickel, SiO 2 on a glass substrate or a PET substrate.2A gate insulating layer made of, a source electrode and a drain electrode made of palladium, and an organic semiconductor thin film made of pentacene on which a channel layer is formed are sequentially laminated to form a bottom-contact TFT having a channel length of 5 µm to 44 µm ( Non-patent document 1).
[0003]
However, in the TFTs of Jackson et al., The threshold voltage of the gate voltage greatly varies from element to element, and the range of variation extends to 10 V or more. Therefore, when the operating voltage of the element is as large as several tens of volts, 1 cm2Although the channel mobility of about / Vs is obtained, the source-drain current modulation (current on / off ratio) can be sufficiently obtained at an operating voltage of 10 V or less necessary for application to a liquid crystal display or the like. There is room for improvement because the current value between the source and the drain greatly varies depending on the element, for example, there is no current or the ON current between the source and the drain does not sufficiently flow.
[0004]
In an attempt to improve the source-drain current value, Wang et al. Formed a source electrode and a drain electrode made of gold on a highly doped n-type silicon substrate on which a thermal oxide film was formed, and made these gold electrodes. A TFT is reported in which a channel layer is formed by adsorbing an electron-accepting 2-mercapto-5-nitrobenzimidazole molecule on an electrode surface and then depositing pentacene (Non-Patent Document 2).
[0005]
Wang et al. Formed an electron-transfer complex between an electron-donating pentacene molecule and an electron-accepting 2-mercapto-5-nitrobenzimidazole molecule at the interface between a source electrode and a drain electrode and a pentacene thin film. An attempt was made to reduce the junction resistance between pentacenes. However, the increase of the on-current value between the source and the drain was as low as about 1.5 times. In addition, the device of Wang et al. Has a long channel length of 44 μm, and when thiol having a donor property is used, the effect of reducing the junction resistance of the device is not obtained.
[0006]
For this reason, in an organic TFT having a low operating voltage with a channel length of 30 μm or less, particularly important with a channel length of 10 μm or less, it has been an important issue to improve and stabilize the device performance.
[0007]
By the way, among the organic semiconductor materials used in the organic TFT, a material having a high operating voltage and a high channel mobility is a crystalline low molecular material such as the above-mentioned pentacene or tetracene, or a π-conjugated high molecular material. Also have high crystallinity, such as regioregular poly (3-hexylthiophene), more specifically, there is no cleavage of the π-conjugated system due to twisting of the polymer main chain, and crystalline grains are formed by interaction between polymers. Limited to materials that can develop in the thin film.
[0008]
In order to manufacture a high-performance transistor using such a crystalline organic semiconductor material, it is necessary to grow a crystal grain of an organic thin film layer in a channel region to a large extent and to perform channel movement such as trapping and scattering of carriers by a grain boundary. It is important to improve the channel mobility by reducing the cause of the decrease in the mobility and increasing the adhesion between the organic crystal grains and the surface of the gate insulating layer at the interface between the gate insulating layer and the organic thin film layer, which will be the channel region. is there.
[0009]
Further, it is necessary to reduce the junction resistance between the gate or drain electrode and the organic semiconductor layer in the channel region in order to reduce the threshold voltage and stabilize the device performance. In particular, in the case of the above-described bottom-contact type device, a step of forming an organic semiconductor layer after forming a source electrode and a drain electrode in the device fabrication is included. Alternatively, it is important to make the organic semiconductor crystal grains large at the interface between the drain electrode and the organic semiconductor layer and to improve the adhesion between the crystal grains and the source electrode or the drain electrode.
[0010]
Here, a transistor structure usually adopted for an organic TFT will be described. The transistor structure of an organic TFT is a bottom-contact type element in which a gate electrode, a gate insulating layer, a source electrode and a drain electrode are sequentially stacked on a substrate, and then an organic semiconductor layer is stacked thereon. After the layers and the organic semiconductor layer are sequentially laminated, a top contact element on which a source electrode and a drain electrode are formed, and a source electrode and a drain electrode, an organic semiconductor layer, a gate insulating layer, and a gate electrode are sequentially laminated on a substrate. It is roughly divided into top gate type devices.
[0011]
From the point of device fabrication, it can be adopted depending on the process resistance of the organic material used for the organic semiconductor layer, that is, the resistance of the organic semiconductor material to processes related to formation of an electrode layer and an insulating layer on the organic semiconductor layer. Although the element structure is almost limited, a bottom contact type element having the least process load on the organic semiconductor layer can be applied to many organic semiconductor materials. In terms of element performance, it can be generally expected that a bottom contact element having no current path crossing the thickness direction of the organic semiconductor layer will have excellent performance.
[0012]
However, as described above, in order to improve the device characteristics of the bottom contact type device in which the organic semiconductor layer is formed after the formation of the source electrode and the drain electrode, or to improve the device characteristics of the top gate type device, the channel region must be formed during the formation of the organic semiconductor layer. It is important to control the structure of the organic semiconductor crystal grains in the vicinity of the source electrode or the drain electrode in addition to controlling the structure of the organic semiconductor crystal grains in the above.
[0013]
Such control of the organic crystal grain structure near the source electrode or the drain electrode becomes more important as the channel length of the TFT becomes shorter. That is, in the equivalent circuit of the TFT, the effect of the electrode / organic semiconductor junction resistance becomes remarkable in a short channel, and the disorder of the organic crystal grains at the electrode interface causes the disorder of the crystal grains in a wide portion of the channel region. As a result, the channel mobility itself is reduced.
[0014]
However, in the prior art, the control of the organic crystal grain structure at the electrode interface was not performed, so that the threshold voltage was increased or varied, and the apparent channel mobility was lowered, so that the source-drain current value was reduced. There is a problem in that, in particular, a short channel and a low operating voltage of an organic TFT which is important in application are significant.
[0015]
[Non-patent document 1]
1999 International Electron Devices Meetings Technical Digest (1999) 111
[Non-patent document 2]
41st  Electronic Materials Conference Digest (1999) 16
[0016]
[Problems to be solved by the invention]
As described above, in order to improve the characteristics of the organic TFT, it is important to reduce the junction resistance between the source or drain electrode and the organic semiconductor layer. For that purpose, the interface between the source or drain electrode and the organic semiconductor layer is required. It is considered effective to make the crystal grains of the organic semiconductor layer large in (1) and to improve the adhesion between the crystal grains and the source electrode or the drain electrode. However, in the related art, since the control of the organic crystal grains at the electrode interface is not performed, the decrease and the variation of the source-drain current value appear due to the increase and the variation of the threshold voltage and the apparent decrease of the channel mobility. There was something. Since such a variation causes a reduction in product yield in an actual manufacturing process, it has been desired to reduce the variation.
[0017]
The present invention has been made in view of such a problem, and an organic thin film transistor having a large on-current value between a source and a drain, a large current on / off ratio, and a small variation in characteristics among elements, and It is an object of the present invention to provide a method of manufacturing the same.
[0018]
[Means for Solving the Problems]
The organic thin film transistor of the present invention,
An organic semiconductor layer made of a crystalline organic semiconductor material having an electron donating property,
A gate electrode formed on a channel region in the organic semiconductor layer via a gate insulating layer,
An organic thin-film transistor comprising a source electrode and a drain electrode sandwiching the channel region,
A thin film layer comprising an electron-donating organic molecule containing a sulfur atom between the surface region of the source electrode or the drain electrode and the channel region, wherein the electron-donating organic molecule is a surface region of the source electrode or the drain electrode; Is characterized by being adsorbed to
[0019]
The manufacturing method of the organic thin film transistor of the present invention,
An organic semiconductor layer made of a crystalline organic semiconductor material having an electron donating property,
A gate electrode formed on a channel region in the organic semiconductor layer via a gate insulating layer,
A source electrode and a drain electrode sandwiching the channel region;
A method for manufacturing an organic thin film transistor, comprising: adsorbing a sulfur atom-containing electron-donating organic molecule on a surface region of the source electrode or the drain electrode to convert the sulfur atom-containing electron-donating organic molecule from Forming a thin film layer, and forming the organic semiconductor layer on a surface region of a source electrode or a drain electrode on which the sulfur-containing electron donating organic molecules are adsorbed. Things.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0021]
FIG. 1 is a schematic sectional view showing an example of the organic thin film transistor of the present invention.
[0022]
For example, the organic thin-film transistor shown in FIG. 1 has a gate electrode 2 formed on a substrate 1 and a gate insulating layer 3 formed on the substrate 1 so as to cover the gate electrode 2. . On the gate insulating layer 3, a source electrode 4 and a drain electrode 5 are formed separately so as to avoid a portion immediately above the gate electrode 2. Further, a molecule adsorption layer 6 made of an electron-donating organic molecule containing a sulfur atom is formed on the surface region of the source electrode 4 and the drain electrode 5. Further, an organic semiconductor layer 7 made of a crystalline organic semiconductor material having an electron donating property is formed so as to cover the gate insulating layer 3 and the molecular adsorption layer 6.
[0023]
Among the sulfur-containing electron-donating organic molecules forming the molecular adsorption layer 6, the molecules in contact with the surface of the source electrode 4 or the drain electrode 5 are connected to the source electrode 4 and the source electrode 4 via the sulfur atoms in the molecular skeleton. It is adsorbed on the surface area of the drain electrode 5.
[0024]
The wettability of the surfaces of the source electrode 4 and the drain electrode 5 changes in a hydrophobic direction due to the adsorption of the molecular adsorption layer 6. Alternatively, minute irregularities on the electrode surface are reduced. It is considered that as a result of these effects, the electrode surface is modified into a surface having a strong affinity for the organic semiconductor material, and as a result, an electrode-organic semiconductor interface having high adhesion to the organic semiconductor crystal grains is formed.
[0025]
More specifically, the most important part at the electrode-organic semiconductor interface for improving device characteristics is the surface area of the electrode cross section close to the channel area among the surface areas of the source electrode 4 and the drain electrode 5, and An important part is a surface region of the electrode upper surface close to the electrode cross section. By modifying the surface characteristics of these surface regions, the particle size can be reduced even over the connection region between the channel region and the above-described electrode cross section during the formation of the organic semiconductor layer, and further over the electrode top portion connected to the electrode cross section. Large organic semiconductor crystal grains are formed densely with good adhesion to the electrode.
[0026]
In terms of electrical characteristics, since the organic molecules constituting the molecular adsorption layer 6 have an electron donating property, holes can be easily transferred to the organic semiconductor layer 7 having an electron donating property. Also, the movement of holes between the electrode and the molecule adsorption layer is easy. Therefore, the presence of the molecular adsorption layer 6 does not cause a significant decrease in the current value between the source and the drain. Rather, it is considered that the current value is improved by improving the adhesion between the organic semiconductor layer and the electrode as described above.
[0027]
In particular, it is desirable that the ionization potential of the electron-donating organic molecules constituting the molecule-adsorbing layer 6 in a single-molecule state be 9 electron volts (eV) or less. The fact that the ionization potential in a single-molecule state is 9 eV or less corresponds to approximately 8 eV or less when converted into an ionization potential in an aggregated state such as a solid state. On the other hand, the solid state ionization potential of an organic semiconductor material having an electron donating property is generally 4 eV to 8 eV, and an electrode material having a work function in this range is usually used. Therefore, if the ionization potential of the electron-donating organic molecule in a single-molecule state is 9 eV or less, holes can be easily transferred from the source electrode 4 or the drain electrode 5 to the organic semiconductor layer 7. If the voltage is larger than 9 eV, care must be taken because holes may not be smoothly moved from the source electrode or the drain electrode to the organic semiconductor layer.
[0028]
Specific examples of the organic molecules constituting the molecular adsorption layer 6 include a thiophene compound molecule having an electron donating property and a thiol compound molecule having an electron donating property. More specifically, a thiophene monomer (ionization potential I in one molecular state I = 8.87 eV, hereinafter similarly described), a 3-alkylthiophene monomer (8 eV <I <8.87 eV), bithiophene (8 eV), α- Tarthienyl (7 eV), α-quarterthiophene (5 eV <I <6 eV), α-sexithiophene (5.2 eV), α, ω-dihexylquaterthiophene (5 eV <I <6 eV), α, ω-dihexylsecithiophene ( 5eV), poly (3-alkylthiophene) (5eV), poly (3-phenylthiophene) (5eV), poly (3-phenyl-4-methylthiophene) (5eV), poly (3-cyclohexylthiophene) (5eV) , 4,4'-biphenyldithiol (8 eV <I <9 eV), thiofenthi Lumpur (8eV <I <9eV), p-thiocresol (8eV <I <9eV), and 2,5-diamino-1,4 can be exemplified benzenethiol (7 eV). However, the materials listed here are only examples, and the present invention is not limited to these.
[0029]
Note that the molecular adsorption layer 6 may be doped to increase the conductivity of the molecular adsorption layer 6 and facilitate the movement of holes from the source electrode or the drain electrode to the organic semiconductor layer. For example, when the molecular adsorption layer 6 is made of poly (3-alkylthiophene), iron trichloride (FeCl 3)3), Iodine, perchloric acid, tetracyanoethylene, dicyanodichlorobenzoquinone, or the like, the molecule-adsorbing layer 6 may be doped to increase the conductivity.
[0030]
As an electrode material of the source electrode 4 and the drain electrode 5, it is preferable to use gold, silver, copper, platinum or palladium in order to facilitate the adsorption of electron donating organic molecules. However, the material is not limited to these, and any material may be used as long as the electron-donating organic molecule can be adsorbed on the electrode surface via a sulfur atom in the molecule.
[0031]
Further, an electrode material in which an electron-donating organic molecule can be adsorbed via a sulfur atom in the molecule and an electrode material in which the electron-donating organic molecule cannot be adsorbed may be used in the electrode layer. In this case, it is sufficient that the electrode material capable of adsorbing the adsorbed molecules is exposed on the surface of the electrode. In particular, it is desirable that a material capable of adsorbing an electron donating organic molecule via a sulfur atom is exposed on the surface of the electrode cross section. For example, as a two-layer structure of an electrode material capable of adsorbing electron-donating organic molecules and an electrode material capable of not adsorbing, an electrode material capable of adsorbing electron-donating organic molecules is exposed only at the electrode cross section, and a molecular adsorption layer is formed only at the electrode cross section. 6 may be formed.
[0032]
Further, regarding the shape of the electrode, in FIG. 1, the cross section of the electrode close to the channel region is almost perpendicular to the surface of the gate insulating layer. In order to grow the electrode with good adhesion, the electrode cross section may be tapered. That is, the angle between the gate insulating layer surface in the channel region and the electrode cross section may be larger than 90 degrees. Further, the electrode cross section need not be a flat surface, but may be a curved surface having a substantially tapered shape.
[0033]
The contact angle of the electrode surface on which the molecular adsorption layer 6 is formed with pure water is desirably 55 degrees or more.
[0034]
Examples of the electron-donating crystalline organic semiconductor material constituting the organic semiconductor layer 7 include polycyclic aromatic molecular materials such as pentacene, tetracene, anthracene, perylene, pyrene, coronene, chrysene, decacyclene, and biolanthrene, phthalocyanine, triphenylene, and thiophene. Oligomers and their derivatives, tetrathiafulvalenes such as dibenzotetrathiafulvalene, tetrathiotetracene, and regioregular poly (3-alkylthiophene) can be mentioned. However, the present invention is not limited thereto, and any crystalline organic semiconductor material having an electron donating property may be used as the electron donating crystalline organic semiconductor material constituting the organic semiconductor layer 7 of the present invention. Can be.
[0035]
Next, an example of a method for manufacturing an organic thin film transistor of the present invention will be described with reference to the drawings.
[0036]
FIG. 2 is a process chart showing an example of a manufacturing process of the transistor shown in FIG.
[0037]
A gate electrode 2, a gate insulating layer 3, a source electrode 4, and a drain electrode 5 are sequentially formed on a substrate 1 (FIG. 2A).
[0038]
The gate electrode layer is made of a known conductive material such as a metal material such as Cr, Al, Ta, Mo, Nb, Cu, Ag, Au, Pt, Pd, In, Ni or Nd, an alloy material thereof, or a carbon material. Any film can be used without any particular limitation. For example, the film may be formed to a thickness of about 10 nm to about 500 nm by a sputtering method, an evaporation method, or the like. Alternatively, a gate electrode layer may be formed by removing a liquid component by drying or the like using a polymer mixture in which conductive particles such as silver ink or graphite ink are dispersed together with a polymer in a liquid. An electrode layer having a thickness of about 30 nm to about 1000 nm can be formed. As the conductive material, a soluble conductive polymer such as polyaniline salt, poly (3,4-ethylene-dioxythiophene) polystyrene sulfonate, or doped polypyrrole can be used for the electrode layer material. Also in this case, an electrode layer having a thickness of about 30 nm to about 1000 nm can be formed by coating.
[0039]
Furthermore, a method in which a solvent in which metal fine particles having a particle size of several nm to several tens nm are dispersed is applied, and a metal thin film is obtained by a process at a substrate temperature of less than 400 ° C. may be used. Examples of materials that enable such a method include Au paste (trade name Perfect Gold, manufactured by vacuum metallurgy), Ag paste (trade name Perfect Silver, manufactured by vacuum metallurgy), and Cu paste (trade name Perfect Copper, manufactured by vacuum metallurgy) ). The above-mentioned electrode materials may be used alone, or a plurality of types may be used in combination.
[0040]
Furthermore, the gate electrode layer 2 may be made of highly doped silicon. In particular, when a silicon substrate used in a normal LSI process is used, the region near the surface of the silicon substrate where the gate insulating layer is formed or the entire silicon substrate only needs to be highly doped. In this case, the silicon substrate is used as the gate electrode layer. 2 and the substrate 1 may be used, or a silicon substrate may be separately attached to a plastic substrate or a glass substrate.
[0041]
As the material used for the gate insulating layer 3, various insulating materials such as inorganic or organic materials can be used. The method of forming a thin film also depends on the material, such as vapor deposition, sputtering, anodic oxidation of the electrode layer 2, coating, and solution. Various film formation methods, such as adhesion from the surface, can be adopted.
[0042]
Specifically, for example, SiO 2 is used as the inorganic material.2, SiO, Al2O3, Ta2O5, ZrO2And a composite oxide such as strontium titanate and strontium barium titanate, and a nitride such as SiNx. These materials can be formed into a film by a commonly used method such as a sputtering method, an evaporation method, and a CVD method.
[0043]
Various complex oxides and single metal oxides can also be formed into a film by a sol-gel method utilizing hydrolysis of an alcoholate. As a material that enables such a method, for example, a MOD coat material (trade name, manufactured by Kojundo Chemical Co., Ltd.) can be mentioned.
[0044]
Furthermore, Ta2O5And Al2O3Can be formed by anodizing the Ta or Al electrode layer using an electrolyte such as an aqueous solution of ammonium borate with the gate electrode layer 2 being Ta or Al, respectively.
[0045]
When a single metal oxide or a composite oxide is used as the inorganic material, a hydrophilic oxide surface is coated with an alkyltrichlorosilane such as octadecyltrichlorosilane in order to enhance the adhesion between the oxide surface and the organic semiconductor material. It is desirable to modify the hydrophobic surface with octadecyltrimethoxysilane and other alkyltrimethoxysilanes, fluorinated alkyltrimethoxysilanes, hexamethyldisilazane, and other silylating agents.
[0046]
Note that the inorganic materials mentioned here are merely examples, and the present invention is not limited to these.
[0047]
Organic materials that can be used for the gate insulating layer 3 include polyvinyl phenol, polymethyl methacrylate, polystyrene, polyimide, benzocyclobutene, cyanoethyl pullulan (trade name Cyanoresin, manufactured by Shin-Etsu Chemical Co., Ltd.), polyvinylidene fluoride, and vinylidene-4. Examples include fluorinated ethylene copolymers and other polymer materials. For these materials, a solution dissolved in an appropriate solvent or a solution in which a precursor is dissolved is applied by a spin coating method, a screen printing method, or the like, and then the solvent is removed by volatilization, or the solvent is removed by volatilization. By converting the precursor into a desired polymer by heating, an insulating layer having a thickness of about 50 nm to about 500 nm can be formed. A cross-linking agent may be mixed into a solvent, and the film may be cross-linked by heating after film formation to improve process resistance.
[0048]
Furthermore, cholic acid, methyl cholate, and other organic low molecular weight amorphous materials may be used for the gate insulating layer 3. In this case, an insulating layer having a thickness of about 10 nm to about 500 nm can be easily formed by a vacuum evaporation method.
[0049]
Note that the organic materials mentioned here are merely examples, and the present invention is not limited to these.
[0050]
As a method for forming the source electrode 4 and the drain electrode 5, a photoetching process or a lift-off process usually used in a semiconductor process can be used. Thereby, an electrode pattern having a short channel length, preferably 30 μm or less, more preferably 0.5 μm to 10 μm can be formed. By shortening the channel length, the effect of the present invention is more strongly exhibited.
[0051]
Further, as described above with respect to the gate electrode layer forming method, a method in which a solvent in which metal fine particles having a particle size of about several nm to several tens of nm are dispersed is applied and a metal thin film is obtained by a process at a substrate temperature of less than 400 ° C. The source electrode 4 and the drain electrode 5 may be formed. Materials that enable such a method include, for example, Au paste (trade name: Perfect Gold, manufactured by vacuum metallurgy), Ag paste (trade name: Perfect Silver, manufactured by vacuum metallurgy), and Cu paste (trade name: Perfect Copper, manufactured by vacuum metallurgy) ).
[0052]
As a method of forming the electrode patterns of the source electrode 4 and the drain electrode 5 with such a solvent, for example, a solvent adhesion method such as a screen printing method, an ink jet printing method, and a microcontact printing method may be mentioned. An electrode pattern having a channel length of about 10 μm to about 20 μm can be formed by screen printing or inkjet printing. Also, an electrode pattern having a channel length of about 1 μm to about 10 μm can be formed by microcontact printing.
[0053]
In particular, when an electrode pattern is formed using an inkjet printing method, the surface of the gate insulating layer 3 is patterned into a hydrophilic portion and a hydrophobic portion, and a solvent is selectively attached to the surface of the gate insulating layer 3. This is effective for forming a clear electrode pattern. It is also effective to form a clear electrode pattern by patterning the surface of the gate insulating layer 3 with irregularities and selectively attaching a solvent to the recesses on the surface of the gate insulating layer 3.
[0054]
Note that the electrode materials and the formation methods described here are merely examples, and the present invention is not limited to these.
[0055]
Next, a molecular adsorption layer 6 is formed on the electrode surfaces of the source electrode 4 and the drain electrode 5 (FIG. 2B).
[0056]
The method for forming the molecule adsorption layer 6 is not particularly limited, but it can be performed by bringing a liquid, gas or solid containing adsorbed molecules into contact with the electrode surface. In particular, when the adsorbed molecule is a solid or liquid at normal temperature and normal pressure, it is preferable to dissolve the adsorbed molecule in an appropriate solvent and bring the solution into contact with the electrode surface for adsorption. Alternatively, after the solid-state adsorbed molecules are attached to the electrode surface, the temperature of the electrode surface may be raised to make the adsorbed molecules in a molten state and adsorbed on the electrode surface. Further, it is also possible to form a molecular adsorption layer by rubbing a solid composed of adsorbed molecules on the electrode surface. Further, it is also possible to form the adsorbed molecular layer 6 on a liquid surface such as water and transfer it to the electrode surface, that is, the so-called Langmuir-Blodgett method. Further, in order to effectively perform the adsorption, the molecules may be adsorbed while applying a potential to the electrode surface. However, the method described here is an example, and the present invention is not limited to these methods.
[0057]
In order to increase the conductivity of the molecule adsorption layer 6 and facilitate the transfer of holes from the source electrode or the drain electrode to the organic semiconductor layer, the molecule adsorption layer 6 can be doped with electron donating molecules. As a specific method, a method of exposing the molecule-adsorbing layer 6 to a gas of electron-donating molecules serving as a dopant, or a method of immersing the molecule-adsorbing layer 6 in a solution containing electron-donating molecules serving as a dopant can be considered. . However, any method can be used as long as it can bring the molecule-adsorbing layer 6 into contact with an electron-donating molecule serving as a dopant, and is not limited to the method described here.
[0058]
Next, an organic semiconductor layer 7 is formed (FIG. 2C).
[0059]
Examples of a method for forming the organic semiconductor layer 7 include a vapor deposition method and other dry processes, a spin coating method, a casting method, a screen printing method, an inkjet printing method, a microcontact printing method, and other wet processes. Further, after forming a thin film of a precursor of the organic semiconductor material constituting the organic semiconductor layer by a dry process or a wet process, the organic semiconductor layer is formed by converting into a desired organic semiconductor material by a treatment such as heating. Is also good.
[0060]
Next, a modified example of the transistor of the present invention will be described with reference to FIGS. Note that the materials, shapes, film formation methods, and the like of the components are the same as those of the transistor illustrated in FIG. 1, and thus detailed description is omitted.
[0061]
The transistor shown in FIG. 3 has a source electrode 4 and a drain electrode 5 formed on a substrate 1, and a molecular adsorption layer 6 formed on the surface of the source electrode 4 and the drain electrode 5. Further, an organic semiconductor layer 7 is formed so as to cover the source electrode 4 and the drain electrode 5 on which the surface of the substrate 1 and the molecular adsorption layer 6 are formed. Further, a gate insulating layer 3 is formed immediately above the organic semiconductor layer portion sandwiched between the source electrode 4 and the drain electrode 5. Even with this structure, the formation of the molecular adsorption layer 6 improves the junction characteristics between the source electrode 4 and the drain electrode 5 and the organic semiconductor layer 7, thereby improving the device characteristics. can get.
[0062]
In the transistor shown in FIG. 4, a gate electrode 2 and a gate insulating layer 3 are sequentially formed on a substrate 1, and a source electrode 4 is formed on the gate insulating layer 3 so as to avoid a portion immediately above the gate electrode 2. . Further, a molecule adsorption layer 6 is formed on the surface of the source electrode 4. Further, an organic semiconductor layer 7 is formed so as to cover the source electrode 4 on which the molecular adsorption layer 6 is formed and the gate insulating layer 3. Further, a drain electrode 5 is formed on the organic semiconductor layer 7. In this element, a region near the surface of the gate insulating layer 3 in the organic semiconductor layer between the source electrode and the drain electrode becomes a channel region, and an electric field effect appears.
[0063]
Even with this structure, the effect of the present invention that the junction characteristics between the source electrode 4 and the organic semiconductor layer 7 are improved and the device characteristics are improved due to the formation of the molecular adsorption layer 6 can be obtained. .
[0064]
In FIG. 4, the drain electrode 5 is formed up to just above the source electrode 4 via the organic semiconductor layer 7 and the molecular adsorption layer 6. It is excellent in that fine positioning of the electrode pattern is not required when forming the drain electrode 5. In this case, an insulating layer is formed only on the upper surface of the source electrode 4 to reduce an off-current flowing through an overlapping portion between the source electrode 4 and the drain electrode 5, and a section of the source electrode close to the channel region is exposed. An element structure in which the molecular adsorption layer 6 is formed only in the surface region of the cross section may be used.
[0065]
Of course, the drain electrode 5 may be separately formed so as to avoid the portion immediately above the source electrode 4. Further, a structure in which the source electrode 4 and the drain electrode 5 are replaced in FIG. 4 may be used.
[0066]
1 and 3, the molecular adsorption layer 6 may be formed only on one of the surfaces of the source electrode 4 and the drain electrode 5. Among the source electrode-organic semiconductor junction or the drain electrode-organic semiconductor junction, the effect of the present invention is exerted if a molecular adsorption layer is formed at the junction that is rate-limiting with respect to the electrical characteristics of the device.
[0067]
Further, a passivation layer can be formed on the surface of the transistor as shown in FIG. 1, FIG. 3, or FIG. 4, so that the element can be protected from water vapor, oxygen, or the like existing in the use atmosphere.
[0068]
For the passivation layer, various insulating inorganic materials and insulating organic materials can be used. For example, it is conceivable to form a passivation layer with a UV curable resin in a nitrogen dry atmosphere. Examples of the organic material include polymers such as polyvinyl alcohol and ethylene vinyl alcohol copolymer. Examples of the inorganic material include SiOx, SiNx, and SiOxNy formed by a sputtering method. However, it is not limited to these materials.
[0069]
【Example】
Hereinafter, examples of the present invention will be described as follows.
[0070]
Example 1
In the present invention, the method shown in FIG. 2 is adopted, wherein pentacene having an electron donating property is used as an organic semiconductor, a gold thin film is used as a source electrode and a drain electrode, and a regioregular compound having an electron donating molecule as a molecule adsorbed on the gold thin film is used. A thin film transistor was formed on a silicon substrate using poly (3-hexylthiophene) as follows.
[0071]
About 50 nm thick thermally oxidized SiO2 on the surface of a highly doped n + type Si wafer (resistance value 0.03 Ωcm)2A film was formed, and a Cr layer having a thickness of 3 nm and an Au layer having a thickness of 100 nm were continuously deposited on the back surface in a vacuum. SiO serving as gate insulating layer 32Has a capacitance of 70 nF / cm2Met.
[0072]
Next, SiO2A source electrode 4 and a drain electrode 5 made of gold were formed on the gate insulating layer 3 by lift-off. Each of the source electrode 4 and the drain electrode 5 includes a stripe-shaped portion having a width of 100 μm and a length of 2 mm and a 1-mm square pad portion for making electrical contact. The short sides are arranged at intervals of 2 μm. That is, the TFT has a channel length of 2 μm and a channel width of 100 μm. In forming the source electrode 4 and the drain electrode 5, a gate insulating layer of SiO22 × 10-6Torr (2.66 × 10-3After evaporating Cr to a thickness of 3 nm in a vacuum of Pa), Au was subsequently evaporated to a thickness of 50 nm in a vacuum. The deposition rates were Cr: 0.1 nm / s and Au: 0.5 nm / s. In order to measure the contact angle on the gold surface, a pad-shaped gold thin film portion of 5 mm square was formed near the source electrode 4 and the drain electrode 5 simultaneously with the formation of the source electrode 4 and the drain electrode 5.
[0073]
Next, SiO2In order to hydrophobize the surface of the channel region on the gate insulating layer 3, the surface of the channel region was exposed to vapor of hexamethyldisilazane (trade name: OAP, manufactured by Tokyo Ohka) for 24 hours.
[0074]
Next, in order to remove unreacted hexamethyldisilazane adhering to the surfaces of the source electrode and the drain electrode, the substrate was ultrasonically washed in acetone for 40 minutes, and then dried at 100 ° C. for 10 minutes on a hot plate. Removal of unreacted hexamethyldisilazane was confirmed by a change in contact angle of the gold surface with pure water. That is, the contact angle before the ultrasonic cleaning was about 66 degrees, while the contact angle after the cleaning was about 52 degrees. This value was close to the actually measured contact angle of about 48 degrees before the hexamethyldisilazane treatment of the gold surface.
[0075]
Next, a molecular adsorption layer 6 made of regioregular poly (3-hexylthiophene) (manufactured by Aldrich) was formed on the surfaces of the source electrode and the drain electrode. Poly (3-hexylthiophene) used was obtained by performing reprecipitation purification twice using chloroform as a good solvent and methanol as a poor solvent in advance. The substrate was immersed in a 0.1% by weight chloroform solution of regioregular poly (3-hexylthiophene) for 15 hours, rinsed with chloroform, and further immersed in chloroform for 20 minutes. Thereafter, chloroform was removed by blowing nitrogen gas, and drying was performed in nitrogen gas for 2 hours. The contact angle of the gold surface with the pure water after the formation of the molecular adsorption layer 6 was about 95 degrees.
[0076]
Next, pentacene (manufactured by Aldrich), which is an organic semiconductor material having an electron donating property, was deposited to a thickness of 80 nm on the gate insulating layer 3, the source electrode 4, and the drain electrode 5 to form an organic semiconductor layer 7. Note that pentacene, which had been subjected to sublimation purification twice, was used.-6Torr (1.33 × 10-3In a vacuum of Pa), vapor deposition was performed at a substrate temperature of 80 ° C. and a vapor deposition rate of 0.03 nm / sec. This organic semiconductor layer was not particularly patterned.
[0077]
The pentacene thin film of the manufactured TFT was observed by AFM. In a channel region having a channel length of 2 μm and a channel width of 100 μm, pentacene crystal grains having a grain size of about 1 to about 2 μm and having a substantially uniform size were densely grown up to the contact portions with the source electrode and the drain electrode. The number of pentacene crystal grains in the channel length (2 μm) direction was about 1 to 2.
[0078]
Example 2
A thin film transistor was manufactured in the same manner as in Example 1, except that 3-n-dodecylthiophene, which is an electron donating molecule, was used as a molecule adsorbed on the surface of the source electrode and the drain electrode made of a gold thin film. The adsorption of 3-n-dodecylthiophene on the surface of the gold electrode was performed as follows. The substrate was immersed in a 1 mM ethanol solution of 3-n-dodecylthiophene (Tokyo Kasei) for 10 hours, rinsed with ethanol, and further immersed in ethanol for 10 minutes. After that, ethanol was removed by blowing nitrogen gas, and dried in nitrogen gas for 2 hours. The contact angle of the gold surface after the formation of the molecular adsorption layer 6 with pure water was about 90 degrees.
[0079]
In order to ensure the same conditions as in Example 1, the deposition of Cr and Au and the deposition of a pentacene thin film during the formation of the source and drain electrodes were performed simultaneously with Example 1.
[0080]
When the pentacene thin film of the manufactured TFT was observed by AFM, a pentacene thin film almost similar to that of Example 1 was formed.
[0081]
Example 3
A thin film transistor was manufactured in the same manner as in Example 1, except that α-terthienyl, which is an electron donating molecule, was used as a molecule adsorbed on the surface of the source electrode and the drain electrode composed of a gold thin film. The adsorption of α-terthienyl on the surface of the gold electrode was performed as follows. The substrate was immersed in a 1 mM ethanol solution of α-tarthienyl (manufactured by Aldrich) for 20 hours, rinsed with ethanol, and further immersed in ethanol for 10 minutes. After that, ethanol was removed by blowing nitrogen gas, and dried in nitrogen gas for 2 hours. The contact angle of the gold surface after the formation of the molecular adsorption layer 6 with pure water was about 70 degrees.
[0082]
In order to ensure the same conditions as in Example 1, the deposition of Cr and Au and the deposition of a pentacene thin film during the formation of the source and drain electrodes were performed simultaneously with Example 1.
[0083]
When the pentacene thin film of the manufactured TFT was observed by AFM, a pentacene thin film almost similar to that of Example 1 was formed.
[0084]
Example 4
A thin film transistor was fabricated in the same manner as in Example 1 except that α, ω-dihexylquaterthiophene, which is an electron donating molecule, was used as a molecule adsorbed on the surface of the source electrode and the drain electrode composed of a gold thin film. The adsorption of α, ω-dihexylquaterthiophene on the surface of the gold electrode was performed as follows. The substrate was immersed in a 0.1% by weight solution of α, ω-dihexylquaterthiophene (manufactured by Wako Pure Chemical Industries, Ltd.) in chloroform for 20 hours, rinsed with chloroform, and further immersed in chloroform for 15 minutes. Thereafter, chloroform was removed by blowing nitrogen gas, and drying was performed in nitrogen gas for 2 hours. The contact angle of the gold surface with the pure water after the formation of the molecular adsorption layer 6 was about 80 degrees.
[0085]
In order to ensure the same conditions as in Example 1, the deposition of Cr and Au and the deposition of a pentacene thin film during the formation of the source and drain electrodes were performed simultaneously with Example 1.
[0086]
When the pentacene thin film of the manufactured TFT was observed by AFM, a pentacene thin film almost similar to that of Example 1 was formed.
[0087]
Comparative Example 1
For comparison, a TFT using pentacene as an organic semiconductor layer without forming a molecular adsorption layer on the surface of a gold electrode was prepared. A TFT was prepared in the same manner as in Example 1, except that the monomolecular layer was not adsorbed on the surface of the gold electrode.
[0088]
In order to ensure the same conditions as in Example 1, the deposition of Cr and Au and the deposition of a pentacene thin film during the formation of the source and drain electrodes were performed simultaneously with Example 1.
[0089]
When the pentacene thin film of the manufactured TFT was observed by AFM, the pentacene crystal grain size in the channel region was approximately 1 to 2 μm. However, turbulence of pentacene crystal grains was observed in some places in a channel region near a contact with the source electrode or the drain electrode. That is, there is a portion where crystal grains having a small crystal grain size of 0.1 μm to 0.5 μm are growing, and there is a gap between the crystal grains, that is, pentacene is not attached to the surface of the gate insulating layer in the channel region. There was a part.
[0090]
Comparative Example 2
For comparison, a TFT was prepared in the same manner as in Example 1 except that a molecular adsorption layer made of 1-hexanethiol as an insulating material was formed on the surface of the gold electrode. Here, since the ionization potential of n-hexane in the single-molecule state is 10.2 eV, the ionization potential of 1-hexanethiol in the single-molecule state is larger than 9 eV.
[0091]
The adsorption of 1-hexanethiol on the surface of the gold electrode was performed as follows. The substrate was immersed in a 1 mM ethanol solution of 1-hexanethiol (manufactured by Tokyo Kasei) for 12 hours, rinsed with ethanol, immersed in ethanol for 10 minutes, and then ethanol was removed by blowing nitrogen gas. And dried in the oven for 2 hours.
[0092]
In order to ensure the same conditions as in Example 1, the deposition of Cr and Au and the deposition of a pentacene thin film during the formation of the source and drain electrodes were performed simultaneously with Example 1.
[0093]
When the pentacene thin film of the manufactured TFT was observed by AFM, a pentacene thin film almost similar to that of Example 1 was formed.
[0094]
Example 5
Measurement of FET characteristics
The FET current-voltage characteristics of the thin film transistors prepared in Examples 1 to 4 and Comparative Examples 1 and 2 were measured using a semiconductor parameter analyzer (HP4145B, manufactured by HP). For the measurement, the TFT was placed in a nitrogen gas atmosphere, the source electrode was grounded, and the drain voltage VDIs -30 V, and the gate voltage VGCurrent I when the voltage is changed from 5V to -30VDWas measured. Also, the source electrode is grounded and the gate voltage VGIs fixed, and the drain voltage VDThe drain current I when I was changed from 0V to -30VDWas measured. Where VGWere fixed to 0 V, -5 V, -10 V, -15 V, -20 V, -25 V, and -30 V, respectively.
[0095]
FIGS. 5 and 6 are graphs showing typical device characteristics of the TFT of Example 1. FIG. As described above, this TFT has a channel length of 2 μm, a channel width of 100 μm, and a capacitance of the gate insulating layer of 70 nF / cm.2It is. FIG. 5 shows that when the source electrode is grounded, VD= I under -30VDVG(Left axis) and the square root of the absolute value (√ | ID|) Vs. VGThe plot (right axis) is shown. FIG. 6 shows various VGI for valueDVDThe plot of is shown. V in FIG.G= I at -30VDIs ID= -476 [mu] A. √ | I in FIG.D| VGIn the plot of, a tangent is drawn at a portion where the slope of the graph is almost constant, and the channel mobility μ is μ = 0.44 cm2/ Vs. The threshold voltage V is determined from the intersection of the tangent and the horizontal axis.TWas determined to be -4V. Also, I in FIG.DVGFrom the plot, the current on / off ratio is 3V to -30V.GAbout 10 for change5Met.
[0096]
Similarly, the TFTs of Examples 2 to 4 and Comparative Examples 1 and 2 have the channel mobility μ and the threshold voltage VTV from 3V to -30VGThe current on / off ratio for the change was determined. The results are summarized in Table 1.
Figure 2004288836
[0097]
It can be seen that the devices of Examples 1 to 4 have improved mobility, threshold characteristics, and drain current values as compared with the devices of Comparative Examples 1 and 2.
[0098]
Further, in order to investigate the variation in the characteristics of each element, four TFTs each similar to those in Examples 1 to 4 and Comparative Example 1 were further formed, and five elements were set for each example, and the VG= −30 V were compared. The results are summarized in Table 2.
Figure 2004288836
[0099]
In the devices of Examples 1 to 4 in which the thiophene compound molecules were adsorbed on the surfaces of the source electrode and the drain electrode, the on-current value was high and the variation in the current value for each device was small. On the other hand, in the devices of Comparative Examples 1 and 2, the on-current value was low. Further, in Comparative Example 1, the variation of the current value for each element was large.
[0100]
Example 6
In this embodiment, regioregular poly (3-hexylthiophene) was used as an organic semiconductor having an electron donating property,2The thickness of the gate insulating layer 3 is about 35 nm, and its capacitance is 100 nF / cm.2A TFT was fabricated in the same manner as in Example 1, except that That is, in this example, after forming the molecular adsorption layer 6 made of regioregular poly (3-hexylthiophene), the organic semiconductor layer 7 is formed using regioregular poly (3-hexylthiophene), which is the same substance. Formed. The channel length is 2 μm and the channel width is 100 μm. The formation of the organic semiconductor layer 7 was performed as follows.
[0101]
Regioregular poly (3-hexylthiophene), which was previously reprecipitated and purified twice, was used in the same manner as used for forming the molecular adsorption layer 6. A 4 wt% chloroform solution of regioregular poly (3-hexylthiophene) was prepared, and the solution was filtered through a PTFE membrane filter having a pore size of 0.2 μm. Using the solution after filtration, a regioregular poly (3-hexylthiophene) film was formed on the gate insulating layer 3 and the molecular adsorption layer 6 by spin coating to form an organic semiconductor layer 7. The spin coating was performed by rotating the substrate at 2000 revolutions / minute for 30 seconds. This organic semiconductor layer was not particularly patterned. The device was dried in a nitrogen gas at room temperature for 20 minutes.
[0102]
Example 7
In this embodiment, the molecular adsorption layer 6 is made of FeCl3A TFT was fabricated in the same manner as in Example 6, except that the TFT was doped. The doping of the molecular adsorption layer was performed as follows.
[0103]
The substrate on which the molecule adsorption layer 6 has been adsorbed is3Was immersed in a 0.002% by weight acetonitrile solution for 30 seconds, rinsed with acetonitrile, acetonitrile was removed by blowing nitrogen gas, and dried in nitrogen gas for 2 hours.
[0104]
Example 8
In this example, a TFT was manufactured in the same manner as in Example 7, except that the molecular adsorption layer 6 was regioregular poly (3-octylthiophene). That is, in this embodiment, the molecular adsorption layer made of regioregular poly (3-octylthiophene) contains FeCl 2.3Was doped.
[0105]
Comparative Example 3
For comparison, a TFT was formed in which regioregular poly (3-hexylthiophene) was used as the organic semiconductor layer 7 without forming the molecular adsorption layer 6 on the surface of the gold electrode. A TFT was prepared in the same manner as in Example 6, except that no molecular adsorption layer was formed on the surface of the gold electrode.
[0106]
Example 9
Measurement of FET characteristics
The FET current-voltage characteristics of the thin film transistors prepared in Examples 6 to 8 and Comparative Example 3 were measured using a semiconductor parameter analyzer (HP4145B, manufactured by HP). For the measurement, the TFT was placed in a nitrogen gas atmosphere, the source electrode was grounded, and the drain voltage VDIs set to −20 V, and the gate voltage VGCurrent I when the voltage is changed from 2V to -20VDWas measured. When the device characteristics were determined in the same manner as in Example 4, the mobility μ, the threshold voltage VT, Current on / off ratio (VG= 0V to -20V current modulation), VG= I at -20VDWere as shown in Table 3, respectively.
[0107]
Figure 2004288836
The devices of Examples 6 to 8 have improved mobility and the drain current value as compared with the device of Comparative Example 3.
[0108]
Example 10
In this example, a TFT was manufactured in the same manner as in Example 4, except that dibenzotetrathiafulvalene was used as the organic semiconductor having an electron donating property. The formation of the organic semiconductor layer 7 was performed as follows.
[0109]
Dibenzotetrathiafulvalene (manufactured by Respe Chemical Co.) was deposited on the gate insulating layer 3, the source electrode 4, and the drain electrode 5 to a thickness of 150 nm to form an organic semiconductor layer 7. Note that dibenzotetrathiafulvalene was recrystallized with toluene in advance, and was further subjected to sublimation purification twice.-6Torr (1.33 × 10-3In a vacuum of Pa), vapor deposition was performed at a substrate temperature of 30 ° C. and a vapor deposition rate of 0.05 nm / sec. This organic semiconductor layer was not particularly patterned.
[0110]
Comparative Example 4
For comparison, a TFT was prepared in which dibenzotetrathiafulvalene was used as the organic semiconductor layer 7 without forming the molecular adsorption layer 6 on the surface of the gold electrode. It is the same as Example 10 except that no molecular adsorption layer was formed on the gold electrode surface.
[0111]
Example 11
Measurement of FET characteristics
The FET current-voltage characteristics of the thin film transistors prepared in Example 10 and Comparative Example 4 were measured in the same manner as in Example 5. Channel mobility μ and threshold voltage V for the TFTs of Example 10 and Comparative Example 4TV from 3V to -30VGTable 4 shows the results of determining the current on / off ratio with respect to the change.
[0112]
Figure 2004288836
The device of Example 10 is improved in both the mobility and the drain current value as compared with the device of Comparative Example 4.
[0113]
【The invention's effect】
As described above, according to the present invention, the size of the organic semiconductor crystal grains at the interface between the source or drain electrode and the organic semiconductor layer is uniform, and the adhesion to the source or drain electrode is increased, resulting in a channel. Even when the length is short, it is possible to manufacture an organic thin film transistor having a low threshold voltage, a large on-current value, and a small variation in electric characteristics of each element.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating an example of a thin film transistor of the present invention.
FIG. 2 is a diagram illustrating an example of a method for manufacturing a thin film transistor of the present invention.
FIG. 3 is a diagram showing a first modification of the thin film transistor of the present invention.
FIG. 4 is a diagram showing a second modification of the thin film transistor of the present invention.
FIG. 5 is a view showing device characteristics of the thin film transistor of Example 1.
FIG. 6 is a view showing device characteristics of the thin film transistor of Example 1.
[Explanation of symbols]
1 substrate
2 Gate electrode
3 Gate insulation layer
4 Source electrode
5 Drain electrode
6 Molecular adsorption layer
7 Organic semiconductor layer

Claims (9)

電子供与性を有する結晶性有機半導体材料からなる有機半導体層と、
前記有機半導体層内のチャネル領域上にゲート絶縁層を介して形成されたゲート電極と、
前記チャネル領域を挟むソース電極及びドレイン電極とを具備してなる有機薄膜トランジスタであって、
前記ソース電極またはドレイン電極の表面領域と前記チャネル領域との間に硫黄原子を含有する電子供与性有機分子からなる薄膜層を有し、前記電子供与性有機分子がソース電極またはドレイン電極の表面領域に吸着されていることを特徴とする、有機薄膜トランジスタ。
An organic semiconductor layer made of a crystalline organic semiconductor material having an electron donating property,
A gate electrode formed on a channel region in the organic semiconductor layer via a gate insulating layer,
An organic thin-film transistor comprising a source electrode and a drain electrode sandwiching the channel region,
A thin film layer comprising an electron-donating organic molecule containing a sulfur atom between the surface region of the source electrode or the drain electrode and the channel region, wherein the electron-donating organic molecule is a surface region of the source electrode or the drain electrode; An organic thin-film transistor characterized by being adsorbed on a substrate.
前記硫黄原子を含有する電子供与性有機分子の1分子状態におけるイオン化ポテンシャルが9電子ボルト以下であることを特徴とする請求項1に記載の有機薄膜トランジスタ。2. The organic thin-film transistor according to claim 1, wherein the ionization potential of the electron-donating organic molecule containing a sulfur atom in one molecule state is 9 electron volts or less. 前記硫黄原子を含有する電子供与性有機分子が、チオフェン化合物であることを特徴とする請求項1〜2のいずれか1項に記載の有機薄膜トランジスタ。The organic thin-film transistor according to claim 1, wherein the electron-donating organic molecule containing a sulfur atom is a thiophene compound. 前記結晶性有機半導体材料が、ペンタセン、ジベンゾテトラチアフルバレン、およびポリ(3−アルキルチオフェン)からなる群から選択される少なくとも1種であることを特徴とする請求項1〜3のいずれか1項に記載の有機薄膜トランジスタ。4. The crystalline organic semiconductor material is at least one selected from the group consisting of pentacene, dibenzotetrathiafulvalene, and poly (3-alkylthiophene). 4. The organic thin film transistor according to claim 1. 前記薄膜層に、電子受容性分子がドーピングされていることを特徴とする、請求項1〜4のいずれか1項に記載の有機薄膜トランジスタ。The organic thin film transistor according to claim 1, wherein the thin film layer is doped with an electron accepting molecule. 前記ソース電極と、前記ドレイン電極との間隔が30μm以下であることを特徴とする、請求項1〜5のいずれか1項に記載の有機薄膜トランジスタ。The organic thin-film transistor according to claim 1, wherein a distance between the source electrode and the drain electrode is 30 μm or less. 電子供与性を有する結晶性有機半導体材料からなる有機半導体層と、
前記有機半導体層内のチャネル領域上にゲート絶縁層を介して形成されたゲート電極と、
前記チャネル領域を挟むソース電極及びドレイン電極と
を具備してなる有機薄膜トランジスタの製造方法であって、前記ソース電極またはドレイン電極の表面領域に硫黄原子を含有する電子供与性有機分子を吸着させて前記硫黄原子を含有する電子供与性有機分子からなる薄膜層を形成させる工程と、前記硫黄原子を含有する電子供与性有機分子が吸着されたソース電極またはドレイン電極の表面領域上に前記有機半導体層を形成させる工程とを有することを特徴とする有機薄膜トランジスタの製造方法。
An organic semiconductor layer made of a crystalline organic semiconductor material having an electron donating property,
A gate electrode formed on a channel region in the organic semiconductor layer via a gate insulating layer,
A method for manufacturing an organic thin film transistor comprising a source electrode and a drain electrode sandwiching the channel region, wherein the surface region of the source electrode or the drain electrode is made to adsorb an electron-donating organic molecule containing a sulfur atom, and Forming a thin film layer comprising a sulfur atom-containing electron donating organic molecule, and forming the organic semiconductor layer on a surface region of a source electrode or a drain electrode on which the sulfur atom-containing electron donating organic molecule is adsorbed. Forming an organic thin film transistor.
前記ソース電極またはドレイン電極の表面領域に前記硫黄原子を含有する電子供与性有機分子を含む液体を接触させることにより、前記ソース電極またはドレイン電極の表面領域に硫黄原子を含有する電子供与性有機分子を吸着させる事を特徴とする、請求項7に記載の有機薄膜トランジスタの製造方法。By contacting a liquid containing the sulfur-containing electron-donating organic molecule with the surface region of the source electrode or the drain electrode, an electron-donating organic molecule containing a sulfur atom in the surface region of the source or drain electrode The method for producing an organic thin film transistor according to claim 7, wherein the organic thin film transistor is adsorbed. 前記電子供与性有機分子からなる前記薄膜層を形成させた後、前記薄膜層に電子受容性分子をドーピングすることを特徴とする、請求項7または8に記載の有機薄膜トランジスタの製造方法。9. The method according to claim 7, wherein after forming the thin film layer made of the electron donating organic molecule, the thin film layer is doped with an electron accepting molecule.
JP2003078396A 2003-03-20 2003-03-20 Organic thin film transistor and manufacturing method therefor Pending JP2004288836A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003078396A JP2004288836A (en) 2003-03-20 2003-03-20 Organic thin film transistor and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003078396A JP2004288836A (en) 2003-03-20 2003-03-20 Organic thin film transistor and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2004288836A true JP2004288836A (en) 2004-10-14

Family

ID=33292888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003078396A Pending JP2004288836A (en) 2003-03-20 2003-03-20 Organic thin film transistor and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2004288836A (en)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093542A (en) * 2003-09-12 2005-04-07 Hitachi Ltd Semiconductor device and its manufacturing method
JP2006128691A (en) * 2004-10-27 2006-05-18 Samsung Electronics Co Ltd Manufacturing method for tft, and display device
WO2006068189A1 (en) * 2004-12-22 2006-06-29 Sharp Kabushiki Kaisha Organic thin-film transistor and method for manufacturing same
JP2006245045A (en) * 2005-02-28 2006-09-14 Fuji Photo Film Co Ltd Solid imaging element of photoelectric conversion film stacked type and its manufacturing method
JP2006261528A (en) * 2005-03-18 2006-09-28 Ricoh Co Ltd Organic thin film transistor, image display comprising it, and process for fabricating organic thin film transistor
JP2007019376A (en) * 2005-07-11 2007-01-25 Konica Minolta Holdings Inc Organic semiconductor material, organic semiconductor film, organic semiconductor device and organic thin film transistor
JP2007042717A (en) * 2005-08-01 2007-02-15 Tokyo Institute Of Technology Tetrathiafulvalene derivative, tetraselenafulvalene derivative, and p-type organic field-effect transistor
JP2007067390A (en) * 2005-08-05 2007-03-15 Sony Corp Manufacturing method of semiconductor device and manufacturing apparatus of semiconductor device
WO2007077648A1 (en) * 2006-01-06 2007-07-12 Fuji Electric Holdings Co., Ltd. Thin film field effect transistor and method for manufacturing same
WO2007119703A1 (en) * 2006-04-14 2007-10-25 Konica Minolta Holdings, Inc. Method for producing crystalline organic semiconductor thin film, organic semiconductor thin film, electronic device, and thin film transistor
WO2007125950A1 (en) * 2006-04-26 2007-11-08 Konica Minolta Holdings, Inc. Organic semiconductor thin film and organic semiconductor device
JP2007298942A (en) * 2006-04-27 2007-11-15 Lg Philips Lcd Co Ltd Organic thin film transistor array substrate and manufacturing method thereof
WO2007135861A1 (en) * 2006-05-18 2007-11-29 Panasonic Corporation Organic fet with improved electrode interface and method for fabricating the same
WO2008062843A1 (en) * 2006-11-22 2008-05-29 Sony Corporation Electrode coating material, electrode structure and semiconductor device
US7504709B2 (en) 2004-11-05 2009-03-17 Seiko Epson Corporation Electronic device, method of manufacturing an electronic device, and electronic apparatus
JP2009200315A (en) * 2008-02-22 2009-09-03 Hitachi Ltd Method of manufacturing semiconductor device
JP2009252962A (en) * 2008-04-04 2009-10-29 Fujifilm Corp Semiconductor device, manufacturing method of semiconductor device and display device
JP2010161312A (en) * 2009-01-09 2010-07-22 Sharp Corp Organic thin-film transistor and method of manufacturing the same
US8304762B2 (en) 2009-02-24 2012-11-06 Tokyo Institute Of Technology Tetrathiafulvalene derivatives and organic thin-film transistor
JP2013055339A (en) * 2012-10-15 2013-03-21 Sony Corp Electrode coating material, electrode structure, and semiconductor device
JP2014096454A (en) * 2012-11-08 2014-05-22 Tokyo Electron Ltd Method of manufacturing organic semiconductor element, method of forming insulator film, and solution
US8921867B2 (en) 2012-06-08 2014-12-30 Panasonic Corporation Thin-film transistor, display panel, and method for producing a thin-film transistor
JP2015159169A (en) * 2014-02-24 2015-09-03 出光興産株式会社 Composition for electrode modification, method for electrode modification, and organic thin film transistor
JP2015185585A (en) * 2014-03-20 2015-10-22 凸版印刷株式会社 Thin film transistor and manufacturing method of the same
JP2022527773A (en) * 2019-04-03 2022-06-06 オソン メディカル イノベーション ファウンデーション Method for manufacturing conductive polymer electrode using drop casting

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093542A (en) * 2003-09-12 2005-04-07 Hitachi Ltd Semiconductor device and its manufacturing method
JP4550389B2 (en) * 2003-09-12 2010-09-22 株式会社日立製作所 Semiconductor device
JP2006128691A (en) * 2004-10-27 2006-05-18 Samsung Electronics Co Ltd Manufacturing method for tft, and display device
US7504709B2 (en) 2004-11-05 2009-03-17 Seiko Epson Corporation Electronic device, method of manufacturing an electronic device, and electronic apparatus
WO2006068189A1 (en) * 2004-12-22 2006-06-29 Sharp Kabushiki Kaisha Organic thin-film transistor and method for manufacturing same
JP2006245045A (en) * 2005-02-28 2006-09-14 Fuji Photo Film Co Ltd Solid imaging element of photoelectric conversion film stacked type and its manufacturing method
JP2006261528A (en) * 2005-03-18 2006-09-28 Ricoh Co Ltd Organic thin film transistor, image display comprising it, and process for fabricating organic thin film transistor
JP2007019376A (en) * 2005-07-11 2007-01-25 Konica Minolta Holdings Inc Organic semiconductor material, organic semiconductor film, organic semiconductor device and organic thin film transistor
JP2007042717A (en) * 2005-08-01 2007-02-15 Tokyo Institute Of Technology Tetrathiafulvalene derivative, tetraselenafulvalene derivative, and p-type organic field-effect transistor
JP2007067390A (en) * 2005-08-05 2007-03-15 Sony Corp Manufacturing method of semiconductor device and manufacturing apparatus of semiconductor device
WO2007077648A1 (en) * 2006-01-06 2007-07-12 Fuji Electric Holdings Co., Ltd. Thin film field effect transistor and method for manufacturing same
US9385333B2 (en) 2006-01-06 2016-07-05 Fuji Electric Co., Ltd. Process for producing thin film field-effect transistor
JP5228491B2 (en) * 2006-01-06 2013-07-03 富士電機株式会社 Thin film field effect transistor and method for manufacturing the same
WO2007119703A1 (en) * 2006-04-14 2007-10-25 Konica Minolta Holdings, Inc. Method for producing crystalline organic semiconductor thin film, organic semiconductor thin film, electronic device, and thin film transistor
WO2007125950A1 (en) * 2006-04-26 2007-11-08 Konica Minolta Holdings, Inc. Organic semiconductor thin film and organic semiconductor device
JP2007298942A (en) * 2006-04-27 2007-11-15 Lg Philips Lcd Co Ltd Organic thin film transistor array substrate and manufacturing method thereof
JP4523577B2 (en) * 2006-04-27 2010-08-11 エルジー ディスプレイ カンパニー リミテッド Organic thin film transistor array substrate and manufacturing method thereof
US7476894B2 (en) 2006-05-18 2009-01-13 Panasonic Corporation Organic FET having improved electrode interfaces and a fabrication method therefor
WO2007135861A1 (en) * 2006-05-18 2007-11-29 Panasonic Corporation Organic fet with improved electrode interface and method for fabricating the same
WO2008062843A1 (en) * 2006-11-22 2008-05-29 Sony Corporation Electrode coating material, electrode structure and semiconductor device
JP2008130920A (en) * 2006-11-22 2008-06-05 Sony Corp Electrode coating material, electrode structure, and semiconductor device
US8895960B2 (en) 2006-11-22 2014-11-25 Sony Corporation Electrode covering material, electrode structure and semiconductor device
JP2009200315A (en) * 2008-02-22 2009-09-03 Hitachi Ltd Method of manufacturing semiconductor device
JP2009252962A (en) * 2008-04-04 2009-10-29 Fujifilm Corp Semiconductor device, manufacturing method of semiconductor device and display device
JP2010161312A (en) * 2009-01-09 2010-07-22 Sharp Corp Organic thin-film transistor and method of manufacturing the same
US8334528B2 (en) 2009-01-09 2012-12-18 Sharp Kabushiki Kaisha Organic thin-film transistor and method for manufacturing the same
US8304762B2 (en) 2009-02-24 2012-11-06 Tokyo Institute Of Technology Tetrathiafulvalene derivatives and organic thin-film transistor
US8921867B2 (en) 2012-06-08 2014-12-30 Panasonic Corporation Thin-film transistor, display panel, and method for producing a thin-film transistor
JP2013055339A (en) * 2012-10-15 2013-03-21 Sony Corp Electrode coating material, electrode structure, and semiconductor device
JP2014096454A (en) * 2012-11-08 2014-05-22 Tokyo Electron Ltd Method of manufacturing organic semiconductor element, method of forming insulator film, and solution
JP2015159169A (en) * 2014-02-24 2015-09-03 出光興産株式会社 Composition for electrode modification, method for electrode modification, and organic thin film transistor
JP2015185585A (en) * 2014-03-20 2015-10-22 凸版印刷株式会社 Thin film transistor and manufacturing method of the same
JP2022527773A (en) * 2019-04-03 2022-06-06 オソン メディカル イノベーション ファウンデーション Method for manufacturing conductive polymer electrode using drop casting
JP7265033B2 (en) 2019-04-03 2023-04-25 オソン メディカル イノベーション ファウンデーション Method for Fabricating Conductive Polymer Electrodes Using Drop Casting

Similar Documents

Publication Publication Date Title
JP2004288836A (en) Organic thin film transistor and manufacturing method therefor
KR101164614B1 (en) Method of making a single metal layer, method of making a wiring, and method of making a field effect transistor
JP5544796B2 (en) Three-terminal electronic device and two-terminal electronic device
JP4550389B2 (en) Semiconductor device
US20110186829A1 (en) Surface Treated Substrates for Top Gate Organic Thin Film Transistors
JP5055719B2 (en) Method for forming laminated structure comprising insulating layer and organic semiconductor layer, organic field effect transistor and method for manufacturing the same
JP5811640B2 (en) Electronic device and semiconductor device manufacturing method
CN1775667A (en) Method and apparatus for solution processed doping of carbon nanotube
JP5132053B2 (en) Method for producing organic thin film transistor
TW200826290A (en) Vertical organic transistor and manufacturing method thereof
TW200843118A (en) Ambipolar transistor design
US20100078639A1 (en) Thin film semiconductor device fabrication method and thin film semiconductor device
JP5504564B2 (en) Manufacturing method of semiconductor device
JP4547864B2 (en) Field effect transistor and manufacturing method thereof
KR20080047542A (en) Transistor, method for manufacturing same, and semiconductor device comprising such transistor
US8569746B2 (en) Organic field effect transistor
JP2010219114A (en) Carbon electrode, method for manufacturing the same, organic transistor and method for manufacturing the same
KR100538542B1 (en) Organic thin film transistors and method for manufacturing the same
Wu et al. Screen printing of silver nanoparticles on the source/drain electrodes of organic thin-film transistors
JP2010056484A (en) Organic transistor, and method of manufacturing organic transistor
JP5369516B2 (en) Electronic device and manufacturing method thereof, and semiconductor device and manufacturing method thereof
KR100976572B1 (en) Method for manufcturing organic thin film transistor
WO2011065083A1 (en) Organic thin film transistor, and process for production thereof
Jiang et al. Enhancement of the field-effect mobility of solution processed organic thin film transistors by surface modification of the dielectric
JP2008300419A (en) Organic thin-film transistor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080215