JP5504564B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5504564B2 JP5504564B2 JP2007335880A JP2007335880A JP5504564B2 JP 5504564 B2 JP5504564 B2 JP 5504564B2 JP 2007335880 A JP2007335880 A JP 2007335880A JP 2007335880 A JP2007335880 A JP 2007335880A JP 5504564 B2 JP5504564 B2 JP 5504564B2
- Authority
- JP
- Japan
- Prior art keywords
- organic semiconductor
- solvent
- substrate
- manufacturing
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Description
本発明は、半導体装置の製造方法に関し、さらに詳しくは、有機半導体層を備えた半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device including an organic semiconductor layer.
近年、有機半導体材料を用いたトランジスタ構造の研究開発が注目を集めている（例えば、非特許文献１参照）。有機半導体材料は塗布法等の真空レスプロセスにより成膜可能であるため、低コスト化に有利であるとともに、低温での塗布成膜が可能であるため、プラスチック等の耐熱性のないフレキシブルな基板上への形成も可能であり、軽量化も図れる。 In recent years, research and development of transistor structures using organic semiconductor materials have attracted attention (see, for example, Non-Patent Document 1). Organic semiconductor materials can be formed by a vacuum-less process such as coating, which is advantageous for cost reduction and can be coated and formed at low temperatures, so flexible substrates without heat resistance such as plastic It can be formed on the top and can be reduced in weight.
有機半導体材料を塗布成膜する場合には、溶媒に有機半導体材料を溶解させた溶液を基体上に塗布するが、これまでの報告では、溶媒として、単一溶媒のみが用いられている。 When an organic semiconductor material is formed by coating, a solution in which an organic semiconductor material is dissolved in a solvent is applied onto a substrate. However, in the reports so far, only a single solvent is used as a solvent.
しかし、上述したように、有機半導体材料を溶解させる溶媒として単一溶媒を用いる場合には、有機半導体材料の溶解性、乾燥時の膜形成能、そして、塗布成膜を行う基体に対する親和性等の各種特性を兼ね揃えた溶媒を選定する必要があった。また、有機半導体材料の溶解性が低いものは、溶媒として他の優れた特性を有していたとしても用いることができなかった。さらに、塗布法により成膜された有機半導体層を有する薄膜トランジスタにおいて、同じ有機半導体材料を用いた場合でも、溶解させる溶媒によって、形成する薄膜トランジスタのキャリア移動度が低くなることが確認された。 However, as described above, when a single solvent is used as a solvent for dissolving the organic semiconductor material, the solubility of the organic semiconductor material, the film forming ability during drying, the affinity for the substrate on which the coating film is formed, etc. Therefore, it was necessary to select a solvent having various characteristics. Moreover, the thing with the low solubility of an organic-semiconductor material was not able to be used even if it had the other outstanding characteristic as a solvent. Furthermore, in the thin film transistor having the organic semiconductor layer formed by the coating method, it was confirmed that the carrier mobility of the formed thin film transistor is lowered by the solvent to be dissolved even when the same organic semiconductor material is used.
そこで、上述したような課題を解決するために、本発明は、各種特性を備えた単一溶媒を選定しなくても、各種特性が制御された溶媒に有機半導体材料を溶解させることができるとともに、薄膜トランジスタのキャリア移動度を向上させることが可能な半導体装置の製造方法を提供することを目的とする。 Therefore, in order to solve the problems as described above, the present invention can dissolve an organic semiconductor material in a solvent in which various characteristics are controlled without selecting a single solvent having various characteristics. Another object of the present invention is to provide a method for manufacturing a semiconductor device capable of improving the carrier mobility of a thin film transistor.
上述したような目的を達成するために、本発明の半導体装置の製造方法は、基体上に有機半導体層を備えた半導体装置の製造方法であって、メシチレンとｐ−ジイソプロピルベンゼンとを混合してなる混合溶媒に有機半導体材料を溶解させた溶液を、基体上に塗布することで、有機半導体層を形成することを特徴としている。
また、テトラヒドロフランとｐ−キシレンとを混合してなる混合溶媒に有機半導体材料を溶解させた溶液を、前記基体上に塗布することで、有機半導体層を形成する。
In order to achieve the above-described object, a method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device having an organic semiconductor layer on a substrate, in which mesitylene and p-diisopropylbenzene are mixed. An organic semiconductor layer is formed by applying a solution in which an organic semiconductor material is dissolved in a mixed solvent to be applied onto a substrate.
In addition, an organic semiconductor layer is formed by applying a solution in which an organic semiconductor material is dissolved in a mixed solvent obtained by mixing tetrahydrofuran and p-xylene on the substrate.
このような半導体装置の製造方法によれば、沸点の異なる溶媒を混合してなる混合溶媒を用いることで、各種特性を兼ね備えた単一溶媒を選定することなく、溶媒を適宜選択して混合することで、各種特性を兼ね備えた混合溶媒に有機半導体材料を溶解させることが可能となる。これにより、有機半導体材料の溶解性、乾燥時の膜形成能、塗布成膜を行う基体に対する親和性および有機半導体層のトランジスタ特性等の各種特性を制御することが可能となる。さらに、発明の実施の形態に詳細に説明するように、沸点の高い溶媒を用いた方が、有機半導体材料を溶解させた溶液を塗布してなる有機半導体層を備えた薄膜トランジスタのキャリア移動度が高く、有機半導体層のトランジスタ特性としては、後から揮発される沸点が高い溶媒の影響を受けることが確認された。これにより、混合溶媒に有機半導体材料を溶解させることで、混合溶媒を構成する沸点の低い単一溶媒に有機半導体材料を溶解させた場合よりも薄膜トランジスタのキャリア移動度が向上することが確認された。 According to such a method for manufacturing a semiconductor device, by using a mixed solvent obtained by mixing solvents having different boiling points, a solvent is appropriately selected and mixed without selecting a single solvent having various characteristics. This makes it possible to dissolve the organic semiconductor material in a mixed solvent having various characteristics. Thereby, it is possible to control various characteristics such as solubility of the organic semiconductor material, film forming ability at the time of drying, affinity for the substrate on which the coating film is formed, and transistor characteristics of the organic semiconductor layer. Furthermore, as described in detail in the embodiment of the invention, the carrier mobility of the thin film transistor including the organic semiconductor layer formed by applying a solution in which the organic semiconductor material is dissolved is higher when the solvent having a higher boiling point is used. It was confirmed that the transistor characteristics of the organic semiconductor layer are affected by a solvent having a high boiling point that is volatilized later. Thus, it was confirmed that by dissolving the organic semiconductor material in the mixed solvent, the carrier mobility of the thin film transistor is improved as compared with the case where the organic semiconductor material is dissolved in a single solvent having a low boiling point constituting the mixed solvent. .
以上、説明したように、本発明の半導体装置の製造方法によれば、有機半導体材料の溶解性、乾燥時の膜形成能、塗布成膜を行う基体に対する親和性等の各種特性を制御することができるため、有機半導体層を安定した状態で形成することができるとともに、有機半導体材料の溶解性が低い溶媒を使用することができる。また、薄膜トランジスタからなる半導体装置のキャリア移動度を向上させることができるため、半導体装置の高性能化を図ることができる。 As described above, according to the method for manufacturing a semiconductor device of the present invention, various characteristics such as solubility of an organic semiconductor material, film forming ability during drying, and affinity for a substrate on which a coating film is formed are controlled. Therefore, the organic semiconductor layer can be formed in a stable state, and a solvent with low solubility of the organic semiconductor material can be used. In addition, since the carrier mobility of the semiconductor device including a thin film transistor can be improved, the performance of the semiconductor device can be improved.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。ここでは、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法を例にとり説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Here, a manufacturing method of a bottom gate / bottom contact type thin film transistor will be described as an example.
まず、図１（ａ）に示すように、基板１１上にゲート電極１２をパターン形成する。この場合には、例えば、プラスチック基板からなる基板１１上に、ゲート電極の形成領域が開口されたレジストパターン（図示省略）を形成した後、スピンコート法により、レジストパターン上および基板１１上に、導電性有機材料である、ポリ（３，４−エチレンジオキシチオフェン）／ポリ（４−スチレンスルホナート）［ＰＥＤＯＴ／ＰＳＳ］からなるゲート電極膜を成膜する。続いて、上記レジストパターンとともに、レジストパターン上のゲート電極膜を除去することで、ゲート電極１２をパターン形成する。 First, as shown in FIG. 1A, a gate electrode 12 is pattern-formed on a substrate 11. In this case, for example, after forming a resist pattern (not shown) having a gate electrode formation region opened on a substrate 11 made of a plastic substrate, spin coating is performed on the resist pattern and the substrate 11. A gate electrode film made of poly (3,4-ethylenedioxythiophene) / poly (4-styrenesulfonate) [PEDOT / PSS], which is a conductive organic material, is formed. Subsequently, the gate electrode 12 on the resist pattern is removed together with the resist pattern to form the gate electrode 12 in a pattern.
上記基板１１としては、上述したプラスチック基板の他に、ガラス基板またはシリコン（Ｓｉ）基板を用いることができる。基板１１として、不純物イオンがハイドープされたＳｉ基板を用いることで、基板１１がゲート電極１２を兼ねてもよい。また、ここでは、導電性有機材料からなるゲート電極膜を塗布形成することとしたが、真空蒸着法により、金（Ａｕ）、クロム（Ｃｒ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）等の金属材料からなるゲート電極膜を成膜してもよく、これらの導電性有機材料や金属材料を積層させてもよい。 As the substrate 11, a glass substrate or a silicon (Si) substrate can be used in addition to the plastic substrate described above. The substrate 11 may also serve as the gate electrode 12 by using a Si substrate in which impurity ions are highly doped as the substrate 11. Here, the gate electrode film made of a conductive organic material is applied and formed, but gold (Au), chromium (Cr), platinum (Pt), nickel (Ni), aluminum ( A gate electrode film made of a metal material such as Al) may be formed, or a conductive organic material or a metal material may be laminated.
次に、図１（ｂ）に示すように、ゲート電極１２を覆う状態で、基板１１上に、ゲート絶縁膜１３を形成する。この場合には、例えばスピンコート法により、ゲート電極１２を覆う状態で、基板１１上に、ポリビニルフェノール（ＰＶＰ）等の有機絶縁材料からなるゲート絶縁膜１３を塗布形成する。ただし、上述したように、Ｓｉ基板からなる基板１１がゲート電極１２を兼ねる場合には、熱酸化法により、Ｓｉ基板の表面に酸化シリコン（ＳｉＯ2）からなるゲート絶縁膜１３を形成してもよい。 Next, as shown in FIG. 1B, a gate insulating film 13 is formed on the substrate 11 so as to cover the gate electrode 12. In this case, the gate insulating film 13 made of an organic insulating material such as polyvinylphenol (PVP) is applied and formed on the substrate 11 so as to cover the gate electrode 12 by, for example, spin coating. However, as described above, when the substrate 11 made of the Si substrate also serves as the gate electrode 12, the gate insulating film 13 made of silicon oxide (SiO 2 ) is formed on the surface of the Si substrate by thermal oxidation. Good.
次いで、図１（ｃ）に示すように、ゲート絶縁膜１３上に、ソース・ドレイン電極１４をパターン形成する。この場合には、例えば、ゲート絶縁膜１３上に、ソース・ドレイン電極１４の形成領域が開口されたレジストパターン（図示省略）を形成した後、スピンコート法により、レジストパターン上および基板１１上に、導電性有機材料である、ＰＥＤＯＴ／ＰＳＳからなるソース・ドレイン電極膜を成膜する。続いて、上記レジストパターンとともに、レジストパターン上のソース・ドレイン電極膜を除去することで、ソース・ドレイン電極１４をパターン形成する。 Next, as shown in FIG. 1C, the source / drain electrodes 14 are pattern-formed on the gate insulating film 13. In this case, for example, after forming a resist pattern (not shown) in which the formation region of the source / drain electrode 14 is opened on the gate insulating film 13, the resist pattern and the substrate 11 are formed by spin coating. A source / drain electrode film made of PEDOT / PSS, which is a conductive organic material, is formed. Subsequently, the source / drain electrodes 14 on the resist pattern are removed together with the resist pattern, thereby forming the source / drain electrodes 14 in a pattern.
なお、ここでは、導電性有機材料からなるソース・ドレイン電極膜を塗布形成することとするが、真空蒸着法により、Ａｕ、Ｃｒ、Ｐｔ、Ｎｉ、Ａｌ等の金属材料からなるソース・ドレイン電極膜を成膜してもよく、これらの導電性有機材料や金属材料を積層させてもよい。なお、ここまでの構成が請求項の基体に相当する。 Here, the source / drain electrode film made of a conductive organic material is applied and formed. However, the source / drain electrode film made of a metal material such as Au, Cr, Pt, Ni, Al or the like is formed by vacuum deposition. The conductive organic material or metal material may be laminated. In addition, the structure so far corresponds to the base | substrate of a claim.
次に、図１（ｄ）に示すように、例えばスピンコート法等の塗布法により、ソース・ドレイン電極１４を覆う状態で、ゲート絶縁膜１３上に、本発明に特徴的な有機半導体層１５を形成する。 Next, as shown in FIG. 1D, the organic semiconductor layer 15 characteristic of the present invention is formed on the gate insulating film 13 in a state of covering the source / drain electrodes 14 by a coating method such as spin coating. Form.
ここで、この有機半導体層１５を構成する有機半導体材料としては、例えば下記構造式（１）に示すヘキサプロピルナフタセン（1,2,3,4,6,11-Hexapropylnaphthacene）を用いることとする。
pylsilylethynyl)pentacene）、ＴＥＳＡＤＴ（triethylsilyleathnyl anthradithiophene）、Ｐ３ＨＴ（poly-(3-hexylthiophene)）等を本発明に適用することが可能である。
Here, as an organic semiconductor material constituting the organic semiconductor layer 15, for example, hexapropylnaphthacene (1,2,3,4,6,11-hexapropylnaphthacene) represented by the following structural formula (1) is used. .
pylsilylethynyl) pentacene), TESADT (triethylsilyleathnyl anthradithiophene), P3HT (poly- (3-hexylthiophene)) and the like can be applied to the present invention.
そして、本発明の特徴的な構成としては、沸点の異なる溶媒を混合してなる混合溶媒に有機半導体材料を溶解させる。これにより、溶媒を適宜選択して混合するため、各種特性を兼ね備えた単一溶媒を選定することなく、各種特性を備えた混合溶媒に上記有機半導体材料を溶解させることが可能となる。これにより、混合溶媒における有機半導体材料の溶解性、乾燥時の膜形成能、基体に対する親和性、有機半導体層のトランジスタ特性等の各種特性を制御することが可能となる。そして、この溶液をソース・ドレイン電極１４を覆う状態で、ゲート絶縁膜１３上に塗布することで有機半導体層１５を形成する。 As a characteristic configuration of the present invention, the organic semiconductor material is dissolved in a mixed solvent obtained by mixing solvents having different boiling points. Accordingly, since the solvent is appropriately selected and mixed, the organic semiconductor material can be dissolved in the mixed solvent having various characteristics without selecting a single solvent having various characteristics. This makes it possible to control various characteristics such as the solubility of the organic semiconductor material in the mixed solvent, the film forming ability during drying, the affinity for the substrate, and the transistor characteristics of the organic semiconductor layer. Then, the organic semiconductor layer 15 is formed by applying this solution on the gate insulating film 13 while covering the source / drain electrodes 14.
ここで、有機半導体層１５を塗布成膜する際の溶媒として、沸点の異なる単一溶媒に、ヘキサプロピルナフタセンを溶解させたそれぞれの溶液を塗布成膜してなる有機半導体層を備えた薄膜トランジスタのキャリア移動度を測定した結果を表１に示す。 Here, a thin film transistor provided with an organic semiconductor layer formed by coating and forming respective solutions in which hexapropylnaphthacene is dissolved in a single solvent having different boiling points as a solvent for coating and forming the organic semiconductor layer 15 Table 1 shows the result of measuring the carrier mobility.
なお、この測定に使用した薄膜トランジスタは、ボトムゲート・ボトムコンタクト型であり、ハイドープされたシリコン基板をゲート電極１２として用い、ＰＶＰからなるゲート絶縁膜を形成したものを用いている。また、ゲート絶縁膜１３上には、金（Ａｕ）からなるソース・ドレイン電極１４が設けられている。さらに、ゲート長／ゲート幅（Ｌ／Ｗ）＝１００μｍ／１５ｍｍであり、マイナスのゲート電圧（−５０ｖ程度）を印加した場合のキャリア移動度を測定した。なお、以降の実験でも同一構成の薄膜トランジスタが用いられることとする。 Note that the thin film transistor used for this measurement is a bottom gate / bottom contact type, and uses a highly doped silicon substrate as the gate electrode 12 and a gate insulating film made of PVP is formed. A source / drain electrode 14 made of gold (Au) is provided on the gate insulating film 13. Furthermore, the carrier mobility was measured when gate length / gate width (L / W) = 100 μm / 15 mm and a negative gate voltage (about −50 v) was applied. Note that thin film transistors having the same configuration are used in the subsequent experiments.
上記表１に示すように、沸点の高い溶媒を用いた方が、高いキャリア移動度を示し、特に１５０℃以上の沸点を有する溶媒を用いた場合には、より効果的な結果が得られることが確認された。 As shown in Table 1 above, the use of a solvent having a high boiling point shows higher carrier mobility, and in particular, when a solvent having a boiling point of 150 ° C. or higher is used, a more effective result can be obtained. Was confirmed.
また、表２には、１５０℃以上の沸点を有するメシチレンと、１５０℃未満の沸点を有するクロロホルムまたはトルエンとを５０vol％：５０vol％となるように混合した混合溶媒にヘキサプロピルナフタセンを溶解させた溶液を塗布してなる有機半導体層１５を備えた薄膜トランジスタのキャリア移動度を測定した結果を示している。この比較として、クロロホルム（沸点；６１．２℃）、トルエン（沸点；１１０．６３℃）、メシチレン（沸点；１６４．７℃）の単一溶媒にヘキサプロピルナフタセンを溶解させた溶液を塗布してなる有機半導体層を備えた薄膜トランジスタのキャリア移動度を測定した結果も同表に示す。また、このときの有機半導体層の表面形態を図２に示す。 In Table 2, hexapropylnaphthacene is dissolved in a mixed solvent in which mesitylene having a boiling point of 150 ° C. or higher and chloroform or toluene having a boiling point of less than 150 ° C. are mixed so as to be 50 vol%: 50 vol%. The result of having measured the carrier mobility of the thin-film transistor provided with the organic-semiconductor layer 15 formed by apply | coating the solution was shown. As a comparison, a solution of hexapropylnaphthacene dissolved in a single solvent of chloroform (boiling point: 61.2 ° C.), toluene (boiling point: 110.63 ° C.), and mesitylene (boiling point: 164.7 ° C.) was applied. The results of measuring the carrier mobility of the thin film transistor provided with the organic semiconductor layer are also shown in the same table. Moreover, the surface form of the organic-semiconductor layer at this time is shown in FIG.
上記表２に示すように、本発明を適用した混合溶媒を用いた場合の薄膜トランジスタは、本発明が適用されていないトルエンまたはクロロホルムからなる単一溶媒を用いた場合の薄膜トランジスタよりもキャリア移動度が高くなることが確認された。また、トルエンまたはクロロホルムにメシチレンを混合した混合溶媒を用いることで、メシチレンを単一溶媒で用いた場合と同程度まで薄膜トランジスタのキャリア移動度が引き上げられることが確認された。 As shown in Table 2 above, the thin film transistor using the mixed solvent to which the present invention is applied has a carrier mobility higher than that of the thin film transistor using a single solvent made of toluene or chloroform to which the present invention is not applied. It was confirmed that it would be higher. In addition, it was confirmed that the use of a mixed solvent in which mesitylene was mixed with toluene or chloroform increased the carrier mobility of the thin film transistor to the same extent as when mesitylene was used as a single solvent.
さらに、上記有機半導体層の表面形態をＡＦＭ（Atomic Force Microscope）を用いて確認した。この結果を図２に示す。この図に示すように、沸点が１５０℃未満のクロロホルムまたはトルエンからなる単一溶媒を用いた場合の有機半導体層は表面に凹凸形状が確認されたが、沸点が１５０℃以上のメシチレンを混合させることで、表面形態がメシチレンからなる単一溶媒を用いた場合と同程度に平坦化されることが確認された。 Furthermore, the surface form of the organic semiconductor layer was confirmed using an AFM (Atomic Force Microscope). The result is shown in FIG. As shown in this figure, the organic semiconductor layer in the case where a single solvent composed of chloroform or toluene having a boiling point of less than 150 ° C. was confirmed to have an uneven shape on the surface, but mesitylene having a boiling point of 150 ° C. or more was mixed Thus, it was confirmed that the surface morphology was flattened to the same extent as when a single solvent composed of mesitylene was used.
以上の結果から、本発明の有機半導体材料を塗布成膜する際に用いる混合溶媒を構成する溶媒としては、少なくとも１種の溶媒の沸点が１５０℃以上であることが好ましい。この場合には、上述したように混合溶媒中に１５０℃未満の沸点を有する溶媒が含まれていたとしても、有機半導体層１５を塗布形成した際に、沸点の高い溶媒が最後に揮発するため、その影響を受け、キャリア移動度を向上させることが可能となる。 From the above results, it is preferable that the boiling point of at least one solvent is 150 ° C. or higher as the solvent constituting the mixed solvent used when the organic semiconductor material of the present invention is applied to form a film. In this case, since the solvent having a boiling point of less than 150 ° C. is contained in the mixed solvent as described above, the solvent having a high boiling point is volatilized last when the organic semiconductor layer 15 is formed by coating. Under the influence, it becomes possible to improve the carrier mobility.
また、別の例として、沸点が１５０℃以上のメシチレンとｐ−ジイソプロピルベンゼンを体積比で５０vol％：５０vol％となるように混合した混合溶媒に、ヘキサプロピルナフタセンを溶解させた溶液を塗布してなる有機半導体層を備えた薄膜トランジスタのキャリア移動度を表３に示す。同様にメシチレンまたはｐ−ジイソプロピルベンゼンからなる単一溶媒を用いた場合の有機半導体層を備えた薄膜トランジスタのキャリア移動度も表３に示す。 As another example, a solution in which hexapropylnaphthacene is dissolved is applied to a mixed solvent in which mesitylene having a boiling point of 150 ° C. or higher and p-diisopropylbenzene are mixed so that the volume ratio is 50 vol%: 50 vol%. Table 3 shows carrier mobility of the thin film transistor including the organic semiconductor layer. Similarly, Table 3 also shows the carrier mobility of a thin film transistor provided with an organic semiconductor layer when a single solvent composed of mesitylene or p-diisopropylbenzene is used.
上記表３に示すように、本発明を適用した沸点が１５０℃以上のメシチレンとｐ−ジイソプロピルベンゼンの混合溶媒を用いた場合の薄膜トランジスタは、メシチレンを単一溶媒として用いた場合よりも、キャリア移動度がさらに高くなることが確認された。このため、混合溶媒を構成する全ての溶媒の沸点が１５０℃以上であることがさらに好ましい。 As shown in Table 3 above, the thin film transistor using a mixed solvent of mesitylene and p-diisopropylbenzene having a boiling point of 150 ° C. or higher to which the present invention is applied is more mobile than the case where mesitylene is used as a single solvent. It was confirmed that the degree was even higher. For this reason, it is more preferable that the boiling points of all the solvents constituting the mixed solvent are 150 ° C. or higher.
またさらに別の例として、有機半導体材料としてＴＩＰＳペンタセンを用いた構成においても、同様の検討を行い同様の効果が確認された。 As yet another example, the same effect was confirmed in the configuration using TIPS pentacene as the organic semiconductor material, and the same effect was confirmed.
この場合、沸点の低いテトラヒドロフラン（ＴＨＦ：沸点；６６℃）と、沸点が高いｐ−キシレン（沸点；１３８．４１℃）とを体積比で５０vol％：５０vol％となるように混合した混合溶媒に、有機半導体材料としてＴＩＰＳペンタセンを溶解させた溶液を塗布してなる有機半導体層を備えた薄膜トランジスタを作製した。また比較として、ＴＨＦのみの単一溶媒にＴＩＰＳペンタセンを溶解させた溶液を用いて同一条件で作製した薄膜トランジスタを作製した。 In this case, a mixed solvent in which tetrahydrofuran having a low boiling point (THF: boiling point: 66 ° C.) and p-xylene having a high boiling point (boiling point: 138.41 ° C.) are mixed so that the volume ratio is 50 vol%: 50 vol%. A thin film transistor including an organic semiconductor layer formed by applying a solution in which TIPS pentacene was dissolved as an organic semiconductor material was manufactured. For comparison, a thin film transistor manufactured under the same conditions was prepared using a solution in which TIPS pentacene was dissolved in a single solvent of THF alone.
なお、ここで作製した薄膜トランジスタは、ボトムゲート・ボトムコンタクト型であり、ハイドープされたシリコン基板を支持基板を兼ねたゲート電極１２として用い、ＰＶＰからなるゲート絶縁膜を形成したものを用いている。また、ゲート絶縁膜１３上には、金（Ａｕ）及び白金（Ｐｔ）の積層構造からなるソース・ドレイン電極１４が設けられている。さらに、ゲート長／ゲート幅（Ｌ／Ｗ）＝１００μｍ／５．６ｍｍとし、上記混合溶媒または単一溶媒に対してＴＩＰＳペンタセンを濃度１５［ｇ／Ｌ]で溶解させた塗布液を調整し、ソース・ドレイン電極１４が形成された基板上にスピンコート法によって塗布した。塗布後には６０℃の加熱による乾燥処理を行った。このようにして作製した薄膜トランジスタについて、特性評価をおこなった。 Note that the thin film transistor manufactured here is a bottom gate / bottom contact type, and uses a highly doped silicon substrate as the gate electrode 12 also serving as a support substrate, and a gate insulating film made of PVP is formed. On the gate insulating film 13, a source / drain electrode 14 having a laminated structure of gold (Au) and platinum (Pt) is provided. Furthermore, gate length / gate width (L / W) = 100 μm / 5.6 mm, and adjusting the coating solution in which TIPS pentacene was dissolved in the above mixed solvent or single solvent at a concentration of 15 [g / L], It apply | coated by the spin coat method on the board | substrate with which the source / drain electrode 14 was formed. After the application, a drying treatment by heating at 60 ° C. was performed. The characteristics of the thin film transistor thus manufactured were evaluated.
図３には、作製した薄膜トランジスタのゲート電圧［Ｖｇ］−ドレイン電流［Ｉｄ］特性を示す。また下記表４には、これらの薄膜トランジスタについて、飽和領域のキャリア移動度を測定した結果を示す。尚、飽和領域の移動度はスピンコートの条件などにより異なる。 FIG. 3 shows the gate voltage [Vg] -drain current [Id] characteristics of the manufactured thin film transistor. Table 4 below shows the results of measuring the carrier mobility in the saturation region for these thin film transistors. Note that the mobility of the saturated region varies depending on the spin coating conditions.
図３に示すように、有機半導体材料としてＴＩＰＳペンタセンを用いて作製された両方の薄膜トランジスタにおいて、ゲート変調が確認でき、半導体層としての役割を果たしていることが確認できた。 As shown in FIG. 3, in both thin film transistors manufactured using TIPS pentacene as an organic semiconductor material, gate modulation was confirmed, and it was confirmed that the film played a role as a semiconductor layer.
そして、上記表４に示すように、沸点６６℃のＴＨＦのみにＴＩＰＳペンタセンを溶解させた溶液を用いて同一条件で作製した薄膜トランジスタの移動度よりも、ｐ−キシレンをＴＨＦに混合した混合溶媒を用いた方が、キャリア移動度が高くなることが確認された。 As shown in Table 4 above, a mixed solvent in which p-xylene is mixed with THF is more than the mobility of a thin film transistor manufactured under the same conditions using a solution in which TIPS pentacene is dissolved only in THF having a boiling point of 66 ° C. It was confirmed that the carrier mobility was higher when used.
この結果、有機半導体材料としてＴＩＰＳペンタセンを用いた場合であっても、本発明を適用して混合溶媒を用いて得られた薄膜トランジスタは、本発明が適用されていない単一溶媒を用いて得られた薄膜トランジスタよりもキャリア移動度が高くなることが確認された。 As a result, even when TIPS pentacene is used as the organic semiconductor material, a thin film transistor obtained using a mixed solvent by applying the present invention can be obtained using a single solvent to which the present invention is not applied. It was confirmed that the carrier mobility was higher than that of the thin film transistor.
また、有機半導体材料に対する溶解性を有するが沸点の低い第１の溶媒と、有機半導体材料に対する溶解性は無いが第１の溶媒よりも高い沸点を有する第２の溶媒とで混合溶媒を構成することによっても、有機半導体材料の溶解性を確保しつつ、この溶液を用いて塗布形成した有機半導体層の特性野の向上が図られることが確認された。 Further, a mixed solvent is constituted by a first solvent having solubility in an organic semiconductor material but having a low boiling point and a second solvent having no solubility in the organic semiconductor material but having a boiling point higher than that of the first solvent. This also confirmed that the properties of the organic semiconductor layer coated and formed using this solution can be improved while ensuring the solubility of the organic semiconductor material.
そして第２の溶媒の沸点が１３８．４１℃のｐ−キシレンであり、これを用いて作製された薄膜トランジスタにおいては、表示素子の種類や回路設計にもよるがディスプレイの駆動が可能である The boiling point of the second solvent is p-xylene having a temperature of 138.41 ° C. A thin film transistor manufactured using the p-xylene can drive the display depending on the type of display element and the circuit design.
また、混合溶媒を用いることで、有機半導体材料の溶解性が低い溶媒を使用することが可能となる。一般的にアルコール系の溶媒は、有機半導体材料の溶解性が低いが、有機半導体材料の溶解性の高い溶媒と混合することで、混合溶媒に含有させることができる。例えば、２０５．４５℃と高い沸点を有するベンジルアルコールは、単一溶媒では、有機半導体材料を十分に溶解することはできないが、有機半導体材料の溶解性が高いメシチレンと混合することで、混合溶媒に用いられる。また、ベンジルアルコールとメシチレンを９５vol%：５vol％となるように混合した混合溶媒にヘキサプロピルナフタセンを溶解させた場合の薄膜トランジスタのキャリア移動度を測定した結果を表５に示す。
上記表５に示すように、メシチレンを単一溶媒として用いた場合よりも、有機半導体材料の溶解度は低いが沸点が高いベンジルアルコールを添加することで、薄膜トランジスタのキャリア移動度が高くなることが確認された。 As shown in Table 5 above, it is confirmed that the carrier mobility of the thin film transistor is increased by adding benzyl alcohol having a lower solubility but a higher boiling point than the case where mesitylene is used as a single solvent. It was done.
以上説明したように、本発明の半導体装置の製造方法によれば、沸点の異なる溶媒を混合してなる混合溶媒を用いることで、各種特性を兼ね備えた単一溶媒を選定することなく、溶媒を適宜選択して混合することで、各種特性を兼ね備えた混合溶媒に有機半導体材料を溶解させることが可能となる。これにより、有機半導体材料の溶解性、乾燥時の膜形成能、基体に対する親和性および有機半導体層のトランジスタ特性等の各種特性を制御することが可能となる。さらに、沸点の高い溶媒を用いた方が、有機半導体材料を溶解させた溶液を塗布してなる有機半導体層を備えた薄膜トランジスタのキャリア移動度が高く、有機半導体層のトランジスタ特性は、後から揮発される沸点が高い溶媒の影響を受けることが確認された。これにより、混合溶媒に有機半導体材料を溶解させることで、混合溶媒を構成する沸点の低い単一溶媒に有機半導体材料を溶解させた場合よりも薄膜トランジスタのキャリア移動度を向上させることができる。 As described above, according to the method for manufacturing a semiconductor device of the present invention, by using a mixed solvent obtained by mixing solvents having different boiling points, the solvent can be selected without selecting a single solvent having various characteristics. By appropriately selecting and mixing, the organic semiconductor material can be dissolved in a mixed solvent having various characteristics. This makes it possible to control various properties such as solubility of the organic semiconductor material, film-forming ability during drying, affinity for the substrate, and transistor characteristics of the organic semiconductor layer. Furthermore, the use of a solvent having a high boiling point has higher carrier mobility in a thin film transistor including an organic semiconductor layer formed by applying a solution in which an organic semiconductor material is dissolved, and the transistor characteristics of the organic semiconductor layer are later volatile. It was confirmed that it was affected by a solvent having a high boiling point. Accordingly, by dissolving the organic semiconductor material in the mixed solvent, the carrier mobility of the thin film transistor can be improved as compared with the case where the organic semiconductor material is dissolved in a single solvent having a low boiling point constituting the mixed solvent.
また、本実施形態の半導体装置の製造方法によれば、トランジスタの製造工程を全て塗布プロセスで行うことが可能になるため、真空プロセスに用いる高価な製造装置を使用せずに、半導体装置を製造することができる。 In addition, according to the semiconductor device manufacturing method of the present embodiment, it is possible to perform all the transistor manufacturing processes by a coating process, and therefore, the semiconductor device can be manufactured without using an expensive manufacturing apparatus used for a vacuum process. can do.
なお、上記実施形態では、ボトムゲート・ボトムコンタクト型のトランジスタの製造方法を例にとって説明したが、本発明はこれに限定されるものではなく、ボトムゲート・トップコンタクト型、トップゲート・ボトムコンタクト型、トップゲート型・トップコンタクト型のトランジスタの製造方法であっても適用可能である。また、本発明はトランジスタに限定されることなく、太陽電池や発光素子等の他のデバイスの製造方法にも適用可能である。 In the above embodiment, a method for manufacturing a bottom gate / bottom contact type transistor has been described as an example. However, the present invention is not limited to this, and the bottom gate / top contact type and the top gate / bottom contact type are described. Even a top gate type / top contact type transistor manufacturing method can be applied. Further, the present invention is not limited to a transistor, and can be applied to a method for manufacturing other devices such as a solar cell and a light emitting element.
１５…有機半導体層 15 ... Organic semiconductor layer
Claims (4)
メシチレンとｐ−ジイソプロピルベンゼンとを混合してなる混合溶媒に有機半導体材料を溶解させた溶液を、前記基体上に塗布することで、有機半導体層を形成する
半導体装置の製造方法。 A method of manufacturing a semiconductor device having an organic semiconductor layer on a substrate,
Mesitylene and p- diisopropylbenzene and dissolving the organic semiconductor material in a mixed solvent obtained by mixing a solution, by coating onto the substrate, that to form an organic semiconductor layer
Method of manufacturing a semi-conductor device.
テトラヒドロフランとｐ−キシレンとを混合してなる混合溶媒に有機半導体材料を溶解させた溶液を、前記基体上に塗布することで、有機半導体層を形成する
半導体装置の製造方法。 A method of manufacturing a semiconductor device having an organic semiconductor layer on a substrate,
Tetrahydrofuran and p- xylene and the organic semiconductor material dissolved in a mixed solvent obtained by mixing a solution, by coating onto the substrate, that to form an organic semiconductor layer
Method of manufacturing a semi-conductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007335880A JP5504564B2 (en) | 2007-01-16 | 2007-12-27 | Manufacturing method of semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007006735 | 2007-01-16 | ||
| JP2007006735 | 2007-01-16 | ||
| JP2007335880A JP5504564B2 (en) | 2007-01-16 | 2007-12-27 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008198992A JP2008198992A (en) | 2008-08-28 |
| JP5504564B2 true JP5504564B2 (en) | 2014-05-28 |
Family
ID=39757629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007335880A Expired - Fee Related JP5504564B2 (en) | 2007-01-16 | 2007-12-27 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5504564B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008093663A1 (en) * | 2007-01-31 | 2008-08-07 | Konica Minolta Holdings, Inc. | Organic thin film transistor, method for manufacturing the organic thin film transistor, and organic semiconductor device |
| JP2010062222A (en) * | 2008-09-01 | 2010-03-18 | Sharp Corp | Ferroelectric gate organic field effect transistor, memory element using the same, and method of manufacturing the ferroelectric gate organic field effect transistor |
| CN103069555B (en) * | 2010-08-18 | 2016-10-26 | 独立行政法人产业技术综合研究所 | Organic semiconductor thin-film and the manufacture method of organic semiconductor monocrystal thin film |
| JP5569846B2 (en) * | 2010-08-26 | 2014-08-13 | 独立行政法人産業技術総合研究所 | Method for producing single crystalline organic semiconductor thin film |
| JP5686403B2 (en) * | 2010-08-18 | 2015-03-18 | 独立行政法人産業技術総合研究所 | Manufacturing method of organic semiconductor thin film |
| JP2014175392A (en) * | 2013-03-07 | 2014-09-22 | Tokyo Institute Of Technology | Method for producing organic thin film and organic semiconductor device |
| JP7086488B2 (en) * | 2017-03-21 | 2022-06-20 | 日本化薬株式会社 | Organic semiconductor compositions, organic thin films and organic thin films |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004007777A1 (en) * | 2004-02-18 | 2005-09-08 | Covion Organic Semiconductors Gmbh | Solutions of organic semiconductors |
| GB2416428A (en) * | 2004-07-19 | 2006-01-25 | Seiko Epson Corp | Method for fabricating a semiconductor element from a dispersion of semiconductor particles |
| JP2006269740A (en) * | 2005-03-24 | 2006-10-05 | Fuji Electric Holdings Co Ltd | Method for forming thin film |
-
2007
- 2007-12-27 JP JP2007335880A patent/JP5504564B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008198992A (en) | 2008-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5504564B2 (en) | Manufacturing method of semiconductor device | |
| JP5811640B2 (en) | Electronic device and semiconductor device manufacturing method | |
| US20080105866A1 (en) | Method of fabricating organic thin film transistor using self assembled monolayer-forming compound containing dichlorophosphoryl group | |
| US20110186829A1 (en) | Surface Treated Substrates for Top Gate Organic Thin Film Transistors | |
| JP2011061046A (en) | Three-terminal type electronic device and two-terminal type electronic device | |
| JP2004288836A (en) | Organic thin film transistor and manufacturing method therefor | |
| TW200843118A (en) | Ambipolar transistor design | |
| Ling et al. | Copper hexafluorophthalocyanine field-effect transistors with enhanced mobility by soft contact lamination | |
| CN100593871C (en) | Organic field-effect transistors having high mobility and preparation thereof | |
| JP2015029020A (en) | Liquid solution for organic semiconductor layer formation, organic semiconductor layer, and organic thin film transistor | |
| JP2008186885A (en) | Thin-film semiconductor device and its manufacturing method | |
| Chu et al. | Direct writing of inkjet-printed short channel organic thin film transistors | |
| JP2009260346A (en) | Organic thin film transistor | |
| JP2007027525A (en) | Method of manufacturing semiconductor device, semiconductor device, and method of forming insulation film | |
| KR100538542B1 (en) | Organic thin film transistors and method for manufacturing the same | |
| Onojima et al. | Influence of phase-separated morphology on small molecule/polymer blend organic field-effect transistors fabricated using electrostatic spray deposition | |
| Meth et al. | Patterned thin film transistors incorporating chemical bath deposited cadmium sulfide as the active layer | |
| JP2007027524A (en) | Method of forming organic insulation film, organic insulation film, method of manufacturing semiconductor device, and semiconductor device | |
| Kim et al. | Low-leakage polymeric thin-film transistors fabricated by laser assisted lift-off technique | |
| JP2006278692A (en) | Organic field effect transistor | |
| JP5807738B2 (en) | Organic transistor manufacturing method, organic transistor, semiconductor device manufacturing method, semiconductor device, and electronic apparatus | |
| KR100976572B1 (en) | Method for manufcturing organic thin film transistor | |
| JP2008300546A (en) | Organic thin-film transistor | |
| JP2008300419A (en) | Organic thin-film transistor | |
| Lee et al. | Stable 6, 13-bis (4-pentylphenylethynyl) pentacene thin-film transistor by Ink-jet printing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100908 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130520 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140303 |
|
| LAPS | Cancellation because of no payment of annual fees |