KR20060065182A - 시리얼 신호기법에 의한 ｃｐｕ 확장 출력포트 보호회로 - Google Patents

시리얼 신호기법에 의한 ｃｐｕ 확장 출력포트 보호회로 Download PDF

Info

Publication number
KR20060065182A
KR20060065182A KR1020040103953A KR20040103953A KR20060065182A KR 20060065182 A KR20060065182 A KR 20060065182A KR 1020040103953 A KR1020040103953 A KR 1020040103953A KR 20040103953 A KR20040103953 A KR 20040103953A KR 20060065182 A KR20060065182 A KR 20060065182A
Authority
KR
South Korea
Prior art keywords
output port
cpu
signal
protection circuit
main cpu
Prior art date
Application number
KR1020040103953A
Other languages
English (en)
Other versions
KR100660353B1 (ko
Inventor
김정호
Original Assignee
주식회사 맥스컴
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 맥스컴 filed Critical 주식회사 맥스컴
Priority to KR1020040103953A priority Critical patent/KR100660353B1/ko
Publication of KR20060065182A publication Critical patent/KR20060065182A/ko
Application granted granted Critical
Publication of KR100660353B1 publication Critical patent/KR100660353B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

본 발명은 무정전 전원장치에서 시리얼 신호기법에 의한 CPU 확장 출력포트 보호회로에 관한 것으로, 그 목적은 무정전 전원장치의 전력소자를 제어하는 제어기의 메인 CPU가 뇌서지, 고주파, 기타 노이즈에 의하여 무한루프에 빠질 경우 출력포트에 원하지 않는 신호가 출력되는 것을 방지하기 위한 회로 및 프로그램 기술을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명은 주제어기에 제어신호를 보내는 CPU의 출력포트 보호회로에 있어서, 메인 CPU와 출력포트 사이에 보조 CPU를 설치하고, 미리 정해놓은 시리얼 데이터 신호를 받아 일정시간동안만 게이트를 열어주는 것을 특징으로 하는 시리얼 신호기법을 이용한 출력포트 보호 회로에 관한 것을 그 기술적 요지로 한다.
시리얼 신호, 보조 CPU, 게이트신호, 보호회로, 출력포트

Description

시리얼 신호기법에 의한 ＣＰＵ 확장 출력포트 보호회로{CPU expansion output port protective circuit by password signal law}
도 1 은 본 발명인 출력포트 보호회로의 구성을 나타낸 개략도,
도 2 는 본 발명인 출력포트 보호회로의 동작 신호상태를 나타낸 타임도.
<도면의 주요부분에 대한 부호의 설명>
(1): 메인 CPU (2): 보조 CPU
(3): 래치 출력포트 (4): 제어대상
본 발명은 무정전 전원장치에서 시리얼 신호기법에 의한 CPU 확장 출력포트 보호회로에 관한 것으로, 보다 상세하게는 무정전 전원장치의 전력소자를 제어하는 제어기의 메인 CPU가 뇌서지, 고주파, 기타 노이즈에 의하여 무한루프에 빠질 경우 출력포트에 원하지 않는 신호가 출력되는 것을 방지하기 위한 회로 및 프로그램 기 술에 관한 것이다.
통상 UPS의 전력소자를 제어하는 제어기의 컨트롤을 위한 메인 CPU는 기타 제어출력용 포트를 확장하여 사용하고, 출력포트를 통하여 제어신호를 제어기로 전송하게 된다.
만약 메인 CPU가 뇌서지, 고주파, 기타 노이즈 원인으로 인하여 무한루프에 빠지면 오작동을 하여 출력포트에 원하지 않는 신호가 출력될 수 있으며, 메인 CPU 의 파손 또는 고장을 가져올 수 있다.
종래, 이와 같은 무한루프를 방지하는 방법으로서, 메인 CPU 안에 내장되어 있는 워치독 타이머를 사용하여 메인 CPU를 보호해 왔으며, 메인 CPU가 무한루프에 빠지게 되면 워치독 타이머가 작동하여 메인 CPU를 리셋 시키게 된다.
하지만 워치독 타이머가 메인 CPU를 리셋 시키기까지의 시간동안 오작동으로 인한 신호는 출력포트로 전송되어지게 되고, 이는 잘못된 출력신호의 발생으로 주제어기의 오작동 및 고장을 일으킬 수 있는 문제점이 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출되는 것으로, 보조 CPU를 사용하여 표준화된 시리얼 신호를 받았을 때 일정시간동안 게이트를 열 수 있도록 하여 메인 CPU에 외부 환경에 의한 노이즈가 발생하여 예상치 않은 출력신호가 나오더라도 게이트가 열리지 않도록 하여 노이즈에 의한 제어기의 오동작 및 고장을 방지할 수 있는 출력포트 보호회로를 제공함을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명은 주제어기를 보조하는 보조제어기의 출력포트 보호회로에 있어서, 메인 CPU와 출력포트 사이에 보조 CPU를 설치하고, 미리 정해놓은 시리얼 데이터 신호를 받아 일정시간동안만 게이트를 열어주는 것을 특징으로 하는 시리얼 신호기법을 이용한 출력포트 보호 회로에 관한 것이다.
이하, 본 발명에 대하여 상세히 설명한다.
도 1 은 본 발명인 출력포트 보호회로의 구성도를 개략적으로 나타낸 것이다.
UPS의 전력소자를 제어하기 위하여 제어기를 사용하게 되는데, 이 제어기에 제어신호를 보내는 곳이 메인 CPU이다.
상기 메인 CPU로부터 제어신호를 실어 전달해주는 데이터 버스와, 상기 신호를 제어기로 출력시켜주는 래치 출력포트와, 데이터 버스의 신호를 래치 출력포트로 받을 수 있도록 하는 게이트와, 래치 출력포트의 게이트를 열어주는 보조 CPU로 이루어져 있으며, 메인 CPU에서 보내는 신호는 데이터 버스를 이용하여 출력포트로 전송되어지게 되고, 게이트가 열려 있다면 출력신호가 제어기로 전송되게 된다.
우선 보조 CPU의 리셋단자는 메인 CPU가 제어하며 평상시 리셋상태로 유지하고, 보조 CPU가 리셋 상태에서는 병렬포트를 닫은 상태가 된다.
메인 CPU는 제어 신호를 출력포트로 전송하기 전에 미리 정해놓은 표준화된 시리얼 데이터 신호를 보조 CPU로 전송한다.
상기 데이터 신호를 받은 보조 CPU는 그 신호를 분석하여 표준화된 신호가 맞다면 게이트를 열게 되고, 열린 게이트를 통하여 데이터 및 제어신호를 전송하되, 게이트는 일정시간동안만 열어 그 시간 안에 전송되도록 하고, 일정시간이 지나면 게이트가 닫혀 슬립모드로 유지된 후 다음 리셋까지 모든 프로그램의 동작을 멈추게 된다.
또한 메인 CPU는 게이트가 열려 있는 시간 안에 데이터를 클리어 래치하고 보조 CPU의 리셋을 건다.
도 2 는 본 발명의 동작상태에 따른 타임도를 나타낸 것이다.
메인 CPU가 보조 CPU에 리셋신호를 주면 보조 CPU는 동작을 시작하게 되고 메인 CPU는 표준화된 직렬 시리얼 신호를 전송하게 된다.
상기 신호를 받은 보조 CPU는 신호를 분석하여 표준화된 신호라면 게이트신호를 보내 게이트를 열게 되고, 메인 CPU는 데이터 버스를 통하여 출력신호를 전송하고 이에 출력래치신호도 함께 전송한다.
상기 출력 래치신호에 의하여 출력포트에 다음 신호가 올 때까지 출력신호가 유지되게 된다.
보조 CPU가 작동하는 일정시간동안 상기 출력신호를 전송하게 되고 일정시간이 지나면 보조 CPU는 슬립상태로 들어가게 되며 다음 신호를 기다리게 된다.
평상시 보조 CPU는 리셋상태이므로 오동작할 가능성은 없으며, 만약 메인 CPU가 오동작하여 보조 CPU의 리셋단자가 해제되었다고 가정하더라도 표준화된 시리얼 데이터가 전송되어야 게이트를 열 수 있기 때문에 오동작에 의하여 나오는 신 호는 출력포트로 전송될 수 없다.
또한 보조 CPU는 일정시간 동안만 동작하고 리셋 될 때까지 슬립상태에 있게 되며 메인 CPU가 오동작, 보조 CPU가 동작하는 시간 내에 뇌서지 등에 의한 오동작 3-4가지 조건이 동시에 일어날 확률은 극히 낮음을 알 수 있다.
본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 고안이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
상기와 같은 구성 및 작용에 의해 기대할 수 있는 본 발명의 효과는 다음과 같다.
보조 CPU의 리셋단자가 해제되었다고 가정하더라도 게이트를 열기위한 신호가 맞아야 게이트가 열리게 되고, 게이트는 일정시간만 열리면서 데이터가 이동하게 되므로, 메인 CPU가 무한루프에 빠져 오동작하여 원하지 않는 출력을 할 때에도 신호가 맞지 않으면 출력포트로 신호가 전달되지 않기 때문에 보다 안전하게 주제어기를 보호할 수 있다.

Claims (2)

  1. 주제어기를 보조하는 보조제어기의 출력포트 보호회로에 있어서, 메인 CPU와 메인 CPU로부터 제어신호를 실어 전달해주는 데이터 버스와, 상기 신호를 제어기로 출력시켜주는 출력포트와, 데이터 버스의 신호를 래치 출력포트로 받을 수 있도록 하는 게이트와, 래치 출력포트의 게이트를 열어주는 보조 CPU로 이루어져 있으며,
    메인 CPU에서 보내는 신호는 데이터 버스를 이용하여 출력포트로 전송함에 있어서, 메인 CPU가 제어하는 보조 CPU의 리셋단자는 평상시 리셋상태로 유지하고, 보조 CPU가 리셋 상태에서는 병렬포트를 닫힌 상태가 되며, 메인 CPU는 제어 신호를 출력포트로 전송하기 전에 미리 정해놓은 표준화된 시리얼 데이터 신호를 보조 CPU로 전송하고, 상기 데이터 신호를 받은 보조 CPU는 그 신호를 분석하여 표준화된 신호가 맞다면 게이트를 열게 되고, 열린 게이트를 통하여 데이터 및 제어신호를 전송하되, 게이트는 일정시간동안만 열어 그 시간 안에 전송되도록 하고, 일정시간이 지나면 게이트가 닫혀 슬립모드로 유지된 후 다음 리셋까지 모든 프로그램의 동작을 멈추도록 하는 것을 특징으로 하는 시리얼 신호기법에 의한 CPU 확장 출력포트 보호회로.
  2. 제 1 항에 있어서,
    출력 래치 신호를 전송하여 제어출력 신호가 보조 CPU의 동작시간 동안 유지되도록 하는 것을 특징으로 하는 시리얼 신호기법에 의한 CPU 확장 출력포트 보호회로.
KR1020040103953A 2004-12-10 2004-12-10 시리얼 신호기법에 의한 ｃｐｕ 확장 출력포트 보호회로 KR100660353B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040103953A KR100660353B1 (ko) 2004-12-10 2004-12-10 시리얼 신호기법에 의한 ｃｐｕ 확장 출력포트 보호회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040103953A KR100660353B1 (ko) 2004-12-10 2004-12-10 시리얼 신호기법에 의한 ｃｐｕ 확장 출력포트 보호회로

Publications (2)

Publication Number Publication Date
KR20060065182A true KR20060065182A (ko) 2006-06-14
KR100660353B1 KR100660353B1 (ko) 2006-12-21

Family

ID=37160491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040103953A KR100660353B1 (ko) 2004-12-10 2004-12-10 시리얼 신호기법에 의한 ｃｐｕ 확장 출력포트 보호회로

Country Status (1)

Country Link
KR (1) KR100660353B1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07250440A (ja) * 1994-03-09 1995-09-26 Hitachi Ltd データ処理装置
JP3336799B2 (ja) * 1995-02-27 2002-10-21 新神戸電機株式会社 交流無停電電源装置
KR20010008472A (ko) * 1999-07-01 2001-02-05 이동욱 유피에스에 있어서 제어방법 및 그 시스템
KR20020045472A (ko) * 2000-12-07 2002-06-19 김동완 디지털 충전장치
KR20020022750A (ko) * 2002-03-09 2002-03-27 김동완 마이컴을 이용한 컴퓨터 내장형 무정전 전원장치

Also Published As

Publication number Publication date
KR100660353B1 (ko) 2006-12-21

Similar Documents

Publication Publication Date Title
JP2002535793A (ja) 集積回路上の機密モジュールの統合
US20190052355A1 (en) Network switching system
US20120151608A1 (en) Systems and methods for securing the power supply of command means of a microcircuit card in case of attack
KR100660353B1 (ko) 시리얼 신호기법에 의한 ｃｐｕ 확장 출력포트 보호회로
CN110750374A (zh) 一种看门狗电路及其控制方法
CN105589821B (zh) 一种防止总线死锁的装置及方法
CN104679601A (zh) 防干扰系统启动看门狗的方法
GB2583476A (en) Can security invention
JPS60192447A (ja) 異常デ−タ受信防止回路
CN104660230A (zh) 一种变流器功率模块的故障保持与复位系统
US7543170B2 (en) Equipment fail safe safety system
CN112234586B (zh) 一种继电保护装置闭锁回路系统及方法
CN210199556U (zh) 电气设备
US10002263B2 (en) Communications bus line isolator
CN215867857U (zh) 一种控制信号的监测保护电路
JP7045958B2 (ja) 情報セキュリティシステム
CN117113443A (zh) 基于cpld的毁钥方法、毁钥启动申请电路、设备及介质
JPS5954354A (ja) 信号伝送方法
WO2012081838A1 (ko) 네트워크 장비의 감시와 회복 시스템 및 방법
US20070162653A1 (en) Data transfer device and method of transmitting data
JPH0289274A (ja) メモリカード
JP2024172337A (ja) デバイスおよび制御方法
JPS58100594A (ja) 制御装置のリモ−ト出力サプレス装置
JPH03156515A (ja) システムリセツト回路方式
JPH04107614A (ja) 活線挿抜保護方式

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041210

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060522

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061128

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061215

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061215

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20091210

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20101210

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20111021

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20121217

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20121217

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20131031

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20161107

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20161107

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20171204

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20171204

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20190926