KR20060062603A - 엠아이엠 캐패시터 및 그 제조 방법 - Google Patents
엠아이엠 캐패시터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20060062603A KR20060062603A KR1020040101499A KR20040101499A KR20060062603A KR 20060062603 A KR20060062603 A KR 20060062603A KR 1020040101499 A KR1020040101499 A KR 1020040101499A KR 20040101499 A KR20040101499 A KR 20040101499A KR 20060062603 A KR20060062603 A KR 20060062603A
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- forming
- lower electrode
- metal wiring
- conductive material
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims abstract description 58
- 229910052751 metal Inorganic materials 0.000 claims abstract description 68
- 239000002184 metal Substances 0.000 claims abstract description 68
- 239000010408 film Substances 0.000 claims abstract description 48
- 239000010409 thin film Substances 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims abstract description 19
- 239000007769 metal material Substances 0.000 claims abstract description 8
- 239000004020 conductor Substances 0.000 claims description 23
- 239000010410 layer Substances 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- 239000003989 dielectric material Substances 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- -1 silicon oxide nitride Chemical class 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 2
- 229910018487 Ni—Cr Inorganic materials 0.000 claims 2
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910004156 TaNx Inorganic materials 0.000 claims 1
- 229910010421 TiNx Inorganic materials 0.000 claims 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 229910008835 WSiNx Inorganic materials 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 10
- 230000002265 prevention Effects 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
- H01G4/306—Stacked capacitors made by thin film techniques
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 엠아이엠 캐패시터 및 그 제조 방법에 관한 것으로, 보다 상세하게는 하부전극을 금속배선 영역보다 길게 형성하여 하부전극이 금속확산 방지기능을 포함하도록 함으로써 공정을 단순화하고 금속배선의 전자이동(electromigration;EM) 특성을 향상시키고, 엠아이엠 캐패시터 제조시 박막레지스터(thin film resistor)를 함께 형성함으로써 집적도를 향상시키는 기술이다. 이를 위해, 본 발명의 엠아이엠 캐패시터는, 금속물질로 형성된 금속배선과, 상기 금속배선과 접속되도록 하부전극, 유전체막, 상부전극을 순차적으로 적층하여 형성하되, 상기 하부전극 및 상기 유전체막의 범위를 상기 금속배선보다 소정 범위이상 넓게 형성한 캐패시터와, 상기 캐패시터와 병렬로 상부전극을 증착하여 형성한 박막 레지스터와, 상기 캐패시터 및 상기 박막 레지스터를 제 2 금속배선과 연결하기 위한 복수개의 비아콘택플러그를 포함하여 구성함을 특징으로 한다.
Description
도 1은 종래의 엠아이엠 캐패시터의 단면도.
도 2는 본 발명의 실시예에 따른 엠아이엠 캐패시터의 단면도.
도 3a 내지 도 3g는 도 2의 엠아이엠 캐패시터의 제조방법을 도시한 공정도.
본 발명은 엠아이엠 캐패시터 및 그 제조 방법에 관한 것으로, 보다 상세하게는 하부전극을 금속배선 영역보다 길게 형성하여 하부전극이 금속확산 방지기능을 포함하도록 함으로써 공정을 단순화하고 금속배선의 전자이동(electromigration;EM) 특성을 향상시키고, 엠아이엠 캐패시터 제조시 박막레지스터(thin film resistor)를 함께 형성함으로써 집적도를 향상시키는 기술이다.
일반적으로, 캐패시터는 전하를 저장하고, 반도체 소자의 동작에 필요한 전하를 공급하는 부분으로서, 반도체 소자가 고집적화 되어짐에 따라 단위셀(cell)의 크기는 작아지면서 소자의 동작에 필요한 정전용량(capacitance)은 약간씩 증가하는 것이 일반적인 경향이다.
특히, 높은 정밀도를 요구하는 씨모스 아이씨 로직 소자(CMOS IC Logic device)에 적용되는 아날로그 캐패시터(Analog Capacitor)는 어드벤스드 아날로그 모스 기술 (Advanced Analog MOS Technology), 특히, A/D 컨버터나 스위칭 캐패시터 필터 분야의 핵심 요소이다. 이러한 아날로그 캐패시터의 구조로는 피아이피(PIP : Poly-Insulator-Poly), 피아이엠(PIM : Poly -Insulator-Metal), 엠아이피(MIP : Metal-Insulator-Poly) 및 엠아이엠(MIM : Metal-Insulator-Metal) 등 다양한 구조들이 이용되어 왔다.
이들 중에서 엠아이엠(이하, MIM) 구조는 직렬 저항(series resistance)이 낮아 높은 Q(Quality Factor) 값의 캐패시터를 구현할 수 있고, 특히, 낮은 써멀 버짓(Thermal Budget) 및 낮은 Vcc, 그리고, 작은 기생성분(Parastic Resista nce amp; Capacitance)을 갖고 있어, 아날로그 캐패시터의 대표적 구조로 이용되고 있다.
도 1은 종래의 MIM 캐패시터의 단면도이다.
종래의 MIM 캐패시터는 금속배선(10)의 상부에 식각정지막(11) 및 하드마스크막(21)을 순차적으로 적층한 후, 그 일부를 제거하여 캐패시터를 형성할 영역을 형성하고, 그 영역에 하부전극(12)과 유전체막(13)이 순차적으로 적층되되, 트랜치타입으로 형성된다. 유전체막(13)의 상부에 소정 크기의 상부전극(14)과 캐핑레이어(15)가 순차적으로 증착되고, 상부전극(14)과 접속되는 비아콘택플러그(16)가 형성되며, 비아콘택플러그(16)의 상부에 식각정지막(18) 및 금속배선(19)이 형성된다.
상기와 같은 구조를 갖는 종래의 MIM 캐패시터에서 하부전극(12)은 금속배선(10)의 금속 물질의 확산을 방지할 수 없고 하부전극으로서만 사용된다.
또한, 메모리 소자 및 비메모리 소자내에 MIM 캐패시터를 포함하는 경우 박막 레지스터를 함께 사용하기 위해서는 별도의 박막 레지스터를 형성하여 별도로 연결하는 작업이 필요하고 그에 따라 소자의 면적 소모가 크고 및 집적도가 낮은 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 하부전극을 금속배선 영역보다 길게 형성하여 하부전극이 금속확산 방지기능을 수행하도록 함으로써 별도의 금속확산 방지막을 형성할 필요가 없어 공정을 단순화하고 금속배선의 전자이동(electromigration;EM) 특성을 향상시키는데 있다.
또한, 본 발명의 다른 목적은, 엠아이엠 캐패시터 제조시 박막레지스터(thin film resistor)를 함께 형성함으로써 소자의 집적도를 향상시키는데 있다.
상기 과제를 달성하기 위한 본 발명의 실시예에 따른 엠아이엠 캐패시터는, 금속물질로 형성된 금속배선과, 상기 금속배선과 접속되도록 하부전극, 유전체막, 상부전극을 순차적으로 적층하여 형성하되, 상기 하부전극 및 상기 유전체막의 범위를 상기 금속배선보다 소정 범위이상 넓게 형성한 캐패시터와, 상기 캐패시터를 제 2 금속배선과 연결하기 위한 복수개의 비아콘택플러그를 포함하여 구성함을 특징으로 한다.
또한, 본 발명의 실시예에 따른 엠아이엠 캐패시터의 제조방법은, (a) 금속배선을 포함한 층간절연막을 형성하고, 그 상부에 식각정지막 및 하드마스크막을 순차적으로 증착한 후, 식각공정을 통해 상기 금속배선을 노출시켜 캐패시터를 형성할 영역을 형성하는 공정과, (b) 하부전극용 도전물질과 유전체막을 형성하기 위한 유전물질을 순차적으로 전면 증착하고, 식각공정을 통해 상기 금속배선보다 소정 길이만큼 더 길게 상기 하부전극 및 상기 유전체막을 형성하는 공정과, (c) 상기 유전체막의 상부에 상부전극용 도전물질을 전면 증착하고, 사진식각공정을 통해 소정 크기의 상부전극을 형성하는 공정을 포함함을 특징으로 한다.
또한 본 발명의 다른 실시예에 따른 엠아이엠 캐패시터의 제조방법은, (a) 금속배선을 포함한 층간절연막을 형성하고, 그 상부에 식각정지막 및 하드마스크막을 순차적으로 증착한 후, 식각공정을 통해 상기 금속배선을 노출시켜 캐패시터를 형성할 영역을 형성하는 공정과, (b) 하부전극용 도전물질과 유전체막을 형성하기 위한 유전물질을 순차적으로 전면 증착하고, 식각공정을 통해 하부전극과 유전체막을 형성하고, 박막레지스터를 형성할 영역을 형성하는 공정과, (c) 상부전극용 도전물질을 전면 증착하고, 사진식각공정을 통해 소정 크기의 상부전극을 형성하여 상기 캐패시터 및 상기 박막 레지스터를 형성하는 공정을 포함함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 엠아이엠 캐패시터의 단면도이다.
본 발명의 실시예에 따른 엠아이엠 캐패시터는, 금속배선(100)을 포함한 층 간절연막(101)의 상부에 식각정지막(102) 및 하드마스크막(103)을 순차적으로 적층하되, 금속배선(100)의 상부에 하부전극(106)과 유전체막(107)을 순차적으로 적층하여 트랜치타입으로 형성한다.
이때, 금속배선(100)과 접촉되는 하부전극(106)은 금속배선(100)의 가로 길이보다 소정 길이만큼 더 길게 형성함으로써, 하부전극(106)이 금속배선(100)의 금속물질이 다른 영역으로 확산되는 것을 충분히 방지하는 기능을 수행하도록 한다.
유전체막(107)의 상부에 소정 크기의 상부전극(114)과 캐핑레이어(115)가 순차적으로 증착되고, 상부전극(114)과 접속되는 복수개의 비아콘택플러그(118)가 형성되며, 비아콘택플러그(118)의 상부에 금속배선(121)이 형성된다. 트랜치내의 하부전극(114)에 접속되는 비아콘택플러그(117)는 상부의 금속배선(120)과 접속되도록 형성된다.
한편, 트랜치 외의 영역의 식각정지막(102) 및 하드마스크(103)의 상부에 박막 레지스터(thin film resistor; TFR)을 형성하기 위한 소정 크기의 상부전극(112)과 캐핑레이어(113)를 순차적으로 증착하고, 상부전극(112)에 접속되는 복수개의 비아콘택플러그(119)가 형성되며, 복수개의 비아콘택플러그(119)에 각각 접속되는 금속배선(122, 123)이 형성된다.
이와같이, 본 발명의 실시예에 따른 엠아이엠 캐패시터는 하부전극을 금속배선 영역보다 길게 형성하여 하부전극이 금속확산 방지기능을 포함하도록 함으로써 별도의 금속확산 방지막을 형성할 필요가 없어 공정을 단순화할 수 있고 금속배선의 전자이동(electromigration;EM) 특성을 향상시킬 수 있다.
또한, 엠아이엠 캐패시터와 박막 레지스터(thin film resistor)을 동시에 제조하도록 마스크를 형성함으로써 집적도를 향상시킬 수 있다.
이하, 도 3a 내지 도 3g를 참조하여, 엠아이엠 캐패시터의 제조방법을 설명한다.
먼저, 도 3a에 도시한 바와 같이, 통상의 다마신(damascene)공정을 통해 금속배선(100)을 포함한 층간절연막(101)을 형성하고, 그 상부에 식각정지막(102) 및 하드마스크막(103)을 순차적으로 증착한 후, 식각공정을 통해 금속배선(100)을 노출시킨다. 이때, 식각정지막 (102)은 실리콘 나이트라이드(Si3N4)를 이용하여 형성하고, 하드마스크막(103)은 실리콘옥사이드(SiO2)를 이용하여 형성한다.
여기서, 다마신 공정은 사진 식각(photo-lithography)기술을 이용하여, 하부 절연막질을 배선 모양으로 일정 깊이 식각하여 홈을 형성하고, 상기 홈에 알루미늄(Al), 구리(Cu) 또는 텅스텐(W) 등의 도전 물질을 채워넣고, 필요한 배선 이외의 도전 물질은 에치백(Etchback)이나 화학적기계적연마(Chemical Mechanical Polishing;CMP) 등의 기술을 이용하여 제거함으로써 처음에 형성한 홈 모양으로 배선을 형성하는 기술이다.
특히, 듀얼 다마신 공정은 크게 비아 퍼스트(Via first)법과 트렌치 퍼스트(Trench first)법과 자기정렬(Self Aligned)법으로 구분되는데, 비아 퍼스트법은 절연막(Dielectric layer)을 사진 및 식각하여 비아홀(via hole)을 먼저 형성한 후, 절연막을 다시 식각하여 비아홀 상부에 트렌치(Trench)를 형성하는 방법이다. 그 리고, 트렌치 퍼스트법은 반대로 트렌치를 먼저 형성한 후, 비아홀을 형성하는 방법이며, 자기정렬 듀얼다마신법은 트렌치 구조하부에 비아홀이 정렬되어 형성되면, 트렌치 식각시에 비아홀도 동시에 형성되는 방법이다.
도 3b에 도시한 바와 같이, 도 3a의 상부에 하부전극을 형성하기 위한 도전물질(104)과 유전물질(105)을 순차적으로 전면 증착한다. 이때, 하부전극을 형성하기 위한 도전물질(104)은 50~ 100Å의 두께 이상으로 증착되는 것이 바람직하며, 사진 식각 공정 시에 하부전극의 얼라인(align) 문제를 해결하기 위해 하부전극용 도전물질을 증착하기 전에 키(Key)공정을 수행하는 것이 바람직하다.
도 3c에 도시한 바와 같이, 식각공정을 통해 도전물질(104)과 유전물질(105)의 일부를 제거하고 순차적으로 적층된 소정 크기의 하부전극(104) 및 유전체막(105)을 형성한다. 이때, 하부전극(104)은 금속배선(100)의 가로 길이영역보다 소정 길이만큼 길도록 형성함으로써 금속배선(100)으로부터 금속물질의 확산을 방지한다.
도 3d에 도시한 바와 같이, 도 3c의 상부에 도 3e의 상부전극(114) 및 캐핑레이어(115)를 형성하기 위한 도전물질(108)과 캐핑레이어를 형성하는 물질(109)을 순차적으로 전면 증착한 후, 상부전극(114) 및 박막 레지스터를 패터닝하기 위한 포토 레지스트(photo resist: PR)(110, 111)를 형성한다. 이때, 엠아이엠 캐패시터를 위한 포토레지스트(110)는 트랜치내에 형성되고, 박막 레지스터를 위한 포토레지스트(111)는 하부전극(106) 및 유전체막(107)이 없는 영역상에 형성된다. 여기 서, 캐핑레이어(115)는 실리콘 나이트라이드(Si3N4)를 이용하여 형성된다.
도 3e에 도시한 바와 같이, 도 3d의 포토레지스트(110, 111)에 따라 소정 크기로 패터닝된 상부전극(114) 및 캐핑레이어(115)를 순차적으로 적층한 엠아이엠 캐패시터(MIM)와 박막 레지스터(TFR)을 형성한다. 이때, 상부전극(114) 및 하부전극(106)은 화학기상증착(chemical vapor deposition;CVD), 물리기상증착(physical vapor deposition;PVD)방식 또는 원자층증착(atomic layer deposition;ALD)을 이용하여 증착된다.
여기서, 상부전극(114, 112) 및 하부전극(106)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 탄탈륨 나이트라이드(TaN), 탄탈륨(Ta), 및 티타늄 나이트라이드(TiN) 등의 물질을 이용하여 형성되고, 유전체막(107) 및 캐핑레이어(113, 115)는 실리콘 나이트라이드(SiN), 실리콘산화 나이트라이드(SiON), 실리콘 탄소(SiC), 실리콘 나이트라이드 탄소(SiNC), 및 고유전물질 들을 사용하여 형성한다.
도 3f에 도시한 바와 같이, 도 3e의 상부에 층간절연막(116)을 전면 증착하고, 복수개의 비아콘택플러그(117~ 119)를 형성하기 위한 비아홀(미도시)을 형성한 후, 금속막(미도시)을 증착한 후, 전기도금법(electroplating)을 사용하여 금속물질로 비아홀(미도시)에 매립하고 평탄화식각공정(Chemical Mechanical Polishing;CMP)을 행함으로써, 엠아이엠 캐패시터(MIM)의 상부전극(114)에 접속되는 복수개의 비아콘택플러그(118)를 형성하고, 트랜치 내의 하부전극(106)과 접속되는 비아콘택플러그(117)를 형성하며, 박막 레지스터(TFR)의 상부전극(112)과 접 속되는 복수개의 비아콘택플러그(119)를 형성한다. 여기서, 전기도금법은 전기적으로 기판 표면을 다른 금속으로 피복해서 표면의 광택을 증가시킬 뿐만아니라, 표면경도를 높이고 내식성을 증가시키는 표면처리법이다.
도 3g에 도시한 바와 같이, 도 3f의 상부에 비아콘택플러그(117)에 접속되는 금속배선(120), 복수개의 비아콘택플러그(118)와 접속되는 금속배선(121), 복수개의 비아콘택플러그(119)에 각각 접속되는 금속배선(122, 123)을 포함한 층간절연막(124)을 형성한다.
여기서, 금속배선(100, 120~ 123) 및 비아콘택플러그(117~ 119)는 구리(Cu), 알루미늄(Al) 등의 금속물질을 이용하여 형성한다.
이상에서 살펴본 바와 같이, 본 발명은 하부전극을 금속배선 영역보다 길게 형성하여 하부전극이 금속확산 방지기능을 수행하도록 함으로써 별도의 금속확산 방지막을 형성할 필요가 없어 공정을 단순화하고 금속배선의 전자이동(electromigration;EM) 특성을 향상시키는 효과가 있다.
또한, 엠아이엠 캐패시터 제조시 박막레지스터(thin film resistor)를 함께 형성함으로써 소자의 집적도를 향상시키는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (15)
- 금속물질로 형성된 금속배선;상기 금속배선과 접속되도록 하부전극, 유전체막, 상부전극을 순차적으로 적층하여 형성하되, 상기 하부전극 및 상기 유전체막의 범위를 상기 금속배선보다 소정 범위이상 넓게 형성한 캐패시터; 및상기 캐패시터를 제 2 금속배선과 연결하기 위한 복수개의 비아콘택플러그를 포함하여 구성함을 특징으로 하는 엠아이엠 캐패시터.
- 제 1항에 있어서,상기 캐패시터와 병렬구조로 형성된 박막 레지스터를 더 포함하여 구성함을 특징으로 하는 엠아이엠 캐패시터.
- 제 1항에 있어서, 상기 상부전극 및 상기 하부전극은 알루미늄(Al), 텅스텐(W), 구리(Cu), 탄탈륨 나이트라이드(TaN), 탄탈륨(Ta), 및 티타늄 나이트라이드(TiN) 중에서 어느 하나의 물질로 구성됨을 특징으로 하는 엠아이엠 캐패시터.
- 제 1항에 있어서, 상기 유전체막은 실리콘 나이트라이드(SiN), 실리콘산화 나이트라이드(SiON), 실리콘 탄소(SiC), 실리콘 나이트라이드 탄소(SiNC), 및 고유전물질 중에서 어느 하나의 물질로 구성됨을 특징으로 하는 엠아이엠 캐패시터.
- (a) 금속배선을 포함한 층간절연막을 형성하고, 그 상부에 식각정지막 및 하드마스크막을 순차적으로 증착한 후, 식각공정을 통해 상기 금속배선을 노출시켜 캐패시터를 형성할 영역을 형성하는 공정;(b) 하부전극용 도전물질과 유전체막을 형성하기 위한 유전물질을 순차적으로 전면 증착하고, 식각공정을 통해 상기 금속배선보다 소정 길이만큼 더 길게 상기 하부전극 및 상기 유전체막을 형성하는 공정; 및(c) 상기 유전체막의 상부에 상부전극용 도전물질을 전면 증착하고, 사진식각공정을 통해 소정 크기의 상부전극을 형성하는 공정을 포함하는 것을 특징으로 하는 엠아이엠 캐패시터의 제조방법.
- 제 5항에 있어서,(d) 상기 상부전극에 접속하는 복수개의 비아콘택플러그를 형성하는 공정; 및(e) 상기 복수개의 비아콘택플러그에 접속되는 복수개의 상부 금속배선을 형성하는 공정을 더 포함함을 특징으로 하는 엠아이엠 캐패시터의 제조방법.
- 제 5항에 있어서, 상기 (b)공정의 상기 하부전극용 도전물질의 증착시에 상기 하부전극용 도전물질과 상기 금속배선의 얼라인(align)을 위해 키(key)공정을 수행함을 특징으로 하는 엠아이엠 캐패시터의 제조방법.
- 제 5항에 있어서, 상기 상부전극용 도전물질 및 상기 하부전극용 도전물질은 알루미늄(Al), 텅스텐(W), 구리(Cu), 탄탈륨 나이트라이드(TaN), 탄탈륨(Ta), 또는 티타늄 나이트라이드(TiN)중에서 어느 하나의 물질로 형성됨을 특징으로 하는 엠아이엠 캐패시터의 제조방법.
- 제 5항에 있어서, 상기 식각정지막 및 상기 유전체막은 실리콘 나이트라이드(SiN), 실리콘산화 나이트라이드(SiON), 실리콘 탄소(SiC), 실리콘 나이트라이드 탄소(SiNC), 및 고유전물질 중에서 어느 하나의 물질로 형성됨을 특징으로 하는 엠아이엠 캐패시터의 제조방법.
- (a) 금속배선을 포함한 층간절연막을 형성하고, 그 상부에 식각정지막 및 하드마스크막을 순차적으로 증착한 후, 식각공정을 통해 상기 금속배선을 노출시켜 캐패시터를 형성할 영역을 형성하는 공정;(b) 하부전극용 도전물질과 유전체막을 형성하기 위한 유전물질을 순차적으로 전면 증착하고, 식각공정을 통해 하부전극과 유전체막을 형성하고, 박막레지스터를 형성할 영역을 형성하는 공정; 및(c) 상부전극용 도전물질을 전면 증착하고, 사진식각공정을 통해 소정 크기의 상부전극을 형성하여 상기 캐패시터 및 상기 박막 레지스터를 형성하는 공정을 포함하는 것을 특징으로 하는 엠아이엠 캐패시터의 제조방법.
- 제 10항에 있어서,(d) 상기 캐패시터 및 상기 박막 레지스터의 상부전극에 접속하는 복수개의 비아콘택플러그를 형성하는 공정; 및(e) 상기 복수개의 비아콘택플러그에 접속되는 복수개의 상부 금속배선을 형성하는 공정을 더 포함함을 특징으로 하는 엠아이엠 캐패시터의 제조방법.
- 제 10항에 있어서, 상기 (b) 공정은,상기 하부전극 및 상기 유전체막을 상기 금속배선보다 소정 길이만큼 더 길게 형성하는 것을 특징으로 하는 엠아이엠 캐패시터의 제조방법.
- 제 10항에 있어서, 상기 (b)공정의 상기 하부전극용 도전물질의 증착시에 상기 하부전극용 도전물질과 상기 금속배선의 얼라인(align)을 위해 키(key)공정을 수행함을 특징으로 하는 엠아이엠 캐패시터의 제조방법.
- 제 10항에 있어서, 상기 상부전극용 도전물질 및 상기 하부전극용 도전물질은 알루미늄(Al), 텅스텐(W), 구리(Cu), 텅스텐실리콘나이트라이드(WSiNx), 니켈크롬(NiCr), 페로실리콘(FeSi), 탄탈륨 나이트라이드(TaNx), 탄탈륨(Ta), 또는 티타 늄 나이트라이드(TiNx) 계열 중에서 어느 하나의 물질로 형성됨을 특징으로 하는 엠아이엠 캐패시터의 제조방법.
- 제 10항에 있어서, 상기 식각정지막 및 상기 유전체막은 실리콘 나이트라이드(SiN), 실리콘산화 나이트라이드(SiON), 실리콘 탄소(SiC), 실리콘 나이트라이드 탄소(SiNC), 및 고유전물질 중에서 어느 하나의 물질로 형성됨을 특징으로 하는 엠아이엠 캐패시터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040101499A KR101100762B1 (ko) | 2004-12-04 | 2004-12-04 | 엠아이엠 캐패시터 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040101499A KR101100762B1 (ko) | 2004-12-04 | 2004-12-04 | 엠아이엠 캐패시터 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060062603A true KR20060062603A (ko) | 2006-06-12 |
| KR101100762B1 KR101100762B1 (ko) | 2012-01-02 |
Family
ID=37158735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040101499A KR101100762B1 (ko) | 2004-12-04 | 2004-12-04 | 엠아이엠 캐패시터 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101100762B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101024722B1 (ko) * | 2008-09-30 | 2011-03-24 | 주식회사 동부하이텍 | 이미지 센서 및 이미지 센서의 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200123922A (ko) | 2019-04-23 | 2020-11-02 | 삼성전자주식회사 | 캐패시터를 갖는 반도체 소자 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100865944B1 (ko) * | 2002-07-18 | 2008-10-30 | 매그나칩 반도체 유한회사 | Ｍｉｍ 구조의 커패시터 제조방법 |
| KR100608325B1 (ko) * | 2002-10-31 | 2006-08-04 | 매그나칩 반도체 유한회사 | 반도체 소자의 ｍｉｍ 캐패시터 형성방법 |
| KR20040074769A (ko) * | 2003-02-18 | 2004-08-26 | 삼성전자주식회사 | 금속-절연체-금속 커패시터의 제조 방법 |
-
2004
- 2004-12-04 KR KR1020040101499A patent/KR101100762B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101024722B1 (ko) * | 2008-09-30 | 2011-03-24 | 주식회사 동부하이텍 | 이미지 센서 및 이미지 센서의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101100762B1 (ko) | 2012-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108336022B (zh) | 半导体器件的互连结构 | |
| US6259128B1 (en) | Metal-insulator-metal capacitor for copper damascene process and method of forming the same | |
| KR100773256B1 (ko) | 평행한 커패시터들에 대한 스택형 구조 및 제조 방법 | |
| US8445355B2 (en) | Metal-insulator-metal capacitors with high capacitance density | |
| US20060197183A1 (en) | Improved mim capacitor structure and process | |
| KR102192013B1 (ko) | Mim 커패시터 및 저항기를 포함한 디바이스 | |
| US7586142B2 (en) | Semiconductor device having metal-insulator-metal capacitor and method of fabricating the same | |
| US7190045B2 (en) | Semiconductor device and method for fabricating the same | |
| KR20010076367A (ko) | 커패시터, 반도체 소자 및 커패시터 제조 방법 | |
| KR100835409B1 (ko) | 다마신 ｍｉｍ형 커패시터를 갖는 반도체 소자의 제조방법 | |
| TW201316456A (zh) | 形成具有電容器及通孔接觸之半導體設備的方法 | |
| US6825080B1 (en) | Method for forming a MIM capacitor | |
| US10083958B2 (en) | Deep trench metal-insulator-metal capacitors | |
| US7169680B2 (en) | Method for fabricating a metal-insulator-metal capacitor | |
| CN113270428A (zh) | 半导体器件及其形成方法 | |
| KR101100765B1 (ko) | 엠아이엠 캐패시터 및 그 제조 방법 | |
| KR101100762B1 (ko) | 엠아이엠 캐패시터 및 그 제조 방법 | |
| US6358792B1 (en) | Method for fabricating metal capacitor | |
| US20070075348A1 (en) | High density, high Q capacitor on top of a protective layer | |
| KR101100764B1 (ko) | 엠아이엠 캐패시터의 제조 방법 | |
| KR100695993B1 (ko) | 적층형 엠아이엠 캐패시터 및 그 제조 방법 | |
| KR101044612B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100667914B1 (ko) | 수평구조의 엠아이엠 캐패시터 및 그 제조 방법 | |
| US12027574B2 (en) | Resistor structure | |
| US20230387183A1 (en) | Resistor Structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20141119 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20171117 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20181120 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20191119 Year of fee payment: 9 |