KR20060062324A - Mim 커패시터의 제조 방법 - Google Patents
Mim 커패시터의 제조 방법 Download PDFInfo
- Publication number
- KR20060062324A KR20060062324A KR1020040101129A KR20040101129A KR20060062324A KR 20060062324 A KR20060062324 A KR 20060062324A KR 1020040101129 A KR1020040101129 A KR 1020040101129A KR 20040101129 A KR20040101129 A KR 20040101129A KR 20060062324 A KR20060062324 A KR 20060062324A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- mim capacitor
- region
- wiring structure
- etch stop
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7687—Thin films associated with contacts of capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 높은 유전율을 갖는 물질을 이용하여 MIM 커패시터를 제조하는 방법에 관한 것이다.
본 발명에 의한 MIM 커패시터의 제조 방법은 하부 배선 구조를 형성하는 단계, 하부 배선 구조의 상부에 제1 질화막 및 제1 Ta 막을 순차적으로 증착하는 단계, MIM 커패시터 영역을 패터닝하고 MIM 커패시터 영역 이외의 영역에서 질화막을 식각 정지막으로 하여 식각하는 단계, 제1 Ta 막의 상부에 Ta2O5/TaON 층을 증착하는 단계, 전면에 제2 Ta 막 및 제2 질화막을 순차적으로 증착하는 단계, MIM 커패시터 영역은 상기 고유전율의 물질층을 식각 정지막으로 하고 MIM 커패시터 영역 이외의 영역은 제1 질화막을 식각 정지막으로 하여 식각하는 단계, 및 전면에 상부 배선 구조를 형성하는 단계를 포함한다.
Ta2O5/TaON, MIM, 커패시터, 고유전율
Description
도1 내지 도5는 본 발명에 따른 MIM 커패시터 제조 방법을 나타내는 도면.
본 발명은 구리 배선 공정에 있어서 MIM(Metal - Insulator - Metal) 커패시터를 제조하는 방법에 관한 것이다.
최근 전자 산업이 고도화됨에 따라 고기능, 고정밀, 초소형 부품의 개발이 요구되고 있다. 이러한 분위기에 맞추어 수동 소자를 내장형으로 적용하기 위해 다양한 방법들이 시도되고 있다.
수동 소자는 능동 소자들에 의해 공급되는 전기적 에너지를 저장하거나 손실시키는 역할을 한다. 이러한 수동 소자에는 저항, 인덕터, 커패시터 등이 있다. 커패시터는 충전기로서 일시적으로 전하를 저장하는 기능을 수행한다. 이러한 특성을 구현하기 위해 다양한 물질과 구조가 개발되고 있으며 높은 정밀도를 요구하는 IC 등에 있어서 용량을 높이기 위해 고유전율을 갖는 물질들이 개발되고 있다.
본 발명은 고 유전율을 갖는 Ta2O5/TaON 물질을 도핑/열처리하여 절연층으로 사용함으로써 고유전율의 MIM 커패시터를 제조하는 것을 특징으로 한다.
본 발명에 의한 MIM 커패시터의 제조 방법은 하부 배선 구조를 형성하는 단계, 하부 배선 구조의 상부에 제1 질화막 및 제1 Ta 막을 순차적으로 증착하는 단계, MIM 커패시터 영역을 패터닝하고 MIM 커패시터 영역 이외의 영역에서 질화막을 식각 정지막으로 하여 식각하는 단계, 제1 Ta 막의 상부에 Ta2O5/TaON 층을 증착하는 단계, 전면에 제2 Ta 막 및 제2 질화막을 순차적으로 증착하는 단계, MIM 커패시터 영역은 상기 고유전율의 물질층을 식각 정지막으로 하고 MIM 커패시터 영역 이외의 영역은 제1 질화막을 식각 정지막으로 하여 식각하는 단계, 및 전면에 상부 배선 구조를 형성하는 단계를 포함한다.
이하에서는 첨부한 도면을 참고로 본 발명의 실시예에 대해서 상세히 설명한다.
우선 도1과 같이 일반적인 배선 공정을 진행하여 하부 금속 배선(100)을 완성한 후 그 상부에 순차적으로 질화막(200) 및 Ta 막(300)을 적층하고 그 상부에 마스크 패턴(400)을 생성한다. 도1에 도시된 하부 금속 배선(100)은 순차적으로 적층된 제1 FSG 층(120), 질화막(130), 제2 FSG 층(140), 배리어 시드(barrier seed, 150) 및 구리 배선(110)으로 구성된다. 이러한 하부 금속 배선(100)은 통상적인 다마신(damascene) 기법을 이용하여 형성할 수 있다. 하부 금속 배선(100)의 형성 방법에 대한 구체적인 설명은 생략한다.
도1과 같이 마스크 패턴(400)이 형성되면 식각 공정을 진행하고, O2, NH3 기 체 분위기에서 플라스마 상태로 도핑 및 열처리를 수행하여 Ta 막(300) 상부에 Ta2O5/TaON 막(500)을 형성한다. 이렇게 형성된 Ta2O5/TaON막(500)은 MIM 커패시터의 절연층 역할을 한다.
도2와 같이 MIM 커패시터의 절연층이 형성되면 도3과 같이 그 상부에 새로운 Ta 막(600) 및 질화막(700)을 순서대로 증착하고 리소그래피 공정을 진행하여 마스크 패턴(800)을 형성한다.
도3과 같이 마스크 패턴(800)이 완성되면 도4와 같이 식각 공정을 진행한다. 이때 MIM 커패시터가 형성될 영역은 Ta2O5/TaON막(500)을 식각 정지막으로 하고 그 이외의 영역에서는 질화막(200)을 식각 정지막으로 한다.
도4와 같이 식각 공정이 완료되면 도5와 같이 상부 금속 배선(900)을 형성하여 최종적으로 MIM 커패시터 구조를 완성한다. 상부 금속 배선(900) 구조는 하부 배선 구조(100)와 마찬가지로 다마신 기법을 사용하여 형성할 수 있으므로 구체적인 제조 방법에 대해서는 설명을 생략한다.
본 발명은 높은 유전율값을 갖는 Ta2O5/TaON 물질을 도핑 및 열처리를 사용하여 절연층으로 사용함으로써 고용량의 MIM 커패시터를 제조할 수 있다.
Claims (3)
- 하부 배선 구조를 형성하는 단계;상기 하부 배선 구조의 상부에 제1 질화막 및 제1 Ta 막을 순차적으로 증착하는 단계;MIM 커패시터 영역을 패터닝하고 MIM 커패시터 영역 이외의 영역에서 상기 질화막을 식각 정지막으로 하여 식각하는 단계;상기 제1 Ta 막의 상부에 Ta2O5/TaON 층을 증착하는 단계;전면에 제2 Ta 막 및 제2 질화막을 순차적으로 증착하는 단계;상기 MIM 커패시터 영역은 상기 고유전율의 물질층을 식각 정지막으로 하고 상기 MIM 커패시터 영역 이외의 영역은 상기 제1 질화막을 식각 정지막으로 하여 식각하는 단계; 및전면에 상부 배선 구조를 형성하는 단계;를 포함하는 MIM 커패시터의 제조 방법.
- 제1항에 있어서 상기 Ta2O5/TaON 층은 상기 제1 Ta 막을 O2, NH3 분위기에서 플라스마 상태로 도핑 및 열처리하여 형성되는 것을 특징으로 하는 MIM 커패시터의 제조 방법.
- 제1항에 있어서, 상기 상부 배선 구조 및 상기 하부 배선 구조는 다마신 기 법으로 형성되는 것을 특징으로 하는 MIM 커패시터의 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040101129A KR20060062324A (ko) | 2004-12-03 | 2004-12-03 | Mim 커패시터의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040101129A KR20060062324A (ko) | 2004-12-03 | 2004-12-03 | Mim 커패시터의 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20060062324A true KR20060062324A (ko) | 2006-06-12 |
Family
ID=37158504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040101129A KR20060062324A (ko) | 2004-12-03 | 2004-12-03 | Mim 커패시터의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20060062324A (ko) |
-
2004
- 2004-12-03 KR KR1020040101129A patent/KR20060062324A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100308437B1 (ko) | 금속충전비아플러그를사용한vlsi커패시터와하이qvlsi인덕터및그제조방법 | |
US7067869B2 (en) | Adjustable 3D capacitor | |
US20080037200A1 (en) | Multi-Level Thin Film Capacitor on a Ceramic Substrate and Method of Manufacturing the Same | |
US8883606B2 (en) | Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same | |
US8810002B2 (en) | Vertical metal insulator metal capacitor | |
KR102167962B1 (ko) | 집적 인덕터를 내부에 갖는 반도체 구조체 | |
US6831369B2 (en) | Semiconductor structure having in-situ formed unit resistors and method for fabrication | |
US20130341759A1 (en) | Integration of Precision MIM Capacitor and Precision Thin Film Resistor | |
CN109309085A (zh) | 集成电路以及其制作方法 | |
CN109585425A (zh) | 半导体结构及其制造方法 | |
TWI293794B (en) | Pyramid-shaped capacitor structure | |
US6825080B1 (en) | Method for forming a MIM capacitor | |
US7060193B2 (en) | Method to form both high and low-k materials over the same dielectric region, and their application in mixed mode circuits | |
KR20060062324A (ko) | Mim 커패시터의 제조 방법 | |
KR100816247B1 (ko) | Mim 캐패시터 및 그 제조방법 | |
KR100482025B1 (ko) | 반도체 소자의 제조방법 | |
JP3597874B2 (ja) | 複合集積回路部品の製造方法 | |
KR100607662B1 (ko) | 메탈 절연체 메탈 커패시터 형성방법 | |
US11610839B2 (en) | Dummy fill structures | |
US11056282B2 (en) | Method of manufacturing a capacitor including dielectric structure formed of sintered body | |
KR100834238B1 (ko) | 엠아이엠 캐퍼시터를 가지는 반도체 장치 및 그 제조 방법 | |
KR100946139B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR101159113B1 (ko) | 반도체 소자의 제조방법 | |
KR101057753B1 (ko) | 반도체 소자의 제조방법 | |
KR100925092B1 (ko) | Mim 커패시터 및 mim 커패시터 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |