KR20060059094A

KR20060059094A - 순차 주사 및 비월 주사를 선택적으로 수행하는 스캔드라이버.

Info

Publication number: KR20060059094A
Application number: KR1020040098267A
Authority: KR
Inventors: 신동용
Original assignee: 삼성에스디아이 주식회사
Priority date: 2004-11-26
Filing date: 2004-11-26
Publication date: 2006-06-01
Also published as: KR100601380B1

Abstract

순차 주사 동작 및 비월 주사 동작을 선택적으로 수행하는 스캔 드라이버가 개시된다. 스캔 드라이버의 시프트 레지스터로부터 출력되는 신호들을 논리 연산하여 주사 신호들을 형성한다. 순차 주사 동작의 경우, 인접한 플립 플롭들의 출력 신호들에 대해 논리합 연산이 수행되고, 그 결과는 주사 라인에 출력된다. 비월 주사 동작의 경우, 홀수 필드 구간에서 홀수번째 플립 플롭의 출력 신호가 선택되고, 짝수 필드 구간에서는 짝수번째 플립 플롭의 출력 신호가 선택되어 주사 라인으로 출력된다.

Description

순차 주사 및 비월 주사를 선택적으로 수행하는 스캔 드라이버.{Scan Driver of selectively performing Progressive Scan and Interlaced Scan}

도 1은 본 발명의 바람직한 실시예에 따른 스캔 드라이버를 도시한 회로도이다.

도 2는 본 발명의 실시예에 따라 상기 도 1의 플립 플롭을 도시한 회로도이다.

도 3a 및 도 3b는 본 발명의 실시예에 따른 모드 선택 회로의 회로도 및 진리표이다.

도 4는 본 발명의 실시예에 따른 라인 선택 회로를 도시한 회로도이다.

도 5a 및 도 5b는 상기 도 1에 도시된 스캔 드라이버의 순차 주사 및 비월 주사를 설명하기 위한 타이밍도들이다.

* 도면의 주요부분에 대한 부호의 설명 *

100 : 시프트 레지스터 120 : 모드 선택부

140 : 홀수 라인 선택부 160 : 짝수 라인 선택부

본 발명은 평판 디스플레이 장치의 스캔 드라이버에 관한 것으로, 더욱 상세하게는 순차 주사(Progressive Scan) 및 비월 주사(Interlaced Scan)을 선택적으로 수행하는 스캔 드라이버에 관한 것이다.

스캔 드라이버는 평판 디스플레이 장치에 필수적으로 요구되는 회로이다. 상기 스캔 드라이버는 평판 패널상에 행과 열로 배치된 다수의 화소들을 구동하는데 사용된다. 즉, 스캔 드라이버는 다수의 화소들을 구동하기 위해 하나의 행을 단위로 선택된 행에 배치된 화소들을 발광시키거나, 선택된 화소들에 데이터가 인가되도록 한다.

통상 한 프레임의 영상을 구성하기 위해, 한 프레임의 영상이 디스플레이되는 주기를 규정하는 수직 동기 신호와 한 프레임의 영상을 구성하는 다수의 화소 라인들 중 각각의 라인을 구동하는 수평 동기 신호가 요구된다. 수평 동기 신호가 활성화되는 동안, 상기 수평 동기 신호가 인가되는 라인에 배치된 화소들에는 영상 데이터가 입력된다.

수동 매트릭스 타입의 디스플레이 장치의 경우, 영상 데이터의 입력과 동시에 화소가 발광을 개시하고, 능동 매트릭스 타입의 디스플레이 장치의 경우, 입력되는 영상 데이터를 저장한 다음, 소정의 시간이 경과된 후 하나의 라인 전체를 발광시키는 동작을 수행한다.

액정 디스플레이 장치, 유기전계발광장치, 플라즈마 디스플레이 장치 등에 서, 상기 수평 동기 신호를 주사 신호로 부른다. 따라서, 이하 각각의 라인을 선택하여 활성화하는 신호를 주사 신호라 칭한다.

상기 주사 신호를 화소들이 배치된 패널에 공급하는 회로가 스캔 드라이버이다. 스캔 드라이버는 패널을 구성하는 각각의 라인들에 주사 신호를 공급한다. 주사 신호의 공급을 통해 각각의 라인을 선택하고 활성화하는 방법은 순차 주사 및 비월 주사가 있다.

순차 주사는 패널을 구성하는 라인들에 순차적으로 주사 신호를 공급한다. 즉, 제1 라인부터 최종 라인까지 순서대로 주사 신호를 공급하는 주사 방식이다.

비월 주사는 두 번에 걸쳐 한 프레임의 화면을 표시한다. 즉, 첫 번째는 홀수번째의 라인들 순차적으로 주사 신호를 공급하고, 두 번째는 짝수번째의 라인들을 순차적으로 주사 신호를 공급하는 주사 방식이다.

따라서, 하나의 평판 디스플레이 장치는 순차 주사 및 비월 주사 중 어느 하나를 고정적으로 선택하여 디스플레이하게 된다. 이는 순차 주사 및 비월 주사는 주사 방식이 서로 상이하며, 순차 주사와 비월 주사를 선택적으로 수행할 수 있는 스캔 드라이버를 구비하지 않기 때문이다.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 순차 주사 및 비월 주사를 선택적으로 수행할 수 있는 스캔 드라이버를 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명은, 개시 펄스 및 클럭 신호를 입력받고, 저장된 정보를 1/2 클록 주기의 시간 간격으로 출력하기 위한 시프트 레지스터; 상기 시프트 레지스터의 플립 플롭의 출력 신호를 수신하고, 모드 선택 신호에 따라, 상기 플립 플롭의 출력 신호에 대한 논리 연산을 수행하기 위한 모드 선택부; 홀수 라인 제어 신호에 따라 홀수번째 플립 플롭의 출력신호 또는 상기 모드 선택부의 출력 신호를 선택하기 위한 홀수 라인 선택부; 및 짝수 라인 제어 신호에 따라 짝수번째 플립 플롭의 출력신호 또는 상기 모드 선택부의 출력 신호를 선택하기 위한 짝수 라인 선택부를 포함하는 순차 주사 및 비월 주사 겸용 스캔 드라이버를 제공한다.

또한 본 발명의 상기 목적은, 직렬 연결된 다수의 플립 플롭들을 가지며, 클럭 신호의 상승 에지에서 입력되는 신호를 샘플링하여 출력하는 홀수번째 플립 플롭들과 클럭 신호의 하강 에지에서 입력되는 신호를 샘플링하여 출력하기 위한 짝수번째 플립 플롭들을 가지는 시프트 레지스터; 모드 선택 신호에 따라 인접하는 플립 플롭들의 출력들에 대해 논리합 연산을 수행하거나 상기 플립 플롭들의 출력신호들을 마스킹하기 위한 모드 선택부; 홀수 라인 제어 신호에 따라 상기 홀수번째 플립 플롭의 출력을 선택하거나, 상기 모드 선택부의 출력을 선택하기 위한 홀수 라인 선택부; 및 짝수 라인 제어 신호에 따라 상기 짝수번째 플립 플롭의 출력을 선택하거나, 상기 모드 선택부의 출력을 선택하기 위한 짝수 라인 선택부를 포함하는 순차 주사 및 비월 주사 겸용 스캔 드라이버의 제공을 통해서도 달성될 수 있다.

이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.

실시예

도 1을 참조하면, 본 발명에 따른 스캔 드라이버는 시프트 레지스터(100), 모드 선택부(120), 홀수 라인 선택부(140) 및 짝수 라인 선택부(160)를 가진다.

시프트 레지스터(100)는 패널의 주사 라인의 수보다 많은 플립 플롭들로 구성된다. 따라서, 패널이 m개의 주사 라인을 구비하는 경우, 상기 플립 플롭들의 개수는 적어도 m+1개이다. 각각의 플립 플롭에는 클럭 신호 CLK 또는 반전된 클럭 신호 /CLK가 입력된다.

제1 플립 플롭 FF1은 개시 펄스 VSP를 입력으로 가지며, 클럭 입력핀 CK에는 클럭 신호 CLK가 입력된다. 상기 제1 플립 플롭 FF1은 클럭 신호 CLK의 상승 에지에서 개시 펄스의 데이터를 샘플링하고, 출력한다.

제2 플립 플롭 FF2는 제1 플립 플롭의 출력 SR1을 수신한다. 또한, 제2 플립 플롭 FF2의 클럭 입력핀 CK에는 클럭 신호 CLK의 반전된 클럭 신호 /CLK가 입력된다. 제2 플립 플롭 FF2는 클럭 신호 CKL의 하강 에지에서 SR1을 샘플링하고, 출력한다.

즉, 홀수번째 플립 플롭들 FF1, FF3,..., FFm-1, FFm+1은 클럭 신호 CLK의 상승 에지에서 입력 신호를 샘플링하고 출력하며, 클럭 신호 CLK의 로우 레벨에서 는 하강 에지 직전에 입력된 데이터를 저장한다. 또한, 짝수번째 플립 플롭들 FF2, FF4,..., FFm은 클럭 신호 CLK의 하강 에지에서 입력 신호를 샘플링하고 출력하며, 클럭 신호 CLK의 하이 레벨에서는 상승 에지 직전에 입력된 데이터를 저장한다.

모드 선택부(120)는 병렬로 배치된 다수의 모드 선택 회로들을 가진다. 각각의 모드 선택 회로는 연속되는 2개의 플립 플롭들의 출력 신호들을 수신하고, 모드 선택 신호 MODE에 따라 수신된 2개의 플립 플롭들의 출력 신호들에 대한 논리 연산을 수행한다. 연속되는 2개의 플립 플롭들의 출력 신호들을 수신하기 위해 상기 모드 선택 회로는 NOR 게이트를 가지며, 상기 NOR 게이트의 출력 신호와 모드 선택 신호 MODE를 수신하기 위한 NAND 게이트를 가진다.

홀수 라인 선택부(140)는 상기 모드 선택부(120)에 의해 결정된 동작에 따라 홀수번째 주사 라인에 홀수 라인 주사 신호 select[1,3,..,m-1]을 발생한다. 상기 홀수 라인 선택부(140)는 다수의 라인 선택 회로를 구비한다. 홀수 라인 선택부(140)의 선택 회로는 홀수 라인 제어 신호 ODD의 제어에 따라, 플립 플롭의 출력 신호 또는 상기 모드 선택 회로의 출력 신호를 선택한다.

짝수 라인 선택부(160)는 상기 모드 선택부(120)에 의해 결정된 동작에 따라 짝수번째 주사 라인에 짝수 라인 주사 신호 select[2,4,...,m]을 발생한다. 상기 짝수 라인 선택부(160)는 다수의 라인 선택 회로를 구비한다. 짝수 라인 선택부(160)의 선택 회로는 짝수 라인 제어 신호 EVEN의 제어에 따라, 플립 플롭의 출력 신호 또는 상기 모드 선택 회로의 출력 신호를 선택한다.

도 2는 본 발명의 실시예에 따라 상기 도 1의 플립 플롭을 도시한 회로도이 다.

도 2를 참조하면, 상기 플립 플롭은 입력되는 클럭 신호의 하이 레벨에서 입력 신호 Din을 샘플링하기 위한 샘플러(201) 및 클럭 신호의 하이 레벨에서 입력 신호 Din을 출력하고 클럭 신호의 로우 레벨에서 입력 신호를 홀드하기 위한 홀더(203)를 가진다.

샘플러(201)는 클럭 입력의 제어에 따라 동작을 수행하는 인버터로 구성됨이 바람직하다. 따라서, 클럭 입력의 하이 레벨에서 샘플러(201)는 입력 신호 Din을 샘플링한다. 클럭이 하이 레벨을 유지하는 동안, 입력 신호 Din은 플립 플롭으로 입력되며, 출력된다. 클럭이 로우 레벨로 하강하면, 샘플러(201)는 입력 신호 Din의 수신을 차단한다. 입력 신호 Din의 차단과 동시에 클럭의 하강 에지 직전에 입력된 입력 신호 Din은 홀더(203)에 의해 저장된다. 상기 홀더(203)는 클럭의 하강 에지에서 저장 동작을 개시한다. 따라서, 상기 플립 플롭은 클럭 입력의 하이 레벨 구간에서 입력을 수신하고, 수신된 입력을 출력하며, 로우 레벨 구간에서는 하강 에지 직전에 입력된 신호를 저장하고 이를 출력한다.

도 3a를 참조하면, 상기 모드 선택 회로는 NOR 게이트 및 NAND 게이트로 구성된다. NOR 게이트(301)는 k번째 플립 플롭의 출력 신호 SRk 및 k+1번째 플립 플롭의 출력 신호 SRk+1을 입력으로 가진다. 따라서, 모드 선택 회로는 홀수번째 플립 플롭의 출력 신호와 짝수번째 플립 플롭의 출력 신호를 수신한다.

NAND 게이트(303)는 상기 NOR 게이트(301)의 출력 신호 및 모드 선택 신호 MODE를 입력으로 가진다. NAND 게이트(303)는 2개의 입력 신호에 대해 NAND 연산을 수행하고, 연산 결과인 out[k]을 라인 선택 회로에 입력한다.

도 3b를 참조하면, 모드 선택 신호 MODE의 로직 상태 및 SRkSRk+1에 따른 연산 결과인 out[k]의 상태가 도시된다.

모드 선택 신호 MODE가 로우 레벨인 경우, NAND 게이트(303)는 NOR 게이트(301)의 출력에 관계없이 하이 레벨을 출력한다.

모드 선택 신호 MODE가 하이 레벨인 경우, NAND 게이트(303)는 NOR 게이트(301)의 출력을 반전한다. 따라서, 모드 선택 회로는 입력 신호 SRk 및 SRk+1의 논리합을 출력한다. 따라서, 입력 신호 SRk가 로우 레벨이고 SRk+1이 로우 레벨인 경우에만 out[k]은 로우 레벨이 된다. 나머지 경우에서, out[k]는 하이 레벨을 가진다.

따라서, 모드 선택 신호 MODE가 하이 레벨이고, 입력 신호 SRk 및 SRk+1이 로우 레벨인 경우에만, 모드 선택 회로는 로우 레벨을 출력한다.

도 4를 참조하면, 라인 선택 회로는 3개의 NAND 게이트 및 1개의 인버터를 가진다. 상기 라인 선택 회로는 홀수 라인 제어 신호 ODD 또는 짝수 라인 제어 신호 EVEN에 의해 플립 플롭의 출력 신호 SRk 또는 모드 선택 회로의 출력 신호 out[k]을 선택한다. 예컨대 상기 라인 선택 회로에 홀수 라인 제어 신호 ODD가 입력되고, 홀수 라인 제어 신호 ODD가 하이 레벨을 가지는 경우, 제1 NAND 게이트 (401)는 플립 플롭의 출력 신호 SRk을 반전한다. 또한, 인버터(403)를 통해 제2 NAND 게이트(405)에는 로우 레벨이 인가되므로, 상기 제2 NAND 게이트(405)는 out[k]의 레벨에 관계없이 하이 레벨을 출력한다. 하이 레벨을 가지는 제2 NAND 게이트(405)의 출력 신호는 제3 NAND 게이트(407)에 입력되고, 제3 NAND 게이트(407)는 제1 NAND 게이트(401)의 출력 신호를 반전한다. 따라서 제3 NAND 게이트(407)의 출력 신호 select[k]는 플립 플롭의 출력 신호 SRk가 된다.

또한, 상기 라인 선택 회로에 홀수 라인 제어 신호 ODD가 입력되고 로우 레벨을 가지는 경우, 제1 NAND 게이트(401)는 플립 플롭의 출력 신호 SRk의 레벨에 관계없이 하이 레벨을 출력한다. 또한, 인버터(403)를 통해 제2 NAND 게이트(405)에는 하이 레벨이 입력되므로, 상기 제2 NAND 게이트(405)는 모드 선택 회로의 출력 신호 out[k]을 반전한다. 제2 NAND 게이트(405)에 의해 반전된 모드 선택 회로의 출력 신호 out[k]은 제3 NAND 게이트(407)로 입력된다. 제3 NAND 게이트(407)는 하이 레벨을 가지는 제1 NAND 게이트(401)의 출력 신호를 입력으로 가지므로, 상기 제3 NAND 게이트(407)는 제2 NAND 게이트(405)의 출력 신호를 반전한다. 따라서, 제3 NAND 게이트(407)의 출력 신호 select[k]은 모드 선택 회로의 출력 신호 out[k]을 출력한다.

즉, 상기 도 4에 도시된 라인 선택 회로는 홀수 라인 제어 신호 ODD/짝수 라인 제어 신호 EVEN이 하이 레벨을 가지는 경우, 플립 플롭의 출력 SRk를 선택하여 출력하고, 홀수 라인 제어 신호 ODD/짝수 라인 제어 신호 EVEN이 로우 레벨을 가지는 경우, 상기 모드 선택 회로의 출력 out[k]를 선택하여 출력한다.

도 5a를 참조하면, 상기 도 1에 도시된 스캔 드라이버는 순차 주사 동작을 수행한다. 순차 주사 동작을 수행하는 스캔 드라이버는 한 프레임 주기 동안 m개의 주사 신호들을 순차적으로 활성화한다.

먼저, 한 프레임의 영상이 디스플레이되는 구간을 정의하는 수직 동기 신호와 동일한 주파수를 가진 개시 펄스 VSP가 제1 플립 플롭 FF1의 입력단에 입력된다. 제1 플립 플롭 FF1은 클럭 신호의 상승 에지에서 입력 신호를 샘플링한다. 따라서 이전 프레임의 마지막 주기의 상승 에지에서 SR1은 로우 레벨로 천이된다. 또한, 클럭 신호의 제1 주기의 상승 에지에서 샘플링된 개시 펄스 VSP는 하이 레벨을 가지므로, 제1 플립 플롭 FF1의 출력 신호 SR1은 하이 레벨로 천이된다. 따라서, 상기 출력 신호 SR1은 이전 프레임의 마지막 주기의 하이 레벨 구간 및 클럭 신호의 제1 주기의 로우 레벨 구간에 걸쳐 로우 레벨을 가진다.

제2 플립 플롭 FF2에는 상기 제1 플립 플롭 FF1의 출력 신호 SR1이 입력된다. 상기 제2 플립 플롭 FF2의 클럭 입력단 CK에는 반전된 클럭 신호 /CLK가 입력된다. 따라서, 제2 플립 플롭 FF2는 클럭 신호 CLK의 하강 에지에서 제1 플립 플롭 FF1의 출력 신호 SR1을 샘플링한다. 샘플링 동작에 의해, 클럭 신호 CLK의 제1 주기의 하강 에지에서 제2 플립 플롭 FF2의 출력 신호 SR2는 로우 레벨로 천이되며, 클럭 신호 CLK의 제2 주기의 하강 에지에서 제2 플립 플롭 FF2의 출력 신호 SR2는 하이 레벨로 전환된다.

상술한 과정과 유사한 동작에 의해, 제3 플립 플롭의 출력 신호 SR3은 클럭 신호 CLK의 제1 주기의 상승 에지에서 하이 레벨로 천이되며, 클럭 신호 CLK의 제2 주기의 상승 에지에서 로우 레벨로 천이된다.

또한, 제m 플립 플롭의 출력 신호 SRm은 클럭 신호 CLK의 제m/2 주기의 하강 에지에서 로우 레벨로 천이되며, 다음 프레임의 첫 번째 주기의 하강 에지에서 하이 레벨로 천이된다.

제m+1 플립 플롭의 출력 신호 SRm+1은 클럭 신호 CLK의 제m/2 주기의 상승 에지에서 로우 레벨로 천이되며, 다음 프레임의 첫 번째 주기의 상승 에지에서 하이 레벨로 천이된다.

스캔 드라이버가 순차 주사 동작을 수행하는 경우, 모드 선택 신호 MODE는 하이 레벨로 설정된다. 따라서, 상기 도 3a 및 도 3b에 도시된 바대로 모드 선택부(120)의 모드 선택 회로는 인접한 플립 플롭들의 출력들이 모두 로우 레벨인 경우에만 로우 레벨을 출력한다.

또한, 홀수 라인 제어 신호 ODD 및 짝수 라인 제어 신호 EVEN은 로우 레벨로 설정된다. 홀수 라인 제어 신호 ODD가 로우 레벨을 가지므로 홀수 라인 선택부(140)의 라인 선택 회로는 홀수번째 모드 선택 회로의 출력 out[1,3,...,m+1]을 선택하여 해당 주사 라인에 출력한다.

또한, 짝수 라인 제어 신호 EVEN이 로우 레벨을 가지므로 짝수 라인 선택부(160)의 라인 선택 회로는 짝수번째 모드 선택 회로의 출력 out[2,4,...,m]을 선택하여 해당 주사 라인에 출력한다.

상술한 바대로 모드 선택 회로는 인접한 플립 플롭들의 출력이 모두 로우 레벨을 가지는 구간에서만 로우 레벨을 가지므로, 제1 주사 신호 select[1]은 제1 플립 플롭의 출력 SR1 및 제2 플립 플롭의 출력 SR2가 로우 레벨인 구간에서만, 로우 레벨을 가진다. 따라서, 제1 주사 신호 select[1]은 클럭 신호 CLK의 제1 주기의 로우 레벨에서 활성화된다.

제2 주사 신호 select[2]은 제2 플립 플롭의 출력 SR2 및 제3 플립 플롭의 출력 SR3이 모두 로우 레벨인 구간에서 로우 레벨을 가진다. 따라서, 클럭 신호 CLK의 제2 주기의 하이 레벨에서 활성화된다. 또한, 제3 주사 신호 select[3]은 클럭 신호 CLK의 제1 주기의 로우 레벨에서 활성화된다.

상술한 과정을 통해 m개의 주사 신호들은 클럭 신호의 반주기마다 순차적으로 활성화된다. 따라서, 클럭 신호 CLK의 반주기 위상차를 가지고, 각각의 주사 신호는 주사 라인에 전달되는 순차 주사 동작이 수행된다.

도 5b를 참조하면, 비월 주사 동작을 수행하기 위해 모드 선택 신호 MODE는 로우 레벨로 설정된다. 따라서 상기 도 3a에 도시된 모드 선택 회로는 인접한 플립 플롭들의 출력 신호들에 무관하게 하이 레벨을 출력한다. 따라서, 모드 선택 회로들의 출력 신호들 out[1,2,...,m]은 모두 하이 레벨이 된다.

또한, 홀수번째 주사 라인에 대한 주사 동작이 수행되는 홀수 필드 구간에서 짝수번째 플립 플롭들의 출력 신호들 SR2, SR4,..., SRm은 마스킹된다. 마찬가지로 짝수번째 주사 라인에 대한 주사 동작이 수행되는 짝수 필드 구간에서 홀수번째 플립 플롭들의 출력 신호들 SR1, SR3,..., SRm-1은 마스킹된다.

홀수 필드 구간에서 짝수번째 플립 플롭들의 출력 신호들 SR2, SR4,..., SRm을 마스킹하기 위해 짝수 라인 제어 신호 EVEN은 로우 레벨로 설정된다. 비월 주사 동작의 경우, 모드 선택 신호 MODE는 로우 레벨로 설정되어 라인 선택 회로의 출력 out[1,2,...,m]은 모두 하이 레벨을 가진다. 또한, 짝수 라인 제어 신호 EVEN이 로우 레벨을 가지므로, 짝수 라인 선택부(160)의 라인 선택 회로는 입력되는 짝수번째 플립 플롭의 출력 신호 out[2,4,...,m]을 선택한다. 따라서, 짝수번째 주사 신호 select[2,4,...,m]은 하이 레벨을 출력한다. 즉, 로우 레벨을 가지는 짝수 라인 제어 신호 EVEN에 의해 짝수번째 플립 플롭의 출력 신호들 SR2, SR4,..., SRm은 라인 선택 회로에 의해 선택되지 않고 하이 레벨로 마스킹된다.

홀수 필드 구간에서 홀수 라인 제어 신호 ODD는 하이 레벨을 가진다. 홀수 라인 선택부(140)의 라인 선택 회로는 하이 레벨을 가지는 홀수 라인 제어 신호 ODD에 따라 홀수번째 플립 플롭의 출력 신호들 SR1, SR3,..., SRm-1을 선택한다. 따라서 홀수번째 주사 신호 select[1,3,...,m-1]은 클럭 신호에 따라 순차적으로 로우 레벨을 가지면서 출력된다.

즉, 클럭 신호 CLK의 제1 주기에서 제1 주사 신호 select[1]은 로우 레벨을 가지고, 클럭 신호 CLK의 제2 주기에서 제3 주사 신호 select[3]은 로우 레벨을 가진다. 또한, 클럭 신호 CLK의 제m/2 주기에서 제m-1 주사 신호 select[m-1]은 로우 레벨을 가진다.

짝수 필드 구간에서 홀수번째 플립 플롭들의 출력 신호들을 마스킹하기 위해 홀수 라인 제어 신호 ODD는 로우 레벨로 설정된다. 비월 주사 동작의 경우, 모드 선택 신호 MODE는 로우 레벨로 설정되어 라인 선택 회로의 출력 out[1,2,...,m]은 모두 하이 레벨을 가진다. 또한, 홀수 라인 제어 신호 ODD가 로우 레벨을 가지므로, 홀수 라인 선택부(140)의 라인 선택 회로는 입력되는 홀수번째 플립 플롭의 출력 신호 out[1,3,...,m-1]을 선택한다. 따라서, 홀수번째 주사 신호 select[1,3,...,m-1]은 하이 레벨을 출력한다. 즉, 로우 레벨을 가지는 홀수 라인 제어 신호 ODD에 의해 홀수번째 플립 플롭의 출력 신호들 SR1, SR3,..., SRm-1은 라인 선택 회로에 의해 선택되지 않고 하이 레벨로 마스킹된다.

짝수 필드 구간에서 짝수 라인 제어 신호 EVEN는 하이 레벨을 가진다. 짝수 라인 선택부(160)의 라인 선택 회로는 하이 레벨을 가지는 짝수 라인 제어 신호 EVEN에 따라 짝수번째 플립 플롭의 출력 신호들 SR2, SR4,..., SRm을 선택한다. 따라서 짝수번째 주사 신호 select[2,4,...,m]은 클럭 신호에 따라 순차적으로 로우 레벨을 가지면서 출력된다.

즉, 클럭 신호 CLK의 제m/2+2 주기의 로우 레벨 구간 및 제m/2+3 주기의 하이 레벨 구간에서 제2 주사 신호 select[2]은 로우 레벨을 가지고, 클럭 신호 CLK의 제m/2+3 주기의 로우 레벨 구간 및 제m/2+4 주기의 하이 레벨 구간 주기에서 제4 주사 신호 select[4]은 로우 레벨을 가진다. 또한, 클럭 신호 CLK의 제m+1 주기의 로우 레벨 구간 및 제m+2 주기의 하이 레벨 구간에서 제m 주사 신호 select[m]은 로우 레벨을 가진다. 짝수 필드 구간에서 홀수번째 플립 플롭의 출력 신호들 SR1, SR3,..., SRm-1은 하이 레벨로 마스킹되며, 짝수번째 플립 플롭의 출력 신호들 SR2, SR4,..., SRm은 라인 선택 회로에 의해 선택되며, 주사 신호의 형태로 출 력된다.

상술한 과정을 통해 상기 스캔 드라이버는 비월 주사 동작을 수행하는 경우, 홀수 필드 구간에서 모드 선택 신호 MODE와 홀수 라인 제어 신호 ODD의 조합에 의해 홀수 주사 신호 select[1,3,...,m-1]을 순차적으로 형성하고, 각각의 홀수 주사 라인에 전달한다.

상기 홀수 필드 구간에서 짝수 라인 제어 신호 EVEN에 의해 짝수 주사 신호 select[2,4,...,m]은 마스킹되어 출력된다. 즉, 상기 짝수 주사 신호 select[2,4,...,m]은 주사 동작에 요구되는 정보를 가지지 않고, 홀수 필드 구간 동안 하이 레벨만을 가지게 된다.

홀수 필드 구간에 연속하는 짝수 필드 구간에서 모드 선택 신호 MODE와 짝수 라인 제어 신호 EVEN의 조합에 의해 짝수 주사 신호 select[2,4,...,m]을 순차적으로 형성하고, 각각의 짝수 주사 라인에 전달한다.

상기 짝수 필드 구간에서 홀수 라인 제어 신호 ODD에 의해 홀수 주사 신호 select[1,3,...,m-1]은 마스킹되어 출력된다. 즉, 상기 홀수 주사 신호 select[1,3,...,m-1]은 주사 동작에 요구되는 정보를 가지지 않고, 짝수 필드 구간 동안 하이 레벨만을 가지게 된다.

상술한 과정을 통해 모드 선택 신호, 홀수 라인 제어 신호 및 짝수 라인 제어 신호를 이용하여 순차 주사 및 비월 주사 동작을 선택적으로 수행할 수 있음을 알 수 있다.

상기와 같은 본 발명에 따르면, 시프트 레지스터의 출력 신호를 모드 선택 신호, 홀수 라인 제어 신호 및 짝수 라인 제어 신호를 이용하여 순차 주사 또는 비월 주사 동작에 요구되는 주사 신호를 생성할 수 있다. 따라서, 각각의 주사 동작을 위해 별도의 스캔 드라이버를 구비할 필요가 없이, 하나의 스캔 드라이버를 이용하여 순차 주사 동작 및 비월 주사 동작을 선택적으로 수행할 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

개시 펄스 및 클럭 신호를 입력받고, 저장된 정보를 1/2 클록 주기의 시간 간격으로 출력하기 위한 시프트 레지스터;

상기 시프트 레지스터의 플립 플롭의 출력 신호를 수신하고, 모드 선택 신호에 따라, 상기 플립 플롭의 출력 신호에 대한 논리 연산을 수행하기 위한 모드 선택부;

홀수 라인 제어 신호에 따라 홀수번째 플립 플롭의 출력신호 또는 상기 모드 선택부의 출력 신호를 선택하기 위한 홀수 라인 선택부; 및

짝수 라인 제어 신호에 따라 짝수번째 플립 플롭의 출력신호 또는 상기 모드 선택부의 출력 신호를 선택하기 위한 짝수 라인 선택부를 포함하는 순차 주사 및 비월 주사 겸용 스캔 드라이버.
제1항에 있어서, 상기 시프트 레지스터는 직렬 연결된 다수의 플립 플롭들을 가지며,

상기 시프트 레지스터의 홀수번째 플립 플롭들은 클럭 신호의 상승 에지에서 입력되는 신호를 샘플링하여 출력하며,

상기 시프트 레지스터의 짝수번째 플립 플롭들은 클럭 신호의 하강 에지에서 입력되는 신호를 샘플링하여 출력하는 것을 특징으로 하는 순차 주사 및 비월 주사 겸용 스캔 드라이버.
제2항에 있어서, 상기 시프트 레지스터의 홀수번째 플립 플롭은,

상기 클럭 신호의 하이 레벨에서 입력 신호를 샘플링하기 위한 제1 샘플러; 및

상기 클럭 신호의 로우 레벨에서 상기 제1 샘플러의 출력 신호를 저장하기 위한 제1 홀더를 포함하는 것을 특징으로 하는 순차 주사 및 비월 주사 겸용 스캔 드라이버.
제3항에 있어서, 상기 시프트 레지스터의 짝수번째 플립 플롭은,

상기 클럭 신호의 로우 레벨에서 입력 신호를 샘플링하기 위한 제2 샘플러; 및

상기 클럭 신호의 하이 레벨에서 상기 제2 샘플러의 출력 신호를 저장하기 위한 제2 홀더를 포함하는 것을 특징으로 하는 순차 주사 및 비월 주사 겸용 스캔 드라이버.
제1항에 있어서, 상기 모드 선택부는,

홀수번째 플립 플롭의 출력 신호 및 상기 홀수번째 플립 플롭에 인접한 짝수번째 플립 플롭의 출력 신호를 수신하기 위한 NOR 게이트; 및

상기 NOR 게이트의 출력 및 모드 선택 신호의 수신하기 위한 NAND 게이트를 포함하는 것을 특징으로 하는 순차 주사 및 비월 주사 겸용 스캔 드라이버.
제5항에 있어서, 상기 모드 선택부는,

순차 주사 동작시에 상기 홀수번째 플립 플롭의 출력 신호 및 상기 홀수번째 플립 플롭에 인접한 짝수번째 플립 플롭의 출력 신호에 대해 논리합 연산을 수행하고,

비월 주사 동작시에 홀수번째 플립 플롭의 출력 신호 및 상기 홀수번째 플립 플롭에 인접한 짝수번째 플립 플롭의 출력 신호를 마스킹하여 하이 레벨을 출력하는 것을 특징으로 하는 순차 주사 및 비월 주사 겸용 스캔 드라이버.
제1항에 있어서, 상기 홀수 라인 선택부는,

상기 홀수번째 플립 플롭의 출력과 상기 홀수 라인 제어 신호를 수신하기 위한 제1 NAND 게이트;

상기 홀수번째 플립 플롭의 출력과 상기 모드 선택 신호에 상응하는 모드 선택부의 출력 신호와 상기 홀수 라인 제어 신호의 반전된 신호를 수신하기 위한 제2 NAND 게이트; 및

상기 제1 NAND 게이트의 출력 신호와 상기 제2 NAND 게이트의 출력 신호를 수신하기 위한 제3 NAND 게이트를 포함하는 것을 특징으로 하는 순차 주사 및 비월 주사 겸용 스캔 드라이버.
제7항에 있어서,

상기 홀수 라인 제어 신호가 하이 레벨인 경우, 상기 홀수 라인 선택부는 상기 홀수번째 플립 플롭의 출력 신호를 선택하고,

상기 홀수 라인 제어 신호가 로우 레벨인 경우, 상기 홀수 라인 선택부는 상기 홀수번째 플립 플롭의 출력과 상기 모드 선택 신호에 상응하는 모드 선택부의 출력 신호를 선택하는 것을 특징으로 하는 순차 주사 및 비월 주사 겸용 스캔 드라이버.
제8항에 있어서, 상기 짝수 라인 선택부는,

상기 짝수번째 플립 플롭의 출력과 상기 짝수 라인 제어 신호를 수신하기 위한 제4 NAND 게이트;

상기 짝수번째 플립 플롭의 출력과 상기 모드 선택 신호에 상응하는 모드 선택부의 출력 신호와 상기 짝수 라인 제어 신호의 반전된 신호를 수신하기 위한 제5 NAND 게이트; 및

상기 제4 NAND 게이트의 출력 신호와 상기 제5 NAND 게이트의 출력 신호를 수신하기 위한 제6 NAND 게이트를 포함하는 것을 특징으로 하는 순차 주사 및 비월 주사 겸용 스캔 드라이버.
제9항에 있어서,

상기 짝수 라인 제어 신호가 하이 레벨인 경우, 상기 짝수 라인 선택부는 상기 짝수번째 플립 플롭의 출력 신호를 선택하고,

상기 짝수 라인 제어 신호가 로우 레벨인 경우, 상기 짝수 라인 선택부는 상기 짝수번째 플립 플롭의 출력과 상기 모드 선택 신호에 상응하는 모드 선택부의 출력 신호를 선택하는 것을 특징으로 하는 순차 주사 및 비월 주사 겸용 스캔 드라이버.
직렬 연결된 다수의 플립 플롭들을 가지며, 클럭 신호의 상승 에지에서 입력되는 신호를 샘플링하여 출력하는 홀수번째 플립 플롭들과 클럭 신호의 하강 에지에서 입력되는 신호를 샘플링하여 출력하기 위한 짝수번째 플립 플롭들을 가지는 시프트 레지스터;

모드 선택 신호에 따라 인접하는 플립 플롭들의 출력들에 대해 논리합 연산을 수행하거나 상기 플립 플롭들의 출력신호들을 마스킹하기 위한 모드 선택부;

홀수 라인 제어 신호에 따라 상기 홀수번째 플립 플롭의 출력을 선택하거나, 상기 모드 선택부의 출력을 선택하기 위한 홀수 라인 선택부; 및

짝수 라인 제어 신호에 따라 상기 짝수번째 플립 플롭의 출력을 선택하거나, 상기 모드 선택부의 출력을 선택하기 위한 짝수 라인 선택부를 포함하는 순차 주사 및 비월 주사 겸용 스캔 드라이버.
제11항에 있어서, 상기 시프트 레지스터의 홀수번째 플립 플롭은,

상기 클럭 신호의 하이 레벨에서 입력 신호를 샘플링하기 위한 제1 샘플러; 및

상기 클럭 신호의 로우 레벨에서 상기 제1 샘플러의 출력 신호를 저장하기 위한 제1 홀더를 포함하는 것을 특징으로 하는 순차 주사 및 비월 주사 겸용 스캔 드라이버.
제12항에 있어서, 상기 시프트 레지스터의 짝수번째 플립 플롭은,

상기 클럭 신호의 로우 레벨에서 입력 신호를 샘플링하기 위한 제2 샘플러; 및

상기 클럭 신호의 하이 레벨에서 상기 제2 샘플러의 출력 신호를 저장하기 위한 제2 홀더를 포함하는 것을 특징으로 하는 순차 주사 및 비월 주사 겸용 스캔 드라이버.
제11항에 있어서, 상기 모드 선택부는,

상기 모드 선택 신호가 순차 주사를 요구하는 경우, 상기 논리합 연산을 수행하고,

상기 모드 선택 신호가 비월 주사를 요구하는 경우, 상기 플립 플롭들의 출력 신호를 마스킹하는 것을 특징으로 하는 순차 주사 및 비월 주사 겸용 스캔 드라이버.
제14항에 있어서,

순차 주사 동작시, 상기 홀수 라인 선택부 및 상기 짝수 라인 선택부는 각각 상기 모드 선택부의 논리합 연산 결과를 선택하는 것을 특징으로 하는 순차 주사 및 비월 주사 겸용 스캔 드라이버.
제14항에 있어서,

비월 주사 동작시, 한 프레임의 1/2 주기인 홀수 필드 구간에서 상기 홀수 라인 선택부는 상기 홀수번째 플립 플롭의 출력 신호를 선택하고,

상기 짝수 라인 선택부는 상기 마스킹된 모드 선택부의 출력을 선택하는 것을 특징으로 하는 순차 주사 및 비월 주사 겸용 스캔 드라이버.
제16항에 있어서,

비월 주사 동작시, 한 프레임의 나머지 1/2 주기인 짝수 필드 구간에서 상기 홀수 라인 선택부는 상기 마스킹된 모드 선택부의 출력을 선택하고,

상기 짝수 라인 선택부는 상기 짝수번째 플립 플롭의 출력 신호를 선택하는 것을 특징으로 하는 순차 주사 및 비월 주사 겸용 스캔 드라이버.