KR20060054480A - 전자부품 및 그 전자부품의 제조 방법 - Google Patents
전자부품 및 그 전자부품의 제조 방법 Download PDFInfo
- Publication number
- KR20060054480A KR20060054480A KR1020067006325A KR20067006325A KR20060054480A KR 20060054480 A KR20060054480 A KR 20060054480A KR 1020067006325 A KR1020067006325 A KR 1020067006325A KR 20067006325 A KR20067006325 A KR 20067006325A KR 20060054480 A KR20060054480 A KR 20060054480A
- Authority
- KR
- South Korea
- Prior art keywords
- resin
- resin layer
- sealing resin
- conductive pattern
- recess
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229920005989 resin Polymers 0.000 claims abstract description 197
- 239000011347 resin Substances 0.000 claims abstract description 197
- 238000007789 sealing Methods 0.000 claims abstract description 124
- 238000003860 storage Methods 0.000 claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims description 20
- 230000000903 blocking effect Effects 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 9
- 239000012528 membrane Substances 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 57
- 239000000758 substrate Substances 0.000 description 9
- 229920003002 synthetic resin Polymers 0.000 description 5
- 239000000057 synthetic resin Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
예컨대, 발광 다이오드 등의 반도체소자를 밀봉수지로 밀봉한 전자부품 및 그의 제조방법에 있어서, 수지밀봉할 때의 버어(burr)의 발생을 방지한다. 반도체소자(1)는 베이스부재(2)의 수납요부(3)에 설치되고, 수납요부(3)에 밀봉수지가 충전되어 있다. 수납요부(3)에 반도체소자(1)를 설치한 후, 수납요부(3)에 밀봉수지를 충전하기 전에, 베이스부재(2)의 상면(2a)에 있어, 수납요부(3)의 개구의 주위에 따라서 수지를 도포하고, 막는 수지층(6)을 형성한다. 도전패턴(4)과 베이스부재(2)를 포함하는 수납요부(3)의 개구의 주위는 막는 수지층(6)으로 덮여져 있으므로, 수납요부에 점도가 낮은 밀봉수지를 충전하더라도, 막는 수지층(6)에 의해서, 밀봉수지의 누출 또는 모세관현상에 의한 진행이 저지된다. 그 결과, 누출된 밀봉수지에 의한 버어는 발생하지 않는다.
밀봉, 반도체소자, 수지
Description
본 발명은, 반도체소자를 밀봉수지로 밀봉함으로써 형성된 전자부품 및 그 전자부품의 제조 방법에 관한 것이다.
종래부터, 예컨대 발광 다이오드와 같은 반도체소자를 밀봉수지로 밀봉함으로써 형성된 전자부품이 제공되어 있다(예컨대, 특개평11-074420호공보참조). 그와 같은 종래의 전자부품 및 그 제조 방법의 일례를 도6A∼도6D에 나타낸다, 도6D에 나타낸 바와 같이, 종래의 전자부품(100)에서는, 베이스부재(102)에 수납요부(103)가 형성되고, 또한, 베이스부재(102)의 측부에서 수납요부(103)에 따라 개별의 도전패턴(104)이 형성되어 있다.반도체소자(101)는, 수납요부(103)내의 랜드(104b) 상에 설치되어 있다. 또한, 수납요부(103)에 밀봉충전된 수지(105)에 의해 반도체소자(101)가 밀봉되어 있다.
이 종래의 전자부품(100) 제조 방법에 대해서 설명한다. 우선, 도6A에 나타낸 바와 같이, 합성수지 또는 세라믹스에 의해 대략 직방체형상으로 형성된 베이스기판(102a)의 일면에, 대략 대(台)형상단면을 갖는 홈(103a)을 형성한다. 그리고, 삽입 성형이나 MID(Mold Interconnect Device)기술을 이용하여, 홈(103a)을 포함하 는 베이스기판(102a)의 표면에, 개별적인 도전패턴(104)의 집합체인 도전패턴(104a)을 형성한다. 도전패턴(104a) 중 홈(103a)내에 형성된 부분에는, 소정 피치로 반도체소자(101)가 설치되는 복수의 랜드(104b)가 일직선상에 배열되어 있다.다음에, 도6B에 나타낸 바와 같이, 복수의 반도체소자(101)를, 상기 랜드(104b)에 각각 설치한다. 또한, 도6C에 나타낸 바와 같이, 홈(103a)에 밀봉수지(105)를 충전하고, 각 반도체소자(101)를 각각 밀봉수지(105)로 밀봉한다. 최후에, 도6D에 나타낸 바와 같이, 베이스기판(102a)을, 일직선상에 배열된 각 랜드(104b)의 사이에서 폭방향으로 절단한다. 그것에 의해서, 개개의 전자부품(100)이 완성된다.
밀봉수지(105)를 홈(103a)에 충전하기 위해서는, 도7A 또는 도6D에 나타낸 상태, 즉, 반도체소자(101)가 랜드(104b)상에 설치된 상태의 베이스기판(102a)위에, 도7B에 나타낸 바와 같이, 홈(103a)을 덮는 형(106)을 밀착시킨다.그리고, 도7C에 나타낸 바와 같이, 형(106)과 베이스기판(102a)과의 사이에 밀봉수지(105)를 충전한다. 밀봉수지(105)의 경화 후, 도7D에 나타낸 바와 같이, 형(106)을 떼어낸다.
이와 같은 종래의 전자부품의 제조 방법에 의하면, 도6A∼도6D에 나타낸 바와 같이, 베이스기판(102a)의 길이방향(화살표A1로 나타내는 방향)에 있어서, 베이스기판(102a)의 전장에 걸쳐, 또는, 베이스기판(102a)의 상면의 홈(103a)의 양측부에 따라 도전패턴(104a)이 형성되어 있다. 그 때문에, 도7B에 나타낸 바와 같이, 형(106)이 재치되는 면을, 도전패턴(104a)만으로 구성된 평탄한 면으로 하는 것이 가능하다. 따라서, 도6D에 나타낸 바와 같이, 적어도 전자부품(100)으로서 떼어버 려지는 범위에서는, 도7B에 나타낸 바와 같이, 형(106)을 도전패턴(104a)위로 밀착시킬 수 있고, 밀봉수지(105)의 누설을 방지할 수가 있다. 그 결과, 밀봉수지(105)의 삐져나오는 것에 의한 버어(burr)는 발생하지 않는다.
한편, 개별적인 도전패턴(104)의 폭을 베이스부재(102)의 폭에 대하여 작게 하고 싶을 경우 등, 도6A∼도6D에 나타낸 것 같은 제조 방법을 채용할 수가 없는 경우에는, 도8에 나타낸 바와 같이 복수의 도전패턴(104)을 서로 분리한 상태에서 설치할 필요가 있다.
그 경우, 도전패턴(104)에 의해, 베이스부재(102)의 상면의 수납요부(103)의 주위에 요철이 생긴다. 그리고, 도7A∼도7D에 나타낸 바와 같이, 형(型)(106)을 이용해서 밀봉수지(105)를 충전하기 위해서는, 상기 요철에 맞춘 요철을 형(106)의 하단면에 설치할 필요가 있다. 그러나, 형(106)의 하단면에 설치하는 요철의 형상을 도전패턴(104)에 의해 생기는 요철의 형상에 완전히 맞추는 것이 어렵다. 그 때문에, 도9A 및 도9B에 나타낸 바와 같이, 형(型)(106)을 베이스부재(102)위로 씌웠을 때에, 도9C에 나타낸 바와 같이, 도전패턴(104)의 주위에서 형(106)과의 사이에 간극이 생기기 쉽다. 형(106)과 도전패턴(104)과의 사이에 간극이 생기면, 이 간극을 타고 밀봉수지(105)가 누출하여, 버어가 발생해버린다.
또한, 도10A 및 도10B에 나타낸 바와 같이, 형(106)을 이용하지 않고, 화살표A2에서 나타낸 바와 같이, 소위 potting에 의해 밀봉수지(105)를 수납요부(103)에 주입할 경우, 도10C에 나타낸 바와 같이, 도전패턴(104)과 베이스부재(102)와의 사이를 모세관현상에 의해 밀봉수지(105)가 전해진다. 그리고, 화살표A3에서 나타 낸 바와 같이, 수납요부(103)의 외부에 밀봉수지(105)가 누출하여, 버어가 발생해버린다.
그런데, 이 밀봉수지(105)는, 공동이 생기지 않도록 수납요부(103)의 구석구석까지 흐를 필요가 있기 때문에, 일반적으로 밀봉수지(105)의 점도는 낮다. 따라서, 상기와 같이 밀봉수지가 누출하면, 버어가 광범위하게 형성되어, 주위에 여러가지 악영향을 미칠 가능성이 있다. 또한, 밀봉수지(105)가 누출하면, 원래 필요한 밀봉수지층의 두께가 확보되지 않고, 충분한 밀봉효과를 얻을 수 없는 가능성이 있다. 더욱이, 누출한 밀봉수지(105)가 버어로 되어, 소망하는 전자부품(100)의 형상을 얻을 수 없는 문제가 생긴다.
또한, 도전패턴(104)의 표면의 성상(性狀)과 밀봉수지(105)의 성상과의 조합에 의해, 도전패턴(104)이 밀봉수지(105)에 젖기 쉬울 경우에는, 밀봉수지(105)가 도전패턴(104)의 표면을 타서 수납요부(103)의 외부에 누출하는 것도 생각할 수 있다.
그 경우, 밀봉수지(105)가 도전패턴(104)의 각처의 표면에 부착되고, 도전패턴(104)과 전자부품(100)이 설치되는 회로기판과의 사이에서, 도통 불량을 일으킬 가능성이 있다.
본 발명의 목적은, 밀봉수지의 누출에 의한 버어 등이 발생하지 않고, 소망하는 형상 및 밀봉효과를 갖는 전자부품 및 그 전자부품의 제조 방법을 제공 하는 것에 있다.
상기 목적을 달성하기 위해서, 본 발명의 1실시형태에 관한 전자부품은, 절연 재료로 형성되고, 반도체소자가 설치된 수납요부를 갖는 베이스부재와, 상기 베이스부재 중, 적어도 상기 수납요부의 저면 및 측면, 상기 수납요부의 개구가 형성된 베이스부재의 상면에 따라 형성되고, 상기 수납요부내에서 상기 반도체소자에 전기적으로 접속된 1 또한 복수의 도전패턴과, 상기 수납요부에 충전된 밀봉수지와, 상기 베이스부재의 상면이며, 상기 수납요부의 개구의 주위에 평행한 방향에 있어서, 적어도 상기 도전패턴과 상기 베이스부재의 경계를 덮도록 형성되고, 상기 밀봉수지의 누출 또는 모세관현상에 의한 진행을 저지하기 위한 막는 수지층을 구비한다.
또한, 본 발명의 1실시형태에 관한 전자부품의 제조 방법은, 반도체소자가, 베이스부재의 수납요부에 설치되어, 수납요부에 밀봉수지가 충전된 전자부품의 제조 방법에 있어서, 상기 수납요부에 상기 반도체소자를 설치한 후, 상기 수납요부에 밀봉수지를 충전하기 전에, 상기 베이스부재의 상면이며, 상기 수납요부의 개구의 주위에 평행한 방향에 있어서, 적어도 도전패턴과 상기 베이스부재의 경계를 덮도록 수지를 도포하고, 상기 밀봉수지의 누출 또는 모세관현상에 의한 진행을 저지하기 위한 막는 수지층을 형성하는 공정을 갖는다.
이와 같은 구성에 의하면, 밀봉수지를 수납요부에 충전할 때에, 모세관현상에 의해 도전패턴과 베이스와의 사이를 타고 밀봉수지가 진행하려고 하더라도, 가로막는 수지층에 의해 밀봉수지의 진행이 저지된다. 또한, 도전패턴이 밀봉수지에 젖기 쉬울 경우에도, 도전패턴의 표면을 타고 확산한 밀봉수지는, 가로 막는 수지에 의해 그 확산이 저지된다. 따라서, 누출된 밀봉수지에 의한 버어는 발생하지 않는다.
도1은, 본 발명의 제1실시 형태에 관한 전자부품의 구성을 나타내는 사시도이며, 특히 베이스부재의 수납요부에 밀봉수지를 충전하기 전의 상태를 나타낸다.
도2는, 본 발명의 제1실시 형태에 관한 전자부품의 다른 구성의 요부를 나타내는 사시도이다.
도3은, 본 발명의 제1실시 형태에 관한 전자부품의 또다른 구성의 요부를 나타내는 사시도이다.
도4A는, 본 발명의 제2실시 형태에 관한 전자부품의 구성을 나타내는 사시도이며, 수납요부에 밀봉수지를 충전하기 전에서, 또한, 막는 수지층을 형성하기 전의 상태를 나타낸다. 도4B는, 본 발명의 제2실시 형태에 관한 전자부품의 구성을 나타내는 사시도이며, 수납요부에 밀봉수지를 충전하기 전에서, 또한, 막는 수지층을 형성한 후의 상태를 나타낸다.
도5는, 본 발명의 제2실시 형태에 관한 전자부품의 다른 구성의 요부를 나타내는 사시도이다.
도6A∼도6D는, 각각 종래의 전자부품의 제조 방법에 있어서의 각 공정을 나타내는 사시도이다.
도7∼도7D는, 각각 상기 종래의 전자부품의 제조 방법에 있어서의 밀봉수지를 수납요부에 충전하는 공정을 나타내는 단면도이다.
도8은, 다른 종래의 전자부품에 밀봉수지를 충전하기 전의 구성을 나타내는 사시도이다.
도9A는, 상기 다른 종래의 전자부품의 수납요부에 밀봉수지를 충전하는 방법의 1 예를 나타내는 단면도이다. 도9B는, 도9A의 측면도이다. 도9C는, 도9B의 요부 확대도이다.
도10A는, 상기 다른 종래의 전자부품의 수납요부에 밀봉수지를 충전하는 방법의 1 예를 나타내는 단면도이다. 도10B는, 도10A의 측면도이다. 도10C는, 도10B의 요부 확대도이다.
(제1실시 형태)
본 발명의 제1실시 형태에 관한 전자부품 및 그 전자부품의 제조 방법에 관하여, 도면을 참조하면서 상세히 설명한다.
도1은, 제1실시 형태에 관한 전자부품(1)의 구성을 나타내는 사시도이며, 특히 베이스부재(2)의 수납요부(3)에 밀봉수지를 충전하기 전의 상태를 나타낸다. 베이스부재(2)는, 예컨대 합성수지 또는 세라믹스와 같은 절연 재료로 형성된 대략 직방체형상이며, 그 상면(2a)에는 대략 직방체형상의 수납요부(3)가 형성되어 있다. 베이스부재(2)의 외측면 및 그 상면, 수납요부(3)의 안쪽면 및 저면에 따라 복수의 도체 패턴(4)이 형성되어 있다. 또한, 수납요부(3)의 저면에는, 반도체소자(10)이 설치되는 랜드(도시하지 않고)이 도체 패턴(4)과 일체적으로 형성되어 있다.
반도체소자(10)는, 수납요부(3)의 내부에 수납되어, 또한, 그 저면에 설치되어 있다.도체 패턴(4)은, 예컨대 합성수지를 이용해서 사출성형할 때에 삽입 된 동등의 금속도체,혹은 세라믹스제의 절연 기판위로 MID기술을 이용해서 형성된 금속막등이다. 전술한 것과 같이, 도전패턴(4)의 폭을 베이스부재(2)의 폭에 대하여 작게 하고 싶을 경우등, 도6A∼도6D에 나타내는 것 같은 제조 방법을 채용할 수가 없는 경우에 대응하여, 복수의 도전패턴(4)이 서로 분리된 상태에서 설치되어 있다. 또한, 베이스부재(2)의 상면(2a)위에는, 수납요부(3)의 개홈을 그 둘레에 따라 둘러싸도록 막는 수지층(6)이 설치되어 있다. 또, 베이스부재(2)의 수납요부(3)에는, 밀봉수지(도시하지 않음)가, 예컨대 도10A에 나타내는 방법으로 충전되어, 수납요부(3)의 저면에 설치된 반도체소자(10)가 밀봉된다.
막는 수지층(6)은, 밀봉수지를 수납요부(3)에 충전하기 전에 설치되어 있으며, 베이스부재(2)의 상면(2a)뿐만 아니라, 그 위에 형성된 각 도전패턴(4)위를 수납요부(3)의 개구에 따라 그 전폭을 덮는다. 또한, 막는 수지층(6)과 도전패턴(4) 및 베이스부재(2)의 상면(2a)과의 경계에 각각 간극이 생기지 않도록, 막는 수지층(6)이 도전패턴(4) 및 베이스부재(2)에 밀착되어 있다.
일례로서, 전자부품(1)의 1변의 길이는 수mm정도, 설치되는 반도체소자(10)의 1변의 길이1mm정도, 수납요부(3)의 깊이는 2mm정도, 막는 수지층(6)의 두께는 0.1mm정도이다. 이와 같이, 전자부품(1) 자체가 대단히 작은 것이기 때문에, 밀봉수지의 누출에 의한 버어의 발생이나 도전패턴(4)에의 부착은, 전자부품(1)의 불량의 원인으로 된다. 따라서, 막는 수지층(6)에 의한 밀봉수지의 누출 방지가 유효하 게 된다. 막는 수지층(6)은, 전자부품(1)의 완성후에도 그대로 남지만, 상기한 바와 같이 그 두께는 대단히 얇다. 그 때문에, 전자부품(1)의 형상에는 거의 영향을 주는 일은 없다.
막는 수지층(6)의 재료로서는, 밀봉수지와의 사이의 친화성이 충분히 작은 것이면 되고, 예컨대 솔더레지스트와 같이, 에폭시계, 페놀계, 아크릴계, 폴리우레탄계, 실리콘계등의 합성수지를 이용할 수 있다. 또한, 막는 수지층(6)을 형성하는 방법으로서는, 실크 인쇄나 노즐 도포를 이용할 수 있다. 또한, 밀봉수지의 재료는 특별히 한정되는 것은 아니지만, 예컨대 에폭시계 수지등을 이용할 수 있다.
막는 수지층(6)의 재료의 점도는, 밀봉수지의 점도보다도 높은 것을 사용한다. 또한, 막는 수지층(6)을 위한 수지량은, 밀봉수지의 량보다도 적으므로, 경화에 요하는 시간도 짧다. 그 때문에, 막는 수지층(6)을 형성하는 공정과 밀봉수지를 충전하는 공정을, 비교적 짧은 간격에서, 계속해서 실시할 수가 있다. 더욱이, 막는 수지층(6)이 미경화이여도, 점도가 높고, 유동성이 낮으므로, 수납요부(3)에 밀봉수지를 충전해도, 막는 수지층(6)에 의해 밀봉수지의 누출를 방지할 수가 있다.
이와 같이 수납요부(3)의 개구에 따라 막는 수지층(6)을 설치함으로써, 예컨대 도10A에 나타내는 방법을 이용해서 밀봉수지를 수납요부(3)에 충전해도, 모세관현상에 의해 도전패턴(4)과 베이스부재(2)의 경계에 따른 밀봉수지의 진행을 막는 수지층(6)에 의해 저지할 수가 있다. 그 때문에, 밀봉수지의 누출이 방지되어, 버어는 발생하지 않는다. 또한, 도전패턴(4)의 표면의 성상이 밀봉수지에 젖기 쉬울 경우라도, 도전패턴(4)의 표면을 전해진 밀봉수지는 막는 수지층(6)에 의해 저지된 다. 따라서, 도전패턴(4)의 표면에 밀봉수지가 부착되는 범위는 한정되므로, 밀봉수지가 도전패턴(4)의 각처의 표면에 부착되고, 도전패턴(4)과 전자부품(1)이 설치되는 회로기판과의 사이에서, 도통 불량을 일으킬 가능성은 거의 없어진다.
또, 막는 수지층(6)은, 반드시 수납요구(3)의 개구의 전 둘레에 따라 설치될 필요는 없다. 예컨대, 도2에 나타낸 바와 같이, 도전패턴(4)부근에만 설치해도, 화살표B1에서 나타낸 바와 같이 도전패턴(4)에 따른 밀봉수지의 진행을 저지할 수가 있다.
또한, 도전패턴(4)의 표면의 성상이, 특히 밀봉수지에 젖기 쉽지 않을 경우에는, 모세관현상에 의해 도전패턴(4)과 베이스부재(2)의 경계를 거친 밀봉수지의 진행을 저지하는 것만으로 충분하다. 그 경우는, 도3에 나타낸 바와 같이, 막는 수지층(6)은, 수납요부(3)의 개구의 둘레방향에 있어서의 도전패턴(4)의 양측에서 도전패턴(4)과 베이스부재(2)와의 경계를 덮는 것만으로 좋고, 막는 수지층(6)이 도전패턴(4) 위에서 도중에서 끊기고 있어도 좋다. 이러한 구성을 채용하면, 막는 수지층(6)의 형성하기 위한 수지의 도포의 제어가 복잡해진다고 하나, 필요한 수지량을 줄일 수 있다.
(제2실시 형태)
다음에, 본 발명의 제2실시 형태에 관한 전자부품 및 그 전자부품의 제조 방법에 관하여, 도면을 참조하면서 상세히 설명한다.또, 제2실시 형태에 관한 전자부품과 상기 제1실시 형태에 관한 전자부품과 공통되는 부분에 대해서는, 같은 부호를 붙여서 설명을 생략한다.
도4A는, 제2실시 형태에 관한 전자부품(1)의 구성을 나타내는 사시도이며, 수납요부(3)에 밀봉수지를 충전하기 전에, 또한, 막는 수지층(6)을 형성하기 전의 상태를 나타내고, 도4B는, 제2실시 형태에 관한 전자부품(1)의 구성을 나타내는 사시도이며, 수납요부(3)에 밀봉수지를 충전하기 전에서, 막는 수지층(6)을 형성한 후의 상태를 나타낸다.
제2실시 형태에서는, 도4A 나타낸 바와 같이, 베이스부재(2)의 상면(2a)위로, 수납요부(3)의 개구에 따르도록, 단면이 거의 V자모양의 홈(7)이 형성되어 있다.또한, 각도전패턴(4)은, 홈(7)의 대략V자 모양단면에 따라 형성되어 있다.더욱(그 위에), 도4B 나타낸 바와 같이, 홈(7)에 수지를 충전 함으로써, 막는 수지층(6)이 형성되어 있다.
제2실시 형태의 구성에 의하면, 막는 수지층(6)의 재료로서, 경화전의 점도가 낮은 합성수지를 이용함으로써 홈(7)에의 충전할 때에 수지의 유동성을 이용할 수가 있다. 그 때문에, 막는 수지층(6)의 형성이 용이해진다. 또한, 가로 막이 수지층(6)의 상면을 평탄하게 할수가 있으므로, 막는 수지층(6)의 상면에 간극 없이 맞닿게 하고, 또한, 수납요부(3)를 덮는 형(도시하지 않고)을 이용해서 밀봉수지를 충전할 수가 있다.
또, 밀봉수지의 충전시에 상기의 형(型)을 이용하지 않을 때는, 홈(7)의 전체에 수지를 충전하여 막는 수지층(6)을 형성하는 대신에, 도5에 나타낸 바와 같이, 도전패턴(4)부근에만 수지를 충전하여 막는 수지층(6)을 형성해도 좋다. 그 경우, 필요한 수지량을 줄일 수 있다.
또, 본 발명에 관한 전자부품은, 상기실시 형태의 기재에 한정되나 것은 아니고, 적어도, 절연 재료로 형성되고, 반도체소자가 설치된 수납요부를 갖는 베이스부재와, 베이스부재 중, 적어도 수납요부의 저면 및 측면, 수납요부의 개구가 형성된 베이스부재의 상면에 따라 형성되어, 수납요부내에서 반도체소자에 전기적으로 접속된 1 또한 복수의 도전패턴과, 수납요부에 충전된 밀봉수지와, 베이스부재의 상면이며, 수납요부의 개구의 주위에 평행한 방향에 있어서, 적어도 도전패턴과 베이스부재의 경계를 덮도록 형성되고, 밀봉수지의 누출 또는 모세관현상에 의한 진행을 저지하기 위한 막는 수지층을 구비하고 있으면 좋다.
이와 같은 구성에 의하면, 수납요부에 점도의 낮은 밀봉수지를 충전할 때, 적어도 밀봉수지가 도전패턴과 베이스부재의 경계에 따라 모세관현상에 의한 진행을 했다고 하더라도, 막는 수지층에 의해 밀봉수지의 누출 또는 모세관현상에 의한 진행이 저지된다. 그 결과, 누출된 밀봉수지에 의한 버어의 발생이나 도전패턴상에의 밀봉수지의 확산이 방지된다. 또한, 막는 수지층을 부분적으로 형성할 수가 있으므로, 막는 수지층의 형성에 필요한 수지의 량을 적게 할 수가 있다.
또한, 막는 수지층을, 수납요부의 개구의 주위에 평행한 방향에 있어서, 적어도 상기 도전패턴의 전폭을 덮도록 형성해도 좋다. 그 경우, 도전패턴의 표면의 성상과 밀봉수지의 성상과의 조합에 의해, 도전패턴이 밀봉수지에 젖기 쉬울 경우라 하더라도, 밀봉수지의 진행이 도전패턴상의 막는 수지층에 의해 저지되므로, 밀봉수지가 도전패턴의 각처의 표면에 확산해서 부착될 일도 없고, 도전패턴과 전자부품이 설치되는 회로기판과의 사이에서의 도통 불량은 생기지 않는다.
또한, 막는 수지층을, 도전패턴 위를 포함하는 수납요부의 개구의 전 둘레에 따라 형성해도 좋다. 그 경우, 수납요부의 개구로부터 밀봉수지가 넘쳐나오려고 하더라도, 밀봉수지가 막는 수지층에 의해 막을 수 있다. 그 결과, 밀봉수지에 의한 버어의 발생이나 도전패턴상에의 밀봉수지의 확산이 방지된다.
더욱이, 베이스부재의 상면이며, 수납요부의 개구의 전 둘레에 따라 홈을 형성하고, 도전패턴의 일부를 홈의 측면 및 저면에 따라 형성하고, 막는 수지층을 홈에 수지를 충전함으로써 형성해도 좋다. 그 경우, 막는 수지층의 재료로서 점도가 낮은 것을 이용할 수 있고, 수지의 유동성을 이용하여, 홈의 안쪽에 막는 수지층을 균일한 두께로 형성할 수가 있다. 그 결과, 베이스부재의 형상은 약간 복잡해지지만, 막는 수지층의 형성 공정을 간소화할 수가 있다.
더욱이, 막는 수지층의 재료로서, 밀봉수지의 재료보다도 점도가 높은 것을 이용할 수 있다. 그것에 의해서, 가령 막는 수지층이 완전히 경화하지 않고 있어도, 막는 수지층에 의해서 밀봉수지의 누출 또는 모세관현상에 의한 진행이 저지될 수가 있다.
한편, 본 발명의 반도체부품의 제조 방법은, 반도체소자가, 베이스부재의 수납요부에 설치되고, 수납요부에 밀봉수지가 충전된 전자부품의 제조 방법이며, 수납요부에 반도체소자를 설치한 후, 수납요부에 밀봉수지를 충전하기 전에, 베이스부재의 상면이며, 수납요부의 개구의 주위에 평행한 방향에 있어서, 적어도 도전패턴과 베이스부재의 경계를 덮도록, 수지를 도포하고, 밀봉수지의 누출 또는 모세관현상에 의한 진행을 저지하기 위한 막는 수지층을 형성하는 공정을 갖고 있으면 좋 다.
또한, 수납요부의 개구의 주위에 평행한 방향에 있어서, 적어도 도전패턴의 전폭을 덮도록 수지를 도포하고, 막는 수지층을 형성해도 좋다. 혹은, 도전패턴 위를 포함하는 상기 수납요부의 개구의 전 둘레에 따라 수지를 도포하고, 막는 수지층을 형성해도 좋다. 더욱이, 베이스부재의 상면이며, 수납요부의 개구의 전 둘레에 따라 형성된 홈에 수지를 충전하여, 막는 수지층을 형성해도 좋다.
본원은 일본국특허출원2004-188781에 근거하고 있으며, 그 내용은, 상기 특허출원의 명세서 및 도면을 참조함으로써 결과적으로 본원발명에 합체되어야 할 것이다.
또한, 본원발명은, 첨부한 도면을 참조한 실시형태에 의해 충분히 기재되어 있지만, 여러가진 변경이나 변형이 가능한 것은, 이 분야의 통상의 지식을 갖는 자에 있어서 분명할 것이다. 그 때문에, 그러한 변경 및 변형은, 본원발명의 범위를 일탈하는 것이 아니고, 본원발명의 범위에 포함된다고 해석되어야 한다.
예컨대, 발광 다이오드 등의 반도체소자를 밀봉수지로 밀봉한 전자부품 및 그의 제조방법에 있어서, 수지밀봉할 때의 버어(burr)의 발생을 방지한다. 반도체소자(1)는 베이스부재(2)의 수납요부(3)에 설치되고, 수납요부(3)에 밀봉수지가 충전되어 있다. 수납요부(3)에 반도체소자(1)를 설치한 후, 수납요부(3)에 밀봉수지를 충전하기 전에, 베이스부재(2)의 상면(2a)이며, 수납요부(3)의 개구의 주위에 따라서 수지를 도포하여, 막는 수지층(6)을 형성한다. 도전패턴(4)과 베이스부 재(2)를 포함하는 수납요부(3)의 개구의 주위는 막는 수지층(6)으로 덮여져 있으므로, 수납요부에 점도가 낮은 밀봉수지를 충전하더라도, 막는 수지층(6)에 의해서, 밀봉수지의 누출 또는 모세관현상에 의한 진행이 저지된다. 그 결과, 누출된 밀봉수지에 의한 버어는 발생하지 않는다.
Claims (9)
- 절연 재료로 형성되고, 반도체소자가 설치된 수납요부를 갖는 베이스부재와,상기 베이스부재 중, 적어도 상기 수납요부의 저면 및 측면, 상기 수납요부의 개구가 형성된 베이스부재의 상면에 따라 형성되어, 상기 수납요부내에서 상기 반도체소자에 전기적으로 접속된 1 또한 복수의 도전패턴과,상기 수납요부에 충전된 밀봉수지와,상기 베이스부재의 상면이며, 상기 수납요부의 개구의 주위로 평행한 방향에 있어서, 적어도 상기 도전패턴과 상기 베이스부재의 경계를 덮도록 형성되어, 상기 밀봉수지의 누출 또는 모세관현상에 의한 진행을 저지하기 위한 막는 수지층을 구비하는 것을 특징으로 하는 전자부품.
- 제 1 항에 있어서,상기 막는 수지층은, 상기 수납요부의 개구의 주위로 평행한 방향에 있어서, 적어도 상기 도전패턴의 전폭을 덮도록 형성되어 있는 것을 특징으로 하는 전자부품.
- 제 1 항에 있어서,상기 막는 수지층은, 상기 도전패턴 위를 포함하는 상기 수납요부의 개구의 전 둘레에 따라 형성되어 있는 것을 특징으로 하는 전자부품.
- 제 1 항에 있어서,상기 베이스부재의 상면이며, 상기 수납요부의 개구의 전 둘레에 따라 홈이 형성되고,상기 도전패턴의 일부는, 상기 홈의 측면 및 저면에 따라 형성되고,상기 막는 수지층은, 상기 홈에 수지를 충전함으로써 형성되어 있는 것을 특징으로 하는 전자부품.
- 제 1 항에 있어서,상기 막는 수지층의 재료는, 상기 밀봉수지의 재료보다도 점도가 높은 것을 특징으로 하는 전자부품.
- 반도체소자가, 베이스부재의 수납요부에 설치되어, 수납요부에 밀봉수지가 충전된 전자부품의 제조 방법이며,상기 수납요부에 상기 반도체소자를 설치한 후, 상기 수납요부에 밀봉수지를 충전하기 전에, 상기 베이스부재의 상면이며, 상기 수납요부의 개구의 주위로 평행한 방향에 있어서, 적어도 도전패턴과 상기 베이스부재의 경계를 덮도록, 수지를 도포하여, 상기 밀봉수지의 누출 또는 모세관현상에 의한 진행을 저지하기 위한 막는 수지층을 형성하는 공정을 구비하는 것을 특징으로 하는 전자부품의 제조방법.
- 제 6 항에 있어서,상기 수납요부의 개구의 주위로 평행한 방향에 있어서, 적어도 상기 도전패턴의 전폭을 덮도록 수지를 도포하고, 상기 막는 수지층을 형성하는 것을 특징으로 하는 전자부품의 제조방법.
- 제 6 항에 있어서,상기 도전패턴 위를 포함하는 상기 수납요부의 개구의 전 둘레에 따라 수지를 도포하고, 상기 막는 수지층을 형성하는 것을 특징으로 하는 전자부품의 제조방법.
- 제 6 항에 있어서,상기 베이스부재의 상면이며, 상기 수납요부의 개구의 전 둘레에 따라 형성된 홈에 수지를 충전하고, 상기 막는 수지층을 형성하는 것을 특징으로 하는 전자부품의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004188781A JP2006013170A (ja) | 2004-06-25 | 2004-06-25 | 電子部品並びに電子部品の製造方法 |
| JPJP-P-2004-00188781 | 2004-06-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060054480A true KR20060054480A (ko) | 2006-05-22 |
| KR100791166B1 KR100791166B1 (ko) | 2008-01-03 |
Family
ID=35780038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020067006325A KR100791166B1 (ko) | 2004-06-25 | 2005-06-16 | 전자부품 및 그 전자부품의 제조 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7348681B2 (ko) |
| EP (1) | EP1760779A1 (ko) |
| JP (1) | JP2006013170A (ko) |
| KR (1) | KR100791166B1 (ko) |
| CN (1) | CN100444359C (ko) |
| TW (1) | TWI265757B (ko) |
| WO (1) | WO2006001211A1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2056087A4 (en) * | 2006-10-02 | 2011-11-30 | Panasonic Elec Works Co Ltd | PRESSURE SENSOR |
| JP2008089412A (ja) * | 2006-10-02 | 2008-04-17 | Matsushita Electric Works Ltd | 圧力センサ |
| TW200930948A (en) * | 2007-10-09 | 2009-07-16 | Koninkl Philips Electronics Nv | Light emitting device package, light output system and light output method |
| US8049236B2 (en) * | 2008-09-26 | 2011-11-01 | Bridgelux, Inc. | Non-global solder mask LED assembly |
| US9252336B2 (en) | 2008-09-26 | 2016-02-02 | Bridgelux, Inc. | Multi-cup LED assembly |
| US10388584B2 (en) * | 2011-09-06 | 2019-08-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming Fo-WLCSP with recessed interconnect area in peripheral region of semiconductor die |
| JP6123683B2 (ja) * | 2012-01-30 | 2017-05-10 | 旭硝子株式会社 | 離型フィルムおよびこれを用いた半導体デバイスの製造方法 |
| CN104220954B (zh) * | 2012-05-17 | 2018-07-17 | 英特尔公司 | 用于装置制造的薄膜插入模制 |
| WO2018105233A1 (ja) * | 2016-12-07 | 2018-06-14 | 株式会社村田製作所 | 電子部品及びその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07153896A (ja) * | 1993-11-29 | 1995-06-16 | Toshiba Corp | 樹脂封止型半導体装置及びその製造方法 |
| JPH0823042A (ja) * | 1994-07-07 | 1996-01-23 | Fujitsu Ltd | 半導体装置及びその製造方法及びこれに使用される金型 |
| JP3900613B2 (ja) | 1997-08-28 | 2007-04-04 | シチズン電子株式会社 | 表面実装型チップ部品及びその製造方法 |
| JP3406270B2 (ja) * | 2000-02-17 | 2003-05-12 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| US20040012958A1 (en) * | 2001-04-23 | 2004-01-22 | Takuma Hashimoto | Light emitting device comprising led chip |
| US6753196B2 (en) | 2001-06-26 | 2004-06-22 | Matsushita Electric Works, Ltd. | Method of and apparatus for manufacturing field emission-type electron source |
| JP4122784B2 (ja) * | 2001-09-19 | 2008-07-23 | 松下電工株式会社 | 発光装置 |
| JP3920672B2 (ja) * | 2002-03-15 | 2007-05-30 | 三菱樹脂株式会社 | 封止枠部材及び封止枠部材用のシリコーンエラストマーシート |
-
2004
- 2004-06-25 JP JP2004188781A patent/JP2006013170A/ja active Pending
-
2005
- 2005-06-16 US US10/574,017 patent/US7348681B2/en not_active Expired - Fee Related
- 2005-06-16 WO PCT/JP2005/011028 patent/WO2006001211A1/ja not_active Application Discontinuation
- 2005-06-16 KR KR1020067006325A patent/KR100791166B1/ko not_active IP Right Cessation
- 2005-06-16 CN CNB2005800010445A patent/CN100444359C/zh not_active Expired - Fee Related
- 2005-06-16 EP EP05751529A patent/EP1760779A1/en not_active Withdrawn
- 2005-06-23 TW TW094120943A patent/TWI265757B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100791166B1 (ko) | 2008-01-03 |
| WO2006001211A1 (ja) | 2006-01-05 |
| CN100444359C (zh) | 2008-12-17 |
| CN1842913A (zh) | 2006-10-04 |
| US20070120272A1 (en) | 2007-05-31 |
| US7348681B2 (en) | 2008-03-25 |
| JP2006013170A (ja) | 2006-01-12 |
| TW200607409A (en) | 2006-02-16 |
| EP1760779A1 (en) | 2007-03-07 |
| TWI265757B (en) | 2006-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100791166B1 (ko) | 전자부품 및 그 전자부품의 제조 방법 | |
| KR100253521B1 (ko) | 칩 부품 탑재 기판, 칩 부품 탑재 구조, 및칩 부품 탑재 기판 제조 방법 | |
| KR20030039553A (ko) | 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법 | |
| KR20070094700A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2010093057A (ja) | 樹脂封止電気部品及びその製造方法 | |
| CN109545754B (zh) | 一种芯片的封装结构、封装方法、显示装置 | |
| JP2012033884A (ja) | 半導体装置用パッケージおよびその製造方法ならびに半導体装置 | |
| KR20090104578A (ko) | 발광 다이오드 패키지 | |
| KR20000053570A (ko) | 비.지.에이.용 테이프 캐리어 및 그것을 이용한 반도체장치 | |
| JPH10261741A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US11470713B2 (en) | Circuit board with heat dissipation structure and method for manufacturing same | |
| JP2014236114A (ja) | モールドパッケージおよびその製造方法 | |
| CN102651353A (zh) | 半导体装置及其制造方法 | |
| JP5794156B2 (ja) | モールドパッケージの製造方法 | |
| KR100884038B1 (ko) | 전자부품의 실장구조 | |
| KR101552842B1 (ko) | 밀봉 장치 및 그 제조 방법 | |
| JP2001210876A (ja) | 発光ダイオードランプおよびその製造方法、並びに、実装方法 | |
| JP2003100959A (ja) | 樹脂封止型電子部品 | |
| JP2009302239A (ja) | 光源モジュール | |
| JP6053053B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2017204536A (ja) | 電子装置及びその製造方法 | |
| JP2002203926A (ja) | 部品実装方法および部品実装基板 | |
| JP4270065B2 (ja) | 樹脂封止基板成形用金型装置 | |
| KR100286808B1 (ko) | 비 지 에이(bga)의 수지 차단막 | |
| KR20170029289A (ko) | 접합 신뢰성이 향상되는 솔더볼 접합부를 갖는 다층인쇄회로기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| LAPS | Lapse due to unpaid annual fee |