KR20060049120A - 광도파로 디바이스의 제조 방법 및 광도파로 디바이스 - Google Patents

광도파로 디바이스의 제조 방법 및 광도파로 디바이스 Download PDF

Info

Publication number
KR20060049120A
KR20060049120A KR1020050099584A KR20050099584A KR20060049120A KR 20060049120 A KR20060049120 A KR 20060049120A KR 1020050099584 A KR1020050099584 A KR 1020050099584A KR 20050099584 A KR20050099584 A KR 20050099584A KR 20060049120 A KR20060049120 A KR 20060049120A
Authority
KR
South Korea
Prior art keywords
cladding layer
protective layer
layer
quartz glass
optical waveguide
Prior art date
Application number
KR1020050099584A
Other languages
English (en)
Inventor
치에 후쿠다
카츠요시 아키바
코우지 시오츠카
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20060049120A publication Critical patent/KR20060049120A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/02—Optical fibres with cladding with or without a coating
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

본 발명은 도파 손실 특성이 우수하고 또한 회로 설계의 자유도가 큰 광도파로 디바이스와 그 제조 방법을 제공하는 것을 목적으로 한다. 광도파로 디바이스의 제조 방법은 기판 위에 불소를 첨가한 석영 유리로 이루어지는 제1 클래드층을 형성하는 공정, 제1 클래드층 위에 석영 유리로 이루어지는 보호층을 형성하는 공정, 어닐링을 행하는 공정, 보호층을 관통하여 제1 클래드층에 이르는 홈을 형성하는 공정, 홈에 석영 유리로 이루어지는 코어를 형성하는 공정, 보호층 및 코어 위에 불소를 첨가한 석영 유리로 이루어지는 제2 클래드층을 형성하는 공정을 포함한다. 광도파로 디바이스는 기판, 기판 위의 제1 클래드층, 제1 클래드층 위의 보호층, 제1 보호층을 관통하여 제1 클래드층에 이르는 홈에 형성된 코어, 제1 보호층과 코어 위의 제2 클래드층을 포함한다.

Description

광도파로 디바이스의 제조 방법 및 광도파로 디바이스{PRODUCTION METHOD OF OPTICAL WAVEGUIDE DEVICE AND OPTICAL WAVEGUIDE DEVICE}
도 1은 본 발명에 따른 광도파로 디바이스의 실시 형태의 단면도.
도 2는 본 발명에 따른 광도파로 디바이스의 제조 방법의 실시 형태를 설명하는 플로우차트.
도 3a 내지 도 3h는 본 발명에 따른 광도파로 디바이스 제조 방법의 실시 형태에 있어서의 각 공정을 설명하는 도면으로, 도 3a는 제1 클래드층을 형성하는 공정, 도 3b는 제1 보호층을 형성하는 공정 및 제1 어닐링 공정, 도 3c는 홈을 형성하는 공정, 도 3d는 코어를 형성하는 공정 및 코어의 어닐링 공정, 도 3e는 드라이 에칭 공정(에칭 전), 도 3f는 드라이 에칭 공정(에칭 후), 도 3g는 제2 클래드층을 형성하는 공정, 도 3h는 제2 보호층을 형성하는 공정 및 제2 어닐링 공정.
도 4는 유도 결합 플라즈마 CVD 장치의 개념도.
도 5는 기판 탑재 전극으로의 투입 전력과 클래드층의 비굴절률차(Relative refractive index difference) Δ의 관계를 나타내는 그래프.
<도면의 주요 부분에 대한 부호의 설명>
1 광도파로 디바이스
3 기판
5 제1 클래드층
7 제1 보호층
9 코어
10 레지스트 마스크
11 제2 클래드층
13 제2 보호층
본 발명은 광도파로 디바이스의 제조 방법 및 광도파로 디바이스에 관한 것이다.
불소를 첨가한 석영 유리는 불소를 첨가하지 않은 석영 유리보다 굴절률이 작은 것으로 알려져 있다. 특허 공개 평성 제9-243846호 공보에는 불소를 첨가한 석영 유리로 이루어지는 클래드층(Cladding layer)을 포함한 광도파로 디바이스의 제조 방법이 개시되어 있다. 이 제조 방법에서는 하부 클래드층과, 하부 클래드층의 평탄한 면 위에 형성된 단면이 장방형인 코어를 덮도록 상부 클래드층을 플라즈마 CVD법으로 형성하고 있다.
본 발명자들은 검토의 결과, 다음과 같은 것을 발견했다. 특허 공개 평성 제9-243846호 공보에서 개시된 방법에 있어서, 코어를 상부 클래드층으로 덮기 위해 서 기판을 탑재하는 전극판에 필요한 크기의 전력을 공급하면, 원료 가스에 함유되는 불소가 석영 유리와 반응하여 소비된다. 그 결과, 형성된 상부 클래드층에 함유되는 불소의 농도는 원하는 농도보다 낮아져, 광회로(Light wave circuite) 설계의 자유도가 제한된다. 또한, 불소를 첨가한 석영 유리로 이루어지는 클래드층은 어닐링 공정이나 드라이 에칭을 실시하는 공정에서 백탁되어, 광도파로 디바이스에 있어서의 도파 손실이 커진다. 이하에 개시하는 광도파로 디바이스와 그 제조 방법은 이들 문제점을 해결하기 위한 것이다.
본 발명의 목적은 도파 손실 특성이 우수하고 또한 회로 설계의 자유도가 큰 광도파로 디바이스와 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위해서, 기판 위에 불소를 첨가한 석영 유리로 이루어지는 제1 클래드층을 형성하는 공정, 제1 클래드층 위에 석영 유리로 이루어지는 제1 보호층을 형성하는 공정, 제1 클래드층과 제1 보호층에 대하여 어닐링을 행하는 공정, 제1 보호층을 관통하여 제1 클래드층에 이르는 홈을 형성하는 공정, 홈에 석영 유리로 이루어지는 코어를 형성하는 공정, 제1 보호층 및 코어 위에 불소를 첨가한 석영 유리로 이루어지는 제2 클래드층을 형성하는 공정을 포함하는 광도파로 디바이스의 제조 방법이 제공된다.
발명의 다른 면에서는 기판, 기판 위의 불소가 첨가된 석영 유리로 이루어지는 제1 클래드층, 제1 클래드층 위의 석영 유리로 이루어지는 제1 보호층, 제1 보 호층을 관통하여 제1 클래드층에 이르는 홈에 형성된 석영 유리로 이루어지는 코어, 제1 보호층 위와 코어 위의 불소가 첨가된 석영 유리로 이루어지는 제2 클래드층을 포함하는 광도파로 디바이스가 제공된다.
도 1은 본 발명에 따른 광도파로 디바이스의 실시 형태의 단면도이다. 광도파로 디바이스(1)는 기판(3), 기판(3) 위의 불소가 첨가된 석영 유리로 이루어지는 제1 클래드층(5), 제1 클래드층(5) 위의 석영 유리로 이루어지는 제1 보호층(7), 제1 보호층(7)을 관통하여 제1 클래드층(5)에 이르는 홈에 형성된 석영 유리로 이루어지는 코어(9), 제1 보호층(7)과 코어(9) 위의 불소가 첨가된 석영 유리로 이루어지는 제2 클래드층(11), 제2 클래드층(11) 위의 석영 유리로 이루어지는 제2 보호층(13)을 포함한다. 여기서, 제2 보호층(13)은 본 발명에 있어서 필수적인 것은 아니다.
제1 보호층(7)과 제2 보호층(13)과 코어(9)는 첨가물을 함유하지 않은 석영 유리(순 석영 유리)로 이루어진다. 불소를 첨가한 석영 유리는 순 석영 유리보다 굴절률이 작기 때문에, 제1 클래드층(5)과 제2 클래드층(11)의 굴절률은 코어(9)의 굴절률보다 작다. 또한, 제1 클래드층(5)(굴절률 n1)의 비굴절률차 Δ1=(n1 2-n0 2)/2n0 2(n0은 순 석영 유리의 굴절률)은 -O.45% 이하이고, 또한, 제2 클래드층(11)(굴절률 n2)의 비굴절률차 Δ2=(n2 2-n0 2)/2n0 2은 -O.45% 이하인 것이 바람직하다. 이에 따라, 빛을 코어로 가두어 넣은 작용이 증가하기 때문에, 광도파로 디바이스 에 있어서의 광회로의 곡률 반경을 작게 할 수 있어, 광회로 설계의 자유도를 넓힐 수 있다.
또한, 실시 형태에서는 코어(9)의 재료로서 순 석영 유리를 이용했지만, 코어의 굴절률을 클래드층의 굴절률에 대하여 소정의 값으로 설정할 수 있다면, 굴절률 조정용 첨가물을 함유하는 석영 유리를 이용하더라도 좋다.
제1 보호층(7)의 두께가 코어(9)의 두께보다 얇은 것이 바람직하고 또한 1 ㎛ 이하인 것이 바람직하다. 제1 보호층(7)과 코어(9)는 굴절률이 거의 같기 때문에, 코어(9)의 제1 클래드층(5)에 접하고 있는 면에 대하여 코어(9)의 제1 보호층(7)에 접하고 있는 면을 작게 하거나 혹은 제1 보호층(7)의 두께를 1 ㎛ 이하로 함으로써, 코어(9)로부터 제1 보호층(7)으로 빛이 누출되는 것에 의한 도파 손실을 저감할 수 있다.
광도파로 디바이스(1)를 제조하는 데 적합한 유도 결합 플라즈마 CVD 장치에 대해서 설명한다. 도 4는 유도 결합 플라즈마 CVD 장치의 개념도이다. 유도 결합 플라즈마 CVD 장치(33)는 진공 용기(30), 전극판(40), 코일(50)을 갖는다. 진공 용기(30)에는 혼합 가스를 도입하기 위한 도입구(32), 혼합 가스를 배기하기 위한 배기구(34) 및 코일(50)로부터 방사되는 고주파 전자장을 용기(30) 내로 투과시키기 위한 고주파 도입창(36)이 마련되어 있다. 코일(50)에는 정합 회로(52)를 통해 고주파 전원(54)이 접속되어 있다. 기판을 탑재하는 전극판(40)은 정합 회로(42)를 통해 조정용 고주파 전원(44)이 접속되어 있는 동시에 냉각수 순환 파이프(46)가 접속되어 있다. 조정용 고주파 전원(44)을 조정함으로써 전극판(40)에 공급되는 전 력치를 조정할 수 있다.
이어서, 광도파로 디바이스(1)의 제조 방법에 대해서 설명한다. 도 2는 본 발명에 따른 광도파로 디바이스의 제조 방법의 실시 형태를 설명하는 플로우차트이다. 도 3a 내지 도 3h는 본 발명에 따른 광도파로 디바이스 제조 방법의 실시 형태에 있어서의 각 공정을 설명하는 도면이다.
우선, 제1 클래드층을 형성하는 공정(S1)을 행한다. 제1 클래드층을 형성하는 공정(S1)에서는 기판(3) 위에 제1 클래드층(5a)을 형성한다(도 3a). 기판(3)은 예컨대 석영 유리 기판을 이용할 수 있다. 제1 클래드층(5a)은 불소가 첨가된 석영 유리로 이루어진다. 제1 클래드층(5a)은 순 석영 유리보다 굴절률이 작다.
제1 클래드층을 형성하는 공정에서는 유기 실리콘 화합물과 산소와 불소화 카본(CF4)의 혼합 가스를 용기(30) 내에 도입하여, 유도 결합 플라즈마 CVD법으로 제1 클래드층(5a)을 형성하는 것이 바람직하다. 유도 결합 플라즈마 CVD 장치(33)를 이용하여 제1 클래드층(5a)을 형성하는 경우의 적합한 조건은 코일(50)에 투입하는 고주파의 주파수가 13.56 MHz, 전력이 1000 W, 전극판(40)에 투입하는 고주파의 주파수가 140 kHz, 전력이 200 W, 용기(30) 내의 압력이 1 Pa, 혼합 가스 중의 각 성분의 유량비, 산소:유기 Si 화합물(TEOS):불소화 카본(CF4)이 70:1:10, 기판(3)의 가열 온도가 400℃이며, 형성되는 제1 클래드층(5a)의 두께는 예컨대 30 ㎛이다.
계속해서, 제1 보호층을 형성하는 공정(S2)을 행한다. 제1 보호층을 형성하 는 공정(S2)에서는 제1 클래드층(5a) 위에 제1 보호층(7a)을 형성한다(도 3b). 제1 보호층(7a)은 순 석영 유리로 이루어진다. 형성하는 제1 보호층(7a)의 두께는 예컨대 2 ㎛이다.
제1 보호층을 형성하는 공정에서는 유기 실리콘 화합물과 산소의 혼합 가스를 유도 결합 플라즈마 CVD 장치의 용기(30) 내에 도입한 상태에서 유도 결합 플라즈마 CVD법을 이용하여 제1 보호층(7a)을 형성하는 것이 바람직하다. 유도 결합 플라즈마 CVD 장치(33)를 이용하여 제1 보호층(7a)을 형성하는 경우에 적합한 조건은 CF4 가스의 도입을 정지하는 것 이외에는 제1 클래드층(5a)을 형성하는 조건과 동일하다. 즉, 제1 클래드층을 형성하는 공정(S1)이 종료하면, 용기(30)로의 CF4 가스의 도입을 정지하고, 그 밖의 조건은 그대로 이어서 제1 보호층(7a)을 형성하면 되어, 제조 공정을 간략화할 수 있다.
제1 보호층을 형성하는 공정(S2) 후에 제1 어닐링 공정(S3)을 행한다. 제1 어닐링 공정(S3)에서는 제1 클래드층(5a)과 제1 보호층(7a)에 대하여 어닐링을 행함으로써, 제1 클래드층(5a)과 제1 보호층(7a)에 함유되는 OH기를 제거하여, 제1 클래드층(5b)과 제1 보호층(7b)을 생성한다(도 3b). 예컨대, 어닐링은 산소 분위기에서 1000℃로 10 시간 행해진다.
제1 어닐링 공정(S3) 후에 홈을 형성하는 공정(S4)을 행한다. 제1 보호층(7b) 위에 도시하지 않은 레지스트 마스크를 형성하고, C2F6 가스를 이용한 드라이 에칭으로 제1 보호층(7b)을 관통하여 제1 클래드층(5b)에 이르는 홈(8A)과 홈(8B) 을 형성한다(도 3c). 홈(8A)과 홈(8B)을 형성함으로써 제1 보호층(7c)과 제1 클래드층(5)이 형성된다.
홈을 형성하는 공정(S4) 후에 코어를 형성하는 공정(S5)을 행한다. 코어를 형성하는 공정(S5)에서는 코어(9a)가 홈(8A)과 홈(8B)을 메우도록 형성되고 또한 홈(8A)과 홈(8B)이 관통하고 있는 제1 보호층(7b) 위에도 형성된다(도 3d). 코어(9a)는 순 석영 유리로 이루어진다.
코어를 형성하는 공정에서는 원료의 혼합 가스를 유도 결합 플라즈마 CVD 장치의 용기(30) 내에 도입한 상태에서 유도 결합 플라즈마 CVD법을 이용하여 코어(9a)를 형성하는 것이 바람직하다. 유도 결합 플라즈마 CVD 장치(33)를 이용하여 코어(9a)를 형성하는 경우에 적합한 조건은 코일(50)에 투입하는 고주파의 주파수가 13.56 MHz, 전력이 1200 W, 전극판(40)에 투입하는 고주파의 주파수가 130 kHz, 전력이 500 W, 용기(30) 내의 압력이 0.5 Pa, 혼합 가스 중의 각 성분의 유량비, 산소:유기 Si 화합물(TEOS)이 20:1, 기판(3)의 가열 온도가 600℃이다. 형성하는 코어(9a)의 두께는 예컨대 9 ㎛이다.
코어를 형성하는 공정(S5) 후에 코어의 어닐링 공정(S6)을 행한다. 코어의 어닐링 공정(S6)에서는 코어(9a)에 대하여 어닐링을 행함으로써, 코어(9a)에 함유되는 OH기를 제거하여, 코어(9b)를 생성한다(도 3d). 예컨대, 어닐링은 산소 분위기에서 1000℃로 10시간 행해진다.
코어의 어닐링 공정(S6) 후에 드라이 에칭 공정(S7)을 행한다. 처음에 레지스트 마스크(10)가 코어(9b)를 덮도록 형성된다(도 3e). 다음에 레지스트 마스크 (10), 코어(9b)의 표층, 제1 보호층(7c)의 표층을 순차적으로 드라이 에칭한다. 홈(8) 내의 코어(9b)는 남겨서 코어(9b)와 제1 보호층(7c)의 단차가 없어지도록 드라이 에칭이 행해지고, 소정 두께의 제1 보호층(7)과 코어(9A)와 코어(9B)가 형성된다(도 3f). 제1 보호층(7)의 두께는 1 ㎛ 이하가 바람직하다. 드라이 에칭에 의해 제1 보호층(7c)은 전부 제거하더라도 좋다. 일 실시예에서는 드라이 에칭의 혼합 가스는 C2F6과 산소로서, 그 혼합비는 C2F6:산소= 5:1이다.
드라이 에칭 공정(S7) 후에 제2 클래드층을 형성하는 공정(S8)을 행한다. 제2 클래드층을 형성하는 공정(S8)에서는 제1 보호층(7) 및 코어(9b) 위에 제2 클래드층(11a)을 형성한다(도 3g). 제2 클래드층(11a)은 불소가 첨가된 석영 유리로 이루어진다. 제2 클래드층(11a)은 순 석영 유리보다 굴절률이 작다. 제2 클래드층을 형성하는 공정에서는 유기 실리콘 화합물과 산소와 불소화 카본(CF4)의 혼합 가스를 용기(30) 내에 도입하여, 유도 결합 플라즈마 CVD법으로 제2 클래드층(11a)을 형성하는 것이 바람직하다. 구체적인 조건은 제1 클래드층(5a)을 형성하는 적합한 조건과 동일하다.
계속해서, 제2 클래드층(11a) 위에 석영 유리로 이루어지는 제2 보호층(13a)을 형성하는 공정(S9)을 행한다(도 3h). 형성하는 제2 보호층(13a)의 두께는 예컨대 2 ㎛이다. 제2 보호층을 형성하는 공정에서는 유기 실리콘 화합물과 산소의 혼합 가스를 유도 결합 플라즈마 CVD 장치의 용기(30) 내에 도입하여, 유도 결합 플라즈마 CVD법을 이용하여 제2 보호층(13a)을 형성하는 것이 바람직하다. 유도 결합 플라즈마 CVD 장치(33)를 이용하여 제2 보호층(13a)을 형성하는 적합한 조건은 CF4 가스의 도입을 정지하는 것 이외에는 제2 클래드층(11a)을 형성하는 조건과 동일하다. 즉, 제2 클래드층을 형성하는 공정(S8)이 종료하면, CF4 가스의 도입을 정지하고, 그 밖의 형성 조건은 그대로 이어서 제2 보호층(13a)을 형성하면 되어, 제조 공정을 간략화할 수 있다.
제2 보호층을 형성하는 공정(S9) 후, 제2 클래드층(11a)과 제2 보호층(13a)에 대하여 어닐링을 행하는 제2 어닐링 공정(S1O)을 행한다. 제2 어닐링 공정(S10)에서는 제2 클래드층(11a)과 제2 보호층(13a)에 함유되는 OH기를 제거하여, 제2 클래드층(11b)과 제2 보호층(13b)을 생성한다(도 3h). 예컨대, 어닐링은 산소 분위기에서 1000℃로 10시간 행해진다.
이상의 공정에 의해 불소가 첨가된 석영 유리로 이루어지는 제1 클래드층(5)과, 순 석영 유리로 이루어지는 제1 보호층(7)과, 제1 보호층(7)을 관통하여 제1 클래드층(5)에 이르는 홈에 형성된 순 석영 유리로 이루어지는 코어(9)와, 불소가 첨가된 석영 유리로 이루어지는 제2 클래드층(11)과, 순 석영 유리로 이루어지는 제2 보호층(13)을 포함하는 광도파로 디바이스(1)를 얻을 수 있다.
광도파로 디바이스의 제조 방법에 있어서, 홈(8) 내에 코어(9)를 형성하는 것에 의한 효과에 대해서 상세히 설명한다. 본 발명자들은 검토의 결과, 다음의 것을 발견했다. 유도 결합 플라즈마 CVD 장치를 이용하여 클래드층을 형성할 때 석영 유리에 대한 불소의 첨가량이 전극판(40)으로의 투입 전력에 의존한다. 불소가 첨 가된 석영 유리로 이루어지는 클래드층(굴절률 n)의 비굴절률차 Δ=(n2-n0 2)/2n0 2(n0은 순 석영 유리의 굴절률)은 그 불소 첨가량에 의해 결정된다. 즉, 클래드층이 유도 결합 플라즈마 CVD 장치를 이용하여 형성되는 경우, 형성되는 클래드층의 비굴절률차 Δ는 전극판(40)으로의 투입 전력에 의존한다.
전극판(40)으로의 투입 전력과 비굴절률차 Δ의 관계를 도 5에 도시한다. 도 5는 가로축이 전극판(40)으로의 투입 전력을 나타내고, 세로축이 클래드층의 비굴절률차 Δ(%)를 나타낸다. 도 5에 있어서, 클래드층의 형성 조건은 전극판(40)으로의 투입 전력 이외의 조건은 광도파로 디바이스의 제조 방법의 실시 형태로서 설명한 제1 클래드층(5a), 제2 클래드층(11a)을 형성하는 적합한 조건과 마찬가지이다.
도 5에 의하면, 전극판(40)으로의 투입 전력이 커지면 클래드층의 비굴절률차 Δ의 절대치가 작아진다. 원료 가스에 함유되는 불소는 형성된 석영 유리(SiO2)와 반응하여 SiF4를 형성하는 작용(에칭 작용)이 있다. 전극판(40)으로의 투입 전력이 크면, 불소가 기판(3)에 충돌하는 기세가 강하기 때문에, 석영 유리와 반응하여 소비되는 양이 많아진다. 그 결과, 클래드층에 함유되는 불소 농도는 원하는 불소 농도보다 낮아진다고 생각할 수 있다.
예컨대, 제1 클래드층과, 그 제1 클래드층의 평탄한 면 위에 형성된 단면이 장방형인 코어를 덮도록 제2 클래드층을 유도 결합 플라즈마 CVD법으로 형성하는 경우, 코어를 제2 클래드층으로 덮기 위해서 필요한 기판 탑재 전극으로의 투입 전력은 약 400 W이다. 도 5로부터 전극판(40)으로의 투입 전력이 400 W일 때, 클래드 층의 비굴절률차 Δ는 -O.15% 정도 밖에 얻을 수 없다.
본 발명에 따른 광도파로 디바이스의 제조 방법에서는 홈 속에 코어를 형성하고, 제1 보호층과 코어에 단차가 없는 평평한 상태로 한다. 제1 클래드층뿐만 아니라 제2 클래드층도 평탄한 면 위에 형성하도록 되기 때문에, 기판 탑재 전극으로 공급하는 전력을 종래보다 작게 할 수 있다. 따라서 불소가 다량으로 첨가된 클래드층을 얻을 수 있다. 적합한 일 실시예로서 기판 탑재 전극으로 200 W의 전력을 투입하면, 클래드층의 비굴절률차 Δ가 -1.1% 정도인 클래드층을 얻을 수 있다.
계속해서, 광도파로 디바이스의 제조 방법에 있어서 보호층을 형성하는 효과에 대해서 상세히 설명한다. 종래, 제1 보호층(7a)이 없는 상태에서 제1 클래드층(5a)의 어닐링과 홈(9)을 형성하는 드라이 에칭이 행해지고 있었다. 또한, 제2 보호층(13a)이 없는 상태에서 제2 클래드층(11a)의 어닐링이 행해지고 있었다. 그러나, 본 발명자들은 검토의 결과, 다음과 같은 것을 발견했다. 불소가 첨가된 석영 유리로 이루어지는 클래드층에 대하여 어닐링이나 드라이 에칭을 행하면 클래드층이 백탁된다. 클래드층이 백탁되면, 도파광의 에버네센트(evanescent) 성분이 산란하여 도파 손실이 커진다. 불소가 첨가된 석영 유리로 이루어지는 클래드층 위에 순 석영 유리로 이루어지는 보호층을 형성함으로써, 어닐링이나 드라이 에칭을 행하는 공정에서 클래드층의 백탁을 방지할 수 있다.
덧붙여, 발명자들에 의해 다음과 같은 것도 확인되고 있다. 백탁 방지 효과는 보호층이 두꺼울수록 유효하다. 구체적으로는 비굴절률차 Δ가 -1.1%인 클래드층은 두께가 1 ㎛인 보호층을 형성한 후 어닐링을 행한 경우 클래드층에 백탁이 확 인되었지만, 두께가 7.5 ㎛인 보호층을 형성한 후 어닐링을 행한 경우 클래드층에 백탁이 확인되지 않았다.
상기 백탁 방지 효과에 대해서, 발명자들에 의해 다음과 같은 것도 확인되고 있다. 비굴절률차 Δ의 절대치가 클수록 클래드층은 어닐링으로 쉽게 백탁된다. 즉, 불소 농도가 높을수록 클래드층은 어닐링으로 쉽게 백탁된다. 구체적으로는 보호층의 두께가 1 ㎛인 경우에, 클래드층의 비굴절률차 Δ가 -1.1%인 클래드층에 대하여 어닐링을 행한 결과, 클래드층의 백탁이 확인되었다. 마찬가지로 보호층의 두께가 1 ㎛인 경우에, 클래드층의 비굴절률차 Δ가 -O.9%인 클래드층에 대하여 어닐링을 행한 결과, 클래드층의 백탁은 확인되지 않았다.
한편, 제1 보호층(7)은 최종적으로 두께가 1 ㎛ 이하가 되는 것이 바람직하다. 제1 보호층을 형성하는 공정(S2)에서 형성된 제1 보호층(7a)의 두께가 7.5 ㎛이면, 두께가 2 ㎛인 경우와 비교하여 두께가 1 ㎛ 이하가 될 때까지 드라이 에칭하는 데 걸리는 시간이 2배가 되었다.
필요한 제1 클래드층의 비굴절률차 Δ와, 제1 클래드층의 백탁 방지 효과와, 드라이 에칭에 걸리는 시간을 고려한 결과, 제1 보호층을 형성하는 공정(S2)에서 형성된 제1 보호층(7a)의 두께는 2 ㎛ 이하인 것이 바람직하다. 이에 따라, 제조 시간을 과도하게 증가시키지 않고서 전술한 제1 클래드층의 백탁 방지 효과를 얻을 수 있다.
이상 설명한 본 실시 형태의 광도파로 디바이스의 제조 방법에 의해 작성한 광도파로 디바이스(1)의 클래드층의 불소 첨가량에 대해서 전자 프로브 마이크로 애널라이저(EPMA)를 이용하여 분석을 행했다. 그 결과, 제1 클래드층(5)과 제2 클래드층(11)에서의 불소 첨가량은 비굴절률차 Δ로 환산하면 -1.1%였다. 이에 따라 고농도의 불소가 클래드층에 첨가되어 있는 것을 확인할 수 있었다. 또한, 광도파로 디바이스의 도파 손실은 0.15 dB/cm로 양호했다.
본 실시 형태의 광도파로 디바이스의 제조 방법에 의하면, 제1 클래드층을 형성하는 공정(S1)과 제2 클래드층을 형성하는 공정(S8)은 평탄한 면에 대하여 행해지기 때문에, 기판 탑재 전극으로의 투입 전력을 과도하게 올릴 필요가 없다. 따라서 불소 농도가 높은 클래드층을 얻을 수 있다. 또한, 제1 클래드층(5a)과 제2 클래드층(11a) 위에 각각 제1 보호층(7a)과 제2 보호층(13a)을 형성하여 어닐링이나 에칭을 행하기 때문에, 제1 클래드층(5)과 제2 클래드층(11)의 백탁을 억제할 수 있다.
본 발명에 대해서는 현재 가장 실용적이고 바람직한 실시예들과 관련하여 설명하였지만, 본 발명은 이들 개시한 실시예에 한정되는 것은 아니며, 오히려 첨부한 청구 범위의 기술적 사상의 범위 내에 있는 각종 변형예 및 균등예까지도 포함하는 것이다.
예를 들면, 보호층으로서 순 석영 유리를 이용했지만, 실험의 결과로부터 불소가 첨가되어 있지 않은 석영 유리라도 상기한 효과를 얻을 수 있다는 것을 알 수 있었다. 따라서, 보호층으로서 불소가 첨가되어 있지 않은 석영 유리를 이용하더라도 좋다. 또한, 백탁되지 않을 정도로 충분히 저농도인 불소가 첨가된 석영 유리를 이용하더라도 좋다.
2004년 10월 21일자로 제출한 일본 특허 출원 제2004-307270호의 명세서, 청구 범위, 도면 및 요약서를 포함한 모든 개시 내용은 온전히 그대로 참고로서 본 명세서에 포함되는 것으로 한다.
본 발명에 의하면, 도파 손실 특성이 우수하고 또한 회로 설계의 자유도가 큰 광도파로 디바이스와 그 제조 방법을 제공할 수 있다.

Claims (11)

  1. 광도파로 디바이스의 제조 방법으로서,
    기판 위에 불소를 첨가한 석영 유리로 이루어지는 제1 클래드층을 형성하는 공정,
    상기 제1 클래드층 위에 석영 유리로 이루어지는 제1 보호층을 형성하는 공정,
    상기 제1 클래드층과 상기 제1 보호층에 대하여 어닐링을 행하는 공정,
    상기 제1 보호층을 관통하여 상기 제1 클래드층에 이르는 홈을 형성하는 공정,
    상기 홈에 석영 유리로 이루어지는 코어를 형성하는 공정, 및
    상기 제1 보호층 및 상기 코어 위에 불소를 첨가한 석영 유리로 이루어지는 제2 클래드층을 형성하는 공정
    을 포함하는 것을 특징으로 하는 광도파로 디바이스의 제조 방법.
  2. 제1항에 있어서, 상기 제2 클래드층 위에 석영 유리로 이루어지는 제2 보호층을 형성하는 공정과,
    상기 제2 클래드층과 상기 제2 보호층에 대하여 어닐링을 행하는 공정을 더 포함하는 것을 특징으로 하는 광도파로 디바이스의 제조 방법.
  3. 제1항에 있어서, 상기 제1 클래드층을 형성하는 공정에서는 유기 실리콘 화합물과 산소와 불소화 카본의 혼합 가스를 용기 내에 도입하여, 유도 결합 플라즈마 CVD법으로 상기 제1 클래드층을 형성하는 것을 특징으로 하는 광도파로 디바이스의 제조 방법.
  4. 제1항에 있어서, 상기 제2 클래드층을 형성하는 공정에서는 유기 실리콘 화합물과 산소와 불소화 카본의 혼합 가스를 용기 내에 도입하여, 유도 결합 플라즈마 CVD법으로 상기 제2 클래드층을 형성하는 것을 특징으로 하는 광도파로 디바이스의 제조 방법.
  5. 제1항에 있어서, 상기 제1 보호층을 형성하는 공정에서 형성된 상기 제1 보호층의 두께는 2 ㎛ 이하인 것을 특징으로 하는 광도파로 디바이스의 제조 방법.
  6. 광도파로 디바이스로서,
    기판,
    상기 기판 위의 불소가 첨가된 석영 유리로 이루어지는 제1 클래드층,
    상기 제1 클래드층 위의 석영 유리로 이루어지는 제1 보호층,
    상기 제1 보호층을 관통하여 상기 제1 클래드층에 이르는 홈에 형성된 석영 유리로 이루어지는 코어, 및
    상기 제1 보호층과 상기 코어 위의 불소가 첨가된 석영 유리로 이루어지는 제2 클래드층
    을 포함하는 것을 특징으로 하는 광도파로 디바이스.
  7. 제6항에 있어서, 상기 제2 클래드층 위의 석영 유리로 이루어지는 제2 보호층을 더 포함하는 것을 특징으로 하는 광도파로 디바이스.
  8. 제6항에 있어서, 상기 제1 클래드층의 비굴절률차 Δ1이 -0.45% 이하이고, 상기 제2 클래드층의 비굴절률차 Δ2가 -0.45% 이하이며,
    여기서, n0은 석영 유리의 굴절률을 나타내고, n1은 제1 클래드층의 굴절률을 나타내며, n2는 제2 클래드층의 굴절률을 나타내고, Δ1=(n1 2-n0 2)/2n0 2, Δ2=(n2 2-n0 2)/2n0 2인 것을 특징으로 하는 광도파로 디바이스.
  9. 제7항에 있어서, 상기 제1 클래드층의 비굴절률차 Δ1이 -0.45% 이하이고, 상기 제2 클래드층의 비굴절률차 Δ2가 -0.45% 이하이며,
    여기서, n0은 석영 유리의 굴절률을 나타내고, n1은 제1 클래드층의 굴절률을 나타내며, n2는 제2 클래드층의 굴절률을 나타내고, Δ1=(n1 2-n0 2)/2n0 2, Δ2=(n2 2- n0 2)/2n0 2인 것을 특징으로 하는 광도파로 디바이스.
  10. 제6항에 있어서, 상기 제1 보호층의 두께가 상기 코어의 두께보다 얇은 것을 특징으로 하는 광도파로 디바이스.
  11. 제6항에 있어서, 상기 제1 보호층의 두께가 1 ㎛ 이하인 것을 특징으로 하는 광도파로 디바이스.
KR1020050099584A 2004-10-21 2005-10-21 광도파로 디바이스의 제조 방법 및 광도파로 디바이스 KR20060049120A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00307270 2004-10-21
JP2004307270A JP2006119379A (ja) 2004-10-21 2004-10-21 光導波路デバイスの製造方法、および光導波路デバイス

Publications (1)

Publication Number Publication Date
KR20060049120A true KR20060049120A (ko) 2006-05-18

Family

ID=36206256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050099584A KR20060049120A (ko) 2004-10-21 2005-10-21 광도파로 디바이스의 제조 방법 및 광도파로 디바이스

Country Status (3)

Country Link
US (1) US20060088267A1 (ko)
JP (1) JP2006119379A (ko)
KR (1) KR20060049120A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7539361B2 (en) 2006-10-05 2009-05-26 Harris Corporation Fiber optic device for measuring a parameter of interest
US7457495B2 (en) * 2006-10-05 2008-11-25 Harris Corporation Method of filtering optical signals with a capillary waveguide tunable optical device
US7409133B2 (en) * 2006-10-05 2008-08-05 Harris Corporation Capillary waveguide tunable optical device
JP2019020624A (ja) * 2017-07-19 2019-02-07 日本電信電話株式会社 光導波路
JP6963234B2 (ja) * 2017-07-19 2021-11-05 株式会社ネクスティエレクトロニクス 光合波器及び光合波器の製造方法
CN111077607B (zh) * 2019-12-30 2022-01-11 中国科学院微电子研究所 硅基光波导器件的制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4375312A (en) * 1980-08-07 1983-03-01 Hughes Aircraft Company Graded index waveguide structure and process for forming same
US5221309A (en) * 1984-05-15 1993-06-22 Sumitomo Electric Industries, Ltd. Method for producing glass preform for optical fiber
GB8414878D0 (en) * 1984-06-11 1984-07-18 Gen Electric Co Plc Integrated optical waveguides
GB2181861B (en) * 1985-10-16 1989-09-13 Zeiss Stiftung Method of making a planar lightwave guide
JP2888616B2 (ja) * 1990-08-08 1999-05-10 住友電気工業株式会社 光増幅装置及び光発振装置
US5043002A (en) * 1990-08-16 1991-08-27 Corning Incorporated Method of making fused silica by decomposing siloxanes
US5198008A (en) * 1990-11-09 1993-03-30 National Semiconductor Corporation Method of fabricating an optical interconnect structure
AUPN258095A0 (en) * 1995-04-21 1995-05-18 Unisearch Limited Low temperature fabrication of silica-based pecvd channel waveguides
GB2309096A (en) * 1996-01-09 1997-07-16 Northern Telecom Ltd Optical waveguide pair with cladding on buffered substrate
JP2000321452A (ja) * 1999-05-11 2000-11-24 Oki Electric Ind Co Ltd 光導波路素子及び光導波路素子の製造方法
JP3551895B2 (ja) * 2000-01-12 2004-08-11 住友電気工業株式会社 石英系光導波路及びその製造方法
US20030044152A1 (en) * 2001-09-04 2003-03-06 Redfern Integrated Optics Pty Ltd Waveguide formation
US20030110808A1 (en) * 2001-12-14 2003-06-19 Applied Materials Inc., A Delaware Corporation Method of manufacturing an optical core
US20030113085A1 (en) * 2001-12-14 2003-06-19 Applied Materials, Inc., A Delaware Corporation HDP-CVD film for uppercladding application in optical waveguides
US6768828B2 (en) * 2002-11-04 2004-07-27 Little Optics Inc. Integrated optical circuit with dense planarized cladding layer
US7062141B2 (en) * 2002-12-12 2006-06-13 Applied Materials, Inc. Deposition of thick BPSG layers as upper and lower cladding for optoelectronics applications
US7244683B2 (en) * 2003-01-07 2007-07-17 Applied Materials, Inc. Integration of ALD/CVD barriers with porous low k materials
JP2005275300A (ja) * 2004-03-26 2005-10-06 Sumitomo Electric Ind Ltd 光導波路デバイスを作製する方法、および光導波路デバイス
JP2005275302A (ja) * 2004-03-26 2005-10-06 Sumitomo Electric Ind Ltd 光導波路を作製する方法
JP2005283615A (ja) * 2004-03-26 2005-10-13 Sumitomo Electric Ind Ltd 光導波路の製造方法

Also Published As

Publication number Publication date
US20060088267A1 (en) 2006-04-27
JP2006119379A (ja) 2006-05-11

Similar Documents

Publication Publication Date Title
KR20060049120A (ko) 광도파로 디바이스의 제조 방법 및 광도파로 디바이스
US6615615B2 (en) GePSG core for a planar lightwave circuit
EP0206764B1 (en) Fabrication of optical waveguides
US7092607B2 (en) Optical waveguide device, and method of manufacturing optical waveguide device
JP4001416B2 (ja) 埋込プレーナ光波回路素子の製造方法
JP2005275300A (ja) 光導波路デバイスを作製する方法、および光導波路デバイス
JP4681644B2 (ja) 光導波路の作製方法
JP2005037410A (ja) エアゾール工程を用いたプレーナ型光導波管及びその製造方法
CN114280726B (zh) 一种含有空气隙的氮化硅波导的制备方法
JPH11237516A (ja) 石英系ガラス導波路およびその製造方法
EP1209493A1 (en) An optical waveguide and a method for producing it
KR20040011138A (ko) 유도결합형 플라즈마 식각장치를 이용하여 용융 석영계 기판에 광도파로를 제조하는 방법
JP2000075156A (ja) 石英系光導波路の製造方法
KR20020047478A (ko) 유도결합형 플라즈마 식각장치를 이용한 광도파로 제조방법
US20220179151A1 (en) Optical waveguide and manufacturing method thereof
JP6352847B2 (ja) 光導波路の製造方法
JPH11109158A (ja) ＳｉＯＮ系光導波路及びその製造方法
US20020118942A1 (en) Method for producing an optical waveguide substrate and an optical waveguide substrate
EP1073107B1 (en) Preparation of a silicon substrate
JP2002189140A (ja) 光導波路装置及びその製造方法
KR20050052101A (ko) 내수소성을 갖는 싱글모드 광섬유용 모재의 제조 방법
Zhou et al. Fabrication of silica-on-silicon planar lightwave circuits by PECVD and ECR
JP2005062538A (ja) 光導波路及びその製造方法
JP2003043286A (ja) 光導波路及びその製造方法
JP2005004054A (ja) 光導波路の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid