KR20060049048A

KR20060049048A - Ｉ²ｔ 혹은 다른 함수를 사용하는 전자 회로 보호 장치

Info

Publication number: KR20060049048A
Application number: KR1020050070797A
Authority: KR
Inventors: 빈센트 시에리
Original assignee: 인터내쇼널 렉티파이어 코포레이션
Priority date: 2004-08-02
Filing date: 2005-08-02
Publication date: 2006-05-18
Also published as: DE102005036178A1; KR100734542B1; JP4250622B2; US7619865B2; US20060023383A1; JP2006067785A

Abstract

회로 보호 장치는, 출력 파워 스위치에 결합되어 출력 전류를 나타내는 피드백 신호를 제공하는 전류 감지 회로와; 프리셋가능한 기준 레벨을 초과하는 상기 피드백 신호에 응답하여 과전류 경보 신호를 제공하는 과전류 감지기와; 피드백 신호에 응답하여 프리셋된 함수 관계에 따라 출력 전류에 관련된 제 1 신호를 발생시키는 함수 발생기와; 함수 발생기의 출력에 결합되어 과전류 경보 신호가 발생된 이후의 경과 시간인 t와 제 1 신호의 곱(product)을 나타내는 제 2 신호를 제공하는 집적 회로와; 그리고 제 2 신호의 프리셋가능한 값에 응답하여 파워 스위치에 대한 게이팅 회로를 디스에이블시키는 제어 회로를 포함하고, 여기서 과전류 신호의 크기에 의존하는 셧다운 신호가 한번에 제공된다. 제어 회로는 또한, 출력 전류가 단락 상태를 나타내는 제 2의 프리셋된 한계를 넘는 경우 실질적으로 어떠한 지연도 없이 게이팅 회로를 셧다운시킨다. 또한, 관련 방법, 및 구분적 선형 근사 회로 형태의 함수 발생기가 개시된다.

회로 보호 장치, I²T 함수

Description

Ｉ²Ｔ 혹은 다른 함수를 사용하는 전자 회로 보호 장치{ELECTRONIC CIRCUIT PROTECTION DEVICE WITH I2T OR OTHER FUNCTION}

도 1은 MOSFET을 이용하는 예시적인 회로에 대한 보호를 제공하는 본 발명의 애플리케이션을 도시하는 전반적인 블록 다이어그램이다.

도 2는 도 1의 예시적인 I²t 함수의 구현을 더욱 상세하게 도시한다.

도 3은 I² 신호를 제공하는 구분적 선형 근사 회로(piece-wise linear approximation circuit)의 구현을 도시한다.

도 4는 도 3에 도시된 회로의 특성을 도시하는 파형 다이어그램을 도시한다.

도 5는 전반적인 장치 작동의 기능적 특성을 도시하는 테이블이다.

본 출원은 2004년 8월 2일에 출원된 미국 가출원 번호 60/598,130와, 2004년 11월3일에 출원된 미국 가출원 번호 60/624,562에 기초하며 이들의 우선권을 주장한다. 또한, 상기 출원 내용은 본 명세서에 참조로서 인용된다.

본 발명은 회로 보호 장치에 관한 것이고, 더욱 상세하게는 종래의 이중 소 자 퓨즈(dual element fuse) 혹은 열동 전자식 차단기(thermal-magnetic circuit breaker)의 방식으로 기능하여, 자동차 혹은 다른 애플리케이션들에 대한 전기 시스템에서의 반도체 파워 스위치들과 배선을 보호하는 전자 회로에 관한 것이다. 상기 장치는 높은 폴트 전류(fault current)에 응답하여 파워 스위치의 구동 회로를 빠르게 셧다운(shut down)시킬 수 있으며, 또한 저준위 과부하에 응답하여 I²t 함수 혹은 다른 바람직한 함수에 따라 적시 셧다운(timed shutdown)을 제공할 수 있다. 본 발명은 자동차의 전기 시스템에 관해서 설명되겠지만, 당해 기술분야의 당업자들은 본 발명이 유용하게 이용될 수 있는 다른 반도체 장치 애플리케이션들을 인식할 것이다.

퓨즈는 높은 폴트 전류들(예컨대, 정격의 대략 1000% 이상)에 응답하여 실질적으로 즉각적인 트리핑(tripping)을 제공하거나, 혹은 정격의 대략 500% 내지 1000%에 이르기까지의 과전류(overcurrent)에 응답하여 지연된 트리핑을 제공하는 잘 알려진 배선 보호 장치이다. 소위 이중 소자 퓨즈와 기계적인 차단기도 또한 단일 장치에서 상기 양자의 기능을 모두 제공할 수 있는 잘 알려진 장치들이다. 이는 단락 상태에서 빠른 셧다운과, 과도 돌입 전류(transient inrush currents)를 수용하기 위한 타임 트리핑 양자 모두가 필요한 때에 유리하다. 퓨즈 및 차단기는 많은 경우에 이러한 기능들을 만족스럽게 제공할 수 있지만, 종래 장치들이 적절하지 않은 애플리케이션들이 존재한다.

예를 들면, 자동차 애플리케이션들에 대해 이용가능한 경우에, 비록 이중 소 자 퓨즈들일지라도, 개별의 빠르게 동작하는 시간 지연 퓨즈들이 자동차 전기 시스템의 보호를 위해 적절히 사용된다.

헤드라이트 회로와 모터들은 시간 지연 트리핑 능력을 요구하는 예시적인 애플리케이션들이다. 자동차의 헤드라이트는 광범위한 온도범위에 노출되며, 매우 낮은 온도에서 켤 때 매우 높은 과도 돌입 전류를 겪을 수 있는바, 예컨대 -40℃의 온도에서는 정상 동작 전류의 10배에 달하는 과도 돌입 전류가 발생한다. 모터도 또한 높은 돌입(시동) 전류를 발생시킨다.

단락 혹은 과전류 상태에 대비해서 서로 다른 두 종류의 퓨즈들을 준비하고 있어야만 한다는 사실은 별문제로 하더라도, 자동차에서 끊어진 퓨즈를 교체하는 것은 일반적으로 불편한바, 이는 상기 퓨즈들이 종종 승객과 엔진실 양자 모두에서 접근하기 힘든 곳에 위치하기 때문이다.

종래의 차단기는 이중 보호 기능들을 제공하고, 용이하게 리셋(reset)될 수 있지만, 제일 작은 열동 전자식 차단기와 이들이 설치되도록 디자인된 배전반(panel)조차도 자동차 애플리케이션에서 실제로 사용하기에는 충분히 작지 않으므로, 불편하게 위치해야만 한다. 더욱 중요한 점은 차단기의 비용일 것이다.

돌입 전류보다 낮은 전류에서 보호를 제공하는 유사한 목적을 구비한 소자가 존재한다. 그 원리는 파워 스위치가 켜진 후에 일정한 시간 동안에 보호 전류를 고준위에 세트하고, 상기 일정한 시간 후에 보호 전류를 저준위에 세트하는 것이다. 이러한 접근법의 주요 단점은 특성이 오로지 시간에만 관련되고, 소모 에너지에는 관련되지 않는다는 것이다. 예를 들면, 만약 전구가 스위치 온 상태에 있는 경우, 전류 보호가 낮아지고 전구는 절대로 턴온되지 않게 될 것인바, 그 이유는 상기 장치가 전구의 돌입 전류에서 보호 모드에 돌입할 것이기 때문이다.

또한, 좀 더 바람직한 과전류 보호를 위해, 제어는 효과적으로 소모되는 에너지에 관련되어야 한다.

그러므로, 즉각적인 단락 보호와 과도 돌입 전류를 수용하기 위한 시간 지연 트리핑을 모두 제공할 수 있으며 종래의 장치들의 단점들을 지니지 않는, 자동차 애플리케이션 등에서 스위칭 반도체 파워 장치들의 보호에 적합한 회로 보호 장치가 요구된다.

본 발명은 자동차 전기 시스템 혹은 유사한 애플리케이션들에 사용하기 위한 스위칭 반도체 파워 장치들에 대한 회로 보호 장치와 회로 보호 방법을 제공함으로써 상술한 요구를 충족하는바, 상기 회로 보호 장치 및 방법은 부하 전류가 과전류 상태를 나타내는 제 1 프리셋가능한 한계를 초과할 때 적시 셧다운을 제공하고, 부하 전류가 단락 상태를 나타내는 제 2 프리셋가능한 한계에 도달할 때 즉각적인 셧다운을 제공한다. 과전류 셧다운에 대한 시간 지연은 부하 전류가 상기 제 1 한계를 초과하는 양에 따라서 전기량 I²t을 나타내는 신호를 생성함으로써 결정되는바, 여기서 I는 부하 전류이고, t는 경과 시간을 나타낸다. 대안적으로, 다른 함수 관계가 사용될 수 있다. 일반적으로, (a+bi+ci²+di³) 형태의 모든 다항식이 사용될 수 있다. 비 제한적 실시예로서 하기에서, I² 관계가 편리상 사용될 것이다.

본 발명의 일 양상에 따르면, 회로 보호 장치는 파워 스위치에 결합되어 출력 전류 I를 나타내는 피드백 신호를 제공하는 전류 감지 회로와; 프리셋가능한 기준 레벨을 초과하는 피드백 신호에 응답하여 과전류 경보 신호(alert signal)를 제공하는 과전류 감지기와; 출력 전류에 응답하여 관계(I²)(혹은 다른 바람직한 관계)에 따라 나타나는 제 1 신호를 생성하는 함수 발생기 회로와; 상기 함수 발생기 회로의 출력에 결합되어 제 1 신호와 t로 나타나는 제 2 신호를 제공하는 적분 회로와, 여기서 t는 과전류 경보 신호가 발생한 이후의 경과시간이며; 그리고 제 2 신호의 프리셋가능한 값에 응답하여, 파워 출력 스위치에 대한 게이팅 회로(gating circuit)를 디스에이블시키기 위하여 셧다운 신호를 제공하는 제어회로를 포함하며, 과전류 신호의 크기에 의존하는 상기 셧다운 신호가 한번에 제공된다.

또한 본 발명의 제 1 양상에 따르면, 상기 제 1 신호 함수는 피조정(calibrated) 전류 소스와 적분 회로를 포함하는 구분적 선형 근사 회로(piece-wise linear approximation circuit)에 의해 생성된다. 또한 본 발명의 제 1 양상에 따르면, 상기 제어회로는 파워 스위치에 대한 구동 회로를 디스에이블시키도록 디자인된 래칭 회로(latching circuit)이다. 본 발명의 제 1 양상에 따른 또 다른 특징은 제어회로가 프리셋가능한 단락 기준 전류 레벨을 초과하는 출력 전류에 응답하도록 디자인되어, 제어회로가 어떠한 시간 지연도 없이 구동 회로를 디스에이블시키도록 작동한다는 것이다.

본 발명의 일 양상에 따른 변형예에서, 상기 전류 피드백 신호와 상기 제어 신호 사이에 필요한 함수 관계는 다른 방식으로 구현될 수 있다. 예를 들면, 상기 구현은 전류 이미지를 디지털 워드로 전환함으로써 부분적으로나 전체적으로 디지털식일 수 있고, 적당한 연산에 의해 생성된 필요한 함수일 수 있다.

본 발명의 제 2 양상에 따르면, 반도체 출력 파워 스위치를 구비한 자동차 전기 시스템 등을 보호하는 방법은 파워 서플라이의 전류 출력(I)을 나타내는 피드백 신호를 얻기 위해 전류 감지 회로를 파워 스위치에 결합하는 단계와; 피드백 신호를 과전류 상태를 나타내는 프리셋가능한 기준 레벨과 비교하는 단계와; 과전류 상태가 나타날 때 관계 f(I)²에 따라 제 1 신호를 발생시키는 단계와; 제 1 신호와 시간 t로 나타나는 제 2 신호를 제공하기 위해 제 1 신호를 적분하는 단계와; 여기서 t는 과전류 상태의 발생 이후의 경과 시간이며, 제 2 신호가 제 2 프리셋가능한 기준 레벨을 초과할 때 파워 서플라이를 디스에이블시키도록 제어신호를 제공하는 단계를 포함하며, 과전류 신호의 크기에 의존하는 제어 신호가 한번에 제공된다.

또한 본 발명의 제 2 양상에 따르면, 상기 제 2 신호는 구분적 선형 근사 혹은 디지털 연산에 의해 생성된다. 또한 본 발명의 제 2 양상에 따르면, 상기 제어 신호는 출력 파워 스위치에 대한 구동 회로를 디스에이블시키도록 디자인된 래칭 회로를 작동한다. 본 발명의 제 2 양상에 따른 추가의 특징은 출력 전류가 프리셋가능한 단락 기준 전류 레벨을 초과할 때 어떠한 시간 지연도 없이 제어 신호가 생성된다는 것이다.

본 발명의 제 3 양상에 따르면, 제 1 신호를 발생시키는데 사용되는 구분적 선형 근사 회로는 피드백 신호에 의해 동시에 구동되고 선행하는 전류 미러의 출력에 직렬 연결되는 일련의 전류 미러 회로들과; 각 전류 미러 회로에 대한 기준 전류 소스와; 그리고 전류 미러 회로와 기준 전류 소스에 연결되어 구분적 덧셈 공식(additive formula)에 따라 출력을 제공하는 가산기(adder)를 포함한다.

또한 본 발명의 제 3 양상에 따르면, 미러비(mirror ratio)는 구분적 근사의 각 부분의 기울기를 결정한다. 비제한적인 예로서, n번째 전류 미러의 미러비(R_n)는 공식 R_n=2R_(n-1)에 따라 (n-1)번째 전류 미러의 미러비에 관련된다.

또다시 본 발명의 제 3 양상에 따르면, 기준 전류 레벨은 기울기 변화가 발생하는 각 전류를 결정하도록 선택된다.

본 발명의 제 4 양상에 따르면, 구분적 선형 근사 회로는 일반적인 (a+bi+ci²+di³) 형태의 제곱 함수 이외의 함수들을 발생시킬 수 있다.

본 발명의 다른 특징 및 장점들은 첨부된 도면들을 참조하는 본 발명의 하기 상세한 설명으로부터 명백해질 것이다.

도면들 전반에서, 동일한 소자들은 동일한 참조 번호로 표시한다.

도 1에서, 일반적으로 도면 부호 10으로 표시된 회로 보호 장치는 MOSFET으로 설명할 목적으로 도시된 출력 스위치 트랜지스터(12)를 구동하지만, 또한 IGBT이거나 다른 파워 스위치일 수도 있다. 도 1은 또한 MOSFET(12)을 포함하는 집적 회로로서 시스템의 구성을 도시하지만, 보호 회로 및 파워 스위치가 대신에 함께 패킹(copack)될 수 있다. 또한, 별개의 소자들이 사용될 수 있다.

또한 이해되는 바와 같이, 파워 회로는 출력 노드(54)에 공통으로 접속되는 하이 및 로우 측 트랜지스터 스위치를 갖는, 풀 브리지(full bridge) 또는 하프 브리지(half bridge)의 형태일 수 있다. 그러한 경우에, 보호 회로는 각각의 출력 스위치와 관련된다.

보호 장치(10)는 임의의 종래 또는 소망하는 구조의 구동 회로(14)를 통해 MOSFET(12)의 동작을 제어하도록 되어 있다. 종래의 충전 펌프(18) 및 적절한 역방향 배터리 보호 회로(20)(reverse battery protection circuit)가 또한 제공될 수 있다. 구동기(14)는 상기 구동기(14)가 언제 디스에이블되어야 하는지를 결정하는 보호 로직 회로에 결합된다.

상기 보호 장치 회로는 로직 신호 입력 핀(24)에 접속된 입력 회로(22), 슈미트 트리거 회로(Schmitt trigger circuit)(26), 래칭 플립플롭(28) 및 AND 게이트(16)를 포함한다.

슈미트 트리거 회로(26)는 래칭 회로(28)에 대한 SET 입력 및 AND 게이트(16)에 대한 또 하나의 입력을 제공한다. 래칭 회로(28)에 대한 리셋 입력은 OR 게이트(30)에 의해 제공된다. 상기 OR 게이트(30)는 타임 과전류 셧다운 신호(timed overcurrent shutdown signal)를 제공하는, 이하에 더 상세하게 설명되는 I²t 함수 발생기(32)로부터 제 1 입력을 수신한다. 제 2 입력은 즉각적인 단락 셧다운 신호(instantaneous short circuit shutdown signal)를 제공하는 임의의 적합한 타입의 전류 감지 출력 임계 회로(34)로부터 제공된다. 제 3 입력은 상기 장치에서의 과잉 온도 상승에 대한 보호를 제공하는 온도 센서(36)에 의해 제공된다.

과부하 셧다운 기능은 비교기(38) 및 I²t 함수 발생기(32)에 의해 구현된다. 이들은 도 2 및 도 3에 더 상세하게 예시된다. 비교기(38)는 기준 전압 소스(40)에 의해 기준 전압을 제공받고 핀(42)에서 전류 피드백 신호를 제공받는다(도 1을 참조). 상기 기준 전압 소스(40)는 과전류 상태를 나타내는 소망하는 임계 레벨을 프리셋하고, 핀(42)은 파워 출력 MOSFET(12)에 의해 전달되는 부하 전류를 나타내는 피드백 신호를 제공한다. 상기 전류 피드백 신호는 다이오드(44 및 46), 트랜지스터(48 및 50) 및 상기 트랜지스터(50)의 게이트 단자를 구동하는 OP 앰프(52)에 의해 생성된다. OP 앰프(52)에 대한 양의 입력은 출력 핀(54)에 의해 제공되고, 음의 입력은 트랜지스터(48)와 트랜지스터(50) 사이의 노드로부터 제공된다.

도 2는 과전류 경보 신호를 제공하는 비교기(38)와 함께 비제한의 예시적인 I²t 함수 발생기(32)의 일반적인 구조를 도시한다. 예시적인 I² 구분적 선형 근사 회로 자체는 도 3에 도시된다. 도 2를 참조하면, 상기 I² 신호 소스는 적절한 트랜지스터 스위치(58)를 통해 캐패시터(60)에 접속되는 전류 소스(56)로서 표시되며, 여기서 상기 캐패시터(60)는 슈미트 트리거 이중 레벨 임계 회로(62)에 연결된다. 전압 소스(40)는 시스템의 보호 배선 및 소자의 공칭 정격(nominal rating)을 나타내는 비교기(38)에 대한 임계 레벨을 세팅하여, 전류 피드백 핀(42)에서의 피드백 신호에 의해 나타나는 전류가 과전류 한계를 초과할 때마다 스위치(58)에 대한 제 어 신호를 제공한다. 스위치(58)가 닫히면, 캐패시터(60)는 전류 소스(56)로부터 I² 전류 신호에 의해 충전되고, 회로(62)에 대한 상위 임계 레벨에 도달하면, 출력 신호는 OR 게이트(30)에 대한 하나의 입력으로서 리드(64)(lead) 상에 제공되어 래칭 회로(28)를 리셋한다. 그렇게 되면, 래칭 회로(28)의 Q 출력은 로우(low)로 되고, AND 게이트(16)의 출력 또한 로우로 되고, 리드(66)상에 신호가 제공되어 구동기(14)를 디스에이블시킨다.

캐패시터(60) 양단의 전압은 재시동 방전 전류 소스(68)에 의해 제어된다. 회로(62)의 입력에서의 전압이 로우 임계값 아래로 떨어질 때까지 래칭 회로(28)의 세팅을 방지하기 위해 캐패시터(60)는 충분히 충전된 상태로 남아있다.

구동기(14)를 재시동하기 위해, 입력 핀(24)에서의 신호는 슈미트 트리거(26)를 통해 래치 회로(28)를 세팅하도록 재순환되어야 한다. 이에 의해, AND 게이트의 출력은 구동기(14)를 재구동할 수 있게 된다. 그러나, 캐패시터(60)가 트리거 회로(62)의 더 낮은 임계값 아래로 충분히 방전될 때까지, OR 게이트(30)는 래칭 회로(28)가 세팅되는 것을 방지한다. 따라서, 일단 피드백 신호가 비교기(38)의 과전류 임계값 아래로 떨어지면, 스위치(58)는 개방되고, 전류 소스(68)는 캐패시터(60)를 방전시킨다. 상술한 바와 같은 회로의 기능은 도 5의 진리표에 예시되어 있고, 그 열은 동작 조건, 입력 핀(24)에서의 신호, 출력 핀(54)에서의 신호 및 피드백 핀(42)에서의 전압을 기재한다.

예시된 구조는 전구가 교체되는 경우, 회로는 래치 오프 상태로 남아있을 수 없음을 확실하게 한다. 따라서, 예를 들어 전구가 스위치 온 상태로 교체되면, 전류 보호 레벨은 낮아지지만, 장치는 상기 전구의 돌입 전류 때문에 보호 모드로 남아있을 수 없다.

도 3을 참조하면, 구분적 선형 근사 회로(56)는 4개의 전류 미러 회로(M56, M57, M58 및 M59) 및 예시된 바와 같이 접속된, 각각의 관련된 기준 전류 회로(M51, M52, M53 및 M54)를 포함한다. 이전에 언급된 미러 회로(M56 ~ M59)에 입력을 제공하기 위해 단위 미러비(unity mirror ratio)를 갖는 전류 미러 회로(M55)에 저항기(R53)를 통해 전류를 제공하도록, 전류 피드백 핀(42)으로부터의 신호는 임의의 적절한 방법으로 결합된다. 미러 회로(M56 ~ M59)는 제곱 함수의 합성에 적합한 최적의 미러비를 제공하도록 설계된다. 상기 미러 회로(M56 ~ M59)에 대한 미러비는 바람직하게는 각각 1X, 2X, 4X 및 8X이다. 이들 비율은 구분적 근사 성분의 기울기를 정의한다.

기준 전류(M51 ~ M54)는 1:3:16:64의 전류 비율에 따라 미러 회로(M56 ~ M59)에 각각 전류 신호를 제공한다. 이들은 상기 근사 성분의 기울기가 변화하는 미러 회로에 대한 전류 레벨을 결정한다.

그 후에, 미러 전류 회로(M56 ~ M59)에 의해 생성되는 총 전류는 저항기(R55)에서 합산된다. 전류 미러와 관련된 기준 전류 사이의 전류 차이를 고려하기 위해, 다이오드 회로(D17 ~ D20)가 각각의 미러 회로 레그(leg)에 대해 제공된다.

특히, 예를 들어 레그(M56-M51)를 고려하면, M56이 공급하려는 전류가 M51이 공급하려는 전류보다 낮은 경우, 다이오드(D17)의 음극에서의 전압이 VDD 서플라이 에 근접하고, 따라서 상기 다이오드의 차단 특성 때문에 저항기(R55)를 통해 상기 레그로부터의 전류가 흐르지 않는다. M56이 공급하려는 전류가 M51이 공급하려는 전류보다 높은 경우에, 다이오드(D17)의 음극에서의 전압이 GND에 근접하고, 따라서 M56으로부터의 전류는 저항기(R55)를 통해 흐른다.

동작에 있어서, 표시된 미러비 및 기준 전류비에 대해, 출력 합산 저항기(R55)에 의해 제공되는 신호는 이하의 식 1 ~ 4에 의해 표시된다:

(1) IR < IM51이면 : IM16=0

(2) IM51 < IR53 < IM52이면 : IR55=(IR53-IM51)

(3) IM52 < 2xIR53 < IM53이면 : IR55=(IR53-IM51)+(2xIR53-IM52)

(4) IM53 < 4xIR53 < IM54이면 : IR55=(IR53-IM51)+(2xIR53-IM52)+(4xIR53-IM53).

도 4는 회로(56)에 의해 제공되는 구분적 선형 근사의 효율을 예시한다. 여기서, I² 대 전류 I를 나타내는 입력 신호의 시뮬레이션은 파형(B)에 의해 예시되는 실제의 I² 함수와 비교되는 파형(A)에 의해 예시된다. 파형(C ~ F)은 각각의 다이오드(D17 ~ D20)에 제공되는 바와 같이, 시뮬레이션의 각 스테이지의 기여를 각각 나타낸다. 관찰될 수 있는 바와 같이, 상술한 대로 최적화된 미러비 및 기준 전류에 대해, 합성 출력은 광범위한 입력에 대해 실제의 제곱 함수의 최상의 근사를 제공한다.

I²t 함수는, 열로 인한 잠재적인 손상에 관련될 수 있는 시스템에 대한 에너 지 입력에 직접 관련되기 때문에 큰 장점을 지닌다.

상기 구분적 선형 근사 회로는 대안적으로 I³, 1n(I), cos(I)... 등의 다른 함수를 근사화하도록 최적화될 수 있다, 유일한 한계로서 상기 근사화 성분의 기울기의 방향이 바뀌지 않는다는 것인데, 이 한계는 계산에 의해, 또는 시행 착오 시뮬레이션에 의해 간단한 방법으로 극복된다.

본 발명은 특정 실시예에 관하여 설명되었지만, 많은 다른 변형 및 수정, 그리고 다른 이용이 당업자에게 명백할 것이다. 따라서, 본 발명은 여기의 특정 개시에만 제한되지 않고, 첨부된 특허 청구의 범위에 의해 커버되는 완전한 범위내에서 보호되어야만 한다.

즉각적인 단락 보호와 과도 돌입 전류를 수용하기 위한 시간 지연 트리핑을 모두 제공할 수 있고 종래의 장치들의 단점들을 지니지 않으며, 자동차 애플리케이션 등에서의 스위칭 반도체 파워 장치들을 효과적으로 보호할 수 있다.

Claims

반도체 출력 파워 스위치를 갖는 전기 시스템을 위한 회로 보호 장치로서,

파워 서플라이에 결합되어, 이 파워 서플라이의 전류 출력(I)을 나타내는 피드백 신호를 제공하는 전자적인 전류 감지 회로와;

제 1의 프리셋가능한 기준 레벨을 초과하는 상기 피드백 신호에 응답하여, 과전류 경보 신호를 제공하는 임계 장치와;

상기 피드백 경보 신호에 응답하여, 함수 관계 f(I)를 나타내는 신호를 발생시키는 함수 발생 회로와;

상기 함수 발생 회로의 출력에 결합되어, 전기량 f(I)*t를 나타내는 신호를 제공하는 집적 회로와, 여기서 상기 t는 과전류 경보 신호가 발생된 이후의 경과 시간이고; 그리고

상기 집적 회로의 출력의 제 1 임계값에 응답하여, 상기 파워 서플라이를 디스에이블시키기 위한 셧다운 신호를 제공하는 제어 회로를 포함하는 것을 특징으로 하는 회로 보호 장치.
제 1 항에 있어서,

상기 제어 회로는, 제 1 상태로 세트되어 상기 파워 스위치에 대한 구동 회로를 디스에이블시키고, 제 2 상태로 세트되어 상기 파워 스위치에 대한 구동 회로를 인에이블시키도록 동작하는 래칭 회로로 이루어지는 것을 특징으로 하는 회로 보호 장치.
제 1 항에 있어서,

상기 함수 발생 회로는 함수 관계 f(I)=I²에 따라 신호를 발생시키는 제곱 회로(squaring circuit)인 것을 특징으로 하는 회로 보호 장치.
제 1 항에 있어서,

상기 함수 발생 회로는 출력 전류(I)를 나타내는 입력의 함수로서 I²의 구분적(pre-wise) 선형 근사를 제공하는 것을 특징으로 하는 반도체 출력 파워 스위치를 갖는 전기 시스템을 위한 회로 보호 장치.
제 1 항에 있어서,

상기 제어 회로는 프리셋가능한 제 2의 단락 기준 전류 레벨을 초과하는 출력 전류에 응답하여, 실질적으로 어떠한 시간 지연도 없이 상기 파워 스위치에 대한 제어 회로를 디스에이블시키는 것을 특징으로 하는 회로 보호 장치.
제 1 항에 있어서,

상기 집적 회로에 대한 클리어링 회로를 더 포함하고,

상기 제어 회로는 상기 집적 회로의 출력이 제 2 임계치 미만일 때에만 상기 파워 서플라이 구동 회로를 인에이블시키는 것을 특징으로 하는 회로 보호 장치.
제 1 항에 있어서,

상기 함수 관계는 f(I)=a+bi²+ci³...의 형태인 것을 특징으로 하는 회로 보호 장치.
변수(I)를 나타내는 입력 신호에 응답하여, 원하는 함수 관계 f(I)에 따라 변수를 나타내는 출력 신호를 발생시키는 구분적 선형 근사 회로로서,

직렬로 연결된 복수의 전류 미러 회로들과, 여기서 상기 각 전류 미러는 서로 다른 미러비에 의해 특징화되고, 상기 전류 미러 회로들은 I 입력 변수 신호 및 직렬로 연결된 앞선 전류 미러의 출력에 의해 동시에 구동되며;

상기 각 전류 미러 회로에 대한 복수의 기준 전류 소스와, 여기서 상기 각 기준 전류 소스는 서로 다른 값을 가지며; 그리고

상기 전류 미러 회로 및 상기 기준 전류 소스에 결합되어, 상기 복수의 전류 미러 회로로부터의 전류의 결합에 따라 출력 변수를 나타내는 출력 신호를 제공하는 가산기 회로를 포함하는 것을 특징으로 하는 구분적 선형 근사 회로.
제 8 항에 있어서,

상기 미러비는 상기 출력 변수 대 상기 입력 변수를 나타내는 곡선의 성분의 기울기를 결정하도록 선택되고; 그리고

상기 기준 전류값은 기울기 변화가 일어나는 상기 입력 변수의 각각의 값들을 결정하도록 선택되는 것을 특징으로 하는 구분적 선형 근사 회로.
제 9 항에 있어서,

상기 미러비 및 상기 기준 전류는, 상기 입력 변수(I)가 함수 관계 f(I)=I²에 따라 상기 출력 변수와 관련되도록 선택되는 것을 특징으로 하는 구분적 선형 근사 회로.
제 8 항에 있어서,

상기 함수 관계는 f(I)=a+bi²+ci³...의 형태인 것을 특징으로 하는 구분적 선형 근사 회로.
반도체 출력 파워 스위치를 갖는 전기 시스템 또는 기타 유사 시스템을 보호하기 위한 방법으로서,

상기 파워 스위치의 출력 전류(I)를 나타내는 피드백 신호를 얻기 위해 상기 파워 스위치에 전류 감지 회로를 결합시키는 단계와;

과전류 상태를 나타내는 프리셋가능한 기준 레벨과 상기 피드백 신호를 비교하는 단계와;

프리셋 함수 관계에 따라 상기 전류(I)에 관련된 제 1 신호를 발생시키는 단계와;

상기 제 1 신호를 적분하여 상기 제 1 신호와 t의 곱을 나타내는 제 2 신호를 제공하는 단계와, 여기서 상기 t는 과전류 상태가 시작된 이후의 경과 시간이며; 그리고

상기 제 2 신호가 제 2의 프리셋가능한 기준 레벨을 초과할 때 상기 파워 스위치에 대한 구동 회로를 디스에이블시키는 제어 신호를 제공하는 단계를 포함하고, 상기 과전류 신호의 크기에 의존하는 상기 제어 신호가 한번에 제공되는 것을 특징으로 하는 보호 방법.
제 12 항에 있어서,

상기 I가 단락 상태를 나타내는 제 2의 프리셋 레벨을 초과할 때, 실질적으로 어떠한 시간 지연도 없이 상기 구동 회로를 디스에이블시키는 단계를 더 포함하는 것을 특징으로 하는 보호 방법.
제 12 항에 있어서,

상기 함수 관계는 f(I)=I²의 형태인 것을 특징으로 하는 보호 방법.
제 12 항에 있어서,

상기 함수 관계는 f(I)=a+bi²+ci³...의 형태인 것을 특징으로 하는 보호 방법.