KR20060041009A - Semiconductor package having a metal heat sink with a circuit pattern formed thereon - Google Patents

Semiconductor package having a metal heat sink with a circuit pattern formed thereon Download PDF

Info

Publication number
KR20060041009A
KR20060041009A KR1020040090357A KR20040090357A KR20060041009A KR 20060041009 A KR20060041009 A KR 20060041009A KR 1020040090357 A KR1020040090357 A KR 1020040090357A KR 20040090357 A KR20040090357 A KR 20040090357A KR 20060041009 A KR20060041009 A KR 20060041009A
Authority
KR
South Korea
Prior art keywords
heat sink
semiconductor package
metal heat
pattern forming
circuit pattern
Prior art date
Application number
KR1020040090357A
Other languages
Korean (ko)
Inventor
김현기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040090357A priority Critical patent/KR20060041009A/en
Publication of KR20060041009A publication Critical patent/KR20060041009A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process

Abstract

본 발명은 회로 패턴이 형성된 금속 방열판을 구비하는 반도체 패키지에 관한 것으로, 중심부가 오목한 모자(cap) 형태나 컵(cup) 형태를 가지며 칩 실장부와 회로 패턴이 형성되는 패턴 형성부를 포함하는 금속 방열판에 반도체 칩을 실장하고 반도체 칩과 회로 패턴을 연결하는 구성을 특징으로 한다. 패턴 형성부는 제1절연막, 회로 패턴, 제2절연막을 순차적으로 적층하여 형성된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package including a metal heat sink having a circuit pattern formed thereon, wherein the center portion has a concave cap shape or cup shape, and a metal heat sink including a chip mount portion and a pattern formation portion on which a circuit pattern is formed. The semiconductor chip is mounted on the semiconductor chip and the circuit pattern is connected to the semiconductor chip. The pattern forming unit is formed by sequentially stacking a first insulating film, a circuit pattern, and a second insulating film.

본 발명은 종래 방열판을 구비하는 반도체 패키지에 있어서 별도의 방열판을 부착함으로 인해 패키지 크기가 증가하는 문제와 패키지 내부에 방열판을 부착하기 위한 복잡한 공정을 수행해야 하는 문제점을 해결하여, 별도의 방열판 없이도 열 방출 능력이 우수한 반도체 패키지를 제공하여 패키지 크기의 소형화 및 패키지의 생산성을 제고하는 효과를 가진다. The present invention solves the problem of increasing the size of the package due to the attachment of a separate heat sink in the semiconductor package having a conventional heat sink and the problem of performing a complicated process for attaching the heat sink to the inside of the package, heat without a separate heat sink Providing a semiconductor package with excellent emission capability has the effect of miniaturizing the package size and improving the productivity of the package.

반도체 패키지, 금속 방열판, 회로 패턴, 칩 실장부, 패턴 형성부, 외부 단자Semiconductor Package, Metal Heat Sink, Circuit Pattern, Chip Mount, Pattern Formation, External Terminal

Description

회로 패턴이 형성된 금속 방열판을 구비하는 반도체 패키지{Semiconductor package having a metal heat sink with a circuit pattern formed thereon}Semiconductor package having a metal heat sink with a circuit pattern formed thereon}

도 1은 종래 기술에 따른 방열판을 구비하는 반도체 패키지의 구조를 도시하는 단면도이다.1 is a cross-sectional view showing the structure of a semiconductor package having a heat sink according to the prior art.

도 2a 내지 도 2d는 본 발명에 따른 반도체 패키지의 일실시예 및 그 제조 과정을 도시하는 단면도이다.2A to 2D are cross-sectional views illustrating one embodiment of a semiconductor package and a manufacturing process thereof according to the present invention.

도 3a 및 도 3b는 본 발명에 따른 반도체 패키지의 다른 일실시예를 도시하는 단면도이다. 3A and 3B are cross-sectional views showing another embodiment of a semiconductor package according to the present invention.

도 4a 내지 도4d는 본 발명에 따른 반도체 패키지의 또 다른 일실시예 및 그 제조 과정을 도시하는 단면도이다. 4A to 4D are cross-sectional views illustrating still another embodiment of a semiconductor package and a manufacturing process thereof according to the present invention.

도 5a 내지 5c는 본 발명에 따른 반도체 패키지의 또 다른 일실시예들을 도시하는 단면도이다.5A through 5C are cross-sectional views illustrating still other embodiments of a semiconductor package according to the present invention.

(도면의 주요부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

1, 100, 200, 300, 400, 500, 600; 반도체 패키지1, 100, 200, 300, 400, 500, 600; Semiconductor package

150, 250, 350, 450, 550, 650; 금속 방열판150, 250, 350, 450, 550, 650; Metal heat sink

151, 251, 351, 451, 551, 651; 칩 실장부151, 251, 351, 451, 551, 651; Chip Mount

152, 252, 352, 452, 552, 652; 패턴 형성부 152, 252, 352, 452, 552, 652; Pattern Formation Part                 

353, 440, 540, 640; 요부353, 440, 540, 640; waist

120, 220, 320, 420, 520, 620; 제1절연막120, 220, 320, 420, 520, 620; First insulating film

121, 221, 321, 421, 521, 621; 제2절연막121, 221, 321, 421, 521, 621; Second insulating film

130 ,230, 330, 430, 530, 630; 회로 패턴130, 230, 330, 430, 530, 630; Circuit pattern

160, 260, 360,; 본딩 와이어 460, 560, 660; 솔더 범프160, 260, 360 ,; Bonding wires 460, 560, 660; Solder bump

170, 270, 370, 470, 570, 670; 외부 단자170, 270, 370, 470, 570, 670; External terminals

180, 280, 380, 480, 580, 680; 성형 수지180, 280, 380, 480, 580, 680; Molding resin

본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 회로 패턴이 표면에 형성된 금속 캡에 반도체 칩이 실장되는 반도체 패키지와 그 제조 방법에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, to a semiconductor package in which a semiconductor chip is mounted on a metal cap having a circuit pattern formed on a surface thereof, and a method of manufacturing the same.

최근, 반도체 소자의 소형화 및 집적화 경향에 따라, 반도체 소자에서 발생하는 발열량은 더욱 증가하는 추세에 있으며, 이에 따라 반도체 패키지 제품의 열 방출 능력의 구비 정도는 반도체 패키지 제품의 품질을 결정하는 하나의 기준이 되고 있다. Recently, with the trend toward miniaturization and integration of semiconductor devices, the amount of heat generated in semiconductor devices has increased. Accordingly, the degree of heat dissipation capability of semiconductor package products is a criterion for determining the quality of semiconductor package products. It is becoming.

한편, 반도체 칩 내의 회로 설계시, 온도가 올라가더라도, 일정온도까지는 회로의 동작에 대한 신뢰성을 보장할 수 있도록 설계를 하지만, 일정 온도 이상으로 온도가 계속 상승하게 되면 칩 내부의 회로 동작의 신뢰성을 확보하는 것은 어 렵게 된다. On the other hand, when designing a circuit in a semiconductor chip, it is designed to guarantee the reliability of the circuit operation up to a certain temperature even if the temperature rises. However, if the temperature continues to rise above a certain temperature, the reliability of the circuit operation inside the chip is improved. It is difficult to secure.

이와 같이 현재 반도체 패키지 제품에 있어서, 반도체 칩에서 발생하는 열을 방출하는 기능은 반도체 패키지의 고신뢰성 확보를 위해 매우 중요한 위치를 차지하고 있으며, 이를 해결하기 위해 여러 다양한 기술들이 도입되어 왔다. 이러한 기술들 중 대표적인 예를 들자면, 반도체 칩에서 발생하는 열을 외부로 방출하는 방열판을 반도체 패키지에 부착하거나 팬을 패키지에 부착시키는 기술 등이 있다. As such, in the current semiconductor package product, the function of dissipating heat generated from the semiconductor chip occupies a very important position for securing high reliability of the semiconductor package, and various various technologies have been introduced to solve this problem. Representative examples of such technologies include a technology of attaching a heat sink to a semiconductor package or attaching a fan to the package to emit heat generated from the semiconductor chip to the outside.

그러나 패키지에 팬을 부착하는 구성은 열 방출 효율이 우수하다는 장점이 있기는 하나, 비용면에서 많은 비용이 요구된다는 단점이 있어, 방열판을 구비하는 반도체 패키지를 구성하는 방법이 일반적으로 널리 사용되고 있다.However, the configuration of attaching the fan to the package is advantageous in that the heat dissipation efficiency is excellent, but there is a disadvantage in that a large cost is required. Thus, a method of constructing a semiconductor package having a heat sink is generally widely used.

도 1은 종래 기술에 따른 방열판을 구비하는 반도체 패키지의 구조를 도시하고 있는데, 도 1에서 도시하는 바와 같이, 종래의 반도체 패키지(1)는 반도체 칩(3)이 실장되는 회로 기판(substrate; 2), 회로 기판(2) 하부 면에 부착되어 반도체 칩(3)의 전기적 신호를 외부와 연결하는 외부 단자(4), 회로 기판(2)과 반도체 칩(3)을 전기적으로 연결시키는 본딩 와이어(bonding wire; 6), 반도체 칩(3)에서 발생하는 열을 외부로 방출하는 방열판(5) 및 반도체 칩(3)과 본딩 와이어(6)를 외부 환경으로부터 보호하는 에폭시 몰딩 컴파운드(epoxy molding compound; EMC)와 같은 성형 수지(7)를 구비하여 구성된다. 1 illustrates a structure of a semiconductor package having a heat sink according to the prior art. As shown in FIG. 1, a conventional semiconductor package 1 includes a circuit board on which a semiconductor chip 3 is mounted. ), An external terminal 4 attached to the lower surface of the circuit board 2 to connect an electrical signal of the semiconductor chip 3 to the outside, and a bonding wire electrically connecting the circuit board 2 to the semiconductor chip 3 ( a bonding wire 6, a heat sink 5 for dissipating heat generated from the semiconductor chip 3, and an epoxy molding compound for protecting the semiconductor chip 3 and the bonding wire 6 from the external environment; And a molding resin 7 such as EMC).

방열판(5)은 일반적으로 열전도성이 우수한 구리(Cu)와 같은 금속으로 만들어진 것을 사용하며, 반도체 칩(3)에서 발생하는 열을 열전도에 의해 전달받아 대기 중으로 방출하게 된다. The heat sink 5 is generally made of a metal such as copper (Cu) having excellent thermal conductivity, and receives heat generated from the semiconductor chip 3 by heat conduction and releases it into the atmosphere.                         

한편, 이와 같은 종래의 반도체 패키지(1)에서 방열판(5)은 성형 수지(7) 내부에 형성되게 되므로, 반도체 패키지(1) 제조 공정에 있어서, 본딩 와이어(6)에 의한 와이어 본딩 공정이 수행된 이후, 몰딩 공정을 수행하기 이전에 방열판(5)을 회로 기판(2)에 부착하는 공정을 수행하게 되며, 방열판(5)을 회로 기판(3)에 부착하는 공정이 완료되면, 몰드 금형(도시되지 않음) 안에 방열판(5)을 삽입한 상태에서 성형 수지(7)를 주입하는 몰딩 공정을 수행하게 된다.Meanwhile, since the heat sink 5 is formed in the molding resin 7 in the conventional semiconductor package 1, the wire bonding process by the bonding wire 6 is performed in the semiconductor package 1 manufacturing process. After the process, the process of attaching the heat sink 5 to the circuit board 2 is performed before the molding process, and the process of attaching the heat sink 5 to the circuit board 3 is completed. (Not shown), a molding process of injecting the molding resin 7 while the heat sink 5 is inserted is performed.

이와 같이, 종래의 반도체 패키지(1)는 그 제조 공정에 있어서 방열판(5)을 형성하는 공정이 추가적으로 필요하다는 점과 개별 방열판(5)을 다수의 반도체 패키지(1)의 몰드 금형 안에 개별적으로 삽입해야 한다는 점에서 생산성을 저하시키는 문제점이 있다.As described above, the conventional semiconductor package 1 requires an additional step of forming the heat sink 5 in its manufacturing process and the individual heat sinks 5 are individually inserted into the mold molds of the plurality of semiconductor packages 1. There is a problem in that productivity is reduced.

그 밖에도 미국특허 제6160311호에 개시되어 있는 바와 같이, 보호벽에 의해 둘러 쌓인 홈부를 구비하며 Al, Au, Cu 등과 같이 도전성을 갖는 금속으로 만들어진 방열판에 집적회로 칩(IC chip)을 접착한 후, IC 칩 상부 표면에 칩 크기보다 작은 회로 패턴이 형성된 금속판을 부착하여, 칩과 전기적으로 접속한 후 성형 수지로 홈부를 충진하여 형성되는 반도체 패키지가 개시되고 있다.In addition, as disclosed in U.S. Patent No. 6160311, after the integrated circuit chip (IC chip) is attached to a heat sink made of a conductive metal, such as Al, Au, Cu, and the like surrounded by a protective wall, Disclosed is a semiconductor package formed by attaching a metal plate having a circuit pattern smaller than a chip size to an IC chip upper surface, electrically connecting the chip, and filling a groove with a molding resin.

그러나 상기한 미국특허에서 개시하는 반도체 패키지 역시 IC 칩 상부 표면에 회로 패턴을 붙인 후 IC 칩과 연결하여 패키지를 구성하는 방식으로 그 제조 공정 상 칩 표면에 회로 패턴을 부착하는 별도의 공정이 필요하게 되므로 패키지의 생산성이 저하되는 문제점이 있다.However, the semiconductor package disclosed in the above-described US patent also requires a separate process of attaching a circuit pattern to the chip surface in the manufacturing process by attaching a circuit pattern to the upper surface of the IC chip and connecting the IC chip to form a package. Therefore, there is a problem that the productivity of the package is lowered.

본 발명의 목적은 상술한 바와 같은 문제점들을 해결하기 위한 것으로, 반도체 칩에서 발생하는 열을 방출할 수 있는 금속 방열판에 반도체 칩이 실장되는 반도체 패키지를 구성함으로써 별도의 방열판 없이도 반도체 패키지의 열 방출 기능을 확보할 수 있으며, 그에 따라 반도체 패키지의 생산성을 향상시키는 반도체 패키지를 제공하려는 것이다. Disclosure of Invention An object of the present invention is to solve the above-described problems, and by constituting a semiconductor package in which the semiconductor chip is mounted on a metal heat sink capable of dissipating heat generated from the semiconductor chip, the heat dissipation function of the semiconductor package without a separate heat sink It is possible to secure, thereby to provide a semiconductor package that improves the productivity of the semiconductor package.

상기한 목적을 달성하기 위해 본 발명에 따른 반도체 패키지는 반도체 칩, 상기 반도체 칩이 실장되는 평면부인 칩 실장부와 회로 패턴이 형성되는 패턴 형성부를 포함하는 금속 방열판, 상기 반도체 칩과 상기 패턴 형성부에 형성되는 상기 회로 패턴을 전기적으로 연결하는 연결 단자 및 상기 패턴 형성부에 형성되는 상기 회로 패턴과 전기적으로 연결되는 외부 단자를 포함하는 반도체 패키지에 있어서, 상기 회로 패턴은 상기 패턴 형성부의 표면과 접촉하는 제1절연막의 상부 표면에 형성되며, 상기 회로 패턴의 상부 표면에 있어서 상기 연결 단자 및 외부 단자와 연결되는 부분을 제외한 상부 표면에 제2절연막이 형성되는 것을 특징으로 하고 있다.In order to achieve the above object, a semiconductor package according to the present invention includes a semiconductor heat sink including a semiconductor chip, a chip mounting part which is a planar part in which the semiconductor chip is mounted, and a pattern forming part in which a circuit pattern is formed, the semiconductor chip and the pattern forming part. A semiconductor package comprising a connecting terminal for electrically connecting the circuit pattern formed on the circuit board and an external terminal electrically connected to the circuit pattern formed on the pattern forming unit, wherein the circuit pattern contacts a surface of the pattern forming unit. It is formed on the upper surface of the first insulating film, characterized in that the second insulating film is formed on the upper surface of the upper surface of the circuit pattern except for the portion connected to the connection terminal and the external terminal.

특히 본 발명에 따른 반도체 패키지의 금속 방열판은 한쪽 단부는 칩 실장부와 소정의 각도를 이루며 굴절되어 연결되고, 다른 한쪽 단부는 패턴 형성부와 소정의 각도를 이루며 굴절되어 연결되며, 칩 실장부로부터 상향으로 소정의 높이를 가지는 지지부를 포함하고, 칩 실장부, 패턴 형성부, 및 지지부는 단일한 금속판형 부재로부터 형성되는 것을 특징으로 한다. In particular, the metal heat sink of the semiconductor package according to the present invention, one end is bent and connected to the chip mounting portion at a predetermined angle, the other end is bent and connected to the pattern forming portion at a predetermined angle, from the chip mounting portion And a support having a predetermined height upward, wherein the chip mounting portion, the pattern forming portion, and the support portion are formed from a single metal plate-like member.                     

또한 이러한 패턴 형성부가 적어도 둘 이상의 지점에서 절곡되어 있는 형태일 수도 있으며, 금속 방열판은 중심부에 소정의 깊이를 가지는 요부가 형성되고, 칩 실장부는 이러한 요부 저면 중심부에 형성되며, 패턴 형성부는 요부의 저면 주변부로부터 금속 방열판의 주변부까지 연장되어 형성될 수도 있다.In addition, the pattern forming portion may be bent at at least two or more points, the metal heat sink is formed with a recess having a predetermined depth in the center, the chip mounting portion is formed in the central portion of the bottom of the recess, the pattern forming portion is the bottom of the recess It may be formed extending from the peripheral portion to the peripheral portion of the metal heat sink.

한편, 연결 단자는 본딩 와이어 또는 솔더 범프(solder bump)가 되는 것이 바람직하며, 연결 단자로 본딩 와이어가 사용되는 경우 반도체 칩과 회로 패턴을 연결하는 방식은 와이어 본딩 방식이 되고, 연결 단자로 솔더 범프가 사용되는 경우 반도체 칩과 회로 패턴을 연결하는 방식은 플립 칩 본딩(flip chip bonding) 방식이 된다.On the other hand, the connection terminal is preferably a bonding wire or solder bump (solder bump), when the bonding wire is used as a connection terminal, the method of connecting the semiconductor chip and the circuit pattern is a wire bonding method, the solder bump as the connection terminal When is used, the method of connecting the semiconductor chip and the circuit pattern is a flip chip bonding method (flip chip bonding).

또한 연결 단자가 솔더 범프인 경우에는, 패턴 형성부는 금속 방열판 상부 표면 전면에 걸쳐 형성되고, 칩 실장부는 패턴 형성부 위에 형성된다.In addition, when the connection terminal is a solder bump, the pattern forming portion is formed over the entire surface of the metal heat sink upper surface, and the chip mounting portion is formed on the pattern forming portion.

이와 같이 회로 기판 대신에 열 방출 능력이 우수한 금속 방열판에 반도체 칩을 바로 실장함으로써 반도체 칩이 실장되는 금속 방열판이 회로 기판의 기능과 방열판의 기능을 동시에 수행하여 별도의 방열판을 형성할 필요가 없는 반도체 패키지를 제공하고, 이에 따라 반도체 패키지의 생산성을 향상시키는 것을 가능하게 한다.As such, the semiconductor chip is directly mounted on a metal heat sink having excellent heat dissipation capability instead of the circuit board, so that the metal heat sink on which the semiconductor chip is mounted simultaneously performs the function of the circuit board and the heat sink, thereby eliminating the need for a separate heat sink. It is possible to provide a package, thereby improving the productivity of the semiconductor package.

본 발명의 구체적인 실시예를 첨부된 도면을 참조하여 구체적으로 설명하면 다음과 같다.Specific embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a는 본 발명에 따른 반도체 패키지의 일실시예의 단면을 도시하고 있는데, 도2a에서 도시하는 바와 같이, 반도체 패키지(100)는 반도체 칩(110)이 실장되 는 칩 실장부(151)와 회로 패턴(130)이 형성되는 패턴 형성부(152)를 포함하는 금속 방열판(150)에 반도체 칩(110)이 실장되어 구성된다.2A illustrates a cross section of an embodiment of a semiconductor package according to the present invention. As shown in FIG. 2A, the semiconductor package 100 includes a chip mounting unit 151 and a circuit in which the semiconductor chip 110 is mounted. The semiconductor chip 110 is mounted on the metal heat sink 150 including the pattern forming unit 152 on which the pattern 130 is formed.

금속 방열판(150)은 도 2b에서 도시하는 바와 같이, 구리, 알루미늄, 스테인레스 스틸과 같이 열 전도성이 우수하여 열 방출 능력이 좋은 금속으로 만들어 진 것으로, 중심부에 소정의 깊이를 가지고 오목하게 들어가서 형성되는 평탄한 부분인 칩 실장부(151)와 칩 실장부(151)로부터 상향으로 소정의 깊이 만큼 연장되어 형성되는 지지부(153), 및 지지부(153)의 한쪽 단부와 소정의 각도를 이루며 굴절되어 연결되는 패턴 형성부(152)로 구성된다.As shown in FIG. 2B, the metal heat sink 150 is made of a metal having excellent thermal conductivity such as copper, aluminum, and stainless steel, and having good heat dissipation ability. The support part 153 is formed to extend from the chip mounting part 151 and the chip mounting part 151 which is a flat portion by a predetermined depth, and is bent and connected to one end of the support part 153 at a predetermined angle. The pattern forming unit 152 is formed.

금속 방열판(150)은 통상 대형 금속판형 부재(도시되지 않음)를 프레스로 눌러서 모자(cap) 형상의 개별 금속 방열판(150) 형태를 형성한 후, 요구되는 규격에 따라 개별 금속 방열판로 절단된다.The metal heat sink 150 is formed by pressing a large metal plate-like member (not shown) with a press to form an individual metal heat sink 150 in the shape of a cap, and then cut into individual metal heat sinks according to required specifications.

패턴 형성부(152)는 도 2c에서 도시하는 바와 같이, 제1절연막(120)이 패턴 형성부(152)의 상부 표면에 형성되고, 제1절연막(120) 위로 회로 패턴(130)이 형성되고, 회로 패턴(130) 위로 제2절연막(121)이 형성되는 구조를 갖는다. As shown in FIG. 2C, the pattern forming unit 152 has a first insulating layer 120 formed on the upper surface of the pattern forming unit 152, and a circuit pattern 130 formed on the first insulating layer 120. The second insulating layer 121 is formed on the circuit pattern 130.

제1절연막(120)은 액상 수지 계열을 코팅하여 형성하거나, 비전도성 필름을 테이프 방식으로 접착시켜 형성하며, 회로 패턴(130)과 하부의 패턴 형성부(152)를 전기적으로 분리시킨다. The first insulating layer 120 may be formed by coating a liquid resin series or by attaching a non-conductive film in a tape manner to electrically separate the circuit pattern 130 and the lower pattern forming unit 152.

제1절연막(120)의 상부 표면에는 구리, 알루미늄, 금과 같은 전도성 필름을 이용한 회로 패턴(130)이 형성된다. A circuit pattern 130 using a conductive film such as copper, aluminum, or gold is formed on the upper surface of the first insulating layer 120.

회로 패턴(130)은 제1절연막(120) 상부 표면 전면에 전도성 필름을 도포하 고, 그 위에 포토레지스트(도시되지 않음)와 같은 물질을 전도성 필름 표면에 요구되는 회로 패턴에 따라 코팅하는 방식으로 패터닝(patterning)한 후 에칭액을 이용하여 식각하는 방식으로 형성되거나, 회로 패턴이 형성되어 있는 전도성 필름 테이프를 제1절연막(120) 상부 표면에 바로 부착시키는 방식으로 형성된다. The circuit pattern 130 may apply a conductive film to the entire surface of the upper surface of the first insulating layer 120, and coat a material such as a photoresist (not shown) on the surface of the conductive film in accordance with a required circuit pattern. After the patterning is formed by etching using an etching solution, or a conductive film tape having a circuit pattern formed thereon is directly attached to the upper surface of the first insulating layer 120.

제2절연막(121)은 회로 패턴(130) 상부 표면에 제1절연막(120)과 유사한 방식으로 액상 수지 계열을 코팅하여 형성하거나, 비전도성 필름을 테이프 방식으로 접착시켜 형성되는데, 회로 패턴(130) 상부 표면 전면에 형성되는 것은 아니며, 회로 패턴(130)과 반도체 칩 패드(도시되지 않음)를 연결하는 본딩 와이어(160)와 접촉하는 부분과 외부 단자(170)가 형성되는 부분을 제외한 영역에 형성된다. 이러한 제2절연막(121)은 회로 패턴(130)을 외부 환경으로부터 보호하는 기능을 한다.The second insulating layer 121 is formed by coating a liquid resin series on the upper surface of the circuit pattern 130 in a manner similar to the first insulating layer 120 or by bonding a non-conductive film in a tape manner. It is not formed on the entire upper surface of the upper surface of the upper surface, but in a region except for the portion in contact with the bonding wire 160 connecting the circuit pattern 130 and the semiconductor chip pad (not shown) and the portion in which the external terminal 170 is formed. Is formed. The second insulating layer 121 serves to protect the circuit pattern 130 from the external environment.

제1,2절연막(120,121) 및 회로 패턴(130)이 형성된 금속 방열판(150)이 준비되면, 반도체 칩(110)을 칩 실장부(151)에 실장하게 되는데, 도 2d에서 도시하는 바와 같이, 먼저 칩 실장부(151) 표면에 접착 부재(140)를 도포한 후, 접착 부재(140)를 이용하여 반도체 칩(110)을 칩 실장부(151)에 부착하게 된다. 한편, 접착 부재(140)로 사용되는 물질로, 열 전도성이 우수한 물질을 사용하는 것이 바람직하다.When the metal heat sink 150 having the first and second insulating layers 120 and 121 and the circuit pattern 130 is prepared, the semiconductor chip 110 is mounted on the chip mounting unit 151. As shown in FIG. 2D, First, the adhesive member 140 is coated on the surface of the chip mounting unit 151, and then the semiconductor chip 110 is attached to the chip mounting unit 151 using the adhesive member 140. On the other hand, as the material used as the adhesive member 140, it is preferable to use a material having excellent thermal conductivity.

칩 실장부(151)에 반도체 칩(110)이 실장되고 나면, 반도체 칩(110) 표면의 칩 패드(도시되지 않음)와 회로 패턴(130)을 본딩 와이어(160)를 이용한 와이어 본딩 방식으로 전기적으로 연결한다. 본딩 와이어(160)는 금, 구리등과 같이 전기 전도성이 우수한 재료로 만들어지는 것이 바람직하다. After the semiconductor chip 110 is mounted on the chip mounting unit 151, the chip pad (not shown) and the circuit pattern 130 on the surface of the semiconductor chip 110 may be electrically connected using a wire bonding method using the bonding wire 160. Connect with The bonding wire 160 is preferably made of a material having excellent electrical conductivity such as gold and copper.                     

반도체 칩(110)과 회로 패턴(130)을 연결하는 와이어 본딩이 완료되면, 금속 방열판(150)의 칩 실장부(151)와 지지부(153)로 형성되는 캡 모양의 내부로 반도체 칩(110)과 본딩 와이어(160)를 외부 환경으로부터 보호하는 성형 수지(180)를 충진시킨다. 이 때, 성형 수지(180)는 제2절연막(121)을 범람하지 않을 정도의 높이까지 충진된다.When the wire bonding connecting the semiconductor chip 110 and the circuit pattern 130 is completed, the semiconductor chip 110 is formed in a cap shape formed by the chip mounting part 151 and the support part 153 of the metal heat sink 150. And the molding resin 180 that protects the bonding wire 160 from the external environment. At this time, the molding resin 180 is filled to a height such that the second insulating film 121 is not flooded.

외부 단자(170)는 반도체 패키지(100) 외부와 전기 신호를 주고 받기 위해 형성되는데, 제2절연막(121)이 형성되어 있지 않은 회로 패턴(130)의 표면에 형성된다. 외부 단자(170)는 도2a에서 도시하는 바와 같이 볼(ball) 형태로 만들어지는데, 납 성분을 갖는 솔더 볼이 사용된다. The external terminal 170 is formed to exchange electrical signals with the outside of the semiconductor package 100, and is formed on the surface of the circuit pattern 130 on which the second insulating layer 121 is not formed. The external terminal 170 is made in the form of a ball as shown in FIG. 2A, in which solder balls having a lead component are used.

도 3a 및 도 3b는 본 발명에 따른 반도체 패키지의 다른 일실시예를 도시하는데, 도 3a에서 도시하는 바와 같이, 반도체 패키지(200)의 구성은 이하에서 기술하는 금속 방열판(250)의 형태에 있어서의 차이점을 제외하고는 도2a에서 도시하는 반도체 패키지(100)의 구성과 거의 유사하다.3A and 3B illustrate another embodiment of a semiconductor package according to the present invention. As shown in FIG. 3A, the configuration of the semiconductor package 200 is in the form of a metal heat sink 250 described below. Except for the difference, the structure of the semiconductor package 100 shown in FIG. 2A is almost similar.

도 3b에서 도시하는 바와 같이, 금속 방열판(250)은 반도체 칩(210)이 실장되는 칩 실장부(251)와 회로 패턴(130)과 제1,2절연막(220,221)이 형성되는 패턴 형성부(252) 및 지지부(253)로 구성된다. 칩 실장부(251)와 지지부(253)의 형태는 도 2b에서 도시하는 금속 방열판(150)의 칩 실장부(151) 및 지지부(153)와 동일하나, 패턴 형성부(252)는 도 2b에서 도시하는 패턴 형성부(152)와 그 형태가 상이하다. As illustrated in FIG. 3B, the metal heat sink 250 may include a chip mounting part 251 on which the semiconductor chip 210 is mounted, a pattern forming part on which circuit patterns 130 and first and second insulating layers 220 and 221 are formed. 252 and the support 253. The chip mounting part 251 and the support part 253 have the same shape as the chip mounting part 151 and the support part 153 of the metal heat sink 150 shown in FIG. 2B, but the pattern forming part 252 is shown in FIG. 2B. The pattern formation part 152 shown in figure and its form differ.

도 2b에서 도시하는 패턴 형성부(152)는 단순한 평면 형태인 반면, 도 3b에 서 도시하는 패턴 형성부(252)는 2군데가 절곡되어 있는 형태를 가진다. 이러한 절곡 형태는 개별 금속 방열판(250)으로 절단된 후 기계적인 성형에 의해 만들어진다.While the pattern forming unit 152 shown in FIG. 2B has a simple planar shape, the pattern forming unit 252 shown in FIG. 3B has a form in which two places are bent. This bending form is made by mechanical molding after being cut into individual metal heat sinks 250.

이와 같은 패턴 형성부(252)의 절곡 형태는 성형 수지(280)를 충진하는 과정에서 성형 수지(280)가 외부 단자(270)가 형성되어 있는 영역으로까지 범람하여 충진되는 것을 방지하기 위한 것으로, 성형 수지(280)가 요구되는 일정 높이까지만 충진되는 것을 용이하게 수행하도록 한다.The bent shape of the pattern forming unit 252 is to prevent the molding resin 280 from overflowing to the area where the external terminal 270 is formed in the process of filling the molding resin 280, The molding resin 280 is easily filled to only a certain height required.

도 2b에서 도시하는 패턴 형성부(152)에서는 외부 단자(170)가 형성되는 회로 패턴(130)의 위치나 본딩 와이어(160)와 연결되는 회로 패턴(130)의 위치가 동일하여 성형 수지(180)를 충진함에 있어 외부 단자(170)가 형성된 영역으로 성형 수지(180)가 범람할 염려가 있어 성형 수지(180)를 충진함에 있어 특별한 주의가 요구된다.In the pattern forming unit 152 illustrated in FIG. 2B, the molding resin 180 may be formed because the position of the circuit pattern 130 on which the external terminal 170 is formed or the position of the circuit pattern 130 connected to the bonding wire 160 are the same. ), The molding resin 180 may overflow to the area where the external terminal 170 is formed, so special care is required in filling the molding resin 180.

이에 반해, 도 3b에서 도시하는 바와 같이 2군데가 절곡되어 있는 형태로 패턴 형성부(252)를 형성함으로써, 외부 단자(270)가 형성되는 회로 패턴(230)의 위치가 본딩 와이어(260)와 연결되는 회로 패턴(230)의 위치보다 소정의 높이를 두고 위에 위치하게 됨에 따라 성형 수지(280)를 충진하는 과정에 요구되는 주의를 경감하는 효과가 있게 된다.On the contrary, as shown in FIG. 3B, the pattern forming unit 252 is formed in a form in which two places are bent, so that the position of the circuit pattern 230 in which the external terminal 270 is formed is bonded to the bonding wire 260. Since the position of the circuit pattern 230 is positioned above a predetermined height, the attention required for the process of filling the molding resin 280 may be reduced.

도 4a는 본 발명에 따른 반도체 패키지의 또 다른 일 실시예의 단면을 도시하고 있는데, 도 4a에서 도시하는 바와 같이, 반도체 패키지(300)의 구성은 이하에서 기술하는 금속 방열판(350)의 형태에 있어서의 차이점을 제외하고는 도2a에서 도시하는 반도체 패키지(100)의 구성과 거의 유사하다.Figure 4a shows a cross section of another embodiment of a semiconductor package according to the present invention, as shown in Figure 4a, the configuration of the semiconductor package 300 is in the form of a metal heat sink 350 described below Except for the difference, the structure of the semiconductor package 100 shown in FIG. 2A is almost similar.

도 4b에서 도시하는 바와 같이, 반도체 패키지(300)를 구성하는 금속 방열판(350)은 중심부에 소정의 깊이를 가지는 요부(353)가 형성되고, 요부(353)의 저면 중심부에 칩 실장부(351)가 형성되고, 요부(353)의 저면 주변부, 즉 칩 실장부(351)로부터 소정의 거리를 두고 있는 요부(353)의 저면의 가장자리 주변부로부터 연장되어 금속 방열판(350)에서 요부(353)를 제외한 부분의 표면부까지 형성되는 패턴 형성부(352)를 포함한다.As shown in FIG. 4B, in the metal heat sink 350 constituting the semiconductor package 300, recesses 353 having a predetermined depth are formed in a central portion thereof, and a chip mounting portion 351 is formed in the central portion of the bottom surface of the recesses 353. ) Is formed and extends from the periphery of the bottom of the recess 353, that is, from the edge periphery of the bottom of the recess 353, which is spaced a predetermined distance from the chip mounting portion 351, to form the recess 353 in the metal heat sink 350. The pattern forming unit 352 is formed to the surface portion of the excluded portion.

도 4b에서 도시하는 금속 방열판(350)은 도 2b에서 도시하는 금속 방열판(150)이 캡 형태를 가지는 것과 달리 컵(cup) 형태의 구조를 가지고 있다. 이러한 금속 방열판(350)의 형태는 열 전도도가 우수한 금속 방열판(350)이 보다 많은 표면적에서 대기와 열전달을 수행할 수 있어 열 방출량을 증가시키며, 구조적으로도 형태가 간단하여 최초 금속 부재(도시되지 않음)로부터 용이하게 제작할 수 있어 대량 생산 측면에서 유리한 점이 있다. The metal heat sink 350 shown in FIG. 4B has a cup-shaped structure unlike the metal heat sink 150 shown in FIG. 2B has a cap shape. The shape of the metal heat sink 350 is excellent in the thermal conductivity of the metal heat sink 350 can perform the heat and heat transfer in a larger surface area to increase the amount of heat released, structurally simple to form the first metal member (not shown) It can be manufactured easily from the above), which is advantageous in terms of mass production.

금속 방열판(350)은 소정의 두께를 가지는 금속 부재(도시되지 않음)의 중심부를 에칭 등과 같은 방법으로 식각하여 요부를 형성한 후, 개별 금속 방열판(350)으로 절단하는 방법으로 만들어진다.The metal heat sink 350 is formed by etching a central portion of a metal member (not shown) having a predetermined thickness by etching or the like to form a recess, and then cutting the metal heat sink 350 into individual metal heat sinks 350.

도 5a 내지 5c는 본 발명에 따른 반도체 패키지의 또 다른 변형 실시예들을 도시하고 있는데, 도 5a에서 도시하는 반도체 패키지(400)는 도 2a에서 도시하는 반도체 패키지(100)의 본딩 와이어(160) 대신에 연결 단자로 솔더 범프(460)를 사용하는 플립 칩 본딩 방식으로 반도체 칩(410)과 회로 패턴(430)을 연결한다. 5A to 5C illustrate further modified embodiments of the semiconductor package according to the present invention. The semiconductor package 400 illustrated in FIG. 5A may replace the bonding wire 160 of the semiconductor package 100 illustrated in FIG. 2A. The semiconductor chip 410 and the circuit pattern 430 are connected by flip chip bonding using a solder bump 460 as a connection terminal.                     

한편, 도 5a에서 도시하는 반도체 패키지(400)는 솔더 범프(460)를 사용하여 플립 칩 본딩 방식으로 반도체 칩(410)과 회로 패턴(430)을 연결하는 구성인 바, 앞서 기재된 반도체 패키지(100,200,300)들과는 칩 형성부(451)와 패턴 형성부(452)의 구성에 있어서 아래와 같은 차이점이 있다.Meanwhile, the semiconductor package 400 illustrated in FIG. 5A is configured to connect the semiconductor chip 410 and the circuit pattern 430 by a flip chip bonding method using the solder bump 460. The semiconductor packages 100, 200, and 300 described above ) And the chip forming unit 451 and the pattern forming unit 452 has the following differences.

도 5a에서 도시하는 바와 같이, 패턴 형성부(452)는 금속 방열판(450) 상부 표면 전반에 걸쳐 형성되고, 칩 실장부(451)는 오목하게 형성되는 요부(440)의 저면 중심부에 형성되는 패턴 형성부(452)의 상부 표면에 형성된다.As shown in FIG. 5A, the pattern forming portion 452 is formed over the upper surface of the metal heat sink 450, and the chip mounting portion 451 is formed at the center of the bottom surface of the recessed portion 440. It is formed on the upper surface of the forming portion 452.

솔더 범프(460)에 의해 반도체 칩(410)과 회로 패턴(430) 사이에 형성되는 공간에는 액상 수지 형태의 언더 필(490)이 주입되어 반도체 칩(410)을 안정적으로 지지한다.A liquid resin underfill 490 is injected into the space formed between the semiconductor chip 410 and the circuit pattern 430 by the solder bump 460 to stably support the semiconductor chip 410.

도 5b에서 도시하는 반도체 패키지(500)는 도3a에서 도시하는 반도체 패키지(200)와 대응되는 것으로, 연결 단자로 본딩 와이어(260) 대신에 솔더 범프(560)를 사용한다는 점에서 도 3a에서 도시하는 반도체 패키지(200)와 상이하며, 칩 실장부(551)와 패턴 형성부(552)의 구성은 도 5a에서 도시하는 반도체 패키지(400)와 같으며, 그외의 나머지 구성은 도 3a에서 도시하는 반도체 패키지(200)와 동일한 구성이다.The semiconductor package 500 shown in FIG. 5B corresponds to the semiconductor package 200 shown in FIG. 3A, and is illustrated in FIG. 3A in that solder bumps 560 are used instead of the bonding wires 260 as connection terminals. The semiconductor package 200 is different from the semiconductor package 200, and the chip mounting unit 551 and the pattern forming unit 552 have the same configuration as the semiconductor package 400 shown in FIG. 5A, and the rest of the configuration is shown in FIG. 3A. It is the same structure as the semiconductor package 200.

도 5c에서 도시하는 반도체 패키지(600)는 도4a에서 도시하는 반도체 패키지(300)와 대응되는 것으로, 연결 단자로 본딩 와이어(360) 대신에 솔더 범프(660)를 사용한다는 점에서 도 4a에서 도시하는 반도체 패키지(300)와 상이하며, 칩 실장부(651)와 패턴 형성부(652)의 구성은 도 5a에서 도시하는 반도체 패키지(400)와 같 으며, 그외의 나머지 구성은 도 4a에서 도시하는 반도체 패키지(300)와 동일한 구성이다.The semiconductor package 600 illustrated in FIG. 5C corresponds to the semiconductor package 300 illustrated in FIG. 4A, and is illustrated in FIG. 4A in that solder bumps 660 are used instead of the bonding wire 360 as connection terminals. The semiconductor package 300 is different from the semiconductor package 300, and the chip mounting unit 651 and the pattern forming unit 652 have the same configuration as the semiconductor package 400 shown in FIG. 5A, and the rest of the configuration is shown in FIG. 4A. It is the same structure as the semiconductor package 300.

이상에서 기술한 바와 같이, 본 발명에 따른 반도체 패키지는 별도의 방열판을 추가적으로 구성하는 것이 아니라, 회로 패턴이 형성되어 있는 금속 방열판에 반도체 칩을 바로 실장하고, 연결 단자 및 외부 단자 역시 이러한 금속 방열판에 형성하여 방열판으로 기능하는 금속 방열판이 칩의 실장면으로도 사용되는 반도체 패키지를 제공함으로써 별도의 방열판 없이도 반도체 패키지의 열 방출 기능을 확보할 수 있으며, 그에 따라 반도체 패키지의 크기를 소형화를 제고하고, 반도체 패키지의 생산성을 향상시키는 효과가 있다.
As described above, the semiconductor package according to the present invention does not additionally constitute a separate heat sink, but directly mounts a semiconductor chip on a metal heat sink having a circuit pattern, and a connection terminal and an external terminal are also mounted on the metal heat sink. Forming a metal heat sink that functions as a heat sink to provide a semiconductor package that is also used as a mounting surface of the chip to secure the heat dissipation function of the semiconductor package without a separate heat sink, thereby improving the size of the semiconductor package, There is an effect of improving the productivity of the semiconductor package.

Claims (9)

반도체 칩;Semiconductor chips; 상기 반도체 칩이 실장되는 평면부인 칩 실장부와 회로 패턴이 형성되는 패턴 형성부를 포함하는 금속 방열판;A metal heat dissipation plate including a chip mounting part which is a planar part in which the semiconductor chip is mounted and a pattern forming part in which a circuit pattern is formed; 상기 반도체 칩과 상기 패턴 형성부에 형성되는 상기 회로 패턴을 전기적으로 연결하는 연결 단자; 및A connection terminal for electrically connecting the semiconductor chip and the circuit pattern formed on the pattern forming unit; And 상기 패턴 형성부에 형성되는 상기 회로 패턴과 전기적으로 연결되는 외부 단자;를 포함하는 반도체 패키지에 있어서,A semiconductor package comprising: an external terminal electrically connected to the circuit pattern formed on the pattern forming unit. 상기 회로 패턴은 상기 패턴 형성부의 표면과 접촉하는 제1절연막의 상부 표면에 형성되며, 상기 회로 패턴의 상부 표면에 있어서 상기 연결 단자 및 외부 단자와 연결되는 부분을 제외한 상부 표면에 제2절연막이 형성되는 것을 특징으로 하는 반도체 패키지.The circuit pattern is formed on an upper surface of the first insulating layer in contact with the surface of the pattern forming portion, and a second insulating layer is formed on the upper surface of the upper surface of the circuit pattern except for a portion connected to the connection terminal and an external terminal. A semiconductor package, characterized in that. 제 1항에 있어서, 상기 연결 단자는 본딩 와이어인 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein the connection terminal is a bonding wire. 제2 항에 있어서, 상기 금속 방열판은 한쪽 단부는 상기 칩 실장부와 소정의 각도를 이루며 굴절되어 연결되고, 다른 한쪽 단부는 상기 패턴 형성부와 소정의 각도를 이루며 굴절되어 연결되며, 상기 칩 실장부로부터 상향으로 소정의 높이를 가지는 지지부를 포함하고, 상기 칩 실장부, 패턴 형성부, 및 지지부는 단일한 금속판형 부재로부터 형성되는 것을 특징으로 하는 반도체 패키지.The chip mounting part of claim 2, wherein one end of the metal heat sink is bent and connected to the chip mounting part at a predetermined angle, and the other end is bent and connected to the pattern forming part at a predetermined angle. And a support portion having a predetermined height upward from the portion, wherein the chip mounting portion, the pattern formation portion, and the support portion are formed from a single metal plate-like member. 제2 항에 있어서, 상기 금속 방열판은 중심부에 소정의 깊이를 가지는 요부가 형성되고, 상기 칩 실장부는 상기 요부의 저면 중심부에 형성되며, 상기 패턴 형성부는 상기 요부의 저면 주변부로부터 상기 금속 방열판의 주변부까지 연장되어 형성되는 것을 특징으로 하는 반도체 패키지.The metal heat sink of claim 2, wherein a recess having a predetermined depth is formed at a center portion of the metal heat sink, and the chip mounting portion is formed at a center of a bottom surface of the recess, and the pattern forming portion is a peripheral portion of the metal heat sink from a bottom periphery of the recess. A semiconductor package, characterized in that extending to form. 제3 항에 있어서, 상기 패턴 형성부는 적어도 둘 이상의 지점에서 절곡되어 있는 형태인 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 3, wherein the pattern forming portion is bent at at least two points. 제 1항에 있어서, 상기 연결 단자는 솔더 범프인 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein the connection terminal is a solder bump. 제 6항에 있어서, 상기 금속 방열판은 단일한 금속 판형 부재의 중심부를 소정의 크기로 프레스 하여 오목하게 형성된 요부를 포함하며, 상기 패턴 형성부는 상기 금속 방열판 상부 표면 전반에 결쳐 형성되며, 상기 칩 실장부는 상기 요부의 저면 중심부에 형성되어 있는 상기 패턴 형성부의 상부 표면에 형성되는 것을 특징으로 하는 반도체 패키지.The metal heat sink of claim 6, wherein the metal heat sink includes a recess formed by pressing a central portion of the single metal plate member to a predetermined size, and the pattern forming portion is formed on the entire upper surface of the metal heat sink. The portion is formed on the upper surface of the pattern forming portion is formed in the central portion of the bottom surface of the recessed portion. 제 6항에 있어서, 상기 금속 방열판은 중심부에 소정의 깊이를 가지는 요부가 형성되고, 상기 패턴 형성부는 상기 금속 방열판 상부 표면 전면에 걸쳐 형성되며, 상기 칩 실장부는 상기 요부의 저면 중심부에 형성된 상기 패턴 형성부의 상부 표면에 형성되는 것을 특징으로 하는 반도체 패키지.The metal heat sink of claim 6, wherein a recess having a predetermined depth is formed in a center portion of the metal heat sink, and the pattern forming portion is formed over the entire surface of the upper surface of the metal heat sink, and the chip mounting portion is formed in the center of the bottom surface of the recess. A semiconductor package, characterized in that formed on the upper surface of the forming portion. 청구항 제7항에 있어서, 상기 패턴 형성부는 상기 금속 방열판의 요부를 제외한 부분에 적어도 둘 이상의 지점에서 절곡되어 있는 형태를 가지는 것을 특징으로 하는 반도체 패키지.The semiconductor package according to claim 7, wherein the pattern forming portion is bent at at least two points on a portion excluding a main portion of the metal heat sink.
KR1020040090357A 2004-11-08 2004-11-08 Semiconductor package having a metal heat sink with a circuit pattern formed thereon KR20060041009A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040090357A KR20060041009A (en) 2004-11-08 2004-11-08 Semiconductor package having a metal heat sink with a circuit pattern formed thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040090357A KR20060041009A (en) 2004-11-08 2004-11-08 Semiconductor package having a metal heat sink with a circuit pattern formed thereon

Publications (1)

Publication Number Publication Date
KR20060041009A true KR20060041009A (en) 2006-05-11

Family

ID=37147766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040090357A KR20060041009A (en) 2004-11-08 2004-11-08 Semiconductor package having a metal heat sink with a circuit pattern formed thereon

Country Status (1)

Country Link
KR (1) KR20060041009A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220013371A1 (en) * 2018-11-07 2022-01-13 Danfoss Silicon Power Gmbh Mold tool for molding a semiconductor power module with top-sided pin connectors and method of manufacturing such a semiconductor power module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220013371A1 (en) * 2018-11-07 2022-01-13 Danfoss Silicon Power Gmbh Mold tool for molding a semiconductor power module with top-sided pin connectors and method of manufacturing such a semiconductor power module

Similar Documents

Publication Publication Date Title
US6781242B1 (en) Thin ball grid array package
US6919631B1 (en) Structures for improving heat dissipation in stacked semiconductor packages
US6759737B2 (en) Semiconductor package including stacked chips with aligned input/output pads
US7138706B2 (en) Semiconductor device and method for manufacturing the same
US7372151B1 (en) Ball grid array package and process for manufacturing same
US20040012099A1 (en) Semiconductor device and manufacturing method for the same, circuit board, and electronic device
KR100698526B1 (en) Substrate having heat spreading layer and semiconductor package using the same
US6982485B1 (en) Stacking structure for semiconductor chips and a semiconductor package using it
US20020140085A1 (en) Semiconductor package including passive elements and method of manufacture
US8344495B2 (en) Integrated circuit packaging system with interconnect and method of manufacture thereof
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
KR100649869B1 (en) Semiconductor package
KR100475337B1 (en) High Power Chip Scale Package and Manufacturing Method
CN209880583U (en) Semiconductor packaging structure
KR20060041009A (en) Semiconductor package having a metal heat sink with a circuit pattern formed thereon
KR100260996B1 (en) Array type semiconductor package using a lead frame and its manufacturing method
US11296005B2 (en) Integrated device package including thermally conductive element and method of manufacturing same
KR100473336B1 (en) semiconductor package
KR100520443B1 (en) Chip scale package and its manufacturing method
KR100788340B1 (en) Semiconductor Package
KR100444175B1 (en) ball grid array of stack chip package
KR100542672B1 (en) Semiconductor package
CN117855163A (en) Package structure and method for forming the same
KR100542671B1 (en) Semiconductor package and its manufacturing method
KR19990056764A (en) Ball grid array package

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination