KR100649869B1 - Semiconductor package - Google Patents

Semiconductor package Download PDF

Info

Publication number
KR100649869B1
KR100649869B1 KR1020000073055A KR20000073055A KR100649869B1 KR 100649869 B1 KR100649869 B1 KR 100649869B1 KR 1020000073055 A KR1020000073055 A KR 1020000073055A KR 20000073055 A KR20000073055 A KR 20000073055A KR 100649869 B1 KR100649869 B1 KR 100649869B1
Authority
KR
South Korea
Prior art keywords
chip
heat slug
semiconductor package
bonding
ground
Prior art date
Application number
KR1020000073055A
Other languages
Korean (ko)
Other versions
KR20020043395A (en
Inventor
정은영
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020000073055A priority Critical patent/KR100649869B1/en
Publication of KR20020043395A publication Critical patent/KR20020043395A/en
Application granted granted Critical
Publication of KR100649869B1 publication Critical patent/KR100649869B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로서, 반도체 칩을 상하로 적층하되, 열전도성의 히트슬러그를 이용하여 제조된 반도체 패키지를 제공하고자 한 것이다.The present invention relates to a semiconductor package, which aims to provide a semiconductor package manufactured by stacking semiconductor chips vertically and using a heat-conductive heat slug.

이에, 반도체 칩에서 발생되는 열을 히트슬러그를 통하여 방출시킬 수 있는 효과를 제공할 수 있고, 또한 상기 히트슬러그를 상하로 적층된 칩의 파워 또는 그라운드 본딩 영역으로 사용할 수 있도록 함으로써, 반도체 칩의 그라운드 본딩을 여러곳에 실시할 수 있는 점을 수용하여, 반도체 칩의 전기적인 성능을 향상시킬 수 있는 장점을 제공하게 된다.
In addition, the heat slug can be used as a power or ground bonding region of the stacked chips, so that the ground of the semiconductor chip can be reduced. It is possible to improve the electrical performance of the semiconductor chip by accepting that the bonding can be performed in various places.

반도체 패키지, 히트슬러그, 적층, 그라운드, 열방출Semiconductor package, heat slug, lamination, ground, heat release

Description

반도체 패키지{Semiconductor package} [0001]             

도 1a는 본 발명에 따른 반도체 패키지의 일실시예를 나타내는 단면도,1A is a cross-sectional view showing an embodiment of a semiconductor package according to the present invention,

도 1b는 본 발명에 따른 반도체 패키지의 일실시예를 나타내는 평면도로서, 와이어 본딩이 실시되는 상태를 나타낸다.FIG. 1B is a plan view showing an embodiment of a semiconductor package according to the present invention, in which wire bonding is performed. FIG.

도 2a는 본 발명에 따른 반도체 패키지의 다른 실시예를 나타내는 단면도,FIG. 2A is a cross-sectional view showing another embodiment of the semiconductor package according to the present invention,

도 2b는 본 발명에 따른 반도체 패키지의 다른 실시예를 나타내는 평면도로서, 와이어 본딩이 실시되는 상태를 나타낸다.FIG. 2B is a plan view showing another embodiment of the semiconductor package according to the present invention, in which wire bonding is performed. FIG.

도 5는 종래의 칩 적층형 반도체 패키지를 나타내는 단면도.5 is a sectional view showing a conventional chip stacking type semiconductor package.

<도면의 주요 부분에 대한 부호의 설명>Description of the Related Art

10 : 인쇄회로기판 12 : 상부칩10: printed circuit board 12: upper chip

14 : 하부칩 16 : 히트슬러그14: Lower chip 16: Heat slug

18 : 와이어 20 : 연장단18: Wire 20: Extension stage

22 : 접착수단 24 : 요홈22: adhesive means 24: groove

26 : 수지 28 : 수지층26: Resin 28: Resin layer

30 : 와이어 본딩용 전도성패턴 32 : 인출단자 부착용 전도성패턴30: Conductive pattern for wire bonding 32: Conductive pattern for attaching lead terminal

34 : 인출단자 36 : 커버코트 34: lead-out terminal 36: cover coat                 

100,200,300 : 반도체 패키지
100, 200, 300: semiconductor package

본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 그라운드 본딩 영역의 면적을 증대시켜 적층된 칩의 그라운드 본딩수를 증가시킬 수 있고, 열방출 효과를 크게 얻어낼 수 있도록 히트슬러그를 이용하여 제조된 칩 적층형 반도체 패키지에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, to a semiconductor package that can increase the area of the ground bonding region to increase the number of ground bonding of the stacked chips, To a chip stacked semiconductor package.

일반적으로 반도체 패키지는 회로가 집적되어 있는 반도체 칩을 외부로부터 보호하기 위하여 밀봉하되, 반도체 칩으로부터 각종 입출력 신호용 단자를 여러가지 방식으로 인출시킬 수 있도록 리드프레임, 인쇄회로기판, 회로필름등의 각종부재를 이용하여 다양한 구조로 제조되고 있다. 2. Description of the Related Art In general, a semiconductor package is formed by sealing various members such as a lead frame, a printed circuit board, a circuit film, and the like so as to be able to take out various types of input / output signal terminals from a semiconductor chip in order to protect a semiconductor chip, And is manufactured in a variety of structures.

또한, 반도체 패키지는 반도체 칩이 전기적인 신호를 빠르게 입출력함에 따라 발생하는 열을 효과적으로 방열할 수 있는 구조, 고속 동작의 수행을 위하여 공통적으로 많은 수의 입출력 단자를 수용할 수 있는 구조, 휴대용 전자제품의 소형화경향으로 인하여 협소한 실장 공간에 맞게 단위체적당 실장효율을 높일 수 있는 구조등으로 제조되고 있다,In addition, the semiconductor package has a structure that can effectively dissipate heat generated by a semiconductor chip as it rapidly inputs and outputs electric signals, a structure capable of accommodating a large number of input / output terminals commonly for performing high-speed operation, Due to the miniaturization tendency, it is possible to increase the mounting efficiency per unit volume in accordance with the narrow mounting space.

최근에는, 동일한 크기 또는 서로 다른 크기의 반도체 칩을 적층한 구조의 반도체 패키지가 제조되고 있는 바, 이는 패키지 부피의 증가 없이도 메모리의 용 량을 배가시키거나, 원(One) 칩으로 통합시키기 어려운 복합기능을 하나의 패키지 안에서 해결할 수 있는 장점을 제공한다.Recently, a semiconductor package having a structure in which semiconductor chips of the same size or different sizes are stacked is manufactured. This is because a semiconductor package having a structure in which the capacity of a memory is doubled or a memory chip is difficult to integrate into one chip It provides the advantage that functions can be solved in one package.

여기서 종래의 칩 적층형 반도체 패키지의 구조를 첨부한 도 3을 참조로 간략히 설명하면 다음과 같다.Hereinafter, the structure of a conventional chip-stacked semiconductor package will be briefly described with reference to FIG.

상기 반도체 패키지(300)는 인쇄회로기판(10)을 이용하여 상하로 적층한 패키지로서, 인쇄회로기판(10)의 칩탑재영역에 에폭시수지와 같은 접착수단(22)으로 부착된 하부칩(14)과; 이 하부칩(14)상에 필름 접착수단(22)으로 부착된 보다 작은 크기의 상부칩(12)과; 상기 상부칩(12)과 하부칩(14)의 본딩패드와, 상기 인쇄회로기판(10)의 상면으로 노출된 와이어 본딩용 전도성패턴(30)간에 연결된 와이어(18)와; 상기 상부칩(12)과 하부칩(14), 각 와이어(18)들을 외부로부터 보호하기 위하여 몰딩하고 있는 수지(26)와; 상기 인쇄회로기판(10)의 저면으로 노출된 인출단자 부착용 전도성패턴(32)에 부착된 인출단자(34)등으로 구성되어 있다.The semiconductor package 300 is a package which is stacked up and down by using a printed circuit board 10 and is mounted on a chip mounting area of the printed circuit board 10 by a lower chip 14 )and; An upper chip (12) of smaller size attached with film adhering means (22) on the lower chip (14); A wire 18 connected between a bonding pad of the upper chip 12 and the lower chip 14 and a conductive pattern 30 for wire bonding exposed on the upper surface of the printed circuit board 10; A resin 26 molded to protect the upper chip 12, the lower chip 14, and the wires 18 from the outside; And a lead terminal 34 attached to the lead pattern attaching conductive pattern 32 exposed on the bottom surface of the printed circuit board 10 and the like.

그러나, 상기와 같은 반도체 칩 적층형 반도체 패키지는 두 개의 칩이 적층되어 고집적화됨에 따라, 반도체 칩에서 많은 열을 발생하는 단점이 있고, 또한 반도체 칩의 파워 또는 그라운드 본딩을 인쇄회로기판의 설계상 미리 정해진 전도성패턴에만 한정시켜 실시함에 따라, 최근 반도체 칩의 전기적인 성능을 향상시키기 위하여 그라운드 본딩을 여러곳에 하는 실시하는 점을 만족시키지 못하는 단점이 있다.

However, the above-described semiconductor chip stacked semiconductor package has a disadvantage in that a large amount of heat is generated in the semiconductor chip as the two chips are stacked and highly integrated, and the power or ground bonding of the semiconductor chip is performed by a predetermined The present invention is disadvantageous in that it does not satisfy the point that the ground bonding is performed in various places in order to improve the electrical performance of the semiconductor chip in recent years.

본 발명은 상기와 같은 점을 감안하여, 반도체 칩을 상하로 적층하되, 열전도성의 히트슬러그를 이용하여 제조된 반도체 패키지를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION In view of the above, it is an object of the present invention to provide a semiconductor package manufactured by stacking semiconductor chips vertically and using a heat-conductive heat slug.

이에, 반도체 칩에서 발생되는 열을 히트슬러그를 통하여 방출시킬 수 있는 효과를 제공할 수 있고, 또한 상기 히트슬러그를 상하로 적층된 칩의 파워 또는 그라운드 본딩 영역으로 사용할 수 있도록 함으로써, 반도체 칩의 그라운드 본딩을 여러곳에 실시할 수 있는 점을 수용하여, 반도체 칩의 전기적인 성능을 향상시킬 수 있게 된다.
In addition, the heat slug can be used as a power or ground bonding region of the stacked chips, so that the ground of the semiconductor chip can be reduced. It is possible to improve the electrical performance of the semiconductor chip by accommodating the point that bonding can be performed in various places.

상기한 목적을 달성하기 위한 본 발명은:According to an aspect of the present invention,

베이스층의 수지층과, 이 수지층의 양면에 식각 처리된 전도성패턴과, 상기 전도성패턴의 일부를 외부로 노출시키면서 수지층상에 도포된 커버코트로 구성되어 있는 인쇄회로기판과; 상기 인쇄회로기판의 칩탑재영역에 접착수단에 의하여 상하로 적층 부착된 상부칩 및 하부칩과; 상기 상부칩과 하부칩의 본딩패드와, 인쇄회로기판의 와이어 본딩용 전도성패턴간에 연결된 와이어와; 상기 상부칩 및 하부칩, 와이어등을 몰딩하고 있는 수지로 구성된 반도체 패키지에 있어서, A printed circuit board comprising a resin layer of a base layer, a conductive pattern etched on both sides of the resin layer, and a cover coat coated on the resin layer while exposing a part of the conductive pattern to the outside; An upper chip and a lower chip stacked vertically by an adhesive means on a chip mounting area of the printed circuit board; A wire connected between the bonding pads of the upper chip and the lower chip, and a conductive pattern for wire bonding of the printed circuit board; And a resin for molding the upper chip, the lower chip, and the wires,

상기 상부칩과 하부칩 사이에 열전도성의 히트슬러그를 부착하고, 상부칩 및 하부칩의 파워 또는 그라운드용 와이어가 상기 히트 슬러그에 본딩되어 달성된 것 을 특징으로 한다.And a thermally conductive heat slug is attached between the upper chip and the lower chip, and a power or ground wire of the upper chip and the lower chip is bonded to the heat slug.

상기 히트 슬러그는 외곽면에 다수의 요홈이 등간격으로 배열된 판형으로 성형된 것을 특징으로 한다.The heat slug is characterized in that the heat slug is formed into a plate shape having a plurality of grooves arranged at equal intervals on an outer surface.

또는, 상기 히트 슬러그는 각 모서리에 수직 절곡된 연장단이 일체로 성형된 판형으로 성형된 것을 특징으로 한다.Alternatively, the heat slug may be formed in a plate shape in which an extending end perpendicularly bent at each corner is integrally formed.

바람직한 구현예로서, 상기 상부칩과 하부칩의 그라운드 본딩 영역에 해당되는 히트슬러그의 상면은 와이어와의 본딩 결합력이 우수한 재질로 도금된 것을 특징으로 한다.In a preferred embodiment, the top surface of the heat slug corresponding to the ground bonding region of the upper chip and the lower chip is plated with a material having excellent bonding strength with the wire.

더욱 바람직한 구현예로서, 상기 하부칩의 파워 또는 그라운드용 본딩패드와 상기 히트슬러그간에 연결된 와이어는 리버스 본딩으로 연결된 것을 특징으로 한다.In a further preferred embodiment, a wire connected between the bonding pad for power or ground and the heat slug of the lower chip is connected by reverse bonding.

특히, 상기 히트슬러그의 연장단 하단끝 저면은 마더보드 실장되는 면적으로 외부로 노출되도록 한 것을 특징으로 한다In particular, the bottom end of the lower end of the extended end of the heat slug is exposed to the outside through an area on which the mother board is mounted

여기서 본 발명의 실시예를 첨부한 도면에 의거하여 더욱 상세하게 설명하면 다음과 같다.Hereinafter, embodiments of the present invention will be described in more detail with reference to the accompanying drawings.

첨부한 도 1a는 본 발명에 따른 반도체 패키지의 일실시예를 나타내는 단면도이고, 도 1b는 상부칩과 하부칩의 와이어 본딩 상태를 나타내는 평면도로서, 상부칩은 그라운드 본딩된 상태만 도시되어 있다.FIG. 1A is a cross-sectional view showing an embodiment of a semiconductor package according to the present invention, and FIG. 1B is a plan view showing a wire bonding state of an upper chip and a lower chip, wherein the upper chip is only ground bonded.

상기 반도체 패키지(100)는 인쇄회로기판(10)을 이용하여 제조된 것이지만, 가요성 수지필름상에 전도성패턴이 식각처리된 형태의 회로필름 부재를 이용하여 제조하여도 무방하다.Although the semiconductor package 100 is manufactured using the printed circuit board 10, the semiconductor package 100 may be manufactured using a circuit film member in which a conductive pattern is etched on a flexible resin film.

상기 인쇄회로기판(10)은 베이스층의 수지층(28)과, 이 수지층(28)의 양면에 전기적인 신호 흐름 라인을 이루며 식각 처리된 전도성패턴과, 상기 전도성패턴의 일부를 외부로 노출시키면서 상기 수지층(28)상에 도포된 커버코트(36)로 구성되어 있고, 특히 상기 전도성패턴들 중에서 와이어 본딩용 전도성패턴(30)이 상면으로 노출되고, 인출단자 부착용 전도성패턴(32)이 저면으로 노출되어 있다.The printed circuit board 10 includes a resin layer 28 of a base layer, a conductive pattern formed by etching on both sides of the resin layer 28 to form an electrical signal flow line, The conductive pattern 30 for wire bonding is exposed on the upper surface and the conductive pattern 32 for attaching the lead terminal is formed on the upper surface of the cover coat 36. [ Exposed to the bottom.

여기서, 상기 인쇄회로기판(10)의 커버코트(36)로 도포되어 있는 상면 중앙의 칩탑재영역에 먼저 하부칩(14)을 에폭시수지와 같은 접착수단(22)으로 부착하고, 이 하부칩(14)의 상면에 열전도성의 히트슬러그(16)를 필름 접착수단(22)으로 부착하며, 상기 히트슬러그(14)의 상면 중앙에 상부칩(12)을 필름 접착수단(22)으로 부착한다.Here, the lower chip 14 is first attached to the chip mounting area at the center of the upper surface coated with the cover coat 36 of the printed circuit board 10 with the bonding means 22 such as epoxy resin, A heat-conducting slug 16 is attached to the upper surface of the heat slug 14 by a film bonding means 22 and the upper chip 12 is attached to the upper surface of the heat slug 14 by a film bonding means 22.

상기 히트슬러그(14)는 외측면에 요홈(24)이 등간격으로 형성된 판형 형상으로 성형된 것으로서, 구리(Cu)와 은(Al)등과 같은 열전도성이 우수한 재질로 성형된 것이다.The heat slug 14 is formed in the shape of a plate having grooves 24 formed at regular intervals on the outer side and formed of a material having excellent thermal conductivity such as copper (Cu) and silver (Al).

또한, 상기 히트슬러그의 상면 일정부위에는 와이어와의 본딩 결합력이 우수한 금(Au)과 같은 재질로 도금된다.In addition, a certain portion of the upper surface of the heat slug is plated with a material such as gold (Au) having a good bonding strength with the wire.

이때, 첨부한 도 1b에 도시한 바와 같이 상기 히트슬러그(14)의 요홈(24)을 통하여 하부칩(14)의 일부 본딩패드가 위쪽을 향하며 노출된 상태가 되는 바, 이 요홈(24)을 통하여 위쪽으로 노출된 하부칩(14)의 본딩패드는 파워 또는 그라운드 본딩용으로 사용하는 것이 바람직하고, 그 이유는 후술하는 바와 같이 보다 높은 위치에 있는 히트슬러그(14)면에 리버스 본딩을 용이하게 실시할 수 있도록 하는데 있다.1B, a part of the bonding pad of the lower chip 14 is exposed upward through the groove 24 of the heat slug 14, and the groove 24 is exposed The bonding pads of the lower chip 14 exposed upward through the upper surface of the heat slug 14 are preferably used for power or ground bonding because it facilitates reverse bonding to the surface of the heat slug 14 at a higher position And the like.

특히, 상기 필름 접착수단(22)의 두께를 상기 하부칩(14)의 본딩패드와 인쇄회로기판(10)의 와이어 본딩용 전도성패턴간(30)을 연결하는 와이어의 최대높이가 히트슬러그(16)의 저면에 닿지 않을 정도로 조절해주는 것이 바람직하다.The maximum height of the wire connecting the bonding pad of the lower chip 14 and the conductive pattern 30 for wire bonding of the printed circuit board 10 is larger than the maximum height of the heat slug 16 It is preferable to adjust it so that it does not touch the bottom surface of the frame.

여기서 상기와 같이 적층된 상부칩(12)과 하부칩(14)의 와이어 본딩 상태를 살펴보면 다음과 같다.The wire bonding state of the upper chip 12 and the lower chip 14 stacked as described above will be described below.

먼저, 하부칩(14)의 본딩패드와, 인쇄회로기판(10)의 와이어 본딩용 전도성패턴(30)간이 와이어(18)로 본딩되는 바, 상기 하부칩(14)의 파워 또는 그라운드 본딩은 상기 히트슬러그(16)의 상면에 리버스 본딩(Reverse bonding)으로 실시된다.First, the bonding pads of the lower chip 14 and the conductive patterns 30 for wire bonding of the printed circuit board 10 are bonded to the wires 18, And is performed by reverse bonding on the upper surface of the heat slug 16. [

좀 더 상세하게는, 캐필러리와 같은 와이어 본딩수단이 보다 높은 위치에 있는 상기 히트슬러그(16)의 상면(금으로 도금된 부위)에 볼을 형성한 후 와이어를 끈어주고, 연이어 상기 하부칩(14)의 그라운드 본딩용 패드에 1차본딩(볼본딩(Ball bonding))을 하고, 상기 히트슬러그(16)의 상면에 형성된 볼에 2차 본딩(스티치본딩(Stitch bonding))을 실시함으로써, 하부칩(14)과 히트슬러그(16)간에 파워 또는 그라운드 와이어 본딩이 완료된다.More specifically, a wire bonding means such as a capillary forms a ball on the upper surface (gold-plated portion) of the heat slug 16 at a higher position, (Ball bonding) to the ground bonding pad of the heat slug 16 and secondary bonding (stitch bonding) to the ball formed on the top surface of the heat slug 16, The power or ground wire bonding between the lower chip 14 and the heat slug 16 is completed.

이때, 캐필러리와 같은 와이어 본딩수단이 상기 히트슬러그(16)에 먼저 볼을 형성하는 이유는, 히트슬러그(16)에 곧바로 2차본딩이 이루어지면 와이어가 잘 붙지 않게 되는 점을 고려하여, 2차 본딩시 와이어(18)가 잘 붙을 수 있도록 볼을 형 성해주는 것이다.At this time, a wire bonding means such as a capillary first forms a ball on the heat slug 16 in consideration of the fact that if the heat slug 16 is directly subjected to secondary bonding, In the secondary bonding, the ball is formed so that the wire (18) adheres well.

다음으로, 상기 상부칩(12)과, 인쇄회로기판(10)의 와이어 본딩용 전도성패턴(30)간을 와이어(18)로 본딩하는 바, 마찬가지로 상부칩(12)의 파워 또는 그라운드 본딩은 상기 히트슬러그(16)의 상면에 실시하게 된다.Next, the upper chip 12 and the conductive pattern 30 for wire bonding of the printed circuit board 10 are bonded to each other with wires 18. Likewise, the power or ground bonding of the upper chip 12 is performed by the above- And is performed on the upper surface of the heat slug 16. [

물론, 상기 히트슬러그(16)와, 인쇄회로기판(10)의 파워 또는 그라운드 본딩용 전도성패턴간에도 와이어(18)로 본딩되어진다.Of course, the heat slug 16 and the conductive pattern for power or ground bonding of the printed circuit board 10 are also bonded to the wire 18.

따라서, 상기 상부칩(12)과 하부칩(14)에 대한 그라운드 처리는 상기 히트슬러그(16)와, 인쇄회로기판(10)의 그라운드 본딩용 전도성패턴과, 후술하는 인출단자(34)를 경유하여, 인출단자(34)가 부착된 마더보드의 접지영역에까지 그라운드용 전기신호가 닿음으로써, 이루어지게 된다.The grounding process for the upper chip 12 and the lower chip 14 is performed by the conductive pattern for ground bonding of the heat slug 16 and the printed circuit board 10 and the lead- And an electrical signal for ground is applied to the grounding area of the motherboard to which the lead-out terminal 34 is attached.

한편, 상기 상부칩(12)과 하부칩(14)의 그라운드 와이어 본딩을 상기 히트슬러그(16)에 여러개로 연결함에 따라, 상부칩(12)과 하부칩(14)의 전기적인 성능을 향상시킬 수 있게 된다.The ground wire bonding of the upper chip 12 and the lower chip 14 may be connected to the heat slug 16 to improve the electrical performance of the upper chip 12 and the lower chip 14. [ .

다음으로, 상기 상부칩(12)과 하부칩(14)과 히트슬러그(16)와 각 와이어(18)등을 외부로부터 보호하기 위하여 수지(26)로 몰딩하는 공정을 진행하고, 인쇄회로기판(10)의 저면으로 노출된 인출단자 부착용 전도성패턴(32)에 전도성의 솔더볼과 같은 인출단자(34)를 부착함으로써, 도 1a에 도시한 바와 같은 본 발명의 반도체 패키지(100)로 제조된다.Next, the resin 26 is molded to protect the upper chip 12, the lower chip 14, the heat slug 16, the wires 18 and the like from the outside, The semiconductor package 100 of the present invention as shown in FIG. 1A is manufactured by attaching a lead terminal 34 such as a conductive solder ball to the conductive pattern 32 for attaching the lead terminal exposed on the bottom surface of the lead frame 10.

또 다른 효과로서, 상기 히트슬러그(16)는 열전도성이 우수한 재질로 성형된 것이기 때문에, 상부칩(12)과 하부칩(14)에서 발생되는 열을 와이어(18)와 전도성 패턴, 인출단자(34)를 경유하여 신속하게 외부로 방출시킬 수 있다.The heat generated by the upper chip 12 and the lower chip 14 can be transferred to the wiring 18 through the conductive pattern and the lead terminal 16 by using the heat slug 16. [ 34 to the outside quickly.

여기서, 본 발명의 다른 실시예를 첨부한 도 2a,2b를 참조로 설명하면 다음과 같다.Hereinafter, another embodiment of the present invention will be described with reference to FIGS. 2A and 2B.

다른 실시예로서, 상기 반도체 패키지(200)에 적용된 히트슬러그(16)는 다른 구조로 성형된 것으로서, 대략 사각 판형의 각 모서리에 수직 절곡된 연장단(20)이 일체로 형성되고, 마찬가지로 열전도성이 우수한 구리(Cu),은(Al) 재질로 성형된 것이다.In another embodiment, the heat slug 16 applied to the semiconductor package 200 is formed in a different structure. The heat slug 16 is integrally formed with the extended ends 20, which are vertically bent at respective corners of a substantially rectangular plate, (Cu) and silver (Al).

따라서, 상기 인쇄회로기판(10)의 칩탑재영역에 하부칩(14)을 에폭시수지와 같은 접착수단(22)으로 부착하고, 이 하부칩(14)의 상면에 상기 히트슬러그(16)를 필름 접착수단(22)으로 부착하며, 상기 히트슬러그(16)의 상면 중앙에 상부칩(14)을 필름 접착수단(22)으로 부착하게 된다.Therefore, the lower chip 14 is attached to the chip mounting area of the printed circuit board 10 with an adhesive means 22 such as epoxy resin, and the heat slug 16 is attached to the upper surface of the lower chip 14, And the upper chip 14 is attached to the center of the upper surface of the heat slug 16 by the film sticking means 22. [

이때, 상기 히트슬러그(16)의 연장단(20)의 하단끝은 인쇄회로기판(10)의 각 모서리 부위에 위치되어, 그 저면이 인쇄회로기판(10)의 저면으로 노출된 상태가 된다.At this time, the lower end of the extended end 20 of the heat slug 16 is positioned at each corner of the printed circuit board 10, and the bottom surface thereof is exposed to the bottom surface of the printed circuit board 10.

여기서 상기 상부칩(12)과 하부칩(14)의 본딩패드와, 인쇄회로기판(10)의 와이어 본딩용 전도성패턴(30)간을 와이어(18)로 본딩하되, 상술한 일실시예와 마찬가지로 파워 또는 그라운드용 와이어 본딩은 상기 히트슬러그(16)의 상면에 실시하게 된다.(도 2b 참조)Bonding between the bonding pads of the upper chip 12 and the lower chip 14 and the conductive pattern 30 for wire bonding of the printed circuit board 10 are performed by bonding wires 18, Wire bonding for power or ground is performed on the upper surface of the heat slug 16 (see FIG. 2B).

다음으로, 상기 상부칩(12)과 하부칩(14), 각 와이어(18), 히트슬러그(16)등을 외부로부터 보호하기 위하여 수지(26)로 몰딩하되, 상기 히트슬러그(16)의 연장 단(20) 외측면과 하단끝 저면이 외부로 노출되도록 몰딩을 하고, 인쇄회로기판(10)의 저면에 노출된 인출단자 부착용 전도성패턴(32)에 솔더볼과 같은 인출단자(34)를 부착함으로써, 첨부한 도 2a에 도시한 바와 같은 본 발명의 반도체 패키지(200)로 제조된다.Next, a resin 26 is molded to protect the upper chip 12, the lower chip 14, the wires 18, and the heat slug 16 from the outside, and the extension of the heat slug 16 Molding is performed so that the outer surface of the step 20 and the bottom end bottom are exposed to the outside and the lead terminal 34 such as a solder ball is attached to the conductive pattern 32 for attaching the lead terminal exposed on the bottom surface of the printed circuit board 10 , And the semiconductor package 200 of the present invention as shown in FIG.

한편, 상기 인쇄회로기판(10)의 저면으로 노출된 상기 히트슬러그(16)의 연장단(20) 하단끝 저면에도 인출단자(34)를 부착하여, 마더보드(미도시됨)의 접지영역에 부착되도록 한다.The lead terminal 34 is attached to the bottom end of the lower end of the extended end 20 of the heat slug 16 exposed on the bottom surface of the printed circuit board 10 so as to be electrically connected to the ground region of the mother board .

이에따라, 상기 상부칩(12)과 하부칩(14)에 대한 그라운드 처리는 상기 상부칩(12)과 하부칩(14)의 그라운드 신호가 상기 히트슬러그(16)와, 연장단(20)과, 이 연장단(20)의 하단 저면에 부착된 인출단자(34)를 경유하여 마더보드의 접지영역에까지 그라운드용 전기신호가 닿음으로써, 그라운드 처리가 용이하게 이루어진다.The grounding process for the upper chip 12 and the lower chip 14 may be performed by ground signals of the upper chip 12 and the lower chip 14 to the heat slug 16, An electrical signal for the ground is applied to the grounding area of the motherboard via the lead-out terminal 34 attached to the lower end bottom surface of the extending end 20, thereby facilitating the grounding process.

일실시예와 같이, 상부칩(12)과 하부칩(14)의 그라운드용 본딩을 상기 히트슬러그(16)에 여러개로 실시함으로써, 상부칩(12)과 하부칩(14)의 전기적인 성능을 향상시킬 수 있게 된다.The electrical performance of the upper chip 12 and the lower chip 14 can be improved by performing bonding for the ground of the upper chip 12 and the lower chip 14 on the heat slug 16. [ .

특히, 상기 히트슬러그(16)의 연장단(20)이 외부로 노출되어 있기 때문에, 상부칩(12)과 하부칩(14)에서 발생하는 열의 방출을 더욱 크게 얻어낼 수 있게 된다.


Particularly, since the extended end 20 of the heat slug 16 is exposed to the outside, the heat generated from the upper chip 12 and the lower chip 14 can be further increased.


이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지에 의하면, 서로 적층되는 상부칩과 하부칩 사이에 열전도성의 히트슬러그를 위치시켜 상부칩과 하부칩의 파워 또는 그라운드 본딩 영역으로 사용할 수 있도록 함으로써, 상부칩과 하부칩의 그라운드 본딩을 여러개로 실시하여 전기적인 성능을 향상시킬 수 있고, 또한 히트슬러그를 통하여 상부칩과 하부칩에서 발생되는 열을 외부로 용이하게 방출시킬 수 있는 장점을 제공하게 된다.As described above, according to the semiconductor package of the present invention, the heat-conducting slag can be positioned between the upper chip and the lower chip stacked with each other and used as the power or ground bonding region of the upper chip and the lower chip, The ground bonding of the chip and the lower chip is performed several times to improve the electrical performance and the heat generated from the upper chip and the lower chip can be easily discharged to the outside through the heat slug.

Claims (5)

베이스층의 수지층과, 이 수지층의 양면에 식각 처리된 전도성패턴과, 상기 전도성패턴의 일부를 외부로 노출시키면서 수지층상에 도포된 커버코트로 구성되어 있는 인쇄회로기판과; 상기 인쇄회로기판의 칩탑재영역에 접착수단에 의하여 상하로 적층 부착된 상부칩 및 하부칩과; 상기 상부칩과 하부칩의 본딩패드와, 인쇄회로기판의 와이어 본딩용 전도성패턴간에 연결된 와이어와; 상기 상부칩 및 하부칩, 와이어등을 몰딩하고 있는 수지로 구성된 반도체 패키지에 있어서, A printed circuit board comprising a resin layer of a base layer, a conductive pattern etched on both sides of the resin layer, and a cover coat coated on the resin layer while exposing a part of the conductive pattern to the outside; An upper chip and a lower chip stacked vertically by an adhesive means on a chip mounting area of the printed circuit board; A wire connected between the bonding pads of the upper chip and the lower chip, and a conductive pattern for wire bonding of the printed circuit board; And a resin for molding the upper chip, the lower chip, and the wires, 상기 상부칩과 하부칩 사이에 열전도성의 히트슬러그를 부착하고, 상부칩 및 하부칩의 파워 또는 그라운드용 와이어가 상기 히트 슬러그에 본딩되어 달성된 것을 특징으로 하는 반도체 패키지.Wherein a thermally conductive heat slug is attached between the upper chip and the lower chip, and a power or ground wire of the upper chip and the lower chip is bonded to the heat slug. 제 1 항에 있어서, 상기 히트 슬러그는 외곽면에 다수의 요홈이 등간격으로 배열된 판형으로 성형된 것을 특징으로 하는 반도체 패키지.The semiconductor package according to claim 1, wherein the heat slug is formed in a plate shape having a plurality of grooves arranged at regular intervals on an outer surface thereof. 제 1 항에 있어서, 상기 히트 슬러그는 각 모서리에 수직 절곡된 연장단이 일체로 성형된 판형으로 성형된 것을 특징으로 하는 반도체 패키지.The semiconductor package according to claim 1, wherein the heat slug is formed into a plate-like shape in which an extension end bent perpendicularly to each corner is integrally formed. 제 1 항에 있어서, 상기 상부칩과 하부칩의 그라운드 본딩 영역에 해당되는 히트슬러그의 상면 일정부위에는 와이어와의 본딩 결합력이 우수한 재질로 도금된 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein a certain portion of the upper surface of the heat slug corresponding to the ground bonding region of the upper chip and the lower chip is plated with a material having excellent bonding strength with the wire. 제 1 항 또는 제 3 항에 있어서, 상기 히트슬러그의 연장단 하단끝은 마더보드에 실장되는 부분으로서 반도체 패키지의 저면으로 노출된 것을 특징으로 하는 반도체 패키지.The semiconductor package according to claim 1 or 3, wherein the lower end of the extension end of the heat slug is exposed to the bottom surface of the semiconductor package as a part to be mounted on the mother board.
KR1020000073055A 2000-12-04 2000-12-04 Semiconductor package KR100649869B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000073055A KR100649869B1 (en) 2000-12-04 2000-12-04 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000073055A KR100649869B1 (en) 2000-12-04 2000-12-04 Semiconductor package

Publications (2)

Publication Number Publication Date
KR20020043395A KR20020043395A (en) 2002-06-10
KR100649869B1 true KR100649869B1 (en) 2006-11-24

Family

ID=27679428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000073055A KR100649869B1 (en) 2000-12-04 2000-12-04 Semiconductor package

Country Status (1)

Country Link
KR (1) KR100649869B1 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111656A (en) 2002-09-18 2004-04-08 Nec Electronics Corp Semiconductor device and manufacturing method of semiconductor device
KR100533763B1 (en) * 2002-10-29 2005-12-06 앰코 테크놀로지 코리아 주식회사 semiconductor package
KR100876875B1 (en) * 2002-11-20 2008-12-31 주식회사 하이닉스반도체 Chip Stack Package with Enhanced Heat Dissipation
KR100508682B1 (en) 2002-11-20 2005-08-17 삼성전자주식회사 Stack chip package of heat emission type using dummy wire
KR100712499B1 (en) * 2004-07-09 2007-05-02 삼성전자주식회사 Multi chip package increasing efficiency of heat dissipation and method for manufacturing the same
KR100714917B1 (en) 2005-10-28 2007-05-04 삼성전자주식회사 Chip stack structure interposing shield plate and system in package comprising the same
KR101481571B1 (en) * 2007-08-21 2015-01-14 삼성전자주식회사 Semiconductor Package apparatus and its manufacturing method
KR102108087B1 (en) 2013-07-11 2020-05-08 삼성전자주식회사 Semiconductor Packages
KR20210017271A (en) * 2019-08-07 2021-02-17 삼성전기주식회사 Semi-conductor package
KR102359904B1 (en) * 2019-09-16 2022-02-08 삼성전자주식회사 Semiconductor package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980047710A (en) * 1996-12-16 1998-09-15 구자홍 Stacked semiconductor package and assembly method thereof
KR20000001960U (en) * 1998-06-30 2000-01-25 김영환 Multi-chip package
KR20020039010A (en) * 2000-11-20 2002-05-25 윤종용 Double die package having heat spreaders

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980047710A (en) * 1996-12-16 1998-09-15 구자홍 Stacked semiconductor package and assembly method thereof
KR20000001960U (en) * 1998-06-30 2000-01-25 김영환 Multi-chip package
KR20020039010A (en) * 2000-11-20 2002-05-25 윤종용 Double die package having heat spreaders

Also Published As

Publication number Publication date
KR20020043395A (en) 2002-06-10

Similar Documents

Publication Publication Date Title
US6303997B1 (en) Thin, stackable semiconductor packages
USRE42653E1 (en) Semiconductor package with heat dissipating structure
US6781242B1 (en) Thin ball grid array package
US6414385B1 (en) Quad flat non-lead package of semiconductor
US6608375B2 (en) Semiconductor apparatus with decoupling capacitor
US5646831A (en) Electrically enhanced power quad flat pack arrangement
US5684330A (en) Chip-sized package having metal circuit substrate
US6501164B1 (en) Multi-chip semiconductor package with heat dissipating structure
US20090020859A1 (en) Quad flat package with exposed common electrode bars
KR100649869B1 (en) Semiconductor package
WO2008055134A2 (en) Electronic device with inductor and integrated componentry
JP2001156251A (en) Semiconductor device
US7102211B2 (en) Semiconductor device and hybrid integrated circuit device
KR0179802B1 (en) Semiconductor package
US6057594A (en) High power dissipating tape ball grid array package
KR100788341B1 (en) Chip Stacked Semiconductor Package
KR100474193B1 (en) BG Package and Manufacturing Method
KR100260996B1 (en) Array type semiconductor package using a lead frame and its manufacturing method
KR0119757Y1 (en) Semiconductor package
KR20020052581A (en) Semiconductor package
KR100525450B1 (en) Chip Stack Type Semiconductor Package
KR19980022344A (en) Stacked BGA Semiconductor Package
KR100708050B1 (en) semiconductor package
KR100747996B1 (en) Semiconductor package
KR100369501B1 (en) Semiconductor Package

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131104

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141104

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151103

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171109

Year of fee payment: 12