KR20060040370A - Method for frabricating polycrystalline thin film transistor - Google Patents
Method for frabricating polycrystalline thin film transistor Download PDFInfo
- Publication number
- KR20060040370A KR20060040370A KR1020040089940A KR20040089940A KR20060040370A KR 20060040370 A KR20060040370 A KR 20060040370A KR 1020040089940 A KR1020040089940 A KR 1020040089940A KR 20040089940 A KR20040089940 A KR 20040089940A KR 20060040370 A KR20060040370 A KR 20060040370A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- forming
- boron
- silicon thin
- amorphous silicon
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 88
- 238000000034 method Methods 0.000 title claims description 30
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 39
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052796 boron Inorganic materials 0.000 claims abstract description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 230000005291 magnetic effect Effects 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- UORVGPXVDQYIDP-UHFFFAOYSA-N borane Chemical compound B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910010277 boron hydride Inorganic materials 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 33
- 239000001257 hydrogen Substances 0.000 claims description 33
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 27
- 239000010408 film Substances 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 238000002425 crystallisation Methods 0.000 description 29
- 230000008025 crystallization Effects 0.000 description 21
- 230000008569 process Effects 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 9
- 230000001965 increasing effect Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 230000006698 induction Effects 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- QXNVGIXVLWOKEQ-UHFFFAOYSA-N Disodium Chemical compound [Na][Na] QXNVGIXVLWOKEQ-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- ZGHDMISTQPRNRG-UHFFFAOYSA-N dimolybdenum Chemical compound [Mo]#[Mo] ZGHDMISTQPRNRG-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B30/00—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions
- C30B30/04—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions using magnetic fields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/326—Application of electric currents or fields, e.g. for electroforming
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 전기특성을 더욱 향상시키고, 소비전력을 줄일 수 있도록 한 다결정 박막트랜지스터의 제조방법에 관한 것으로, 기판을 준비하는 단계와, 상기 기판 상에 비정질 실리콘박막을 형성하는 단계와, 상기 비정질 실리콘박막에 붕소(Boron)을 도핑하는 단계와, 상기 붕소가 도핑된 비정질 실리콘박막에 교번자기장을 인가한 상태에서 열처리하여, 다결정 실리콘박막을 형성하는 단계와, 상기 다결정 실리콘박막을 패터닝하여 액티브패턴을 형성하는 단계와, 상기 액티브패턴 상에 게이트전극을 형성하는 단계와, 상기 액티브패턴의 양측 영역에 소스영역 및 드레인영역을 형성하는 단계 및 상기 소스영역과 연결되는 소스전극 및 상기 드레인영역과 연결되는 드레인전극을 형성하는 단계를 포함하여 이루어지는 다결정 박막트랜지스터의 제조방법을 제공한다.The present invention relates to a method of manufacturing a polycrystalline thin film transistor to further improve the electrical characteristics and to reduce the power consumption, comprising the steps of preparing a substrate, forming an amorphous silicon thin film on the substrate, and the amorphous silicon Doping the thin film with boron, heat treating the boron-doped amorphous silicon thin film with an alternating magnetic field to form a polycrystalline silicon thin film, and patterning the polycrystalline silicon thin film to form an active pattern. Forming a gate electrode on the active pattern, forming a source region and a drain region on both sides of the active pattern, and connecting the source electrode and the drain region connected to the source region. Method of manufacturing a polycrystalline thin film transistor comprising the step of forming a drain electrode Provided.
박막트랜지스터, 다결정, 교번자기장, 수소화붕소(BHx)Thin film transistor, polycrystalline, alternating magnetic field, boron hydride (BHx)
Description
도1a ~ 도1i는 본 발명에 의한 다결정 박막트랜지스터의 제조방법을 나타낸 도면.1A to 1I illustrate a method of manufacturing a polycrystalline thin film transistor according to the present invention.
도2는 교번자기장 발생장치를 개략적을 나타낸 도면.2 is a view schematically showing an alternating magnetic field generating device.
도3은 수소의 함량변화에 따른 소자의 전기적 특성을 나타낸 그래프.Figure 3 is a graph showing the electrical characteristics of the device according to the change in the content of hydrogen.
** 도면의 주요부분에 대한 부호의 설명 **** Explanation of symbols for main parts of drawings **
110: 기판 111: 버퍼층110: substrate 111: buffer layer
121 : 게이트전극 122 : 소스전극121: gate electrode 122: source electrode
123 : 드레인전극 124S: 소스영역123:
124D : 드레인영역 124C : 채널영역124D: Drain
본 발명은 다결정 박막트랜지스터에 관한 것으로, 보다 상세하게는 소자의 전기특성을 더욱 향상시킬 수 있도록한 다결정 박막트랜지스터의 제조방법에 관한 것이다.The present invention relates to a polycrystalline thin film transistor, and more particularly, to a method of manufacturing a polycrystalline thin film transistor to further improve the electrical characteristics of the device.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.Recently, with increasing interest in information display and increasing demand for using a portable information carrier, a lightweight flat panel display (FPD), which replaces a conventional display device, a cathode ray tube (CRT), is used. The research and commercialization of Korea is focused on. In particular, the liquid crystal display (LCD) of the flat panel display device is an image representing the image using the optical anisotropy of the liquid crystal, is excellent in resolution, color display and image quality, and is actively applied to notebooks or desktop monitors have.
상기 액정표시장치는 크게 제1기판인 컬러필터(color filter) 기판과 제2기판인 어레이(array)기판 및 상기 컬러필터기판과 어레이기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.The liquid crystal display is largely composed of a color filter substrate as a first substrate, an array substrate as a second substrate, and a liquid crystal layer formed between the color filter substrate and the array substrate.
이때, 상기 액정표시장치의 스위칭소자로는 일반적으로 박막트랜지스터(Thin Film Transistor; TFT)를 사용하며, 상기 박막트랜지스터의 채널층으로는 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(polycrystalline silicon)을 사용한다.In this case, a thin film transistor (TFT) is generally used as a switching element of the liquid crystal display, and amorphous silicon or polycrystalline silicon is used as a channel layer of the thin film transistor. .
상기 비정질 실리콘 박막트랜지스터는 캐리어(carrier)인 전자의 전계효과 이동도(field effect mobility)(<1cm2/Vsec)로는 1MHz 이상의 고속 동작을 요구하는 CMOS(Complementary Metal Oxide Semiconductor) 등과 같은 주변회로에 이용하는 데는 한계가 있다.The amorphous silicon thin film transistor is used in a peripheral circuit such as a CMOS (Complementary Metal Oxide Semiconductor) that requires high-speed operation of 1 MHz or more with a field effect mobility (<1 cm 2 / Vsec) of electrons as a carrier. There is a limit.
이에 따라 전계효과 이동도가 상기 비정질 실리콘 박막트랜지스터에 비해 큰 다결정 실리콘(polycrystalline silicon) 박막트랜지스터를 이용하여 유리기판 위에 화소부와 구동회로부를 동시에 집적하는 연구가 활발히 진행되고 있다.Accordingly, studies are being actively conducted to simultaneously integrate the pixel portion and the driving circuit portion on a glass substrate using a polycrystalline silicon thin film transistor having a greater field effect mobility than the amorphous silicon thin film transistor.
다결정 실리콘 박막트랜지스터 기술은 비정질 실리콘 박막트랜지스터에 비해 낮은 감광도와 높은 전계효과 이동도를 실현할 수 있으므로 화소 어레이(pixel array)와 구동회로를 동일 기판에 직접 제작할 수 있다는 장점이 있다.Polycrystalline silicon thin film transistor technology can realize a low sensitivity and high field effect mobility compared to an amorphous silicon thin film transistor, so that a pixel array and a driving circuit can be manufactured directly on the same substrate.
이러한 집적화에 의해 종래 필요하였던 구동 집적회로(driver Integrated Circuit; driver IC)와 화소 어레이를 연결하는 추가 공정이 불필요하여 생산성 및 신뢰성이 크게 향상될 수 있으며, 전술한 바와 같이 상기 다결정 실리콘 박막의 우수한 특성으로 인해 더 작고 뛰어난 성능의 박막 트랜지스터의 제작이 가능하다는 장점이 있다.This integration eliminates the need for an additional process of connecting a driver integrated circuit (driver IC) and a pixel array, which has been conventionally required, thereby greatly improving productivity and reliability. As described above, the excellent characteristics of the polycrystalline silicon thin film As a result, it is possible to fabricate smaller and superior thin film transistors.
한편, 상기와 같은 다결정 실리콘 박막트랜지스터를 제작하는 방법으로는 크게 다결정 실리콘 박막을 기판 위에 직접 증착하는(as-deposition) 방법과 기판 위에 비정질 실리콘박막을 증착한 후, 결정화하는 방법이 있다.On the other hand, as a method of manufacturing a polycrystalline silicon thin film transistor as described above, there are largely a method of directly depositing (as-deposition) a polycrystalline silicon thin film on a substrate and a method of depositing an amorphous silicon thin film on a substrate and then crystallizing.
다결정 실리콘박막을 제작하기 위한 결정화방법은 고상결정화(Solid Phase Crystallization; SPC)방법과 엑시머레이져(Excimer Laser; EL)를 이용한 결정화 방법이 있다.Crystallization methods for fabricating a polycrystalline silicon thin film include a solid phase crystallization (SPC) method and a crystallization method using an excimer laser (EL).
고상결정화방법은 비교적 간단한 공정으로도 균일한 다결정 실리콘박막을 얻을 수 있지만, 열처리 온도가 600℃이상의 고온이고 열처리 시간도 수십 시간 정도로 길어서 유리기판을 사용하기 어렵고, 공정시간이 길어지는 단점이 있다. 또한, 상기 고상결정화방법으로 얻어진 다결정 실리콘 박막은 보통 수㎛ 수준의 비교적 큰 그레인(grain)을 가지나 상기 그레인 내에 결함(defect)으로 인해, 박막트랜지스터의 성능을 저하시키는 문제점이 있다.Although the solid phase crystallization method can obtain a uniform polycrystalline silicon thin film even by a relatively simple process, it is difficult to use a glass substrate because the heat treatment temperature is high temperature of more than 600 ℃ and the heat treatment time is about several tens of hours, and the process time is long. In addition, the polycrystalline silicon thin film obtained by the solid phase crystallization method has a relatively large grain (grain) of the order of several micrometers, but due to defects in the grain, there is a problem of lowering the performance of the thin film transistor.
한편, 결정화온도 및 공정시간을 단축시키기 위한 금속유도결정화(Metal Induced Crystallization; MIC)방법을 사용할 수 있으나, 상기 금속유도결정화는 의 경우 금속층을 이용하여 실리콘의 결정화 온도를 낮추었지만, 상기 금속의 오염에 의해 소자특성에서 누설전류(leakage current)가 크다는 단점을 가지고 있다.Meanwhile, the metal induced crystallization (MIC) method may be used to shorten the crystallization temperature and the processing time. However, in the case of the metal induced crystallization, the crystallization temperature of silicon is reduced by using a metal layer, but the metal contamination As a result, the leakage current in the device characteristics has a disadvantage.
레이져 결정화방법은 비정질 실리콘을 증착하고, 상기 비정질 실리콘에 레이져 조사를 통해 용융시킨 후, 이를 재결정화시키는 것으로, 공정시간이 짧고, 그레인의 크기를 2000Å 이상 형성할 수 있기 때문에, 우수한 전기적 특성을 얻을 수 있다는 장점이 있다. 하지만, 공정창(process window)이 좁아 재연성과 균일성(uniformity)이 떨어진다는 문제점을 가지고 있다.The laser crystallization method deposits amorphous silicon, melts the amorphous silicon through laser irradiation, and then recrystallizes it, so that the process time is short and the size of the grain can be formed to be 2000 Å or more, thereby obtaining excellent electrical characteristics. There is an advantage. However, the process window (process window) is narrow, there is a problem that the reproducibility and uniformity (uniformity) is inferior.
따라서, 본 발명은 상기한 바와 같은 문제점을 해결하기 위해서 고안된 것으로, 본 발명의 목적은 결정화 공정시간을 줄이고, 소자의 재연성을 향상시킬 수 있는 다결정 박막트랜지스터의 제조방법을 제공하는 데 있다.Accordingly, the present invention was devised to solve the above problems, and an object of the present invention is to provide a method for manufacturing a polycrystalline thin film transistor which can reduce the crystallization process time and improve the reproducibility of the device.
본 발명의 다른 목적은 전기적 특성을 더욱 향상시킬 수 있는 다결정 박막트랜지스터의 제조방법을 제공하는 데 있다.Another object of the present invention is to provide a method of manufacturing a polycrystalline thin film transistor which can further improve electrical characteristics.
기타, 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 상세하게 설명될 것이다.Other objects and features of the invention will be described in detail in the configuration and claims of the invention to be described later.
상기한 목적을 달성하기 위한 본 발명의 박막트랜지스터 제조방법은 기판을 준비하는 단계와, 상기 기판 상에 비정질 실리콘박막을 형성하는 단계와, 상기 비정질 실리콘박막에 붕소(Boron)을 도핑하는 단계와, 상기 붕소이 도핑된 비정질 실리콘박막에 교번자기장을 인가한 상태에서 열처리하여, 다결정 실리콘박막을 형성하는 단계와, 상기 다결정 실리콘박막을 패터닝하여 액티브패턴을 형성하는 단계와, 상기 액티브패턴 상에 게이트전극을 형성하는 단계와, 상기 액티브패턴의 양측 영역에 소스영역 및 드레인영역을 형성하는 단계 및 상기 소스영역과 연결되는 소스전극 및 상기 드레인영역과 연결되는 드레인전극을 형성하는 단계를 포함하여 이루어진다.The thin film transistor manufacturing method of the present invention for achieving the above object comprises the steps of preparing a substrate, forming an amorphous silicon thin film on the substrate, doping boron (Boron) in the amorphous silicon thin film, Heat treating the boron-doped amorphous silicon thin film with an alternating magnetic field to form a polycrystalline silicon thin film, patterning the polycrystalline silicon thin film to form an active pattern, and forming a gate electrode on the active pattern And forming a source region and a drain region in both regions of the active pattern, and forming a source electrode connected to the source region and a drain electrode connected to the drain region.
상기 비정질 실리콘박막에 붕소을 도핑하는 단계는, 붕소과 수소가 결합된 수소화붕소(BHx)를 도핑하는 단계를 포함하여 이루어진다. 그리고, 상기 수소화붕소(BHx)의 붕소에 대한 수소의 함량은 50% 이하이며, 더욱 바람직하게는 10 ~ 20% 범위를 갖는다.Doping the boron in the amorphous silicon thin film includes a step of doping boron hydride (BHx) is bonded to hydrogen and boron. And, the content of hydrogen to the boron of the boron hydride (BHx) is 50% or less, more preferably has a range of 10 to 20%.
한편, 상기 기판과 비정질 실리콘박막 사이에 버퍼층을 형성하는 단계를 더 포함할 수도 있으며, 상기 액티브패턴과 게이트전극 사이에 게이트절연막을 형성하는 단계와, 상기 게이트전극을 포함하는 기판 전면에 제2절연막을 형성하는 단계 및 상기 제1 및 제2절연막을 식각하여 상기 소스영역의 일부를 노출시키는 소스콘택홀 및 상기 드레인영역을 노출시키는 드레인콘택홀을 형성하는 단계를 더 포함하여 이루어진다. 그리고. 상기 소스콘택홀을 통해 상기 소스영역과 소스전극을 전기적으로 연결시키고, 상기 드레인콘택홀을 통해 상기 드레인영역과 드레인전극을 전 기적으로 연결시키게 된다.Meanwhile, the method may further include forming a buffer layer between the substrate and the amorphous silicon thin film, forming a gate insulating film between the active pattern and the gate electrode, and a second insulating film on the entire surface of the substrate including the gate electrode. Forming a source contact hole exposing a portion of the source region and a drain contact hole exposing the drain region by etching the first and second insulating layers. And. The source region and the source electrode are electrically connected through the source contact hole, and the drain region and the drain electrode are electrically connected through the drain contact hole.
또한, 본 발명에 의한 다결정 박막트랜지스터의 제조방법은 기판을 준비하는 단계와, 상기 기판 상에 비정질 실리콘박막을 형성하는 단계와, 상기 비정질 실리콘박막에 (BHx)를 도핑하는 단계와, 상기 붕소이 도핑된 비정질 실리콘박막에 교번자기장을 인가한 상태에서 열처리하여, 다결정 실리콘박막을 형성하는 단계와, 상기 다결정 실리콘박막을 패터닝하여 액티브패턴을 형성하는 단계와, 상기 액티브패턴 상에 제1절연막을 형성하는 단계와, 상기 액티브패턴과 대응하는 제1절연막 상에 게이트전극을 형성하는 단계와, 상기 게이트전극을 마스크로 하여 상기 액티브패턴의 양측 영역에 불순물을 도핑함으로써, 소스영역 및 드레인영역을 형성하는 단계와, 상기 소스영역 및 드레인영역을 포함하는 기판 상부에 제2절연막을 형성하는 단계와, 상기 소스영역을 노출시키는 소스콘택홀과 상기 드레인영역을 노출시키는 드레인콘택홀을 형성하는 단계 및 상기 소스콘택홀을 통해 상기 소스영역과 연결되는 소스전극 및 상기 드레인콘택홀을 통해 상기 드레인영역과 연결되는 드레인전극을 형성하는 단계를 포함하여 이루어진다. In addition, the method of manufacturing a polycrystalline thin film transistor according to the present invention comprises the steps of preparing a substrate, forming an amorphous silicon thin film on the substrate, doping the amorphous silicon thin film (BHx), and the boron doping Heat treating the alternating magnetic field with the alternating magnetic field to form a polycrystalline silicon thin film, patterning the polycrystalline silicon thin film to form an active pattern, and forming a first insulating film on the active pattern. Forming a gate electrode on the first insulating layer corresponding to the active pattern, and forming a source region and a drain region by doping impurities on both sides of the active pattern using the gate electrode as a mask; And forming a second insulating film on the substrate including the source region and the drain region. Forming a source contact hole exposing the drain region and a drain contact hole exposing the drain region and a source electrode connected to the source region through the source contact hole and being connected to the drain region through the drain contact hole Forming a drain electrode.
그리고, 상기 수소화붕소(BHx)는 붕소에 대한 수소의 함량은 50% 이하이며, 더욱 바람직하게는 10 ~ 20% 범위를 갖는다.And, the boron hydride (BHx) is a hydrogen content of boron is 50% or less, more preferably has a range of 10 to 20%.
상기한 바와 같이, 본 발명은 교번자기장(Alternating Magnetic Field)을 이용한 결정화방법을 통해 다결정 실리콘을 형성한다. 교번자기장을 이용한 결정화방법은 500℃ 이하의 저온에서 결정화가 가능하기 때문에, 열적 안정성이 취약한 유리기판의 손상없이 다결정 실리콘박막을 형성할 수 있으며, 고상결정화방법에 비하 여 결정화 공정시간이 짧다. 그리고, 비정질 실리콘박막을 증착한 이후에, 상기 비정질 실리콘박막의 전면에 걸쳐서 교번자기장을 균일하게 인가하기 때문에, 소자의 재현성 및 균일성도 우수하다.As described above, the present invention forms polycrystalline silicon through a crystallization method using alternating magnetic fields. Since the crystallization method using alternating magnetic fields is possible to crystallize at a low temperature of 500 ℃ or less, it is possible to form a polycrystalline silicon thin film without damaging the glass substrate, which is poor thermal stability, and the crystallization process time is shorter than the solid phase crystallization method. After the deposition of the amorphous silicon thin film, since the alternating magnetic field is uniformly applied over the entire surface of the amorphous silicon thin film, the reproducibility and uniformity of the device are also excellent.
아울러, 본 발명은 붕소화수소(BHx)를 이용하는 동시에 상기 교번자기장을 인가함으로써 문턱전압을 줄이고, 이동도를 향상시킴으로써, 소자특성을 더욱 개선할 수 있다.In addition, the present invention can further improve device characteristics by reducing the threshold voltage and improving mobility by applying the alternating magnetic field while simultaneously using hydrogen boron (BHx).
즉, 기판 상에 비정질 실리콘박막을 형성하고, 상기 비정질 실리콘박막에 붕소화수소(BHx)를 도핑한 후, 교번자기장을 인가한 상태에서 열처리를 실시하게 되면, 상기 붕소는 비정질 실리콘박막 내에 결정화핵을 형성하고, 상기 수소는 결정화된 다결정 실리콘박막에 존재하여 소자특성을 저하시키는 결함을 상쇄시키는 역할을 하게된다. 따라서, 상기 수소의 함량을 증가시킴에 따라, 소자의 전기특성 즉, 이동도 향상 및 문턱전압을 낮출 수가 있다.That is, when an amorphous silicon thin film is formed on a substrate, the silicon silicon thin film is doped with hydrogen boride (BHx), and heat treatment is performed under an alternating magnetic field. In addition, the hydrogen is present in the crystallized polycrystalline silicon thin film to serve to cancel the defect that lowers the device characteristics. Therefore, as the hydrogen content is increased, the electrical characteristics of the device, that is, mobility improvement and threshold voltage can be lowered.
이하, 첨부한 도면을 통해 본 발명에 의한 다결정 박막트랜지스터의 제조방법에 대하여 더욱 상세하게 설명하도록 한다.Hereinafter, a method of manufacturing a polycrystalline thin film transistor according to the present invention will be described in more detail with reference to the accompanying drawings.
도1a ~ 도1i는 본 발명에 따른 다결정 박막트랜지스터의 제조방법을 나타낸 공정 단면도이고, 도2는 본 발명에 사용되는 교번자기장 발생기를 개략적으로 나타낸 것이다.1A to 1I are cross-sectional views illustrating a method of manufacturing a polycrystalline thin film transistor according to the present invention, and FIG. 2 schematically illustrates an alternating magnetic field generator used in the present invention.
먼저, 도1a에 도시된 바와 같이, 박막트랜지스터를 형성하고자 하는 기판(110)을 준비한 후, 상기 기판(110) 상에 실리콘산화막(SiO2)으로 구성되는 버퍼층(111)을 형성한다.First, as shown in FIG. 1A, after preparing a
이어서, 도1b에 도시된 바와 같이, 상기 버퍼층(111) 위에 비정질 실리콘박막(120)을 형성한다. 이때, 상기 버퍼층(111)은 기판(110) 내에 존재하는 나트륨(natrium; Na) 등의 불순물이 공정 중에 상부층으로 침투하는 것을 차단하는 역할을 한다.Subsequently, as shown in FIG. 1B, an amorphous silicon
이와 같이, 비정질 실리콘박막(120)이 형성한 다음, 상기 비정질 실리콘박막(120) 내에 붕소화수소(BHx)를 도핑한다(도 1c). 이때, 붕소(B)와 수소(H)가 상기 비정질 실리콘박막(120) 내에 함께 도핑되며, 상기 붕소에 대한 수소의 함량은 약 50% 이하로 조절한다. 예를 들어, 붕소의 도핑농도가 1010/㎤ ~ 1013/㎤ 범위를 가질 때, 상기 수소는 최대 510/㎤ ~ 513/㎤ 범위를 넘지 않도록 한다.As described above, after the amorphous silicon
이어서, 도1d에 도시된 바와 같이, 상기 붕소와 수소가 함께 도핑된 비정질 실리콘박막(120)에 교번자기장을 인가하면서, 열처리를 실시함에 따라, 결정화된 다결정 실리콘박막(120')을 형성한다. 이때, 상기 붕소는 결정화핵으로 작용하여 결정화를 촉진시켜, 결정화속도 및 결정화특성을 향상시키는 역할을 하게 된다.Subsequently, as shown in FIG. 1D, the crystallized polycrystalline silicon
상기 교번자기장을 비정질 실리콘에 인가하는 교번자기장 발생장치는 도2에 도시된 바와 같이, 교번자기장을 유도하기 위한 권선형(solenoid type)의 유도코일(induction coil)(260)과 시편(210; 즉, 비정질 실리콘박막이 증착되어 있는 기판)의 가열을 위한 흑연(graphite) 하부 가열판(250)으로 구성된다. 이때, 교류전류로는 14kHz의 주파수를 사용할 수 있다.The alternating magnetic field generator for applying the alternating magnetic field to amorphous silicon, as illustrated in FIG. 2, has a solenoid
상기 유도코일(260)에 교류전류가 인가되면, 자기장(magnetic field)의 변화 에 의해 유도가열(induction heating) 및 줄열이 발생한다. When an alternating current is applied to the
상기 유도가열은 강자성체(ferromagnetic materials)에서 한 방향으로 자화(磁化)되었다가 반대방향으로 자화될 때 일어나는 분자(molecule)들의 마찰에 의해서 발생하게 된다. The induction heating is caused by friction of molecules that occur when ferromagnetic materials are magnetized in one direction and magnetized in the opposite direction.
그리고, 상기 줄열은 비자성체(nonmagnetic materials)인 전도체(conducting materials)에서 발생하게 된다. 즉, 교류전류에 의한 자기장의 변화로 유도기전력(induced electromotive force)이 형성되고, 상기 유도기전력에 의한 와상(渦狀) 전류(eddy current)의 발생에 의해 줄열이 발생하게 된다.In addition, the Joule heat is generated from the conductive materials (nonmagnetic materials). That is, induced electromotive force is formed by the change of the magnetic field due to the alternating current, and Joule heat is generated by the generation of the eddy current caused by the induced electromotive force.
비정질 실리콘은 상온에서의 비저항(resistivity)값이 106~1010Ω㎝로써, 유도기전력에 의한 줄열이 발생하지 않지만, 외부 가열에 의해서 비정질 실리콘의 온도가 상승될 경우에는 상기 비저항이 급격히 감소하게 되어, 줄열이 발생하게 된다. 다시말해, 500℃에서 상기 비정질 실리콘은 0.01~10Ωcm의 비저항 값을 갖게 되는데, 이러한 비저항 값은 유도가열에서 흑연(250)의 비저항 값인 0.001~1Ωcm에 근접한다. 따라서, 유도기전력에 의한 줄열이 발생하게 된다.Amorphous silicon has a resistivity value of 10 6 to 10 10 Ωcm at room temperature, but Joule heat is not generated due to induction electromotive force, but when the temperature of the amorphous silicon is increased by external heating, the specific resistance is rapidly decreased. Joule heat is generated. In other words, at 500 ° C., the amorphous silicon has a specific resistance of 0.01 to 10 Ωcm, which is close to 0.001 to 1 Ωcm, which is the specific resistance of
그러므로, 하부 유리기판(210)은 낮은 온도로 유지되면서 기판의 변형을 억제하고, 비정질 실리콘의 선택적인 줄열이 가능하여 상기 비정질 실리콘의 결정화를 촉진시키게 된다.Therefore, the
한편, 상기 실리콘박막 내에 도핑된 붕소는 전술한 바와 같이 비정질 실리콘의 결정화핵으로 작용하여 결정화를 촉진시키게 되는데, 특히, 그레인의 크기를 증 가시킴으로써, 문턱전압 감소 및 이동도 향상과 같은 전기적특성을 향상시키는 역할을 하게 된다. Meanwhile, the boron doped in the silicon thin film acts as a crystallization nucleus of amorphous silicon to promote crystallization as described above. Particularly, by increasing the size of grain, electrical properties such as a threshold voltage reduction and mobility improvement are improved. To improve.
또한, 붕소와 함께 실리콘박막 내에 첨가된 수소는 결정화된 실리콘박막에 존재하는 결함, 예를들어, 결정화가 정상적으로 이루어지지 않는 비정질 실리콘 영역, 그레인들간의 경계 및 뎅글링본드(dangling bond)와 같이, 전기적특성을 저하시키는 요소들과 결합하여, 위와 같은 결함들이 전기특성을 저하시키는 것을 방지한다. 따라서, 상기 수소의 함량에 따라, 붕소만 도핑된 경우에 비해, 문턱전압을 더욱 낮출 수 있으며, 이동도를 더욱 향상시킬 수 있다.In addition, hydrogen added to the silicon thin film together with boron is a defect present in the crystallized silicon thin film, such as amorphous silicon regions, grain boundaries and dangling bonds in which crystallization is not normally performed, In combination with elements that degrade electrical properties, such defects are prevented from degrading electrical properties. Therefore, according to the content of hydrogen, the threshold voltage can be further lowered, and the mobility can be further improved, compared to the case where only boron is doped.
도3은 붕소에 대한 수소의 함량변화에 따른 박막트랜지스터의 전기특성을 측정한 그래프를 나타낸 것으로, 결정화 전에 비정질 실리콘에 주입된 붕소의 도핑농도가 2×1012㎤ 일때, 상기 붕소에 대한 수소의 함량변화에 의한 문턱전압의 변화를 나타낸 것이다. 그래프 상에서 문턱전압은, 전류(Id)가 1×10-8A(10㎁)이고, 소스와 드레인 간의 전압(Vd)가 -0.1V 일때의 게이트전압(Vg)으로 정의하기로 한다.As Figure 3 shows a graph of measuring the electric characteristics of the thin film transistor according to the contents in the hydrogen to boron, the dopant concentration of boron injected into the amorphous silicon before crystallization when 2 × 10 12 ㎤, of hydrogen to the boron It shows the change of threshold voltage by the change of content. The threshold voltage on the graph is defined as the gate voltage Vg when the current Id is 1 × 10 −8 A (10 mA) and the voltage Vd between the source and drain is −0.1V.
그래프에서 A와 B는 붕소에 대한 수소의 함량이 5%일때, Vd가 각각 -0.1V, -10V인 경우를 나타낸 것이고, C와 D는 붕소에 대한 수소의 함량이 10%일때, Vd가 각각 -0.1V, -10V인 경우를 나타낸 것이다.In the graph, A and B show the case where Vd is -0.1V and -10V, respectively, when the hydrogen content is 5%, and C and D are when the hydrogen content is 10%, and Vd is respectively. The case of -0.1V and -10V is shown.
그래프 상에 나타낸 바와 같이, 수소의 함량의 변화에 따라, 문턱전압(Vth)의 특성이 달라지는 것을 확인할 수가 있다. 특히, A와 C를 비교할 때, 수소함량이 5%인 경우, 문턱전압은 약 -12V(Vth1) 였으나, 수소함량이 10%로 증가하게 되면, 문 턱전압은 약 -7.5V(Vth2)로 낮아지게 된다. 참고로, A의 측정된 이동도는 10㎠/Vs이고, C의 측정된 이동도는 15㎠/Vs이다.As shown on the graph, it can be seen that the characteristics of the threshold voltage Vth change according to the change of the hydrogen content. In particular, when comparing A and C, when the hydrogen content is 5%, the threshold voltage is about -12V (V th1 ), but when the hydrogen content is increased to 10%, the threshold voltage is about -7.5V (V th2). Will be lowered to). For reference, the measured mobility of A is 10 cm 2 / Vs, and the measured mobility of C is 15 cm 2 / Vs.
아울러, 그래프 상에 나타내지는 않았지만, 비정질 실리콘에 붕소를 도핑했을 때와, 도핑하지 않는 경우의 전기특성을 비교해 보면, 상기 붕소가 도핑된 경우, 문턱전압이 도핑되지 않는 경우에 비해, 문턱전압이 낮고, 이동도가 높아진 것을 확인 할 수 있다.In addition, although not shown on the graph, when comparing boron doped with amorphous silicon with the electrical properties of the non-doping, when the boron is doped, the threshold voltage is lower than when the threshold voltage is not doped. It can be seen that the lower, the higher the mobility.
이와 같이, 본 발명에서는 비정질 실리콘에 붕소를 도핑함으로써, 소자의 전지적 특성을 향상시킬 수가 있다. 이것은, 상기 붕소가 비정질 실리콘의 결정화핵으로 작용하여, 그레인의 크기를 증가시키기 때문이다. As described above, in the present invention, by doping boron to amorphous silicon, it is possible to improve the battery characteristics of the device. This is because the boron acts as a crystallization nucleus of amorphous silicon, increasing the grain size.
또한, 본 발명은 붕소와 함께 수소를 주입함으로써, 문턱전압을 더욱 낮추고, 이동도를 더욱 증가시킬 수가 있다. 이것은, 상기 수소가 그레인의 경계 및 결정화가 정상적으로 이루어지는 않고 남아 있는 비정질 실리콘과 같은 결함과 작용하여, 위와 같은 결함들이 소자의 전기특성을 저하시키는 것을 막아주기 때문이다.In addition, according to the present invention, by injecting hydrogen together with boron, the threshold voltage can be further lowered and the mobility can be further increased. This is because the hydrogen acts on defects such as amorphous silicon that remain without grain boundaries and crystallization normally, thereby preventing such defects from lowering the electrical characteristics of the device.
계속해서, 상기한 바와 같은 결정화방법(도1a~도1d 참조)을 통해, 얻어진 다결정 실리콘박막을 이용한 박막트랜지스터의 제조방법을 설명한다.Subsequently, a method of manufacturing a thin film transistor using the obtained polycrystalline silicon thin film through the above crystallization method (see FIGS. 1A to 1D) will be described.
우선, 결정화된 실리콘박막(120')을 패터닝하여, 도1e에 도시된 바와 같이, 다결정 실리콘으로 이루어진 액티브패턴(124)을 형성한다.First, the crystallized silicon thin film 120 'is patterned to form an
이후에, 상기 액티브패턴(124)을 포함하는 기판(110) 전면에 제1절연막(115A)을 형성하고, 상기 제1절연막(115A) 위에 게이트금속층(미도시)을 증착한 후 , 이를 패터닝하여, 도1f에 도시된 바와 같이, 게이트전극(121)을 형성한다. 이때, 상기 게이트전극(121)은 제1절연막(115A) 위에 알루미늄(aluminium; Al), 알루미늄 합금, 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 등과 같은 도전성 금속물질을 증착한 후, 포토리소그래피 공정을 이용하여 상기 금속물질을 패터닝함으로써 형성할 수 있으며, 상기 게이트전극(121)은 액티브패턴(124)의 양쪽 일부영역을 커버하지 않도록 형성한다.Thereafter, a first
이어서, 상기 게이트전극(121)을 마스크로하여 상기 액티브층(124)의 양측영역에 소(B) 등의 3족 원소를 고농도로 주입함으로써, 도1g에 도시된 바와 같이, 저항성 접촉층(ohmic contact layer)인 소오스영역(124S) 및 드레인영역(124D)을 형성하고, 채널영역(124C)을 정의한다. 이때, 상기 게이트전극(121)은 액티브패턴의 채널영역(124C)에 불순물 이온이 침투하는 것을 방지하는 이온-스토퍼(ion stopper)의 역할을 하게 된다.Subsequently, by injecting Group III elements such as small (B) at high concentration into both regions of the
이후에, 도1h에 도시된 바와 같이, 상기 게이트전극(121)을 포함하는 기판 전면에 제2절연막(115B)을 도포한 후, 상기 소스영역(124S)을 노출시키는 소스콘택홀(140A)과 드레인영역(124D)을 노출시키는 드레인콘택홀(140B)을 형성한다.Subsequently, as shown in FIG. 1H, after the second insulating
다음으로, 도4i에 도시된 바와 같이, 상기 제2절연막(115B) 상에 도전성 금속물질을 증착한 후, 이를 패터닝하여, 상기 소스콘택홀(140A)을 통해 소스영역(124S)과 전기적으로 접속하는 소스전극(122)과, 상기 드레인콘택홀(140B)을 통해 드레인영역(124D)과 전기적으로 접속하는 드레인전극(123)을 형성을 형성함으로써, 박막트랜지스터를 제작할 수 있다.Next, as illustrated in FIG. 4I, a conductive metal material is deposited on the second insulating
이어서, 도면에 도시하지는 않았지만, 상기 소스전극 및 드레인전극을 포함하는 기판 전면에 보호막을 형성하고, 상기 소스전극 및 드레인전극을 노출시키는 콘택홀을 형성한 다음, 응용하고자 하는 소자의 목적에 맞게 상기 콘택홀을 통해 전극 간을 서로 연결할 수도 있다.Subsequently, although not shown in the drawings, a protective film is formed on the entire surface of the substrate including the source electrode and the drain electrode, and a contact hole for exposing the source electrode and the drain electrode is formed, and then, according to the purpose of the device to be applied. The electrodes may be connected to each other through contact holes.
상술한 바와 같이, 본 발명은 붕소와수소를 비정질 실리콘 내에 도핑한 후, 교류전기장을 통해 상기 비정질 실리콘을 결정화시킴으로써, 전기특성을 향상시킬 수 있는 박막트랜지스터의 제조방법을 제공하는 것으로, 특히, 본 발명에서는 결정화 전에 비정질 실리콘에 붕소화수소를 도핑하여, 소자의 전기적 특성을 더욱 향상시키 킬 수 있도록 한다. 아울러, 주입되는 수소함량을 조절함으로써, 소자의 문턱전압을 더욱 낮추고, 이동도를 향상킬 수 있도록 한다.As described above, the present invention provides a method of manufacturing a thin film transistor which can improve electrical characteristics by doping boron and hydrogen in amorphous silicon and crystallizing the amorphous silicon through an alternating electric field. In the present invention, hydrogen boron is doped into the amorphous silicon before crystallization, thereby further improving the electrical characteristics of the device. In addition, by adjusting the injected hydrogen content, it is possible to further lower the threshold voltage of the device, and improve the mobility.
즉, 본 발명의 기본 개념은 비정질 실리콘에 붕소 및 수소를 함께 주입한 후, 교번자기장을 통한 비정질 실리콘의 결정화 공정을 포함하는 소자의 제조방법에 관한 것으로, 본 발명에 의해 제작된 박막트랜지스터는 액정표시소자 뿐만 아니라, 유기발광소자의 구동소자로도 적용될 수 있으며, 태양전지, 이미지 센서 등의 반도체 소자 제작에도 사용될 수 있다. That is, the basic concept of the present invention relates to a method for manufacturing a device including a crystallization process of amorphous silicon through an alternating magnetic field after injecting boron and hydrogen in amorphous silicon together, the thin film transistor produced by the present invention is a liquid crystal Not only the display device, but also may be applied as a driving device of the organic light emitting device, and may be used to manufacture semiconductor devices such as solar cells and image sensors.
전술한 바와 같이, 본 발명에 의하면, 비정질 실리콘에 붕소 및 수소를 주입하고, 결정화를 진행함으로써, 트랜지스터의 문턱전압을 낮추고, 이동도를 더욱 향상시킬 수 있다. 아울러, 본 발명은 소자의 문턱전압을 감소시킴으로써 소비전력을 감소시킬 수 있는 효과가 있다.As described above, according to the present invention, by injecting boron and hydrogen into amorphous silicon and proceeding crystallization, it is possible to lower the threshold voltage of the transistor and further improve mobility. In addition, the present invention has the effect of reducing the power consumption by reducing the threshold voltage of the device.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040089940A KR100689318B1 (en) | 2004-11-05 | 2004-11-05 | Method for frabricating polycrystalline thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040089940A KR100689318B1 (en) | 2004-11-05 | 2004-11-05 | Method for frabricating polycrystalline thin film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060040370A true KR20060040370A (en) | 2006-05-10 |
| KR100689318B1 KR100689318B1 (en) | 2007-03-08 |
Family
ID=37147355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040089940A KR100689318B1 (en) | 2004-11-05 | 2004-11-05 | Method for frabricating polycrystalline thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100689318B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101135302B1 (en) * | 2008-04-08 | 2012-04-12 | 재단법인서울대학교산학협력재단 | Method for crystallizing amorphous silicon using silc and method for fabricating polycrystalline silicon thin film transistor using the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101129028B1 (en) | 2010-03-24 | 2012-03-23 | 주식회사 하이닉스반도체 | Method for passivation annealing process in semiconductor device |
| KR101760266B1 (en) | 2015-10-30 | 2017-07-24 | 매그나칩 반도체 유한회사 | Power mosfet and method for manufacturing the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0167658B1 (en) * | 1995-06-02 | 1999-01-15 | 김주용 | Method of polycrystalline silicone film growth |
| KR100439347B1 (en) * | 2001-07-04 | 2004-07-07 | 주승기 | Method of crystallizing a silicon layer and method of fabricating a semiconductor device using the same |
-
2004
- 2004-11-05 KR KR1020040089940A patent/KR100689318B1/en active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101135302B1 (en) * | 2008-04-08 | 2012-04-12 | 재단법인서울대학교산학협력재단 | Method for crystallizing amorphous silicon using silc and method for fabricating polycrystalline silicon thin film transistor using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100689318B1 (en) | 2007-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323528B1 (en) | Semiconductor device | |
| TW200423408A (en) | Low temperature poly-Si thin film transistor and method of manufacturing the same | |
| CN103839825A (en) | Low-temperature polycrystalline silicon thin film transistor, array substrate and manufacturing method of array substrate | |
| US10121883B2 (en) | Manufacturing method of top gate thin-film transistor | |
| CN105576017B (en) | A kind of thin film transistor (TFT) based on zinc-oxide film | |
| Mativenga et al. | Degradation model of self-heating effects in silicon-on-glass TFTs | |
| US20120164801A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN109712992A (en) | Array substrate, manufacturing method thereof and display device | |
| KR100689318B1 (en) | Method for frabricating polycrystalline thin film transistor | |
| JPH0422120A (en) | Thin film semiconductor device | |
| KR20040077942A (en) | Semiconductor device and method for fabricating the same | |
| KR101013720B1 (en) | Method of crystallization and method of fabricating thin film transistor using thereof | |
| JPH06169086A (en) | Polycrystalline silicon thin film transistor | |
| KR101083206B1 (en) | Method for fabricating liquid crystal display device using polysilicon formed by alternating magnetic field crystallization | |
| WO2017124672A1 (en) | Oxide semiconductor material, thin-film transistor, and fabrication method thereof | |
| WO2023223657A1 (en) | Method for manufacturing semiconductor device | |
| JPH0697193A (en) | Semiconductor device and manufacture thereof | |
| JP3845569B2 (en) | Thin film semiconductor device, method for manufacturing the same, and electronic device including the device | |
| KR101234213B1 (en) | Method of crystallization and method of fabricating thin film transistor using thereof | |
| KR20120132130A (en) | thin film transistor and forming method of the same | |
| KR100646967B1 (en) | Thin film transistor and method for fabricating the same | |
| KR101041265B1 (en) | Polycrystalline silicon thin film transistor and method for fabricating thereof | |
| KR20060021188A (en) | Poly silicon thin film transistor and method of fabricating the same | |
| JP2739149B2 (en) | Liquid crystal display | |
| JP2005175237A (en) | Manufacturing method of thin film semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150127 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170116 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20190114 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20200116 Year of fee payment: 14 |