KR20060039614A - 비아 홀을 접속 패드로 사용하는 반도체 칩 패키지 및 그제조 방법 - Google Patents

Abstract

본 발명은 비아 홀을 접속 패드로 사용하는 반도체 칩 패키지 및 그 제조 방법에 관한 것으로서, 회로기판의 내부에 형성된 비아 홀의 가운데를 통하여 직접 패키지 절단 공정을 진행하여 회로기판의 측면과 하부면으로 비아 홀을 노출시킨다. 따라서, 패키지의 크기를 대폭 축소할 수 있고, 종래의 볼 패드 대신에 비아 홀을 직접 패키지의 외부 접속 패드로 사용할 수 있다.

비아 홀, 볼 패드, 솔더 볼

Description

비아 홀을 접속 패드로 사용하는 반도체 칩 패키지 및 그 제조 방법 {semiconductor chip package using via holes as contact pads and manufacturing method thereof}

도 1은 종래 기술에 따른 반도체 칩 패키지의 한 예를 나타내는 개략적인 단면도이다.

도 2a 내지 도 2f는 도 1에 도시된 종래의 반도체 칩 패키지를 제조하는 방법을 나타내는 개략적인 단면도이다.

도 3은 본 발명의 실시예에 따른 반도체 칩 패키지를 나타내는 개략적인 단면도이다.

도 4는 본 발명의 다른 실시예에 따른 반도체 칩 패키지를 나타내는 개략적인 단면도이다.

도 5a 내지 도 5e는 본 발명의 실시예에 따른 반도체 칩 패키지를 제조하는 방법을 나타내는 개략적인 단면도이다.

<도면에 사용된 참조 번호의 설명>

10, 20: 반도체 칩 패키지 11, 21: 회로기판

12a, 22a: 비아 홀(via hole) 12b, 22b: 와이어 패드(wire pad)

12c: 볼 패드(ball pad) 13, 23: 접착제

14, 24: 집적회로 칩(IC chip) 15, 25: 본딩 와이어(bonding wire)

16, 26: 몰딩 수지(molding resin) 17, 27: 솔더 볼(solder ball)

18, 28: 절단선

본 발명은 반도체 패키지 기술에 관한 것으로서, 보다 구체적으로는 회로기판의 비아 홀을 접속 패드로 사용하는 반도체 칩 패키지에 관한 것이다.

반도체 웨이퍼에 제조되는 집적회로 소자를 전자제품에 사용하기 위해서는 집적회로 소자를 칩 단위로 절단하여 분리한 후 패키지 조립(package assembly)을 거쳐야 한다. 반도체 칩 패키지는 집적회로 칩을 물리적으로 지지하고 외부 환경으로부터 보호할 뿐만 아니라, 집적회로 칩에 전기적인 접속 경로를 제공하고 집적회로 칩에서 발생하는 열을 외부로 방출하기 위한 것이다. 오늘날의 패키지 기술은 반도체 제품의 가격, 성능, 신뢰성 등을 좌우할 만큼 그 중요성이 매우 커지고 있다.

한편, 전자제품의 크기가 갈수록 축소되는 추세에 있기 때문에, 동일한 성능을 기준으로 전자제품에 사용되는 반도체 칩 패키지도 지속적으로 소형화의 요구에 직면하고 있다. 종래 기술에 따른 반도체 칩 패키지의 한 예가 도 1에 도시되어 있다.

도 1을 참조하면, 종래의 반도체 칩 패키지(10)는 회로기판(11)의 상부면에 집적회로 칩(14)이 부착되고, 회로기판(11)의 하부면에 솔더 볼(17)이 규칙적으로 형성된 구조를 가진다. 집적회로 칩(14)이 부착되는 영역의 바깥쪽으로 회로기판(11)의 내부에는 비아 홀(12a)이 형성되며, 회로기판(11)의 상부면과 하부면에는 각각 비아 홀(12a)과 연결된 와이어 패드(12b)와 볼 패드(12c)가 형성된다.

집적회로 칩(14)은 접착제(13)를 통하여 회로기판(11) 상부면의 중앙에 부착되고, 본딩 와이어(15)를 통하여 회로기판(11)의 와이어 패드(12b)와 전기적으로 연결된다. 집적회로 칩(14)과 본딩 와이어(15)는 몰딩 수지(16) 안에 밀봉되어 고정되고 외부 환경으로부터 보호된다. 솔더 볼(17)은 회로기판(11)의 볼 패드(12c)에 형성되며, 패키지(10)가 외부 기판(도시되지 않음)에 실장되고 전기적으로 연결되도록 하는 외부 단자 역할을 한다.

이상 설명한 종래의 반도체 칩 패키지를 제조하는 방법이 도 2a 내지 도 2f에 도시되어 있다. 이하, 도 1에 도시된 반도체 칩 패키지의 제조 방법을 설명한다.

먼저 도 2a를 참조하면, 여러 개의 패키지를 동시에 제조할 수 있는 스트립(strip) 또는 매트릭스(matrix) 형태의 회로기판(11)이 공급된다. 회로기판(11)의 내부에는 일정한 간격을 두고 비아 홀(12a)이 형성되어 있으며, 비아 홀(12a)과 연결되는 와이어 패드(12b)와 볼 패드(12c)가 각각 회로기판(11)의 상부면과 하부면에 형성되어 있다.

회로기판(11)의 상부면에는 도 2b에 도시된 바와 같이 집적회로 칩(14)이 부착된다. 집적회로 칩(14)의 부착 공정은 접착제(13)를 이용하여 이루어진다. 이어 서, 도 2c에 도시된 바와 같이 집적회로 칩(14)의 입출력 패드(도시되지 않음)와 회로기판(11)의 와이어 패드(12b)가 본딩 와이어(15)에 의하여 전기적으로 연결된다.

다음으로, 도 2d에 도시된 바와 같이 몰딩 수지(16)를 형성하기 위한 몰딩 공정이 이어진다. 몰딩 수지(16)는 회로기판(11) 위에 형성된 여러 개의 집적회로 칩(14)과 본딩 와이어(15)를 전체적으로 밀봉한다. 계속해서, 도 2e에 도시된 바와 같이 회로기판(11) 하부면의 볼 패드(12c)에 솔더 볼(17)이 형성된다.

이러한 과정을 거쳐 여러 개의 패키지들을 동시에 제조하고 나면, 도 2f에 도시된 바와 같이 각각의 개별 패키지(10)들을 분리한다. 개별 패키지(10)의 분리 공정은 소정의 절단선(18)을 따라 몰딩 수지(16)와 회로기판(11)을 절단함으로써 이루어진다.

이상 설명한 구성과 제조 방법을 갖는 종래의 반도체 칩 패키지(10)에 있어서, 회로기판(11)에 형성된 비아 홀(12a)은 회로기판(11)의 상하부면에 각각 형성된 와이어 패드(12b)와 볼 패드(12c)를 상호 연결하는 역할을 할뿐이다. 솔더 볼(17)을 형성하기 위해서는 볼 패드(12c)를 마련해야 하고, 볼 패드(12c)는 패키지(10) 모서리와 일정한 간격만큼 떨어져 있어야 한다. 이로 인하여 종래의 반도체 칩 패키지(10)는 크기 축소에 한계가 있다.

따라서, 본 발명은 이상과 같은 종래 기술에서의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 비아 홀이 형성된 회로기판을 사용하는 반도체 칩 패키 지에 있어서 패키지의 크기를 축소할 수 있는 구조 및 제조 방법을 제공하고자 하는 것이다.

본 발명의 다른 목적은 회로기판 상하부면의 상호 연결에만 사용되던 비아 홀을 패키지의 외부 접속 패드로 사용할 수 있는 구조 및 제조 방법을 제공하기 위한 것이다.

이러한 목적들을 달성하기 위하여, 본 발명은 하기와 같은 반도체 칩 패키지와 그 제조 방법을 제공한다.

본 발명에 따른 반도체 칩 패키지는, 내부에 형성된 비아 홀을 포함하는 회로기판과; 상기 회로기판의 상부면에 부착되고 본딩 와이어를 통하여 상기 회로기판과 전기적으로 연결되는 집적회로 칩과; 상기 집적회로 칩과 상기 본딩 와이어를 밀봉하는 몰딩 수지를 포함하며, 특히 상기 회로기판의 비아 홀은 상기 회로기판의 측면과 하부면을 통하여 노출되는 것을 특징으로 한다.

본 발명에 따른 반도체 칩 패키지는, 상기 회로기판의 측면과 하부면으로 노출된 상기 비아 홀에 형성되는 솔더 볼을 더 포함할 수 있다.

본 발명에 따른 반도체 칩 패키지의 제조 방법은, 내부에 일정한 간격을 두고 형성된 비아 홀을 포함하는 회로기판을 공급하는 단계와; 상기 회로기판의 상부면에 집적회로 칩을 부착하는 단계와; 본딩 와이어를 통하여 상기 집적회로 칩과 상기 회로기판을 전기적으로 연결하는 단계와; 상기 집적회로 칩과 상기 본딩 와이어를 밀봉하기 위하여 몰딩 수지를 형성하는 단계와; 상기 회로기판의 비아 홀 가 운데에 위치하는 절단선을 따라 상기 몰딩 수지와 상기 회로기판을 절단하여 개별 패키지들을 분리하는 단계를 포함한다.

실시예

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.

실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 보다 명확히 전달하기 위함이다.

마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다. 각 도면에서 동일한 또는 대응하는 구성요소에는 동일한 참조 번호를 부여하였다.

도 3은 본 발명의 실시예에 따른 반도체 칩 패키지(20)를 나타내는 개략적인 단면도이다.

도 3을 참조하면, 본 실시예의 반도체 칩 패키지(20)는 회로기판(21)의 상부면에 집적회로 칩(24)이 부착되고, 회로기판(21)의 측면과 하부면을 통하여 비아 홀(22a)이 노출된 구조를 가진다. 집적회로 칩(24)은 접착제(23)를 통하여 회로기판(21) 상부면의 중앙에 부착되고, 본딩 와이어(25)를 통하여 회로기판(21)의 와이어 패드(22b)와 전기적으로 연결된다. 와이어 패드(22b)는 회로기판(21)의 상부면 가장자리에 형성되어 비아 홀(22a)과 직접 연결된다. 집적회로 칩(24)과 본딩 와이어(25)는 몰딩 수지(26) 안에 밀봉되어 고정되고 외부 환경으로부터 보호된다.

본 실시예의 반도체 칩 패키지(20)는 회로기판(21)의 내부에 형성되는 비아 홀(22a)이 회로기판(21) 하부면 뿐만 아니라 측면 쪽으로도 노출되는 것이 특징이다. 따라서, 비아 홀(22a)은 종래의 볼 패드(도 1의 12c)를 대신하여 패키지(10)의 외부 단자가 형성되는 접속 패드의 역할을 겸할 수 있다. 더구나, 이러한 구조의 패키지(20)는 종래의 패키지 구조와 비교하여 비아 홀(22a)의 위치까지 패키지의 크기를 줄일 수 있는 이점이 있다. 이에 대해서는 뒤에서 자세히 설명한다.

도 4는 본 발명의 다른 실시예에 따른 반도체 칩 패키지(20)를 나타내는 개략적인 단면도로서, 회로기판(21)의 하부면과 측면 쪽으로 노출된 비아 홀(22a)에 솔더 볼(27)이 형성된 경우를 보여준다.

이상 설명한 본 발명의 반도체 칩 패키지(20)를 제조하는 방법이 도 5a 내지 도 5e에 도시되어 있다. 이하, 도 5a 내지 도 5e를 참조하여 도 3에 도시된 반도체 칩 패키지(20)의 제조 방법을 설명한다.

먼저 도 5a를 참조하면, 여러 개의 패키지를 동시에 제조할 수 있는 스트립 또는 매트릭스 형태의 회로기판(21)이 공급된다. 회로기판(21)의 내부에는 일정한 간격을 두고 비아 홀(22a)이 형성되어 있으며, 비아 홀(22a)과 연결되는 와이어 패드(22b)가 회로기판(21)의 상부면에 형성되어 있다. 이 때, 와이어 패드(22b)은 비아 홀(22a)의 좌우측으로 약간 큰 폭으로 형성하는 것이 바람직하다.

회로기판(21)의 상부면에는 도 5b에 도시된 바와 같이 집적회로 칩(24)이 부 착된다. 집적회로 칩(24)의 부착 공정은 접착제(23)를 이용하여 이루어진다. 이어서, 도 5c에 도시된 바와 같이 집적회로 칩(24)의 입출력 패드(도시되지 않음)와 회로기판(21)의 와이어 패드(22b)가 본딩 와이어(25)에 의하여 전기적으로 연결된다.

다음으로, 도 5d에 도시된 바와 같이 몰딩 수지(26)를 형성하기 위한 몰딩 공정이 이어진다. 몰딩 수지(26)는 회로기판(21) 위에 형성된 여러 개의 집적회로 칩(24)과 본딩 와이어(25)를 전체적으로 밀봉한다.

이러한 과정을 거쳐 여러 개의 패키지들을 동시에 제조하고 나면, 도 5e에 도시된 바와 같이 각각의 개별 패키지(20)들을 분리한다. 개별 패키지(20)의 분리 공정은 소정의 절단선(28)을 따라 몰딩 수지(26)와 회로기판(21)을 절단함으로써 이루어진다. 특히, 절단선(28)은 회로기판(21)에 형성된 비아 홀(22a)과 와이어 패드(22b)의 한 가운데에 위치한다. 따라서 개별 패키지(20)의 분리 공정을 통하여 비아 홀(22a)과 와이어 패드(22b)가 둘로 나뉠 뿐만 아니라, 비아 홀(22a)이 회로기판(21)의 측면으로 노출된다.

이상 설명한 구성과 제조 방법을 갖는 본 발명의 반도체 칩 패키지(20)는 종래의 패키지와 비교하여 크기 면에서 장점을 갖는다. 이를 설명하기 위하여 종래의 패키지를 나타내는 도 2f와 본 발명의 패키지를 나타내는 도 5e를 비교하여 보겠다.

도 2f의 패키지(10)와 도 5e의 패키지(20)가 동일한 집적회로 칩(14, 24)과 동일한 회로 패턴을 가진다고 가정할 때, 집적회로 칩(14, 24)이 본딩 와이어(15, 25)를 통하여 연결되는 양쪽 비아 홀(12a, 22a) 사이의 폭(W2, W5)은 동일한 크기이다. 그러나, 비아 홀(12a, 22a)의 내측면으로부터 회로기판(11, 21) 측면까지의 폭(W3, W6)은 본 발명의 패키지(20)의 경우가 훨씬 작다. 이는 절단선(28)이 비아 홀(22a) 가운데에 위치하도록 하여 패키지(20)를 절단함으로써 비아 홀(22a)이 패키지(20) 측면으로 노출되기 때문이다. 따라서, 패키지(10, 20)의 전체 폭(W1, W4)을 비교하였을 때, 종래의 패키지(10)에 비하여 본 발명의 패키지(20)의 폭(W4)이 훨씬 줄어드는 것을 알 수 있다.

이상 설명한 바와 같이, 본 발명에 따른 반도체 칩 패키지는 비아 홀을 통하여 직접 패키지 절단 공정을 진행함으로써 패키지의 크기를 대폭 축소할 수 있는 장점이 있다.

또한, 본 발명에 따른 반도체 칩 패키지는 비아 홀이 회로기판의 하부면 뿐만 아니라 측면 쪽으로도 노출되기 때문에 종래의 볼 패드 대신에 본 발명의 비아 홀을 직접 패키지의 외부 접속 패드로 사용할 수 있는 효과도 있다.

본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (3)

1. 내부에 형성된 비아 홀을 포함하는 회로기판과;

   상기 회로기판의 상부면에 부착되고 본딩 와이어를 통하여 상기 회로기판과 전기적으로 연결되는 집적회로 칩과;

   상기 집적회로 칩과 상기 본딩 와이어를 밀봉하는 몰딩 수지를 포함하며,

   특히 상기 회로기판의 비아 홀은 상기 회로기판의 측면과 하부면을 통하여 노출되는 것을 특징으로 하는 반도체 칩 패키지.
2. 제1 항에 있어서,

   상기 회로기판의 측면과 하부면으로 노출된 상기 비아 홀에 형성되는 솔더 볼을 더 포함하는 것을 특징으로 하는 반도체 칩 패키지.
3. 내부에 일정한 간격을 두고 형성된 비아 홀을 포함하는 회로기판을 공급하는 단계와;

   상기 회로기판의 상부면에 집적회로 칩을 부착하는 단계와;

   본딩 와이어를 통하여 상기 집적회로 칩과 상기 회로기판을 전기적으로 연결하는 단계와;

   상기 집적회로 칩과 상기 본딩 와이어를 밀봉하기 위하여 몰딩 수지를 형성하는 단계와;

   상기 회로기판의 비아 홀 가운데에 위치하는 절단선을 따라 상기 몰딩 수지와 상기 회로기판을 절단하여 개별 패키지들을 분리하는 단계를 포함하는 반도체 칩 패키지의 제조 방법.

Images