KR20060038069A

KR20060038069A - 수평 전계 인가형 액정 표시 패널 및 그 제조방법

Info

Publication number: KR20060038069A
Application number: KR1020040087217A
Authority: KR
Inventors: 김정열; 오재영; 홍성진
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2004-10-29
Filing date: 2004-10-29
Publication date: 2006-05-03
Also published as: KR100679100B1; FR2877442A1; US20060092351A1; US7880700B2; FR2877442B1

Abstract

본 발명은 콘트라스트비를 향상시킴과 동시에 개구율을 향상시킬 수 있는 수평 전계 인가형 액정표시패널 및 그 제조방법에 관한 것이다.

본 발명에 따른 수평 전계 인가형 액정표시패널은 기판 상에 형성된 상기 게이트 전극, 상기 게이트 전극과 접속된 게이트 라인, 상기 게이트 라인과 접속되는 게이트 패드 하부전극을 포함하는 게이트 패턴과; 상기 게이트 라인과 나란하게 형성된 공통라인과; 상기 게이트 라인 및 공통라인을 덮도록 형성된 게이트 절연막과; 상기 게이트 절연막을 사이에 두고 상기 게이트 라인 및 공통라인과 교차되게 형성되어 화소영역을 결정하는 데이터 라인, 상기 데이터 라인과 접속된 소스전극, 상기 소스전극과 마주보는 드레인 전극, 상기 데이터 라인과 접속된 데이터 패드 하부전극을 포함하는 소스/드레인 패턴과; 상기 게이트 라인 및 데이터 라인의 교차부에 위치하는 박막 트랜지스터와; 상기 박막 트랜지스터와 전기적으로 접속되며 적어도 일부가 상기 공통전극과 나란하게 형성되는 화소전극, 상기 게이트 패드 하부전극과 접속되는 게이트패드 상부전극, 상기 데이터패드 하부전극과 접속되는 데이터패드 상부전극을 포함하는 투명전극패턴과; 상기 투명전극패턴과 중첩되게 형성된 불투명도전패턴을 포함하는 것을 특징으로 한다.

Description

수평 전계 인가형 액정 표시 패널 및 그 제조방법{Liquid Crystal Display Panel Of Horizontal Electronic Fileld Applying Type and Method of Fabricating the same}

도 1은 종래의 수평 전계 인가형 액정 표시 패널의 박막 트랜지스터 어레이 기판을 나타내는 평면도이다.

도 2는 도 1에서 선Ⅰ-Ⅰ'을 따라 절취한 박막 트랜지스터 어레이기판을 나타내는 단면도이다.

도 3은 화소전극과 대응되는 영역에 위치하는 액정이 구동되지 않음을 나타내는 도면이다.

도 4는 본 발명의 제1 실시예에 따른 수평 전계 인가형 액정 표시 패널의 박막 트랜지스터 어레이 기판을 나타내는 평면도이다.

도 5는 도 4에서 선Ⅲ-Ⅲ' 및 선 Ⅳ-Ⅳ'을 따라 절취한 박막 트랜지스터 어레이기판을 나타내는 단면도이다.

도 6은 화소전극과 대응되는 영역에 위치하는 액정이 구동됨을 나타내는 도면이다.

도 7a 내지 도 7e는 도 5에 도시된 박막 트랜지스터 어레이 기판의 제조방법 을 나타내는 도면이다.

도 8은 본 발명의 제2 실시예에 따른 수평 전계 인가형 액정 표시 패널의 박막 트랜지스터 어레이 기판을 나타내는 단면도이다.

도 9a 내지 도 9d는 본 발명의 제2 실시예에 따른 수평 전계 인가형 액정 표시 패널의 박막 트랜지스터 어레이 기판의 제조방법을 설명하기 위한 도면이다.

도 10은 본 발명의 제3 실시예에 따른 수평 전계 인가형 액정 표시 패널의 박막 트랜지스터 어레이 기판을 나타내는 단면도이다.

도 11a 내지 도 11c는 본 발명의 제3 실시예에 따른 수평 전계 인가형 액정 표시 패널의 박막 트랜지스터 어레이 기판의 제조방법을 설명하기 위한 도면이다.

<도면의 주요 부분에 대한 부호의 설명>

2, 102 : 게이트 라인 4, 104 : 데이터 라인

6, 106 : 박막 트랜지스터 8, 108 : 게이트 전극

10 : 소스 전극 12, 112 : 드레인 전극

14, 114 : 화소전극 16, 116 : 공통 라인

18, 118 : 공통 전극 52, 152 : 보호막

46,146 : 게이트 절연막 155 : 불투명도전패턴

본 발명은 액정표시패널에 관한 것으로, 특히 콘트라스트비를 향상시킴과 동시에 개구율을 향상시킬 수 있는 수평 전계 인가형 액정표시패널 및 그 제조방법에 관한 것이다.

액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계형과 수평 전계형으로 대별된다.

수직 전계 인가형 액정 표시 장치는 상부기판 상에 형성된 공통전극과 하부기판 상에 형성된 화소전극이 서로 대향되게 배치되어 이들 사이에 형성되는 수직 전계에 의해 TN(Twisted Nemastic) 모드의 액정을 구동하게 된다. 이러한 수직 전계형 액정 표시 장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁은 단점을 가진다.

수평 전계 인가형 액정 표시 장치는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 인 플레인 스위치(In Plane Switch; 이하, IPS라 함) 모드의 액정을 구동하게 된다. 이러한 수평 전계 인가형 액정 표시 장치는 시야각이 160도 정도로 넓은 장점을 가진다. 이하, 수평 전계 인가형 액정 표시 장치에 대하여 상세히 살펴보기로 한다.

수평 전계 인가형 액정 표시 장치는 서로 대향하여 합착된 박막 트랜지스터 어레이 기판(하부 기판) 및 칼러 필터 어레이 기판(상부 기판)과, 두 기판 사이에서 셀갭을 일정하게 유지시키기 위한 스페이서와, 스페이서에 의해 마련된 액정공 간에 채워진 액정을 구비한다.

박막 트랜지스터 어레이 기판은 화소 단위의 수평 전계 형성을 위한 다수의 신호 라인들 및 박막 트랜지스터와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다. 칼라 필터 어레이 기판은 칼러 구현을 위한 칼라 필터 및 빛샘 방지를 위한 블랙 매트릭스와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다.

도 1은 종래의 수평 전계 인가형 액정 표시 패널의 박막 트랜지스터 어레이 기판을 나타낸 평면도이며, 도 2는 도 1에서 선Ⅰ-Ⅰ'를 따라 절취한 박막 트랜지스터 어레이 기판을 나타낸 단면도이다.

도 1 및 도 2에 도시된 박막 트랜지스터 어레이 기판은 하부 기판(45) 상에 교차되게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(6)와, 그 교차 구조로 마련된 화소 영역(5)에 수평 전계를 이루도록 형성된 화소 전극(14) 및 공통 전극(18)과, 공통 전극(18)들이 공통으로 접속된 공통 라인(16)을 구비한다.

게이트라인(2)은 박막트랜지스터(6)의 게이트전극(8)에 게이트신호를 공급한다. 데이터라인(4)은 박막트랜지스터(6)의 드레인전극(12)을 통해 화소전극(14)에 화소신호를 공급한다. 게이트라인(2)과 데이터라인(4)은 교차구조로 형성되어 화소영역(5)을 정의한다.

게이트 라인(2)은 게이트 패드부(미도시)를 통해 게이트 드라이버(도시하지 않음)와 접속된다.

데이터 라인(4)은 데이터 패드부(미도시)를 통해 데이터 드라이버(도시하지 않음)와 접속된다.

공통라인(16)은 화소영역(5)을 사이에 두고 게이트라인(2)과 나란하게 형성되며 액정 구동을 위한 기준전압을 공통전극(18)에 공급한다.

박막 트랜지스터(6)는 게이트 라인(2)의 게이트 신호에 응답하여 데이터 라인(4)의 화소 신호가 화소 전극(14)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(6)는 게이트 라인(2)에 접속된 게이트 전극(8)과, 데이터 라인(4)에 접속된 소스 전극(10)과, 화소 전극(14)에 접속된 드레인 전극(12)을 구비한다. 또한, 박막 트랜지스터(6)는 게이트 전극(8)과 게이트 절연막(46)을 사이에 두고 중첩되면서 소스 전극(10)과 드레인 전극(12) 사이에 채널을 형성하는 활성층(48)을 포함하는 반도체 패턴(49)이 더 구비된다. 반도체 패턴(49)에는 활성층(48)위에 위치하여 데이터 라인(4), 소스 전극(10), 드레인 전극(12)과 오믹 접촉을 위한 오믹 접촉층(50)이 더 포함된다.

화소 전극(14)은 박막 트랜지스터(6)의 드레인 전극(12)과 제3 접촉홀(17)을 통해 접속되며 화소 영역(5)에 형성된다. 특히, 화소 전극(14)은 드레인 전극(12)과 접속되고 인접한 게이트 라인(2)과 나란하게 형성된 수평부(14A)와, 공통 라인(16)과 중첩되게 형성된 제2 수평부(14B)와, 제1 및 제2 수평부(14A, 14B) 사이에 공통전극(18)과 나란하게 형성된 핑거부(14C)를 구비한다.

공통 전극(18)은 공통 라인(16)과 접속되어 화소 영역(5)에 게이트라인(2) 및 게이트전극(8)과 동일금속으로 형성된다. 특히, 공통 전극(18)은 화소 영역(5) 에서 화소 전극(14)의 핑거부(14C)와 나란하게 형성된다.

이에 따라, 박막 트랜지스터(6)를 통해 화소 신호가 공급된 화소 전극(14)과 공통 라인(16)을 통해 기준 전압이 공급된 공통 전극(18) 사이에는 수평 전계가 형성된다. 특히, 화소 전극(14)의 핑거부(14C)와 공통 전극(18) 사이에는 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 어레이 기판과 칼라 필터 어레이 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 액정 분자들의 회전 정도에 따라 화소 영역(5)을 투과하는 광 투과율이 달라지게 됨으로써 화상이 구현된다.

한편, 종래의 박막 트랜지스터 어레이 기판은 도 3에 도시된 바와 같이 도전성이 낮은 화소전극 위에 위치하는 액정(51)이 구동하지 않게 된다. 이에 따라, 구동하지 않는 액정(51)에 대응하는 영역만큼 개구율이 작아지는 문제가 발생된다. 또한, 블랙을 구현하는 경우 화소전극(14)으로 빛이 투과하게 됨으로써 블랙 휘도가 저하되어 전체 콘트라스트 비가 감소되는 문제가 발생된다.

따라서, 본 발명의 목적은 콘트라스트비를 향상시킴과 동시에 개구율을 향상시킬 수 있는 수평 전계 인가형 액정표시패널 및 그 제조방법을 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 수평 전계 인가형 액정표시패널은 기판 상에 형성된 상기 게이트 전극, 상기 게이트 전극과 접속된 게이트 라인, 상기 게이트 라인과 접속되는 게이트 패드 하부전극을 포함하는 게이트 패턴과; 상기 게이트 라인과 나란하게 형성된 공통라인과; 상기 게이트 라인 및 공통라인을 덮도록 형성된 게이트 절연막과; 상기 게이트 절연막을 사이에 두고 상기 게이트 라인 및 공통라인과 교차되게 형성되어 화소영역을 결정하는 데이터 라인, 상기 데이터 라인과 접속된 소스전극, 상기 소스전극과 마주보는 드레인 전극, 상기 데이터 라인과 접속된 데이터 패드 하부전극을 포함하는 소스/드레인 패턴과; 상기 게이트 라인 및 데이터 라인의 교차부에 위치하는 박막 트랜지스터와; 상기 박막 트랜지스터와 전기적으로 접속되며 적어도 일부가 상기 공통전극과 나란하게 형성되는 화소전극, 상기 게이트 패드 하부전극과 접속되는 게이트패드 상부전극, 상기 데이터패드 하부전극과 접속되는 데이터패드 상부전극을 포함하는 투명전극패턴과; 상기 투명전극패턴과 중첩되게 형성된 불투명도전패턴을 포함하는 것을 특징으로 한다.

상기 불투명도전패턴은 상기 투명전극패턴보다 좁은 선폭을 갖는 것을 특징으로 한다.

상기 불투명도전패턴은 상기 투명전극패턴과 동일한 선폭을 갖는 것을 특징으로 한다.

상기 불투명도전패턴은 상기 투명전극패턴 보다 넓은 선폭을 갖는 것을 특징으로 한다.

상기 불투명도전패턴의 선폭은 1~3㎛ 정도인 것을 특징으로 한다.

상기 불투명도전패턴은 몰리브덴 및 티타늄 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.

상기 화소전극은 상기 게이트라인과 평행하며 상기 박막트랜지스터의 드레인전극과 접속된 수평부와, 상기 수평부에서 신장되어 상기 공통전극과 나란하게 형성된 핑거부를 포함하는 것을 특징으로 한다.

상기 게이트 라인, 공통라인 및 공통전극을 동일물질인 것을 특징으로 한다.

본 발명에 따른 수평 전계 인가형 액정표시패널의 제조방법은 기판 상에 형성된 상기 게이트 전극, 상기 게이트 전극과 접속된 게이트 라인, 상기 게이트 라인과 접속되는 게이트패드 하부전극을 포함하는 게이트 패턴을 형성함과 아울러 상기 게이트 라인과 평행하게 형성된 공통라인 및 상기 공통라인에서 신장된 공통전극을 형성하는 단계와; 상기 게이트 라인 및 공통라인을 덮도록 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막을 사이에 두고 상기 게이트 라인 및 공통라인과 교차되게 형성되어 화소영역을 결정하는 데이터 라인, 상기 데이터 라인과 접속된 소스전극, 상기 소스전극과 마주보는 드레인 전극, 상기 데이터 라인과 접속된 데이터패드 하부전극을 포함하는 소스/드레인 패턴을 형성하는 단계와; 상기 드레인 전극과 전기적으로 접속되며 적어도 일부가 상기 공통전극과 나란하게 형성되는 화소전극, 상기 게이트패드 하부전극과 접속되는 게이트패드 상부전극, 상기 데이터패드 하부전극과 접속되는 데이터패드 상부전극을 포함하는 투명전극패턴을 형성함과 아울러 상기 투명전극패턴과 중첩되는 불투명도전패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 불투명도전패턴은 상기 투명전극패턴보다 좁은 선폭을 갖도록 형성되는 것을 특징으로 한다.

상기 불투명도전패턴은 상기 투명전극패턴과 동일한 선폭을 갖도록 형성되는 것을 특징으로 한다.

상기 불투명도전패턴은 상기 투명전극패턴 보다 넓은 선폭을 갖도록 형성되는 것을 특징으로 한다.

상기 화소전극을 형성하는 단계는 상기 게이트 라인과 나란하며 상기 박막트랜지스터의 드레인전극과 접속된 수평부, 상기 수평부에서 신장되어 상기 공통전극과 나란하게 형성된 핑거부를 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 투명전극패턴 및 불투명도전패턴을 형성하는 단계는 상기 게이트 절연막이 형성된 기판 상에 투명전극물질을 형성하는 단계와; 상기 투명전극물질 상에 불투명도전물질을 형성하는 단계와; 상기 불투명도전물질 상에 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 마스크로 이용하여 상기 불투명도전물질 및 상기 투명전극물질을 패터닝하는 단계를 포함하는 것을 특징으로 한다.

상기 불투명도전물질 및 투명전극물질을 패터닝하는 단계는 상기 포토레지스트 패턴을 마스크로 이용하여 인산, 질산, 초산 및 첨가제 중 적어도 어느 하나를 포함하는 식각액을 이용하여 상기 투명전극물질 및 불투명도전물질을 패터닝하는 단계와; 상기 포토레지스트 패턴을 애싱하는 단계와; 상기 애싱에 의해 남겨진 포토레지스트 패턴을 마스크로 이용하여 인산, 질산, 초산 중 적어도 어느 하나를 포함하는 식각액을 이용하여 상기 애싱된 포토레지스트 패턴에 의해 노출된 상기 불 투명도전물질을 패터닝하여 상기 투명전극패턴보다 폭이 작은 불투명도전패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 불투명도전물질 및 투명전극물질을 패터닝하는 단계는 상기 포토레지스트 패턴을 마스크로 이용하여 인산, 질산, 초산 및 첨가제 중 적어도 어느 하나를 포함하는 식각액을 이용하여 상기 투명전극물질 및 불투명도전물질을 동시에 패터닝하는 단계를 포함하는 것을 특징으로 한다.

상기 불투명도전물질 및 투명전극물질을 패터닝하는 단계는 상기 포토레지스트 패턴을 마스크로 이용하여 인산, 질산, 및 초산 및 첨가제 중 적어도 어느 하나를 포함하는 식각액을 이용하여 상기 불투명도전물질 및 상기 투명전극물질을 패터닝하는 단계와; 상기 포토레지스트 패턴을 마스크로 이용하여 옥살산을 포함하는 식각액을 이용하여 상기 투명전극물질을 더 식각하여 상기 불투명전극패턴보다 작은 선폭을 갖는 투명전극패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 게이트 절연막 상에 반도체 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 한다.

상기 소스/드레인 패턴을 형성하는 단계는 상기 소스전극 및 드레인 전극 하부에 위치하는 반도체 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 4 내지 도 11c를 참조하여 본 발명의 바람직한 실시 예들에 대하여 설명하기로 한다.

도 4은 본 발명의 제1 실시예에 따른 수평 전계형 액정표시패널의 박막 트랜지스터 어레이 기판을 나타낸 평면도이며, 도 5는 도 4에서 선Ⅲ-Ⅲ' 및 Ⅳ-Ⅳ'를 따라 절취한 박막 트랜지스터 어레이 기판을 나타낸 단면도이다.

도 4 및 도 5에 도시된 박막 트랜지스터 어레이 기판은 하부 기판(145) 상에 교차되게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 박막 트랜지스터(106)와, 그 교차 구조로 마련된 화소 영역(105)에 수평 전계를 이루도록 형성된 화소 전극(114) 및 공통 전극(118)과, 공통 전극(118)들이 공통으로 접속된 공통 라인(116)을 구비한다.

게이트라인(102)은 박막트랜지스터(106)의 게이트전극(108)에 게이트신호를 공급한다. 데이터라인(104)은 박막트랜지스터(106)의 드레인전극(112)을 통해 화소전극(114)에 화소신호를 공급한다. 게이트라인(102)과 데이터라인(104)은 교차구조로 형성되어 화소영역(105)을 정의한다.

게이트 라인(102)은 게이트 패드부(126)를 통해 게이트 드라이버(도시하지 않음)와 접속된다. 게이트 패드부(126)는 게이트 라인(102)으로부터 연장되는 게이트 패드하부전극(128)와, 게이트 절연막(146) 및 보호막(152)을 관통하는 제1 컨택홀(130)을 통해 게이트 패드하부전극(128)에 접속된 게이트 패드 상부전극(132)으로 구성된다.

데이터 라인(104)은 데이터 패드부(134)를 통해 데이터 드라이버(도시하지 않음)와 접속된다. 데이터 패드부(134)는 데이터 라인(104)으로부터 연장되는 데이터 패드하부전극(136)과, 보호막(152)을 관통하는 제2 컨택홀(138)을 통해 데이 터 패드하부전극(136)과 접속된 데이터 패드 상부전극(140)으로 구성된다.

공통라인(116)은 화소영역(105)을 사이에 두고 게이트라인(102)과 나란하게 형성되며 액정 구동을 위한 기준전압을 공통전극(118)에 공급한다.

박막 트랜지스터(106)는 게이트 라인(102)의 게이트 신호에 응답하여 데이터 라인(104)의 화소 신호가 화소 전극(114)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(106)는 게이트 라인(102)에 접속된 게이트 전극(108)과, 데이터 라인(104)에 접속된 소스 전극(110)과, 화소 전극(114)에 접속된 드레인 전극(112)을 구비한다. 또한, 박막 트랜지스터(106)는 게이트 전극(108)과 게이트 절연막(146)을 사이에 두고 중첩되면서 소스 전극(110)과 드레인 전극(112) 사이에 채널을 형성하는 활성층(148)을 포함하는 반도체 패턴(149)이 더 구비된다. 반도체 패턴(149)에는 활성층(148)위에 위치하여 데이터 라인(104), 소스 전극(110), 드레인 전극(112)과 오믹 접촉을 위한 오믹 접촉층(150)이 더 포함된다.

화소 전극(114)은 박막 트랜지스터(106)의 드레인 전극(112)과 제3 접촉홀(117)을 통해 접속되며 화소 영역(105)에 형성된다. 특히, 화소 전극(114)은 드레인 전극(112)과 접속되고 인접한 게이트 라인(102)과 나란하게 형성된 수평부(114A)와, 공통 라인(116)과 중첩되게 형성된 제2 수평부(114B)와, 제1 및 제2 수평부(114A, 114B) 사이에 공통전극(118)과 나란하게 형성된 핑거부(114C)를 구비한다.

공통 전극(118)은 공통 라인(116)과 접속되어 화소 영역(105)에 게이트라인(102) 및 게이트전극(108)과 동일금속으로 형성된다. 특히, 공통 전극(118)은 화 소 영역(105)에서 화소 전극(114)의 핑거부(114C)와 나란하게 형성된다.

화소전극(114), 게이트 패드 상부전극(132) 및 데이터 패드 상부전극(140)을 포함하는 투명전극패턴 상에는 불투명도전패턴(155)이 형성된다.

불투명도전패턴(155)은 투명전극패턴의 도전성을 향상시킴으로써 도 6에 도시된 바와 같이 화소전극(114)과 대응되는 영역에 위치하는 액정(151)을 구동하게 하는 역할을 함과 아울러 블랙을 구현하는 경우 화소전극(14)으로 빛이 투과됨을 방지하는 역할을 하게 된다.

이를 좀더 구체적으로 설명하면, 화소전극(114) 등을 포함하는 투명전극패턴 상에 도전성이 강한 불투명도전패턴(155)을 형성함으로써 화소전극(114)과 대응되는 영역에 위치하는 액정(151)에 많은 양의 수평전계가 인가될 수 있게 된다. 이에 따라, 화소전극(114)과 대응되는 영역에 위치하는 액정 또한 구동하게 됨으로써 개구율이 향상되게 된다. 또한, 블랙을 구현하는 경우 백라이트에서의 빛이 불투명도전패턴(155)에 의해 차단됨으로써 블랙 휘도가 향상되어 전체 콘트라스트 비가 향상된다. 여기서, 불투명도전패턴(155)의 물질로는 몰리브덴(Mo), 티타늄(Ti) 중 적어도 어느 하나를 포함하며, 투명전극패턴과 불투명도전패턴(155)의 선폭은 실질적으로 동일하다. 또한, 불투명도전패턴(155)의 선폭은 1~3㎛ 정도이고 두께는 30~1500Å 정도이며, 투명전극패턴의 두께는 300~1000Å 정도이다.

도 7a 내지 도 7e는 본 발명의 제1 실시예에 따른 박막 트랜지스터 어레이 기판의 제조방법을 설명하면 다음과 같다.

하부기판(145) 상에는 스퍼터링 등의 증착방법을 통해 게이트 금속층이 증착 된 후 포토리쏘그래피 공정과 식각 공정으로 게이트 금속층이 패터닝됨으로써 도 7a에 도시된 바와 같이 게이트전극(108), 게이트라인(102), 게이트 패드 하부전극(128)을 포함하는 게이트 패턴이 형성됨과 아울러 공통전극(118) 및 공통라인(116)이 형성된다. 여기서 게이트 금속층으로는 알루미늄네오듐(AlNd), 알루미늄(Al)등이 이용된다.

게이트 패턴 등이 형성된 하부기판(145) 상에 무기절연물질이 PECVD 등의 증착방법을 통해 전면증착됨으로써 도 7b에 도시된 바와 같이 게이트 절연막(146)이 형성된다. 여기서, 게이트 절연막(146)의 재료로는 무기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등이 이용된다.

게이트 절연막(146)이 형성된 하부기판(145) 상에 제1 및 제2 반도체층이 증착된 후 포토리쏘그래피 공정과 식각 공정에 의해 패터닝됨으로써 활성층(148) 및 오믹접촉층(150)을 포함하는 반도체 패턴(149)이 형성된다.

반도체 패턴(149)이 형성된 게이트 절연막(146) 상에 데이트 금속이 증착된 후 포토리쏘그래피 공정과 식각 공정에 의해 패터닝됨으로써 도 7c에 도시된 바와 같이 데이터 라인(104), 소스전극(110), 드레인 전극(112) 및 데이터 패드 하부전극(136)을 포함하는 소스/드레인 패턴이 형성된다. 그 다음, 소스 및 드레인전극(110,112)을 마스크로 박막트랜지스터의 오믹접촉층(150)을 건식식각함으로써 활성층(148)이 노출된다. 여기서, 데이터 금속물질로는 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti) 등이 이용된다.

소스/드레인 패턴이 형성된 하부기판(145) 상에 무기 절연물질이 증착됨으로 써 도 7d에 도시된 바와 같이 보호막(152)이 형성된다. 여기서, 보호막(152)의 재료로는 무기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등이 이용된다. 이 후, 보호막(152)이 포토리쏘그래피 공정과 식각공정으로 패터닝됨으로써 제1 내지 제3 접촉홀(130,138,117)이 형성된다. 제1 접촉홀(113)은 게이트 패드 하부전극(128)을 노출시키고, 제2 접촉홀(138)은 데이터 패드 하부전극(136)을 노출시키며, 제3 접촉홀(117)은 박막트랜지스터의 드레인전극(112)을 노출시킨다.

보호막(152)이 형성된 하부기판(145) 상에 스퍼터링 등의 증착방법으로 투명전극물질 및 불투명도전물질이 순차적으로 증착된 후 포토리쏘그래피 공정에 의해 포토레지스트 패턴이 형성된다. 이후, 포토레지스트 패턴을 마스크로 이용하여 인산, 질산, 초산 및 첨가제 중 적어도 어느 하나를 포함하는 식각액을 이용하여 투명전극물질 및 불투명도전물질을 일괄하여 패터닝(식각)함으로써 도 7e에 도시된 바와 같이 화소전극(114), 게이트 패드 상부전극(132), 데이터 패드 상부전극(140)을 포함하는 투명전극패턴과 상기 투명전극패턴 상에 불투명도전패턴(155)이 형성된다. 여기서, 투명전극패턴의 재료로는 인듐 틴 옥사이드(Indium Tin Oxide : 이하 "ITO" 라고 한다), 틴 옥사이드(Tin Oxide : 이하 "TO" 라고 한다), 인듐 징크 옥사이드(Indium Zinc Oxide : 이하 "IZO" 라고 한다) 또는 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : 이하 "ITZO" 하고 한다) 등이 이용되고, 불투명도전패턴(155)의 물질로는 몰리브덴(Mo), 티타늄(Ti) 중 적어도 어느 하나를 포함하며, 투명전극패턴과 불투명도전층(155)의 선폭은 실질적으로 동일하다. 또한, 불투명도전패턴(155)의 선폭은 1~3㎛ 정도이고 두께는 30~1500Å 정도이며, 투명전극패턴의 두께는 300~1000Å 정도이다.

이와 같이, 본 발명에 따른 수평 전계 인가형 액정 표시 패널 및 그 제조방법은 화소전극(114), 게이트 패드 상부전극(132) 및 데이터 패드 상부전극(140)을 포함하는 투명전극패턴 상에는 불투명도전패턴(155)이 형성된다. 이에 따라, 화소전극(114)의 도전성이 향상됨으로써 화소전극(114)과 대응되는 영역에 위치하는 액정(150)이 구동됨으로써 개구율이 향상된다. 또한, 블랙을 구현하는 경우 백라이트에서의 빛이 불투명도전패턴(155)에 의해 차단됨으로써 블랙 휘도가 향상되어 전체 콘트라스트 비가 향상된다.

도 8은 본 발명의 제2 실시예에 따른 수평전계 인가형 액정표시패널의 박막 트랜지스터 어레이 기판을 나타낸 단면도이다.

도 8에 도시된 박막 트랜지스터 어레이 기판은 도 5 및 도 6에 도시된 박막 트랜지스터 어레이 기판과 대비하여 불투명도전패턴(155)의 선폭이 투명전극패턴의 선폭보다 작게 형성되는 것을 제외하고는 동일한 구성요소들을 가지게 되므로 도 6 및 도 7과 동일한 구성요소들에 대해서는 동일번호를 부여하고 상세한 설명은 생략하기로 한다.

도 8에 도시된 수평 전계 인가형 액정표시패널의 박막 트랜지스터 어레이 기판은 기판(145) 상에 형성된 상기 게이트 전극(108), 상기 게이트 전극(108)과 접속된 게이트 라인(102), 상기 게이트 라인(102)과 접속되는 게이트 패드 하부전극(128)을 포함하는 게이트 패턴과; 상기 게이트 라인(102)과 평행하게 형성된 공통라인(116)과; 상기 게이트 라인(102) 및 공통라인(116)을 덮도록 형성된 게이트 절 연막(146)과; 상기 게이트 절연막(146)을 사이에 두고 상기 게이트 라인(102) 및 공통라인(106)과 교차되게 형성되어 화소영역(105)을 결정하는 데이터 라인(104), 상기 데이터 라인(104)과 접속된 소스전극(110), 상기 소스전극(110)과 마주보는 드레인 전극(112), 상기 데이터 라인(104)과 접속된 데이터 패드 하부전극(136)을 포함하는 소스/드레인 패턴과; 상기 게이트 라인(102) 및 데이터 라인(104)의 교차부에 위치하는 박막 트랜지스터(106)와; 상기 박막 트랜지스터(106)와 전기적으로 접속되며 적어도 일부가 상기 공통전극(118)과 나란하게 형성되는 화소전극(114), 상기 게이트 패드 하부전극(128)과 접속되는 게이트 패드상부전극(132), 상기 데이터 패드 하부전극(136)과 접속되는 데이터 패드 상부전극(140)을 포함하는 투명전극패턴과; 상기 투명전극패턴과 중첩됨과 아울러 투명전극패턴 보다 작은 선폭을 갖는 불투명도전패턴(155)을 구비한다.

불투명도전패턴(155)은 화소전극(114) 등을 포함하는 투명전극패턴 상에 형성됨으로써 화소전극(114)과 대응되는 영역에 위치하는 액정(150)에 많은 양의 수평전계가 인가될 수 있게 된다. 이에 따라, 화소전극(114)과 대응되는 영역에 위치하는 액정 또한 구동하게 됨으로써 개구율이 향상되게 된다. 또한, 블랙을 구현하는 경우 백라이트에서의 빛이 불투명도전패턴(155)에 의해 차단됨으로써 블랙 휘도가 향상되어 전체 콘트라스트 비가 향상된다. 도 8에 도시된 불투명도전패턴(155)은 투명전극패턴보다 작은 선폭으로 형성됨으로써 화이트를 구현하는 경우 본 발명의 제1 실시예에 비해 화이트 계조가 증가하여 콘트라스크 비가 향상된다. 여기서, 불투명도전패턴(155)의 물질로는 몰리브덴(Mo), 티타늄(Ti) 중 적어도 어느 하 나를 포함하며, 불투명도전패턴(155)은 투명전극패턴의 선폭보다 작게 형성된다. 또한, 불투명도전패턴(155)의 선폭은 1~3㎛ 정도이고 두께는 30~1500Å 정도이며, 투명전극패턴의 두께는 300~1000Å 정도이다.

도 9a 내지 도 9d는 본 발명의 제2 실시예에 따른 수평전계 인가형 액정표시패널의 제조방법을 설명하기 위한 도면이다.

본 발명의 제2 실시예에 따른 수평전계 인가형 액정표시패널의 박막 트랜지스터 어레이 기판의 제조방법은 투명전극패턴 보다 작은 선폭으로 불투명도전층(155)이 형성되는 것을 제외하고는 도 7a 내지 도 7e에 도시된 본 발명의 제1 실시예에 따른 수평전계 인가형 액정표시패널의 박막 트랜지스터 어레이 기판의 제조방법과 동일하므로 동일번호를 부여하고 상세한 설명은 생략하기로 한다.

먼저, 도 7a 내지 도 7d에 도시된 바와 같이 게이트 패턴, 게이트 절연막(146), 반도체 패턴(149), 소스/드레인 패턴, 보호막(152)이 형성된 하부기판(145) 상에 스퍼터링 등의 증착방법으로 투명전극물질(113) 및 불투명도전물질(154)이 순차적으로 증착된 후 포토리쏘그래피 공정에 의해 도 9a에 도시된 바와 같이 포토레지스트 패턴(173)이 형성된다. 이후, 포토레지스트 패턴(173)을 마스크로 이용하여 인산, 질산, 초산 및 첨가제 중 적어도 어느 하나를 포함하는 식각액을 이용하여 도 9b에 도시된 바와 같이 투명전극물질(113) 및 불투명도전물질(154)이 일괄하여 패터닝(식각)된다. 이후, 애싱공정이 실시되어 포토레지스트 패턴(173)이 일부 제거됨으로써 도 9c에 도시된 바와 같이 패터닝된 불투명도전물질(154)을 일부 노출시키는 포토레지스트 패턴(173)이 형성된다. 이 포토레지스트 패턴(173)을 마스크 로 이용하여 인산, 질산, 초산 중 적어도 어느 하나를 포함하는 식각액을 이용하여 불투명금속물질(154)을 패터닝(식각)함으로써 도 9d에 도시된 바와 같이 불투명도전패턴(155)이 형성된다.

여기서, 투명전극패턴의 재료로는 인듐 틴 옥사이드(Indium Tin Oxide : 이하 "ITO" 라고 한다), 틴 옥사이드(Tin Oxide : 이하 "TO" 라고 한다), 인듐 징크 옥사이드(Indium Zinc Oxide : 이하 "IZO" 라고 한다) 또는 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : 이하 "ITZO" 하고 한다) 등이 이용되고, 불투명도전층(155)의 물질로는 몰리브덴(Mo), 티타늄(Ti) 중 적어도 어느 하나를 포함한다. 또한, 불투명도전층(155)의 선폭은 1~3㎛ 정도이고 두께는 30~1500Å 정도이며, 투명전극패턴의 두께는 300~1000Å 정도이다.

이와 같이, 본 발명의 제2 실시예에 따른 수평 전계 인가형 액정 표시 패널 및 그 제조방법은 화소전극(114), 게이트 패드 상부전극(132) 및 데이터 패드 상부전극(140)을 포함하는 투명전극패턴 상에는 불투명도전패턴(155)이 형성된다. 이에 따라, 화소전극(114)의 도전성이 향상됨으로써 화소전극(114)과 대응되는 영역에 위치하는 액정(150)이 구동됨으로써 개구율이 향상된다. 또한, 블랙을 구현하는 경우 백라이트에서의 빛이 불투명도전패턴(155)에 의해 차단됨으로써 블랙 휘도가 향상되어 전체 콘트라스트 비가 향상된다. 더 나아가 불투명도전패턴(155)의 선폭이 투명전극패턴 보다 작게 형성됨으로써 화이트 계조가 증가하여 콘트라스크 비가 향상된다.

도 10본 발명의 제3실시예에 따른 수평전계 인가형 액정표시패널의 박막 트 랜지스터 어레이 기판을 나타낸 단면도이다.

도 10도시된 박막 트랜지스터 어레이 기판은 도 5 및 도 6에 도시된 박막 트랜지스터 어레이 기판과 대비하여 불투명도전패턴(155)의 선폭이 투명전극패턴의 선폭보다 넓게 형성되는 것을 제외하고는 동일한 구성요소들을 가지게 되므로 도 6 및 도 7과 동일한 구성요소들에 대해서는 동일번호를 부여하고 상세한 설명은 생략하기로 한다.

도 10에 도시된 수평 전계 인가형 액정표시패널의 박막 트랜지스터 어레이 기판은 기판(145) 상에 형성된 상기 게이트 전극(108), 상기 게이트 전극(108)과 접속된 게이트 라인(102), 상기 게이트 라인(102)과 접속되는 게이트 패드 하부전극(128)을 포함하는 게이트 패턴과; 상기 게이트 라인(102)과 평행하게 형성된 공통라인(116)과; 상기 게이트 라인(102) 및 공통라인(116)을 덮도록 형성된 게이트 절연막(146)과; 상기 게이트 절연막(146)을 사이에 두고 상기 게이트 라인(102) 및 공통라인(106)과 교차되게 형성되어 화소영역(105)을 결정하는 데이터 라인(104), 상기 데이터 라인(104)과 접속된 소스전극(110), 상기 소스전극(110)과 마주보는 드레인 전극(112), 상기 데이터 라인(104)과 접속된 데이터 패드 하부전극(136)을 포함하는 소스/드레인 패턴과; 상기 게이트 라인(102) 및 데이터 라인(104)의 교차부에 위치하는 박막 트랜지스터(106)와; 상기 박막 트랜지스터(106)와 전기적으로 접속되며 적어도 일부가 상기 공통전극(118)과 나란하게 형성되는 화소전극(114), 상기 게이트 패드 하부전극(128)과 접속되는 게이트 패드상부전극(132), 상기 데이터 패드 하부전극(136)과 접속되는 데이터 패드 상부전극(140)을 포함하는 투명전 극패턴과; 상기 투명전극패턴과 중첩됨과 아울러 투명전극패턴 보다 넓은 선폭을 갖는 불투명도전패턴(155)을 구비한다.

불투명도전패턴(155)은 화소전극(114) 등을 포함하는 투명전극패턴 상에 형성됨으로써 화소전극(114)과 대응되는 영역에 위치하는 액정(150)에 많은 양의 수평전계가 인가될 수 있게 된다. 이에 따라, 화소전극(114)과 대응되는 영역에 위치하는 액정 또한 구동하게 됨으로써 개구율이 향상되게 된다. 또한, 블랙을 구현하는 경우 백라이트에서의 빛이 불투명도전패턴(155)에 의해 차단됨으로써 블랙 휘도가 향상되어 전체 콘트라스트 비가 향상된다.

또한, 제3 실시예에 따른 불투명도전패턴(155)은 투명전극패턴 보다 넓게 형성됨으로써 투명전극패턴의 노출이 방지된다. 이에 따라, 본 발명의 제1 및 제2 실시예와는 달리 투명전극패턴의 부식을 방지할 수 있다.

여기서, 불투명도전패턴(155)의 물질로는 몰리브덴(Mo), 티타늄(Ti) 중 적어도 어느 하나를 포함한다. 또한, 불투명도전패턴(155)의 선폭은 1~3㎛ 정도이고 두께는 30~1500Å 정도이며, 투명전극패턴의 두께는 300~1000Å 정도이다.

도 11a 내지 도 11d는 본 발명의 제3 실시예에 따른 수평전계 인가형 액정표시패널의 제조방법을 설명하기 위한 도면이다.

본 발명의 제3 실시예에 따른 수평전계 인가형 액정표시패널의 박막 트랜지스터 어레이 기판의 제조방법은 투명전극패턴 보다 넓은 선폭으로 불투명도전패턴(155)이 형성되는 것을 제외하고는 도 7a 내지 도 7e에 도시된 본 발명의 제1 실시예에 따른 수평전계 인가형 액정표시패널의 박막 트랜지스터 어레이 기판의 제조방 법과 동일하므로 동일번호를 부여하고 상세한 설명은 생략하기로 한다.

먼저, 도 7a 내지 도 7d에 도시된 바와 같이 게이트 패턴, 게이트 절연막(146), 반도체 패턴(149), 소스/드레인 패턴, 보호막(152)이 형성된 하부기판(145) 상에 스퍼터링 등의 증착방법으로 투명전극물질(113) 및 불투명도전물질(154)이 순차적으로 증착된 후 포토리쏘그래피 공정에 의해 도 11a에 도시된 바와 같이 포토레지스트 패턴(173)이 형성된다. 이후, 포토레지스트 패턴(173)을 마스크로 이용하여 인산, 질산, 초산 및 첨가제 중 적어도 어느 하나를 포함하는 식각액을 이용하여 도 11b에 도시된 바와 같이 투명전극물질(113) 및 불투명도전물질(154)이 일괄하여 패터닝(식각)된다. 이후, 옥살산을 포함하는 식각액을 이용하여 상기 투명전극패턴만을 일부 더 식각함으로써 도 11c에 도시된 바와 같이 불투명도전패턴(155) 보다 좁은 선폭을 갖는 투명전극패턴을 형성할 수 있게 된다.

여기서, 투명전극패턴의 재료로는 인듐 틴 옥사이드(Indium Tin Oxide : 이하 "ITO" 라고 한다), 틴 옥사이드(Tin Oxide : 이하 "TO" 라고 한다), 인듐 징크 옥사이드(Indium Zinc Oxide : 이하 "IZO" 라고 한다) 또는 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : 이하 "ITZO" 하고 한다) 등이 이용되고, 불투명도전층(155)의 물질로는 몰리브덴(Mo), 티타늄(Ti) 중 적어도 어느 하나를 포함한다. 또한, 불투명도전패턴(155)의 선폭은 1~3㎛ 정도이고 두께는 30~1500Å 정도이며, 투명전극패턴의 두께는 300~1000Å 정도이다.

이와 같이, 본 발명의 제3 실시예에 따른 수평 전계 인가형 액정 표시 패널 및 그 제조방법은 화소전극(114), 게이트 패드 상부전극(132) 및 데이터 패드 상부 전극(140)을 포함하는 투명전극패턴 상에는 불투명도전패턴(155)이 형성된다. 이에 따라, 화소전극(114)의 도전성이 향상됨으로써 화소전극(114)과 대응되는 영역에 위치하는 액정(150)이 구동됨으로써 개구율이 향상된다. 또한, 블랙을 구현하는 경우 백라이트에서의 빛이 불투명도전패턴(155)에 의해 차단됨으로써 블랙 휘도가 향상되어 전체 콘트라스트 비가 향상된다. 더 나아가 본 발명의 제1 및 제2 실시예와는 달리 투명전극패턴의 부식을 방지할 수 있다.

상술한 바와 같이, 본 발명에 따른 수평 전계 인가형 액정표시패널 및 그 제조방법은 화소전극, 게이트 패드 상부전극 및 데이터 패드 상부전극을 포함하는 투명전극패턴 상에는 불투명도전패턴이 형성된다. 이에 따라, 화소전극의 도전성이 향상됨으로써 화소전극과 대응되는 영역에 위치하는 액정이 구동됨으로써 개구율이 향상된다. 또한, 블랙을 구현하는 경우 백라이트에서의 빛이 불투명도전층에 의해 차단됨으로써 블랙 휘도가 향상되어 전체 콘트라스트 비가 향상된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

기판 상에 형성된 상기 게이트 전극, 상기 게이트 전극과 접속된 게이트 라인, 상기 게이트 라인과 접속되는 게이트 패드 하부전극을 포함하는 게이트 패턴과;

상기 게이트 라인과 나란하게 형성된 공통라인과;

상기 게이트 라인 및 공통라인을 덮도록 형성된 게이트 절연막과;

상기 게이트 절연막을 사이에 두고 상기 게이트 라인 및 공통라인과 교차되게 형성되어 화소영역을 결정하는 데이터 라인, 상기 데이터 라인과 접속된 소스전극, 상기 소스전극과 마주보는 드레인 전극, 상기 데이터 라인과 접속된 데이터 패드 하부전극을 포함하는 소스/드레인 패턴과;

상기 게이트 라인 및 데이터 라인의 교차부에 위치하는 박막 트랜지스터와;

상기 박막 트랜지스터와 전기적으로 접속되며 적어도 그의 일부가 상기 공통전극과 나란하게 형성되는 화소전극, 상기 게이트 패드 하부전극과 접속되는 게이트패드 상부전극, 상기 데이터패드 하부전극과 접속되는 데이터패드 상부전극을 포함하는 투명전극패턴과;

상기 투명전극패턴과 중첩되게 형성된 불투명도전패턴을 포함하는 것을 특징으로 하는 수평 전계 인가형 액정표시패널.
제 1 항에 있어서,

상기 불투명도전패턴은 상기 투명전극패턴보다 좁은 선폭을 갖는 것을 특징으로 하는 수평 전계 인가형 액정표시패널.
제 1 항에 있어서,

상기 불투명도전패턴은 상기 투명전극패턴과 동일한 선폭을 갖는 것을 특징으로 하는 수평 전계 인가형 액정표시패널.
제 1 항에 있어서,

상기 불투명도전패턴은 상기 투명전극패턴 보다 넓은 선폭을 갖는 것을 특징으로 하는 수평 전계 인가형 액정표시패널.
제 1 항에 있어서,

상기 불투명도전패턴의 선폭은 1~3㎛ 정도인 것을 특징으로 하는 수평 전계 인가형 액정표시패널.
제 1 항에 있어서,

상기 불투명도전패턴은 몰리브덴 및 티타늄 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 수평 전계 인가형 액정표시패널.
제 1 항에 있어서,

상기 화소전극은

상기 게이트라인과 평행하며 상기 박막트랜지스터의 드레인전극과 접속된 수평부와,

상기 수평부에서 신장되어 상기 공통전극과 나란하게 형성된 핑거부를 포함하는 것을 특징으로 하는 수평 전계 인가형 액정표시패널.
제 1 항에 있어서,

상기 게이트 라인, 공통라인 및 공통전극을 동일물질인 것을 특징으로 하는 수평 전계 인가형 액정표시패널.
기판 상에 형성된 상기 게이트 전극, 상기 게이트 전극과 접속된 게이트 라인, 상기 게이트 라인과 접속되는 게이트패드 하부전극을 포함하는 게이트 패턴을 형성함과 아울러 상기 게이트 라인과 평행하게 형성된 공통라인 및 상기 공통라인에서 신장된 공통전극을 형성하는 단계와;

상기 게이트 라인 및 공통라인을 덮도록 게이트 절연막을 형성하는 단계와;

상기 게이트 절연막을 사이에 두고 상기 게이트 라인 및 공통라인과 교차되게 형성되어 화소영역을 결정하는 데이터 라인, 상기 데이터 라인과 접속된 소스전극, 상기 소스전극과 마주보는 드레인 전극, 상기 데이터 라인과 접속된 데이터패드 하부전극을 포함하는 소스/드레인 패턴을 형성하는 단계와;

상기 드레인 전극과 전기적으로 접속되며 적어도 일부가 상기 공통전극과 나 란하게 형성되는 화소전극, 상기 게이트패드 하부전극과 접속되는 게이트패드 상부전극, 상기 데이터패드 하부전극과 접속되는 데이터패드 상부전극을 포함하는 투명전극패턴을 형성함과 아울러 상기 투명전극패턴과 중첩되는 불투명도전패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 수평 전계 인가형 액정표시패널의 제조방법.
제 9 항에 있어서,

상기 불투명도전패턴은 상기 투명전극패턴보다 좁은 선폭을 갖도록 형성되는 것을 특징으로 하는 수평 전계 인가형 액정표시패널의 제조방법.
제 9 항에 있어서,

상기 불투명도전패턴은 상기 투명전극패턴과 동일한 선폭을 갖도록 형성되는 것을 특징으로 하는 수평 전계 인가형 액정표시패널의 제조방법.
제 9 항에 있어서,

상기 불투명도전패턴은 상기 투명전극패턴 보다 넓은 선폭을 갖도록 형성되는 것을 특징으로 하는 수평 전계 인가형 액정표시패널의 제조방법.
제 9 항에 있어서,

상기 화소전극을 형성하는 단계는

상기 게이트 라인과 나란하며 상기 박막트랜지스터의 드레인전극과 접속된 수평부, 상기 수평부에서 신장되어 상기 공통전극과 나란하게 형성된 핑거부를 형성하는 단계를 포함하는 것을 특징으로 하는 수평 전계 인가형 액정표시패널의 제조방법.
제 9 항에 있어서,

상기 투명전극패턴 및 불투명도전패턴을 형성하는 단계는

상기 게이트 절연막이 형성된 기판 상에 투명전극물질을 형성하는 단계와;

상기 투명전극물질 상에 불투명도전물질을 형성하는 단계와;

상기 불투명도전물질 상에 포토레지스트 패턴을 형성하는 단계와;

상기 포토레지스트 패턴을 마스크로 이용하여 상기 불투명도전물질 및 상기 투명전극물질을 패터닝하는 단계를 포함하는 것을 특징으로 하는 수평 전계 인가형 액정표시패널의 제조방법.
제 14 항에 있어서,

상기 불투명도전물질 및 투명전극물질을 패터닝하는 단계는

상기 포토레지스트 패턴을 마스크로 이용하여 인산, 질산, 초산 및 첨가제 중 적어도 어느 하나를 포함하는 식각액을 이용하여 상기 투명전극물질 및 불투명도전물질을 패터닝하는 단계와;

상기 포토레지스트 패턴을 애싱하는 단계와;

상기 애싱된 포토레지스트 패턴을 마스크로 이용하여 인산, 질산, 초산 중 적어도 어느 하나를 포함하는 식각액을 이용하여 상기 애싱된 포토레지스트 패턴에 의해 노출된 상기 불투명도전물질을 패터닝하여 상기 투명전극패턴보다 폭이 작은 불투명도전패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 수평 전계 인가형 액정표시패널의 제조방법.
제 14 항에 있어서,

상기 불투명도전물질 및 투명전극물질을 패터닝하는 단계는

상기 포토레지스트 패턴을 마스크로 이용하여 인산, 질산, 초산 및 첨가제 중 적어도 어느 하나를 포함하는 식각액을 이용하여 상기 투명전극물질 및 불투명도전물질을 동시에 패터닝하는 단계를 포함하는 것을 특징으로 하는 수평 전계 인가형 액정표시패널의 제조방법.
제 14 항에 있어서,

상기 불투명도전물질 및 투명전극물질을 패터닝하는 단계는

상기 포토레지스트 패턴을 마스크로 이용하여 인산, 질산, 및 초산 및 첨가제 중 적어도 어느 하나를 포함하는 식각액을 이용하여 상기 불투명도전물질 및 상기 투명전극물질을 패터닝하는 단계와;

상기 포토레지스트 패턴을 마스크로 이용하여 옥살산을 포함하는 식각액으로 상기 투명전극물질을 더 식각하여 상기 불투명전극패턴보다 작은 선폭을 갖는 투명 전극패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 수평 전계 인가형 액정표시패널의 제조방법.
제 9 항에 있어서,

상기 게이트 절연막 상에 반도체 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 수평 전계 인가형 액정표시패널의 제조방법.
제 9 항에 있어서,

상기 소스/드레인 패턴을 형성하는 단계는

상기 소스전극 및 드레인 전극 하부에 위치하는 반도체 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 수평 전계 인가형 액정표시패널의 제조방법.