KR20060029720A - Semiconductor device combined bimetal clip - Google Patents
Semiconductor device combined bimetal clip Download PDFInfo
- Publication number
- KR20060029720A KR20060029720A KR1020040077854A KR20040077854A KR20060029720A KR 20060029720 A KR20060029720 A KR 20060029720A KR 1020040077854 A KR1020040077854 A KR 1020040077854A KR 20040077854 A KR20040077854 A KR 20040077854A KR 20060029720 A KR20060029720 A KR 20060029720A
- Authority
- KR
- South Korea
- Prior art keywords
- clip
- semiconductor
- bimetal
- semiconductor device
- coupled
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
- H01L23/4093—Snap-on arrangements, e.g. clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
Abstract
본 발명은 바이메탈 클립이 결합된 반도체 소자에 관한 것으로, 반도체 패키지를 적층하거나 반도체 패키지를 기판에 실장할 때 양호한 솔더 접합성을 확보하고, 반복적인 리플로우에 따른 반도체 소자의 휨을 억제하기 위해서, 반도체 소자의 양면에 바이메탈 소재의 클립이 결합된 바이메탈 클립이 결합된 반도체 소자를 제공한다. 즉 바이메탈 소재의 클립을 적층 패키지나 모듈의 상하부면에 결합함으로써, 적층된 반도체 패키지들 사이 또는 반도체 패키지와 기판 사이의 전기적 연결을 위한 솔더 리플로우 공정에서 소정의 압력으로 전기적 연결 부분을 눌러주기 때문에, 양호한 솔더 접합성의 확보와 더불어 반도체 패키지들이 휘는 불량을 억제할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a bimetallic clip coupled thereto. Provided is a semiconductor device having a bimetal clip coupled to a bimetal clip on both sides thereof. In other words, by bonding the bimetal clips to the upper and lower surfaces of the laminated package or module, the electrical connection portion is pressed at a predetermined pressure in the solder reflow process for electrical connection between the stacked semiconductor packages or between the semiconductor package and the substrate. In addition, it is possible to prevent defects in the semiconductor packages as well as securing good solder bonding properties.
그리고 바이메탈 클립은 금속으로 반도체 소자의 열방출 특성을 향상시킬 수 있고, 열방출 특성을 더욱 향상시키기 위해서 반도체 소자와 바이메탈 클립 사이에 접착제를 개재할 수도 있다. 또는 반도체 소자에 작용하는 기계적인 스트레스를 줄이기 위해서, 반도체 소자의 양면을 압착하는 부분을 요철판 형태로 형성할 수 있다. 또는 여러개의 반도체 패키지가 모듈용 기판에 실장된 모듈의 경우, 반도체 패키지에 각기 독립적으로 바이메탈 클립을 결합할 수도 있다. 물론 모듈용 기판을 중심으로 양면에 반도체 패키지가 실장된 경우, 모듈용 기판을 사이에 두고 상하에 위치하는 반도체 패키지를 쌍으로 바이메탈 클립이 결합된다.The bimetal clip may be a metal to improve heat dissipation characteristics of the semiconductor device, and an adhesive may be interposed between the semiconductor element and the bimetal clip to further improve the heat dissipation characteristics. Alternatively, in order to reduce mechanical stress applied to the semiconductor device, portions of the both surfaces of the semiconductor device that are pressed may be formed in the form of an uneven plate. Alternatively, in the case of a module in which several semiconductor packages are mounted on a module substrate, bimetal clips may be independently attached to the semiconductor packages. Of course, when the semiconductor package is mounted on both sides of the module substrate, the bimetallic clips are coupled in pairs of semiconductor packages positioned up and down with the module substrate therebetween.
바이메탈, 클립, 클램프, 적층, 모듈Bimetal, clip, clamp, laminated, module
Description
도 1 및 도 2는 본 발명의 제 1 실시예에 따른 바이메탈 클립이 결합된 적층 패키지를 보여주는 도면들이다.1 and 2 are views illustrating a laminated package in which a bimetallic clip is coupled according to a first embodiment of the present invention.
도 3은 본 발명의 제 2 실시예에 따른 바이메탈 클립이 결합된 단면 모듈을 보여주는 도면이다.3 is a view showing a cross-sectional module coupled to a bimetal clip according to a second embodiment of the present invention.
도 4는 본 발명의 제 3 실시예에 따른 바이메탈 클립이 결합된 양면 모듈을 보여주는 도면이다.4 is a view illustrating a double-sided module to which a bimetal clip is coupled according to a third embodiment of the present invention.
도 5는 본 발명의 제 4 실시예에 따른 바이메탈 클립이 결합된 양면 모듈을 보여주는 도면이다.5 is a view illustrating a double-sided module to which a bimetal clip is coupled according to a fourth embodiment of the present invention.
도 6은 본 발명의 제 5 실시예에 따른 웨이브형 바이메탈 클립이 결합된 양면 모듈을 보여주는 도면이다.6 is a view illustrating a double-sided module to which a wave type bimetal clip is coupled according to a fifth embodiment of the present invention.
도 7은 본 발명의 제 6 실시예에 따른 U자형 바이메탈 클립이 결합된 모듈을 보여주는 평면도이다.7 is a plan view illustrating a module to which a U-shaped bimetallic clip according to a sixth exemplary embodiment of the present invention is coupled.
* 도면의 주요 부분에 대한 설명 *Description of the main parts of the drawing
10 : 적층 패키지 11, 12 : 반도체 패키지10: laminated
13 : 솔더 볼 17 : 압착판 13: solder ball 17: crimp plate
18 : 연결판 19 : 바이메탈 클립18: connecting plate 19: bimetallic clip
본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는 반도체 패키지를 적층하거나 반도체 패키지를 기판에 실장할 때 양호한 솔더 접합성을 확보하고, 반복적인 리플로우에 따른 반도체 소자의 휨을 억제할 수 있도록 바이메탈 클립이 결합된 반도체 소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, a bimetallic clip is provided to ensure good solder bonding when stacking a semiconductor package or mounting a semiconductor package on a substrate, and to suppress warpage of the semiconductor device due to repeated reflow. It relates to a combined semiconductor device.
전자기기들의 경박단소화 추세에 따라 그의 핵심 소자인 패키지의 고밀도, 고실장화가 중요한 요인으로 대두되고 있으며, 또한 컴퓨터의 경우 기억 용량의 증가에 따른 대용량의 램(Random Access Memory ; RAM) 및 플래시 메모리(Flash Memory)와 같이 칩의 크기는 자연적으로 증대되지만 패키지는 상기의 요건에 따라 소형화되는 경향으로 연구되고 있다.With the trend toward thinner and shorter electronic devices, high-density and high-mounted packages are becoming important factors, and in the case of computers, large amounts of random access memory (RAM) and flash memory are increasing with increasing storage capacity. Like the Flash Memory, the size of the chip grows naturally, but the package is being studied to be smaller in accordance with the above requirements.
여기서, 패키지의 크기를 줄이기 위해서 제안되어 온 여러 가지 방안 예를 들면, 칩 사이즈에 근접한 칩 스케일 패키지(Chip Scale Package; CSP)와, 복수개의 반도체 패키지가 적층된 적층 패키지와, 배선기판의 적어도 일면에 복수개의 반도체 패키지 또는 적층 패키지가 평면적으로 실장된 반도체 모듈 등이 있다.Here, various methods that have been proposed to reduce the size of a package include, for example, a chip scale package (CSP) close to the chip size, a stack package in which a plurality of semiconductor packages are stacked, and at least one surface of a wiring board. And a semiconductor module in which a plurality of semiconductor packages or stacked packages are planarly mounted.
이와 같은 반도체 소자는 인쇄회로기판에 솔더 리플로우를 통하여 접합하게 되는데, 반도체 소자의 두께가 얇을수록 솔더 리플로우하는 과정에서 가해지는 열에 의해 반도체 소자가 휘는 불량이 발생되어 반도체 소자의 가장자리 부분 또는 중심 부분에서 솔더 접합성이 떨어지는 문제가 발생될 수 있다.Such a semiconductor device is bonded to a printed circuit board through solder reflow. As the thickness of the semiconductor device becomes thinner, a defect in bending of the semiconductor device occurs due to the heat applied during the solder reflow process. The problem of inferior solder bonding may occur at the portion.
적층 패키지는 복수개의 반도체 패키지를 3차원으로 적층할 때, 반도체 패키지들 사이의 전기적 연결을 위해서 솔더 리플로우 공정을 진행하고, 적층 패키지를 인쇄회로기판에 실장하기 위해서 다시 솔더 리플로우 공정을 진행하기 때문에, 솔더의 재용융에 따른 반도체 패키지들 사이의 솔더 접합성이 떨어지거나 반도체 패키지들이 휘는 불량이 발생될 수 있다.In the multilayer package, when a plurality of semiconductor packages are stacked in three dimensions, a solder reflow process is performed for electrical connection between the semiconductor packages, and a solder reflow process is performed again to mount the multilayer package on a printed circuit board. As a result, the solder bondability between the semiconductor packages due to the remelting of the solder may be inferior, or a defect in the bending of the semiconductor packages may occur.
이와 같은 문제는 반도체 모듈을 구현할 때도 동일하게 발생될 수 있다. 즉 모듈용 기판에 대한 반도체 패키지들의 솔더 접합성이 떨어지거나 모듈용 기판에 실장된 반도체 패키지들이 휘는 불량이 발생될 수 있다. 특히 모듈용 기판에 실장되는 반도체 패키지가 적층 패키지인 경우 그 발생 빈도가 증가할 수 있다.The same problem may occur when implementing a semiconductor module. That is, the solder bonding of the semiconductor packages to the module substrate may be inferior, or the bending of the semiconductor packages mounted on the module substrate may occur. In particular, when the semiconductor package mounted on the module substrate is a laminated package, the frequency of occurrence thereof may increase.
따라서, 본 발명의 목적은 반도체 패키지를 적층하거나 반도체 소자를 기판에 실장할 때 양호한 솔더 접합성을 확보할 수 있도록 하는 데 있다.Accordingly, it is an object of the present invention to ensure good solder bonding when laminating semiconductor packages or mounting semiconductor devices on a substrate.
본 발명의 다른 목적은 반도체 소자를 기판에 실장할 때 반도체 소자나 기판이 휘는 불량을 억제할 수 있도록 하는 데 있다.Another object of the present invention is to be able to suppress the failure of the semiconductor element or substrate when the semiconductor element is mounted on the substrate.
상기 목적을 달성하기 위하여, 본 발명은 리플로우 온도에 따라서 클램핑 강도를 조절할 수 있는 바이메탈 클립이 반도체 소자의 양면에 결합된 반도체 소자를 제공한다.In order to achieve the above object, the present invention provides a semiconductor device in which a bimetallic clip capable of adjusting the clamping strength according to the reflow temperature is coupled to both surfaces of the semiconductor device.
본 발명에 따른 바람직한 실시 형태로서, 반도체 패키지가 적어도 하나 적층 된 반도체 소자에 있어서, 최상부 및 최하부 반도체 패키지에 끼워져 결합된 바이메탈 클립을 더 포함하며, 상기 바이메탈 클립은, 서로 평행하게 설치되며 상기 최상부 및 최하부 반도체 패키지에 각기 접촉하여 압착하는 압착판과; 상기 압착판의 양단을 연결하는 연결판;을 포함하는 것을 특징으로 하는 바이메탈 클립이 결합된 반도체 소자를 제공한다.In a preferred embodiment according to the present invention, in a semiconductor device in which at least one semiconductor package is stacked, the semiconductor device further comprises a bimetallic clip fitted to and coupled to the uppermost and lowermost semiconductor package, wherein the bimetallic clips are installed in parallel with each other, and the uppermost and A compression plate contacting and pressing the lowermost semiconductor package, respectively; It provides a semiconductor device coupled to the bimetal clip comprising a; connecting plate for connecting both ends of the crimping plate.
본 발명에 따른 반도체 패키지들 사이의 연결은 솔더 볼에 의해 이루어지며, 최하부 반도체 패키지의 하부면에 형성된 솔더 볼은 압착판과 이격된 영역에 형성된다.The connection between the semiconductor packages according to the present invention is made by solder balls, and the solder balls formed on the lower surface of the lowermost semiconductor package are formed in a region spaced apart from the pressing plate.
본 발명에 따른 반도체 소자는 최상부 및 최하부 반도체 패키지와 압착판 사이에 개재된 접착제를 더 포함할 수 있다.The semiconductor device according to the present invention may further include an adhesive interposed between the uppermost and lowermost semiconductor packages and the pressing plate.
본 발명은 또한 모듈용 기판과; 상기 모듈용 기판의 적어도 일면에 적어도 하나 이상 실장된 반도체 패키지와; 상기 모듈용 기판을 중심으로 양면에 끼워져 결합된 바이메탈 클립;을 포함하며, 상기 바이메탈 클립은, 서로 평행하게 설치되며 상기 모듈용 기판의 양면에 접촉하여 압착하는 압착판과; 상기 압착판의 양단을 연결하는 연결판;을 포함하는 것을 특징으로 하는 바이메탈 클립이 결합된 반도체 소자를 제공한다.The present invention also provides a module substrate; At least one semiconductor package mounted on at least one surface of the module substrate; And a bimetallic clip inserted into and coupled to both surfaces of the module substrate, wherein the bimetallic clip includes: a pressing plate which is installed in parallel with each other and is pressed against the both sides of the module substrate; It provides a semiconductor device coupled to the bimetal clip comprising a; connecting plate for connecting both ends of the crimping plate.
본 발명에 따른 반도체 소자는 모듈용 기판의 일면에 적어도 하나 이상의 상기 반도체 패키지가 실장되며, 바이메탈 클립은 반도체 패키지들의 상부면과 모듈용 기판의 일면에 반대되는 면에 결합된다.In the semiconductor device according to the present invention, at least one semiconductor package is mounted on one surface of a module substrate, and a bimetal clip is coupled to a surface opposite to the upper surface of the semiconductor packages and one surface of the module substrate.
본 발명에 따른 반도체 소자는 모듈용 기판의 양면에 적어도 하나 이상의 반 도체 패키지가 실장되며, 바이메탈 클립은 모듈용 기판 양면의 반도체 패키지들의 상부면에 결합된다.In the semiconductor device according to the present invention, at least one semiconductor package is mounted on both surfaces of a module substrate, and a bimetal clip is coupled to upper surfaces of semiconductor packages on both sides of the module substrate.
본 발명에 따른 바이메탈 클립은 단면이 "⊃"형태로 반도체 패키지들에 결합된 압착판은 요철판으로 형성될 수 있다.In the bimetallic clip according to the present invention, the compressed plate bonded to the semiconductor packages in the form of “⊃” may be formed of an uneven plate.
그리고 본 발명에 따른 바이메탈 클립은 모듈용 기판에 실장된 각각의 반도체 패키지에 독립적으로 결합되며, 반도체 패키지에 결합된 압착판은 "U"자 형태를 갖는다.In addition, the bimetallic clip according to the present invention is independently coupled to each semiconductor package mounted on the module substrate, and the pressing plate coupled to the semiconductor package has a “U” shape.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.
도 1 및 도 2는 본 발명의 제 1 실시예에 따른 바이메탈 클립(19)이 결합된 적층 패키지(10)를 보여주는 도면들이다.1 and 2 show a
도 1 및 도 2를 참조하면, 제 1 실시예에 따른 바이메탈 클립(19)이 결합된 적층 패키지(10)는 하부면에 솔더 볼(13)이 형성된 반도체 패키지들(11, 12)이 적층된 구조를 가지며, 최상부 및 최하부 반도체 패키지(11, 12)에 바이메탈 클립(19)이 결합된 구조를 갖는다.1 and 2, in the
이때 최하부 반도체 패키지(12)의 솔더 볼(13)은 최하부 반도체 패키지(12) 하부면의 양쪽의 가장자리 부분에 형성되어 있기 때문에, 바이메탈 클립(19)은 솔더 볼(13) 사이의 공간으로 끼워져 결합된다.At this time, since the
바이메탈 클립(19)은 서로 평행하게 설치되는 압착판(17)과, 압착판(17)의 양단을 연결하는 연결판(18)을 포함하며 단면이 "⊃"인 형태를 갖는다. 그리고 바 이메탈 클립(19)은 양면에 배치된 금속 소재의 채택에 따라서 리플로우 온도에 따라 바이메탈 클립(19)의 변형을 조절할 수 있기 때문에, 고온에서 누르는 압력을 증가시키고자 할 경우에는 바이메탈 클립(19)의 외측에 열팽창계수가 큰 금속을 사용하고, 반대로 고온에서 누르는 압력을 낮추고자 할 경우에는 바이메탈 클립(19)의 내측에 열팽창계수가 큰 금속을 사용함으로써 리플로우시 적층된 반도체 패키지(10)에 작용할 수 있는 압력을 용이하게 조절할 수 있다.The
따라서 바이메탈 클립(19)은 적층된 반도체 패키지들(11, 12)의 전기적 연결을 위한 리플로우 공정에서 소정의 압력으로 눌러주기 때문에, 양호한 솔더 접합성의 확보와 더불어 반도체 패키지들(11, 12)이 휘는 불량을 억제할 수 있다.Therefore, since the
아울러 바이메탈 클립(19)은 금속 소재로서 방열판의 역할을 담당할 수 있기 때문에, 적층 패키지(10)를 제조한 이후에 방열 효과도 기대할 수 있다. 이때 방열 효과를 높이기 위해서, 최상부 및 최하부 반도체 패키지(11, 12)와 바이메탈 클립의 압착판(17) 사이에 접착제를 개재하여 바이메탈 클립(19)을 설치할 수도 있다.In addition, since the
아울러 좀 더 열 방출 효과를 높이기 위해서, 최상부 반도체 패키지(11)에 설치된 압착판(17)의 상부면에 별도의 방열판을 더 부착할 수도 있다.In addition, in order to further increase the heat dissipation effect, a separate heat sink may be further attached to the upper surface of the
제 1 실시예에서는 적층 패키지(10)에 바이메탈 클립(19)이 결합된 구조를 개시하였지만, 도 3 내지 도 5에 도시된 바와 같이, 단면 또는 양면 모듈에 본 발명의 실시예에 따른 바이메탈 클립을 결합할 수도 있다.In the first embodiment, a structure in which the
도 3을 참조하면, 제 2 실시예에 따른 반도체 소자는 단면 모듈(20)로서, 모 듈용 기판(21)의 상부면에 반도체 패키지(22)가 실장되어 있으며, 바이메탈 클립(29)이 반도체 패키지(22)의 상부면과 모듈용 기판(21)의 하부면에 결합된 구조를 갖는다.Referring to FIG. 3, the semiconductor device according to the second embodiment is a
전술된 바와 같이 바이메탈 클립(29)은 방열판으로 사용할 수 있고, 방열 효과를 높이기 위해서 접착제를 개재하여 바이메탈 클립(29)을 단면 모듈(20)에 결합하여 부착할 수 있다.As described above, the
아울러 좀 더 열 방출 효과를 높이기 위해서, 반도체 패키지(22)에 설치된 압착판(27)의 상부면에 별도의 방열판을 더 부착할 수도 있다.In addition, in order to further increase the heat dissipation effect, a separate heat sink may be further attached to the upper surface of the
도 4를 참조하면, 제 3 실시예에 따른 반도체 소자는 양면 모듈(30)로서, 모듈용 기판(31)의 양면에 반도체 패키지(32, 33)가 실장되어 있으며, 바이메탈 클립(39)이 모듈용 기판(31) 양면에 실장된 반도체 패키지(32, 33)의 외측면에 결합된 구조를 갖는다.Referring to FIG. 4, the semiconductor device according to the third embodiment is a double-
도 5를 참조하면, 제 4 실시예에 따른 반도체 소자는 양면 모듈(40)로서, 모듈용 기판(41)의 양면에 적층 패키지(42, 43)가 실장되어 있으며, 바이메탈 클립(49)이 모듈용 기판(41) 양면에 실장된 적층 패키지(42, 43)의 외측면에 결합된 구조를 갖는다.Referring to FIG. 5, the semiconductor device according to the fourth embodiment is a double-
한편 제 1 내지 제 4 실시예에 따른 반도체 소자에 적용된 바이메탈 클립은 단면이 "⊃" 형태로 압착판이 반도체 패키지의 외측면의 표면을 전체적으로 압착하게 되는데, 반도체 패키지의 두께가 얇거나 반도체 패키지의 외부로 노출된 반도체 칩을 압착할 경우 압착에 따른 기계적인 스트레스가 작용할 수 있다. On the other hand, the bimetallic clip applied to the semiconductor device according to the first to fourth embodiments has a cross section “⊃” so that the pressing plate compresses the entire surface of the outer surface of the semiconductor package, and the thickness of the semiconductor package is thin or the outside of the semiconductor package. When the exposed semiconductor chip is pressed, mechanical stress may occur due to the pressing.
따라서 바이메탈 클립의 압착에 따른 기계적인 스트레스를 최소화하기 위해서, 도 6에 도시된 바와 같이, 바이메탈 클립(59)의 압착판(57)을 요철판 형태로 형성할 수 있다. 제 5 실시예에 따른 반도체 소자는 양면 모듈로서, 모듈용 기판의 양면에 반도체 패키지(52, 53)가 실장되어 있으며, 바이메탈 클립(59)이 모듈용 기판(51) 양면에 실장된 반도체 패키지(52, 53)의 외측면에 결합된 구조를 갖는다. 이때 바이메탈 클립의 압착판(57)을 요철판 형태로 형성함으로써, 반도체 패키지(52, 53)와의 접촉 면적을 줄여 반도체 패키지(52, 53)에 작용하는 기계적인 스트레스를 줄일 수 있다.Therefore, in order to minimize the mechanical stress caused by the compression of the bimetallic clip, as shown in FIG. 6, the
그리고 제 2 내지 제 5 실시예에 따른 모듈에 있어서는 모듈용 기판에 실장된 반도체 패키지들을 전체적으로 압착할 수 있는 형태의 바이메탈 클립이 결합된 구조를 개시하였지만, 도 7에 도시된 바와 같이, 제 6 실시예에 따른 반도체 모듈(60)은 모듈용 기판(61)에 다수개의 반도체 패키지(62)가 실장되며, 각각의 반도체 패키지(62)에 독립적으로 바이메탈 클립(69)이 결합된 구조를 갖는다. 이때 반도체 패키지(62)의 외측면에 밀착되는 바이메탈 클립의 압착판(67)은 영문자 "U"형태로 구현될 수 있다. 이와 같이 영문자 "U"형태의 압착판(67)을 갖는 바이메탈 클립(69)은 하부면의 가장자리 둘레에 솔더 볼(도시안됨)이 형성된 반도체 패키지(62)의 압착용으로 사용하는 것이 바람직하다.In addition, in the modules according to the second to fifth embodiments, a structure in which a bimetallic clip is combined to form a crimp of the semiconductor packages mounted on the module substrate as a whole has been disclosed. The
물론 제 6 실시예에 따른 바이메탈 클립의 압착판(67)을 제 5 실시예에 개시된 바와 같이 요철판 형태로 형성할 수 있음은 물론이다.Of course, the
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.On the other hand, the embodiments of the present invention disclosed in the specification and drawings are merely presented specific examples to aid understanding, and are not intended to limit the scope of the present invention. In addition to the embodiments disclosed herein, it is apparent to those skilled in the art that other modifications based on the technical idea of the present invention may be implemented.
따라서, 본 발명의 구조를 따르면 바이메탈 소재의 클립을 적층 패키지나 모듈의 상하부면에 결합함으로써, 적층된 반도체 패키지들 사이 또는 반도체 패키지와 기판 사이의 전기적 연결을 위한 리플로우 공정에서 소정의 압력으로 전기적 연결 부분을 눌러주기 때문에, 양호한 솔더 접합성의 확보와 더불어 반도체 패키지들이 휘는 불량을 억제할 수 있다.Therefore, according to the structure of the present invention, by bonding the bimetal material clip to the upper and lower surfaces of the laminated package or module, the clip is electrically connected at a predetermined pressure in the reflow process for the electrical connection between the stacked semiconductor packages or between the semiconductor package and the substrate. By pressing the connection portion, it is possible to secure a good solder joint and to suppress the bending of the semiconductor package.
즉 바이메탈 클립은 반도체 소자의 양면에 결합되어 전체적으로 소정의 가압력을 작용하기 때문에, 반도체 소자 내의 반도체 패키지 또는 기판이 휘는 불량을 억제할 수 있다.That is, since the bimetallic clip is coupled to both surfaces of the semiconductor element and exerts a predetermined pressing force as a whole, the warpage of the semiconductor package or substrate in the semiconductor element can be suppressed.
아울러 바이메탈 클립은 양면에 배치된 금속 소재의 채택에 따라서 리플로우 온도에 따라 바이메탈 클립의 변형을 조절할 수 있기 때문에, 리플로우 공정에서 적절한 가압력으로 적층된 반도체 패키지들 사이 또는 반도체 패키지와 기판 사이의 전기적 연결 부분을 눌러주어 양호한 솔더 접합성을 확보할 수 있다.In addition, the bimetallic clip can control the deformation of the bimetallic clip according to the reflow temperature according to the adoption of a metal material disposed on both sides. A good solder joint can be secured by pressing the connection part.
또한 바이메탈 클립은 금속 소재로서 반도체 소자의 양면에 결합된 구조를 갖기 때문에, 방열효과를 기대할 수 있는 장점도 있다.In addition, since the bimetallic clip is a metal material and has a structure coupled to both surfaces of the semiconductor device, there is an advantage that a heat radiation effect can be expected.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040077854A KR20060029720A (en) | 2004-09-30 | 2004-09-30 | Semiconductor device combined bimetal clip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040077854A KR20060029720A (en) | 2004-09-30 | 2004-09-30 | Semiconductor device combined bimetal clip |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20060029720A true KR20060029720A (en) | 2006-04-07 |
Family
ID=37139939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040077854A KR20060029720A (en) | 2004-09-30 | 2004-09-30 | Semiconductor device combined bimetal clip |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20060029720A (en) |
-
2004
- 2004-09-30 KR KR1020040077854A patent/KR20060029720A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7723839B2 (en) | Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device | |
US6849942B2 (en) | Semiconductor package with heat sink attached to substrate | |
US20060249852A1 (en) | Flip-chip semiconductor device | |
US7388284B1 (en) | Integrated circuit package and method of attaching a lid to a substrate of an integrated circuit | |
CN111446217A (en) | Semiconductor device with a plurality of semiconductor chips | |
JP2008071953A (en) | Semiconductor device | |
US8390114B2 (en) | Semiconductor package | |
TW200818351A (en) | Semiconductor device | |
US8040682B2 (en) | Semiconductor device | |
US8513803B2 (en) | Semiconductor device and stacked semiconductor device | |
US20060163745A1 (en) | Semiconductor device | |
US7888790B2 (en) | Bare die package with displacement constraint | |
KR20060029720A (en) | Semiconductor device combined bimetal clip | |
KR101011746B1 (en) | Inversely alternate stacked structure of integrated circuit modules | |
US10211118B2 (en) | Semiconductor module | |
US20090057916A1 (en) | Semiconductor package and apparatus using the same | |
CN213716878U (en) | Packaging structure | |
KR20070034200A (en) | Laminated package having adhesive layer and method for manufacturing same | |
JP3957694B2 (en) | Semiconductor package and system module | |
KR100621437B1 (en) | Mounting structure of easily reparable semiconductor package, stack package and semiconductor module | |
US20230207488A1 (en) | Methods and apparatus for using spacer-on-spacer design for solder joint reliability improvement in semiconductor devices | |
JP2004146706A (en) | Semiconductor device | |
CN114551368A (en) | Packaging structure | |
JP4829869B2 (en) | Stacked assembly of semiconductor packages | |
JP2008166605A (en) | Multi-chip module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |