KR20060029242A - 저전력 차동 링크 인터페이스 방법 및 장치 - Google Patents

저전력 차동 링크 인터페이스 방법 및 장치 Download PDF

Info

Publication number
KR20060029242A
KR20060029242A KR1020057025262A KR20057025262A KR20060029242A KR 20060029242 A KR20060029242 A KR 20060029242A KR 1020057025262 A KR1020057025262 A KR 1020057025262A KR 20057025262 A KR20057025262 A KR 20057025262A KR 20060029242 A KR20060029242 A KR 20060029242A
Authority
KR
South Korea
Prior art keywords
power consumption
consumption level
driver
receiver
monitor circuit
Prior art date
Application number
KR1020057025262A
Other languages
English (en)
Other versions
KR100810160B1 (ko
Inventor
해리 뮬조노
스테판 러슈
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20060029242A publication Critical patent/KR20060029242A/ko
Application granted granted Critical
Publication of KR100810160B1 publication Critical patent/KR100810160B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Communication Control (AREA)
  • Power Sources (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 제 1 구성요소의 드라이버와 제 2 구성요소의 수신기를 포함하는 시스템에 관한 것으로, 두 구성요소를 연결하고 두 개의 라인을 갖는 링크 인터페이스를 통해 제 1 구성요로소부터 제 2 구성요소로 데이터를 차동적으로 전송할 때, 정지 상태의 적어도 일부분 동안 드라이버와 수신기 중 적어도 하나가 저 전력 소모 상태로 작동하도록 한다. 드라이버와 수신기는 정지 상태를 검출하는 각각의 모니터 회로를 포함하는데, 드라이버의 모니터 회로는 사전결정된 시구간 동안의 불변성(constancy)을 모니터링하고, 수신기의 모니터 회로는 두 라인 상의 0 상태를 모니터링한다. 또한, 일 실시예에서, 드라이버의 모니터 회로는 두 라인을 접지시킴으로써 드라이버를 저 전력 상태로 만든다.

Description

저전력 차동 링크 인터페이스 방법 및 장치{LOW POWER DIFFERENTIAL LINK INTERFACE METHODS AND APPARATUSES}
본 발명의 실시예는 데이터 통신 분야에 관한 것이다. 보다 구체적으로, 본 발명의 실시예는 저 전력 차동 데이터 통신 기법에 관한 것이다.
일찌기 컴퓨터의 시초부터 컴퓨터 장치의 한 구성요소, 예컨대 중앙 처리 장치(CPU)로부터 메모리로 또는 메모리로부터 주변 장치로 데이터를 전송할 필요는 늘 존재해 왔다. 데이터는 하나의 전송 라인을 통해, 이를테면, 순차적으로, 즉, 한 비트씩 이동될 수 있다. 이와는 달리, 데이터 양이 더 많은 경우는 복수의 전송 라인을 통해 병렬로 이동할 수도 있다.
그러나, 소정 시점에서는 다수의 비트 라인의 고속 스위칭 온 및 오프에 의해 야기되는 과도 노이즈(transient noises)로 인해 상당한 간섭이 발생하여 병렬 전송이 이루어지는 거리를 제한하게 되므로, 고속으로 병렬 이동될 수 있는 비트수에는 현실적인 제한이 있게 마련이다.
이러한 문제점을 극복하기 위해, 각 비트에 대해 두 개의 전송 라인을 이용하는 차동 신호기법이 설계되었다. 하지만, 현재의 기술로는 데이터가 전송되지 않는 정지 상태(quiescent states) 동안에도 전력이 계속해서 소모된다는 단점이 있다. 이는 광 데이터 경로를 갖는 휴대용 컴퓨터 장치와 같은 저전력 고성능 애플리케이션의 경우 특히 바람직하지 못하다.
따라서, 보다 전력 효율적인 차동 신호 기법이 요구된다.
첨부하는 도면을 참조하여 본 발명의 실시예를 설명할 것인데, 이들 실시예들은 제한적인 것이 아니라 예시를 위한 것이며, 도면 내의 동일한 참조부호는 유사한 구성요소를 나타낸다.
도 1은 일 실시예에 따른 본 발명의 시스템을 도시한다.
도 2는 일 실시예에 따른 도 1의 드라이버의 상세도를 보여준다.
도 3은 일 실시예에 따른 드라이버 모니터 회로의 상세도를 나타낸다.
도 4는 일 실시예에 따른 도 1의 수신기의 상세도이다.
도 5는 일 실시예에 따른 수신기 모니터 회로의 상세도를 도시한다.
도 6은 예시적인 정지 상태를 보여준다.
도 7은 본 발명의 실시예들의 교시에 따라 구현되는 예시적인 드라이버의 개선된 전류 소비 프로파일은 나타낸다.
도 8은 일 실시예에 따른 수신기 모니터 회로의 스위칭 특성을 보여준다.
본 발명의 실시예들은 신호 전송 기법, 그 기법을 실시하는 회로, 그 회로를 포함하는 장치를 포함하지만, 이에 제한되지는 않는다.
본 상세한 설명의 일부는 당업자가 다른 당업자에게 작업 내용을 전달하는 데 일반적으로 통용되는 드라이버, 수신기, 차동 신호 등과 같은 용어로 기술되었다. 따라서, 이들 용어들은 당업자가 이해하는 통상적인 의미를 갖는 것으로 해석되어야 한다.
후속하는 상세한 설명에서 본 발명의 다양한 측면의 실시예를 설명할 것이다. 그러나, 당업자는 본 발명의 일부 측면 혹은 전체 측면을 이용하여 본 발명의 실시예를 실시할 수 있음이 분명하다. 개시된 본 발명의 실시예를 철저히 이해하도록 하는 설명을 위해, 구체적인 숫자, 재료, 구성을 기술하였다. 그러나, 당업자는 이와 같은 구체적인 세부사항 없이도 다른 실시예를 실시할 수 있음이 분명하다. 한편, 본 발명의 상세한 설명을 모호하게 하지 않도록 잘 알려진 특징들은 생략하거나 간략화하였다.
이들 실시예를 이해함에 있어 가장 도움이 되는 방식으로 복수의 구별된 동작으로서 다양한 동작을 설명하였지만, 상세한 설명의 순서대로 이들 동작의 순서가 결정될 필요는 없음을 이해해야 한다. 특히, 이들 동작은 제시된 순서 그대로 수행될 필요는 없다.
"일 실시예에서"라는 구가 반복적으로 사용될 것이다. 이 구는 일반적으로 동일한 실시예를 가리키는 것은 아니지만, 경우에 따라서는 동일한 실시예를 나타낼 수도 있다. "포함한다", "갖는다" , "있다" 등은 문맥상 달리 해석되도록 지시하지 않는 한 동의어로 사용된다.
이제, 도 1을 참조하면, 일 실시예에 따른 본 발명의 개략도가 도시되어 있다. 도시한 바와 같이, 이 실시예에서 컴퓨터 장치(100)는 링크 인터페이스(110)를 통해 서로 연결되는 구성요소 A(102)와 구성요소 B(112)를 포함한다. 구성요소 A(102)는 본 발명의 일 특징에 따라 대응 모니터 회로(108)를 갖는 드라이버(106)와 전송 버퍼(104)를 포함한다. 한편, 구성요소 B(112)는 본 발명의 일 특징에 따라 상보적인 모니터 회로(118)를 갖는 수신기(116)와 입력 버퍼(114)를 포함한다. 링크 인터페이스(110)는 N 쌍의 비트 라인들을 포함하여, 구성요소 A(102)로부터 구성요소 B(112)로 N 비트 데이터를 차동적으로 전송하는데, N은 0보다 큰 정수, 예를 들어, 16이다.
이하에서 보다 구체적으로 설명하겠지만, 드라이버(106)와 수신기(116)는 적어도 두 가지 전력 소모 레벨에서 작동할 수 있도록 설계되는데, 데이터가 구성요소 A(102)로부터 구성요소 B(112)로 전송되는 동안은 고 전력 소모 레벨에서 작동하고, 정지 상태 동안은 저 전력 소모 레벨에서 작동한다.
모니터 회로(108)는 정지 상태를 모니터링하여, 정지 상태를 검출하면 정지 상태 발생시 드라이버(106)를 저 저력 소모 레벨에서 작동하도록 한다. 한편, 모니터 회로(118)는 드리이버(106)가 저 전력 소모 레벨에서 작동하는지를 모니터링 한다. 이에 따라, 모니터 회로(118)는 수신기(116)를 저 전력 소모 레벨에서 작동하도록 한다.
드라이버(106)와 수신기(116)의 "고" 전력 레벨은 동일할 수도 있고 상이할 수도 있다. 마찬가지로, 드라이버(106)와 수신기(116)의 "저" 전력 레벨 역시 동일할 수도 있고 상이할 수도 있다.
드라이버(106)와 수신기(116)에 각각의 모니터 회로(108, 118)를 제공하여, 기회가 있을 때마다, 즉, 정지 상태마다 드라이버(106)와 수신기(116)가 저 젼력 작동하도록 하는 것으로 인한 이점이 있는 것을 제외하면, 전송 버퍼(104)와 입력 버퍼(114) 및 구성요소 A(102)와 구성요소 B(112)는 이 기술 분야에서 이미 알려지거나 설계될 다양한 범위의 구성 버퍼 및 컴퓨터 장치를 나타낸다.
다양한 실시예에서, 컴퓨터 장치(100)는 팜 사이즈 컴퓨터 장치(a palm sized computing device), 태블릿 컴퓨터 장치, 랩탑 컴퓨터, 데스크탑 컴퓨터, 셋톱 박스, 엔터테인먼트 센터, 서버, 대용량 저장 어레이 등일 수 있다. 구성요소 A(102)는 프로세서, 메모리 장치, 버스 제어기, 대용량 저장 장치 등일 수 있고, 구성요소 B(112)는 메모리 장치, 대용량 저장 장치, 프린터, 디스플레이 등일 수 있다.
다양한 실시예에서, 전송 버퍼(104)와 입력 버퍼(114) 모두는 FIFO이다. 그러나, 다른 실시예에서, 이들은 다른 유형의 저장 장치일 수도 있다.
본 발명의 실시예는 정지 상태 동안 드라이버(106)와 수신기(108) 모두가 저 전력 레벨에서 작동하도록 하여 실시되는 것이 바람직하지만, 다른 실시예에서는 드라이버(106)와 수신기(108) 중 어느 한쪽만이 정지 상태에서 저 전력 레벨로 작동할 수도 있을 것이다.
도 2는 일 실시예에 따른 드라이버(106)의 상세도이다. 이 실시예에서는, 드라이버(106)가 모니터 회로(108) 외에도 서로 연결되어 있는 출력 버퍼(204)와 바이어스 제어 회로(202), 전송 버퍼(104), 전송 비트 라인 O# 및O, 접지(206)를 포함하는 것으로 도시되어 있다.
작동 중에, 모니터 회로는 전송 버퍼(104)의 내용 중 관련 부분을 예측하여 정지 상태를 검출한다. 일 실시예에서, 모니터 회로(108)는 전송 데이터의 관련 부분의 불변성(constancy), 즉, 적어도 N 개의 "0"이 연속하는 스트링을 검출하여 각각의 연속하는 스트링이 발생하는 경우를 정지 상태로 추론한다. 전송 데이터의 관련 부분은 특정 드라이버(106)가 전송해야 하는 해당 비트 부분이다. N은 1보다 큰 정수이다.
이 실시예에서, 각각의 정지 상태가 발생할 때마다, 모니터 회로(108)는 바이어스 제어 회로(202)를 끄는 것에 의해 대응 전송 비트 라인 O# 및 O를 접지시킴으로써 드라이버(106)를 저 전력 소모 레벨로 만든다. 달리 말해서, 이 실시예에서는, 드라이버(106)가 저 전력 상태가 되면 대응 전송 비트 라인 O 및 O는 0-0 상태(zero-zero state)로 된다.
다양한 실시예에서, N은 적어도 드라이버(106)를 켜고 끄는 데 걸리는 지연과 수신기(116)를 켜고 끄는 데 걸리는 지연에 기능적으로 의존하는데, 달리 말하면 그에 따르도록 설계된다. 일 실시예에서, N은 사전 구동 사이클(a pre-drive cycle)을 제공하도록 선택되는데, 도 6에 그 일례가 예시되어 있다.
보다 구체적으로, 일 실시예에서, N은 다음과 같이 계산된다.
N = 드라이버 바이어스 회로의 턴 오프 지연 + 수신기의 관련 소자의 턴 오프 지연 + 드라이버 바이어스 회로의 턴 온 지연 + 수신기의 관련 소자의 턴 온 지연 + 사전 구동 사이클을 위한 1 시구간
정지 상태의 끝에서, 모니터 회로(108)는 자신의 바이어스 제어 회로(202)를 다시 켜서, 그 드라이버(106)를 저 전력 작동 상태로부터 정규의 고 전력 소모 작동 상태로 되돌린다. 이 때, 대응 전송 라인 O# 및 O는 더 이상 0-0 상태로 접지되지 않는다.
도 7은 전술한 내용에 따른 예시적인 드라이버(106)의 결과적인 전류 소모 프로파일을 도시하고 있다. 설명하였듯이, 전술한 교시 내용은 드라이버의 전력 소모를 감소시키는 이점이 있는데, 이는 휴대용 컴퓨터, 특히 광 데이터 경로를 갖는 휴대용 컴퓨터와 같은 전력 민감형 애플리케이션에 있어 더욱 바람직하다.
드라이버(106)에 모니터 회로(108), 바이어스 제어 회로(202)를 제공하고 전송 라인 O# 및 O를 접지시킬 수 있도록 함으로써, 드라이버(106)을 저 전력 상태로 작동하게 하는 점을 제외하면, 출력 버퍼(204)와 드라이버(106)는 이 기술 분야에서 이미 알려져 있거나 설계될 다양한 드라이버를 나타낸다.
도 3은 일 실시예에 따른 드라이버의 모니터 회로(108)를 더 구체적으로 나타내고 있다. 이 실시예에서, 모니터 회로(108)는 도시한 바와 같이 접속되어 있는 두 개의 비교기(302, 310), 가산기(304), 선택기(306), 카운터(308)를 포함하고 있다. 도시한 바와 같이, 이 실시예에서는, 모니터 회로(108)가 전송 버퍼(104) 내에 위치한 전송 데이터를 예측함에 있어서, 비교기(302)를 이용하여 연속하는 각각의 비트를 비교하여 "0"인지 판단한다. 만일 "0"이면 참값 "1"이 출력되고, 그렇지 않으면 거짓값 "0"이 출력된다.
가산기(304)를 사용하여 참/거짓값이 축적된 카운트값(308)의 현재값에 더해진다. 참/거짓값은 전송 데이터에서 다른 "0" 비트를 검출했을 때 증가된 카운트값을 선택하거나 전송 데이터에서 "1" 비트를 검출했을 때 카운트값을 재초기화하는 데에도 사용된다.
비교기(310)를 이용해서 현재 카운트를 계속 점검해서, 현재 카운트가 사전결정된 불변 길이(N)를 초과하였는지 판단한다. 그런 경우, 대응 바이어스 제어 회로(202)를 끄기 위한 적절한 출력이 출력된다.
도 4는 일 실시예에 따른 수신기(226)를 상세하게 도시하고 있다. 도시한 바와 같이, 이 실시예에서, 수신기(116)는 모니터 회로(118) 외에도 서로 연결되어 있는 적분 회로(402)와 래치(404), 전송 비트 라인 O# 및 O, 입력 버퍼(114)를 도시한 바와 같이 포함한다. 전송 비트 라인 O# 및 O는 접지에도 연결된다.
다양한 실시예에서, 모니터 회로(108)가 전송 비트 라인 O# 및 O를 접지시킴으로써 드라이버(106)를 저 전력 소모 레벨에서 작동하도록 설계되기 때문에, 모니터 회로(118)는 자신의 전송 비트 라인 쌍 상에서 0-0 상태를 모니터링하여 정지 상태로 들어감을 추론한다.
마찬가지로, 정지 상태로 들어가면, 모니터 회로(118)는 적분 회로(402), 래 치(404) 등을 끈다.
유사하게, 정지 상태의 끝에서, 모니터 회로(118)는 적분 회로(402), 래치 등을 다시 켠다.
수신기(116)에 모니터 회로(118)를 마련하여 수신기(116)가 저 전력 상태에서 작동하도록 하는 점을 제외하면, 적분 회로(402), 래치(404), 수신기는 이 기술 분야에서 이미 알려지거나 설계될 다양한 범위의 수신기를 나타낸다.
도 5는 일 실시예에 따라, 전송 비트 라인 쌍 O# 및 O 상의 0-0 상태를 검출하는 수신기의 모니터 회로(118)를 보다 구체적으로 나타내고 있다. 이 실시예에서, 모니터(118)는 입력단 IN(406a), IN#(406b)과 기준 전압(Vref)을 갖는 3-입력 증폭기이다. Vref는 하프 스윙 레벨, 예컨대, 400 mV 스윙 입력 실시예의 경우 200 mV로 설정된다. 따라서, IN과 IN#이 0이 되면, 출력 신호 OUTP(408)는 하이(high)가 되어 수신기(116)의 여러 소자들을 끈다. 설명한 신호 스위칭의 예는 도 8에 도시되어 있다.
따라서, 전술한 상세한 설명으로부터 보다 전력 효율적인 방식으로 데이터를 차동적으로 전송하는 새로운 기법을 설명하였다.
본 발명의 실시예들은 전술한 실시예의 관점에서 설명되었지만, 당업자는 본 발명이 전술한 실시예로 제한되는 것이 아님을 잘 알 것이다. 첨부하는 청구항의 사상과 범주 내에서 수정과 변형을 가하여 다른 실시예를 실시할 수도 있다.
따라서, 본 상세한 설명은 제한적인 것이 아니라 예시적인 것임을 이해해야 한다.

Claims (40)

  1. 전송 데이터를 저장하는 전송 버퍼와,
    상기 전송 버퍼에 연결되고, 두 개의 라인을 갖는 링크 인터페이스 상으로 상기 전송 데이터를 제 1 전력 소모 레벨에서 차동적으로 출력하는 드라이버
    를 포함하되,
    상기 드라이버는 정지 상태(quiescent states)를 검출하여, 정지 상태 발생시 상기 정지 상태의 적어도 일부분 동안 상기 드라이버를 상기 제 1 전력 소모 레벨로부터 상기 제 1 전력 소모 레벨보다 적인 전력을 소모하는 제 2 전력 소모 레벨로 옮기는 모니터 회로를 포함하는
    장치.
  2. 제 1 항에 있어서,
    상기 모니터 회로는 상기 전송 데이터를 예측하여, 상기 전송 데이터가 사전결정된 시구간 동안 불변하는 기간 중에서 정지 상태를 추론하는 장치.
  3. 제 2 항에 있어서,
    상기 사전결정된 시구간은 상기 드라이버를 상기 제 1 전력 소모 레벨로부터 상기 제 2 전력 소모 레벨로 옮기는 데 걸리는 제 1 지연과 상기 드라이버를 상기 제 2 전력 소모 레벨로부터 상기 제 1 전력 소모 레벨로 옮기는 데 걸리는 제 2 지연 중에서 선택된 적어도 하나의 지연에 기능적으로 의존하는 장치.
  4. 제 2 항에 있어서,
    상기 드라이버는 다른 장치의 수신기에도 연결되며,
    상기 수신기는 상기 전송 데이터가 상기 정지 상태에 있을 때 제 3 전력 소모 레벨로부터 상기 제 3 전력 소모 레벨보다 적은 전력을 소모하는 제 4 전력 소모 레벨로 옮기고,
    상기 사전결정된 시구간은 상기 수신기를 상기 제 3 전력 소모 레벨로부터 상기 제 4 전력 소모 레벨로 옮기는 데 걸리는 제 1 지연과 상기 수신기를 상기 제 4 전력 소모 레벨로부터 상기 제 3 전력 소모 레벨로 옮기는 데 걸리는 제 2 지연 중에서 선택된 적어도 하나의 지연에 기능적으로 의존하는
    장치.
  5. 제 2 항에 있어서,
    상기 사전결정된 시구간은 적어도 하나의 사전-구동 사이클(pre-drive cycle)을 포함하도록 설계되는 장치.
  6. 제 1 항에 있어서,
    상기 모니터 회로는 상기 두 개의 라인을 접지함으로써 상기 드라이버가 상기 제 2 전력 소모 레벨에서 작동하도록 설계되는 장치.
  7. 제 6 항에 있어서,
    상기 드라이버는 접지에 연결되는 출력 버퍼와, 상기 링크 인터페이스와, 상기 출력 버퍼를 상기 모니터 회로에 연결시키는 바이어스 제어 회로를 포함하는 장치.
  8. 제 1 항에 있어서,
    상기 모니터 회로는 검출된 정지 상태의 끝에서 상기 드라이버를 상기 제 2 전력 소모 레벨로부터 상기 제 1 전력 소모 레벨로 되돌려서, 전송 데이터 수신 및 상기 링크 인터페이스 상으로의 차동적인 출력을 재개하도록 하는 장치.
  9. 제 1 항에 있어서,
    상기 장치는 마이크로프로세서, 버스 제어기, 대용량 저장장치 제어기(a mass storage controller) 중에서 선택된 하나인 장치.
  10. 장치 내의 신호 전송 방법으로서,
    상기 장치의 드라이버를 제 1 전력 레벨에서 작동시켜 전송 데이터를 수신하고, 상기 수신된 전송 데이터를 두 개의 라인을 갖는 매체 상으로 차동적으로 출력하는 단계와,
    상기 전송 데이터를 모니터링하여 정지 상태를 검출하는 단계와,
    정지 상태 발생시, 상기 드라이버로 하여금 상기 제 1 전력 레벨보다 적은 저력을 소모하는 제 2 전력 레벨에서 작동하도록 하는 단계
    를 포함하는 신호 전송 방법.
  11. 제 10 항에 있어서,
    상기 모니터링 단계는 상기 전송 데이터를 예측하여, 상기 전송 데이터가 사전결정된 시구간 동안 불변하는 기간 중에서 정지 상태를 추론하는 단계를 포함하는 신호 전송 방법.
  12. 제 11 항에 있어서,
    상기 사전결정된 시구간은 상기 드라이버를 상기 제 1 전력 소모 레벨로부터 상기 제 2 전력 소모 레벨로 옮기는 데 걸리는 제 1 지연과 상기 드라이버를 상기 제 2 전력 소모 레벨로부터 상기 제 1 전력 소모 레벨로 옮기는 데 걸리는 제 2 지연 중에서 선택된 적어도 하나의 지연에 기능적으로 의존하는 신호 전송 방법.
  13. 제 11 항에 있어서,
    상기 드라이버는 다른 장치의 수신기에도 연결되며,
    상기 수신기는 상기 전송 데이터가 상기 정지 상태에 있을 때 제 3 전력 소모 레벨로부터 상기 제 3 전력 소모 레벨보다 적은 전력을 소모하는 제 4 전력 소모 레벨로 옮기고,
    상기 사전결정된 시구간은 상기 수신기를 상기 제 3 전력 소모 레벨로부터 상기 제 4 전력 소모 레벨로 옮기는 데 걸리는 제 1 지연과 상기 수신기를 상기 제 4 전력 소모 레벨로부터 상기 제 3 전력 소모 레벨로 옮기는 데 걸리는 제 2 지연 중에서 선택된 적어도 하나의 지연에 기능적으로 의존하는
    신호 전송 방법.
  14. 제 11 항에 있어서,
    상기 사전결정된 시구간은 적어도 하나의 사전-구동 사이클을 포함하도록 설 계되는 신호 전송 방법.
  15. 제 10 항에 있어서,
    상기 드라이버를 상기 제 2 전력 레벨에서 작동시키는 단계는 상기 두 개의 라인을 접지시키는 단계를 포함하는 신호 전송 방법.
  16. 제 15 항에 있어서,
    상기 두 개의 라인을 접지시키는 단계는 상기 링크 인터페이스 및 접지에 연결되는 출력 버퍼를 제어하는 바이어스 제어 회로를 끄는 단계를 포함하는 신호 전송 방법.
  17. 제 10 항에 있어서,
    상기 방법은 검출된 정지 상태에 끝에서 상기 드라이버를 상기 제 2 전력 소모 레벨로부터 상기 제 1 전력 소모 레벨로 되돌려서, 전송 데이터 수신 및 상기 링크 인터페이스 상으로의 차동적인 출력을 재개하도록 하는 단계를 더 포함하는 신호 전송 방법.
  18. 입력 버퍼와,
    상기 입력 버퍼와 두 개의 라인을 갖는 링크 인터페이스에 연결되어, 제 1 전력 소모 레벨에서 차동적으로 전송된 데이터를 수신하고, 상기 수신된 데이터를 상기 입력 버퍼에 위치시키는 수신기
    를 포함하되,
    상기 수신기는 정지 상태 검출시, 상기 수신기를 상기 제 1 전력 소모 레벨로부터 상기 제 1 전력 소모 레벨보다 적은 저력을 소모하는 제 2 전력 소모 레벨로 옮기는 모니터 회로를 포함하는
    장치.
  19. 제 18 항에 있어서,
    상기 모니터 회로는 상기 두 개의 라인 모두가 0 상태(zero states)에 있는지를 검출하여, 상기 두 개의 라인 모두가 0 상태에 있는 기간 중에서 정지 상태를 추론하는 장치.
  20. 제 18 항에 있어서,
    상기 모니터 회로는 3-입력 차동 증폭기를 포함하는 장치.
  21. 제 18 항에 있어서,
    상기 모니터 회로는 하프 스윙 레벨(a half swing level)에서 설정된 기준 전압을 갖는 장치.
  22. 제 18 항에 있어서,
    상기 모니터 회로는 검출된 정지 상태의 끝에서 상기 수신기를 상기 제 2 전력 소모 레벨로부터 상기 제 1 전력 소모 레벨로 되돌려서, 상기 링크 인터페이스 상으로 차동적으로 전송된 데이터를 수신하고 상기 수신된 데이터의 상기 입력 버퍼에 위치시키는 것을 재개하는 장치.
  23. 제 18 항에 있어서,
    상기 장치는 디스플레이, 프린터, 대용량 저장 장치 중에서 선택된 하나인 장치.
  24. 장치 내의 신호 전송 방법으로서,
    상기 장치의 수신기를 제 1 전력 레벨에서 작동시켜, 두 개의 라인을 갖고 데이터가 차동적으로 전송되는 링크 인터페이스로부터 데이터를 수신하고, 상기 수신된 전송 데이터를 입력 버퍼에 저장하는 단계와,
    정지 상태를 모니터링하는 단계와,
    정지 상태 검출시, 상기 수신기로 하여금 상기 제 1 전력 레벨보다 적은 저력을 소모하는 제 2 전력 레벨에서 작동하도록 하는 단계
    를 포함하는 신호 전송 방법.
  25. 제 24 항에 있어서,
    상기 모니터링 단계는 상기 두 개의 라인 모두가 0 상태에 있는지를 검출하여, 상기 두 개의 라인 모두가 0 상태에 있는 기간 중에서 정지 상태를 추론하는 신호 전송 방법.
  26. 제 24 항에 있어서,
    상기 모니터링 단계를 수행하는 데 사용되는 기준 전압을 하프 스윙 레벨로 설정하는 단계를 더 포함하는 신호 전송 방법.
  27. 제 24 항에 있어서,
    상기 방법은 검출된 정지 상태의 끝에서 상기 수신기를 상기 제 2 전력 소모 레벨로부터 상기 제 1 전력 소모 레벨로 되돌려서, 상기 링크 인터페이스 상으로 차동적으로 전송된 데이터를 수신하고 상기 수신된 데이터를 상기 입력 버퍼에 저장하는 단계를 재개하는 신호 전송 방법.
  28. 전송 데이터를 수신하여 두 개의 라인을 갖는 링크 인터페이스 상으로 제 1 전력 소모 레벨에서 차동적으로 출력하는 드라이버를 포함하는 제 1 구성요소와,
    상기 링크 인터페이스와,
    상기 링크 인터페이스에 연결되어 상기 데이터를 수신하고, 제 3 전력 소모 레벨에서 작동하며, 상기 수신된 데이터를 입력 버퍼 내에 위치시키는 수신기를 포함하는 제 2 구성요소
    를 포함하되,
    상기 드라이버는 정지 상태를 검출하여, 정지 상태 발생시 상기 정지 상태의 적어도 일부분 동안 상기 드라이버를 상기 제 1 전력 소모 레벨로부터 상기 제 1 전력 소모 레벨보다 적은 전력을 소모하는 제 2 전력 소모 레벨로 옮기는 제 1 모니터 회로를 포함하고,
    상기 수신기는 정지 상태를 검출하여, 정지 상태 검출시 상기 수신기를 상기 제 3 전력 소모 레벨로부터 상기 제 3 전력 소모 레벨보다 적은 전력을 소모하는 제 4 전력 소모 레벨로 옮기는 제 2 모니터 회로를 포함하는
    시스템.
  29. 제 28 항에 있어서,
    상기 제 1 모니터 회로는 상기 전송 데이터를 예측하여, 상기 전송 데이터가 사전결정된 시구간 동안 불변하는 기간 중에서 정지 상태를 추론하는 시스템.
  30. 제 29 항에 있어서,
    상기 사전결정된 시구간은
    상기 드라이버를 상기 제 1 전력 소모 레벨로부터 상기 제 2 전력 소모 레벨로 옮기는 데 걸리는 제 1 지연과,
    상기 드라이버를 상기 제 2 전력 소모 레벨로부터 상기 제 2 전력 소모 레벨로 옮기는 데 걸리는 제 2 지연과,
    상기 수신기를 상기 제 3 전력 소모 레벨로부터 상기 제 4 전력 소모 레벨로 옮기는 데 걸리는 제 3 지연과,
    상기 수신기를 상기 제 4 전력 소모 레벨로부터 상기 제 3 전력 소모 레벨로 옮기는 데 걸리는 제 4 지연
    중에서 선택된 적어도 하나에 기능적으로 의존하는 시스템.
  31. 제 29 항에 있어서,
    상기 사전결정된 시구간은 적어도 하나의 사전 구동 사이클을 포함하도록 설계되는 시스템.
  32. 제 28 항에 있어서,
    상기 제 1 모니터 회로는 상기 두 개의 라인을 접지시킴으로써 상기 드라이버가 상기 제 2 전력 소모 레벨에서 작동하도록 설계되는 시스템.
  33. 제 32 항에 있어서,
    상기 드라이버는 접지에 연결된 출력 버퍼, 상기 링크 인터페이스, 상기 출력 버퍼를 상기 모니터 회로에 연결하는 바이어스 제어 회로를 포함하고,
    상기 제 1 모니터 회로는 상기 바이어스 제어 회로를 끄는 것에 의해 상기 두 개의 라인을 접지시키는
    시스템.
  34. 제 28 항에 있어서,
    상기 제 1 모니터 회로는 검출된 정지 상태의 끝에서 상기 드라이버를 상기 제 2 전력 소모 레벨로부터 상기 제 1 전력 소모 레벨로 다시 옮겨서, 전송 데이터의 수신 및 상기 링크 인터페이스 상으로의 차동적 출력을 재개하고,
    상기 제 2 모니터 회로는 검출된 정지 상태의 끝에서 상기 수신기를 상기 제 4 전력 소모 레벨로부터 상기 제 3 전력 소모 레벨로 다시 옮겨서, 상기 링크 인터페이스 상으로 차동적으로 전송된 데이터를 수신하고 상기 수신된 데이터를 상기 입력 버퍼 내에 위치시키는 것을 재개하는
    시스템.
  35. 제 28 항에 있어서,
    상기 제 2 모니터 회로는 상기 두 개의 라인 모두가 0 상태에 있는지 검출하여, 상기 두 개의 라인 모두가 0 상태에 있는 기간 중에서 정지 상태를 추론하는 시스템.
  36. 제 28 항에 있어서,
    상기 제 2 모니터 회로는 3-입력 차동 증폭기를 포함하는 시스템.
  37. 제 28 항에 있어서,
    상기 제 2 모니터 회로는 하프 스윙 레벨에서 설정된 기준 전압을 갖는 시스템.
  38. 제 28 항에 있어서,
    상기 시스템은 태블릿 컴퓨터 장치(a tablet computing device), 랩탑 컴퓨터 장치(a laptop computing device), 데스크탑 컴퓨터 장치(a desktop computing device), 서버 중에서 선택된 하나인 시스템.
  39. 제 28 항에 있어서,
    상기 시스템은 엔터테인먼트 센터(an entertainment center)와 셋톱 박스(set-top box) 중에서 선택된 하나인 시스템.
  40. 제 28 항에 있어서,
    상기 시스템은 대용량 저장 어레이인 시스템.
KR1020057025262A 2003-06-30 2004-06-23 저전력 차동 링크 인터페이스 방법 및 장치 KR100810160B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/611,079 US7069455B2 (en) 2003-06-30 2003-06-30 Low power differential link interface methods and apparatuses
US10/611,079 2003-06-30

Publications (2)

Publication Number Publication Date
KR20060029242A true KR20060029242A (ko) 2006-04-05
KR100810160B1 KR100810160B1 (ko) 2008-03-07

Family

ID=33541243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057025262A KR100810160B1 (ko) 2003-06-30 2004-06-23 저전력 차동 링크 인터페이스 방법 및 장치

Country Status (7)

Country Link
US (1) US7069455B2 (ko)
EP (1) EP1654846B1 (ko)
KR (1) KR100810160B1 (ko)
CN (2) CN1817015B (ko)
AT (1) ATE418221T1 (ko)
DE (1) DE602004018507D1 (ko)
WO (1) WO2005006691A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060265617A1 (en) * 2005-05-18 2006-11-23 Priborsky Anthony L Power management in a system having multiple power modes
US7609091B2 (en) * 2005-09-29 2009-10-27 Intel Corporation Link transmitter with reduced power consumption
US20080030325A1 (en) * 2006-05-31 2008-02-07 Fries Robert G Rf-activated tag and locator
US7541838B2 (en) * 2007-03-27 2009-06-02 Intel Corporation Transmitter swing control circuit and method
US8447368B2 (en) * 2008-11-13 2013-05-21 Lantiq Deutschland Gmbh Base station, method of operating a base station and wireless communication system
US8604829B2 (en) * 2011-09-07 2013-12-10 Advanced Micro Devices, Inc. Low-power wide-tuning range common-mode driver for serial interface transmitters
WO2014042994A1 (en) * 2012-09-11 2014-03-20 Rambus Inc. Using dynamic bursts to support frequency-agile memory interfaces
US9886412B2 (en) * 2014-03-24 2018-02-06 Silicon Laboratories Inc. Communication apparatus having an oscillator that is disabled based on idle state detection of a communication link and associated methods

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2949980B2 (ja) * 1991-12-04 1999-09-20 富士通株式会社 電源制御装置及び情報処理装置
US5745105A (en) * 1993-03-31 1998-04-28 Samsung Electronics Co., Ltd. Power saving apparatus and method of a monitor
JP3537569B2 (ja) * 1995-02-27 2004-06-14 松下電器産業株式会社 差動増幅装置
DE19706985B4 (de) * 1997-02-21 2004-03-18 Telefonaktiebolaget L M Ericsson (Publ) Eingangspufferschaltkreis
US6445730B1 (en) * 1998-01-26 2002-09-03 Aware, Inc. Multicarrier transmission system with low power sleep mode and rapid-on capability
JP3495242B2 (ja) * 1998-02-06 2004-02-09 富士通株式会社 情報処理装置、モード制御方法及び記憶媒体
US6356260B1 (en) * 1998-04-10 2002-03-12 National Semiconductor Corporation Method for reducing power and electromagnetic interference in conveying video data
US6236231B1 (en) 1998-07-02 2001-05-22 Altera Corporation Programmable logic integrated circuit devices with low voltage differential signaling capabilities
JP2000252813A (ja) * 1999-02-24 2000-09-14 Texas Instr Inc <Ti> 低電圧差動信号方式受信機用出力バッファ
US6211719B1 (en) 1999-04-19 2001-04-03 Globespan Semiconductor Inc. Power control circuit for a line driver
US6294933B1 (en) * 2000-02-01 2001-09-25 Motorola, Inc. Method and apparatus for low power differential signaling to reduce power
US6552582B1 (en) * 2001-09-27 2003-04-22 Applied Micro Circuits Corporation Source follower for low voltage differential signaling
US6934870B1 (en) * 2002-02-21 2005-08-23 Cisco Technology, Inc. Clock management scheme for PCI and cardbus cards for power reduction
JP3843037B2 (ja) * 2002-04-17 2006-11-08 松下電器産業株式会社 通信装置及び通信装置の送信電力制御方法

Also Published As

Publication number Publication date
EP1654846A1 (en) 2006-05-10
CN101917354A (zh) 2010-12-15
CN101917354B (zh) 2012-08-29
ATE418221T1 (de) 2009-01-15
US7069455B2 (en) 2006-06-27
US20040268167A1 (en) 2004-12-30
CN1817015A (zh) 2006-08-09
WO2005006691A1 (en) 2005-01-20
KR100810160B1 (ko) 2008-03-07
DE602004018507D1 (de) 2009-01-29
CN1817015B (zh) 2010-12-08
EP1654846B1 (en) 2008-12-17

Similar Documents

Publication Publication Date Title
US11561920B2 (en) Interface for bridging out-of-band information from a downstream communication link to an upstream communication link
US8645724B2 (en) Redriver circuits with power saving modes
US7218136B2 (en) Transmission circuit, data transfer control device and electronic equipment
JP4818928B2 (ja) ＰＣＩＥｘｐｒｅｓｓバス上の受信機検出のための方法および装置
US20070156932A1 (en) Integrated circuit device and electronic instrument
KR101129748B1 (ko) 활성 전원 관리 상태로부터의 탈출 대기 시간의 최적화
KR100810160B1 (ko) 저전력 차동 링크 인터페이스 방법 및 장치
KR20100038038A (ko) 단일 공유 전력 도메인 동적 부하에 기반한 전력 손실 검출 및 통지
US9098645B2 (en) Increasing data transmission rate in an inter-integrated circuit (‘I2C’) system
US20200266819A1 (en) Repeater for an open-drain communication system using a current detector and a control logic circuit
US20160041604A1 (en) Semiconductor device for reducing power consumption in low power mode and system including same
US20030158991A1 (en) Transceiver circuitry for sending and detecting OOB signals on serial ATA buses
US20140281039A1 (en) Devices and methods for enabling usb communication over extension media
KR100309233B1 (ko) 싱글-엔드-제로 수신기 회로
US7800406B2 (en) Apparatus, circuit and method of transmitting signal
EP2124130B1 (en) Packet processor, packet control method, and packet control program
US11095112B2 (en) Driving protection circuit, operating circuit and control method
JP2020126456A (ja) 回路装置および電子機器
US8767370B2 (en) Providing noise protection in a signal transmission system
US8271231B2 (en) Computer device configuration system and method
GB2478204A (en) Transmitter power adjustment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130219

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200129

Year of fee payment: 13