JP2949980B2 - 電源制御装置及び情報処理装置 - Google Patents

電源制御装置及び情報処理装置

Info

Publication number
JP2949980B2
JP2949980B2 JP3320593A JP32059391A JP2949980B2 JP 2949980 B2 JP2949980 B2 JP 2949980B2 JP 3320593 A JP3320593 A JP 3320593A JP 32059391 A JP32059391 A JP 32059391A JP 2949980 B2 JP2949980 B2 JP 2949980B2
Authority
JP
Japan
Prior art keywords
input
power supply
display device
power
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3320593A
Other languages
English (en)
Other versions
JPH05158586A (ja
Inventor
正幸 森本
義幸 朝比奈
健彦 田中
三樹太 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3320593A priority Critical patent/JP2949980B2/ja
Priority to EP92403285A priority patent/EP0545828B1/en
Priority to DE69230749T priority patent/DE69230749T2/de
Publication of JPH05158586A publication Critical patent/JPH05158586A/ja
Priority to US08/270,392 priority patent/US5623286A/en
Application granted granted Critical
Publication of JP2949980B2 publication Critical patent/JP2949980B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3218—Monitoring of peripheral devices of display devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Direct Current Feeding And Distribution (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、入力信号の有無により
表示装置の電源を自動的に投入／切断する表示装置の電
源制御装置に関する。
【０００２】
【従来の技術】近年、コンピュータ、パーソナルコンピ
ュータ等（以下、本体と称する）の連続・無人運転化に
伴い、これらに接続されるＣＲＴ（Cathode ray tube）
装置では、無人運転時にＣＲＴの長寿命化を図り、焼き
付けを防止するため、ＣＲＴ電源を切断することが要求
されている。なお、この場合本体は運転されている。
【０００３】このため、キーボードなどの入力装置から
入力信号を監視し、キーボード入力信号が一定時間入力
されない時、ＣＲＴ電源を切断し、キーボード入力信号
を検出するとＣＲＴ電源を投入する方法が用いられてい
る。
【０００４】このようにキーボード入力信号があったと
き、ＣＲＴ電源を投入する場合、ＣＲＴ電源切断時も運
転されている本体のＣＲＴ電源投入時の状態を表示する
必要がある。
【０００５】従来のキーボード入力信号を検出してＣＲ
Ｔ装置の電源を投入する方法は、キーボード入力信号を
検出すると、ＣＲＴ装置の電源を投入するとともにこの
入力信号を本体に送信していた。
【０００６】
【発明が解決しようとする課題】ところで、前述したよ
うに、ＣＲＴ電源が切断されていても本体は運転されて
いるため、キーボードからデータが入力されれば、本体
のソフトはこのデータに対応して動作してしまうことに
なる。従ってＣＲＴ装置の電源切断時に、任意のキー、
又はマウス等でキーボード入力信号を発生させＣＲＴ装
置の電源を投入した場合、ＣＲＴには電源投入時の本体
の状態が正しく表示されず、キーボードからの入力デー
タによって誤って動作した本体の状態が表示されてしま
う。
【０００７】本発明は、上述の問題点に鑑みてなされた
もので、表示装置の電源投入用に入力された入力信号に
よる誤動作を防止する表示装置の電源制御装置を提供す
ることを目的とする。
【０００８】
【課題を解決するための手段】図１は、本発明の原理図
を表す。表示装置の電源制御装置２は、計算機本体３、
入力装置１に接続される。又、図１から明らかなように
前記電源制御装置２は、表示装置電源４１と接続され
る。更に、図１から明らかなように、前記表示装置電源
４１は計算機本体３と分離している。電源制御装置２
は、電源投入手段２１と入力制御手段２２を有する。電
源制御装置２は、表示装置４の電源４１が切断されてお
り、入力装置１から入力があった場合に、前記入力を契
機として前記表示装置４に電源４１を投入する。入力制
御手段２２は、前記入力装置１からの入力を前記計算機
本体３へ送るものであり、前記契機となった入力を計算
機本体１に対し無効とする。
【０００９】電源制御装置２は、所定時間以内に入力装
置１から入力されない場合に、表示装置４の電源４１を
切断するタイマ手段２３を有する。 又、前記電源投入手
段２１は、最初の入力を検出したとき、前記表示装置４
の電源４１を投入するようにする。 更に、計算機本体
３、入力装置１に接続される電源制御装置２における入
力の制御方法は、表示装置４の電源４１が切断されてお
り、入力装置１から入力があった場合に、前記入力を契
機として前記表示装置４に電源４１を投入し、前記入力
装置１からの入力を前記計算機本体３に送信する際に、
前記表示装置４の電源が切断されている場合の入力装置
１からの最初の入力を、計算機本体３に対し無効とする
ように制御する。
【００１０】
【作用】表示装置４の電源４１が投入されているとき
は、入力装置１よりの入力信号は、入力装置１よりの入
力信号は、入力制御手段２２が送信して計算機本体３に
送られる。タイマ手段２３は、入力信号がある度に、リ
セットしてカウントを開始し、次の入力信号が設定時間
以内にくれば動作しないが、設定時間になっても次の入
力信号がないときは表示装置４の電源４１を切断する。
電源制御装置２が、前記表示装置４の電源４１の切断を
行う。
【００１１】表示装置４の電源４１が切断されていると
きに、入力信号があると、電源投入手段２１は第１入力
信号に基づき電源４１を投入する。即ち、電源制御装置
２が、前記表示装置４の電源４１の切断を行う。入力制
御手段２２は、前記入力装置１からの入力信号を前記計
算機本体３に送るものであるが、前記電源投入の契機と
なった第１入力信号を無効とする。結果、第２入力信号
から有効となり、第２入力信号以降が計算機本体３に伝
送される。これにより、電源４１投入を要求する第１入
力信号は計算機本体３に伝送されないので、計算機本体
３が誤動作することなく、表示装置４に電源投入時の計
算機本体３の正しい状態が表示される。又、本発明は、
入力装置１から所定時間入力がない場合は、電源制御装
置２が表示装置４の電源４１を切断する構成としている
ので、表示装置の長寿命化、省エネ化ができる。
【００１２】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図２は本実施例の構成を示すブロック図であり、
図３は本実施例を含むパーソナルコンピュータの外観図
である。50は表示装置電源制御部で、キーボード51の入
力信号を本体52に伝送すると共に、ＣＲＴ53のＣＲＴ電
源54の切断・投入を行う。ＣＲＴ53はＣＲＴドライバ回
路55により表示画面の制御が行なわれる。
【００１３】ＭＰＵ56は、キーボード51からの入力信号
を検出し、ＣＲＴ電源54が切断しているときには、電源
を投入し、第１入力信号を入力すると、第２入力信号の
入力前で、所定時間経過後ゲート部58を開とするゲート
信号を出力する信号検出回路と、入力信号によってリセ
ットされ動作を開始し、設定時間が経過しても次の入力
信号が検出されない場合はＣＲＴ電源54を切断するタイ
マー回路を有する。
【００１４】図４は本実施例のフローチャートであり、
図５は割込みのフローチャートである。図４において、
まず、入力信号がｔ時間入力しないとき動作するように
タイマーをセットする（ステップ61）。ｔ時間として例
えば10秒，15分，30分，１時間，……12時間等設定でき
るようにしてある。なお10秒はテスト用である。次にキ
ーボード51からの入力があるかを絶えず監視し（ステッ
プ62）、入力信号を検出すると、ＣＲＴ電源54が既に投
入されている状態か否かを調べ（ステップ63）、投入さ
れていればタイマーをリセットし（ステップ64）、ステ
ップ62に戻る。
【００１５】ステップ63でＣＲＴ電源54が投入されてい
なければ、ＣＲＴ電源54を投入し（ステップ65）、第１
入力信号が入力完了し第２入力信号が入力する前までの
予め設定した時間待ち（ステップ66）、キーボード51か
ら本体52への通信路上のゲートを開とし（ステップ6
7）、ステップ64に入る。
【００１６】図５において、タイマーはリセット時より
設定時間が経過すると（ステップ71）、割込みを行い
（ステップ72）、タイマーはストップし（ステップ7
3）、ＣＲＴ電源54を切断し、ゲート58を閉とした後
（ステップ74）、図４のキーボードデータ入力監視ルー
チン（ステップ62）に戻る（ステップ75）。
【００１７】図６は本実施例のタイミングチャートを示
す。〜の信号は図２に示す信号に対応する。入力信
号としてＣＲＴ電源54がオフの状態における最初の信
号である第１入力信号がＭＰＵ56に入力すると、ＣＲＴ
電源54がオンし、タイマーがリセットされ、第１入力信
号入力後、第２入力信号が入力する前の期間で予め定設
定した時間後にゲート制御信号がオンし、ゲート58が
開状態となる。
【００１８】次にキーボード51より第２入力信号が出力
されると、この信号はゲート58を通り本体52へ伝送され
ると共に、タイマーをリセットし、タイマーが動作す
る。そして第２入力信号以降次々と信号が入力される
と、これはそのまま本体52へ伝送されると共に、その度
にタイマーがリセットされる。最後の信号の後、タイマ
ーが設定時間となると、ＣＲＴ電源54とゲート58をオフ
する。換言するとゲート58は、第１入力信号を本体52に
対し無効とし、第２入力信号を本体52に対し有効として
いる。
【００１９】図７はキーボード51より入力されるデータ
の形態を示す。データは１バイト単位でシリアルデータ
フォーマットである。（ａ）は１バイトの信号データの
構成を示し、８ビットの信号データの前にスタートビッ
ト、後にパリティビットとストップビットが付加され、
合計11ビットからなる。（ｂ）はこのような１バイトの
信号データの相互の間隔を示したもので最少５ｍｓが確
保される。これにより、図６のゲート制御信号の設定時
間を定めることができる。
【００２０】以上の構成、動作により、通常は、パーソ
ナルコンピュータの電源をオンするとＣＲＴ装置の電源
もオンされ、ＣＲＴ表示がなされる。一方、キーボード
からキー入力を一定時間しなければ、パーソナルコンピ
ュータ本体の電源はオンの状態で、ＣＲＴ電源のみオフ
され、ＣＲＴの表示が消え、キー入力をするとＣＲＴ電
源がオンされ、オン時のパーソナルコンピュータの状態
が画面に表示される。
【００２１】
【発明の効果】以上の説明から明らかなように、本発明
はキーボード入力が一定時間ない場合、表示装置の電源
が切断され、キーボード入力をすると表示装置の電源が
投入されるが、第１入力信号を本体へ伝送しないように
しているため、電源投入時の本体の状態を正しく画面に
表示することができる。又、電源制御部が入力装置の前
記第１入力信号の無効化を制御するので、計算機本体に
その機能がなくとも、電源投入時の本体の状態を正しく
画面に表示できる。本発明は、所定時間入力が無い場合
は、表示装置の電源部に対して電源を切断する構成を取
るので、電源を落とすことにより、省電力化と表示装置
の長寿命化が図れる。又、表示装置電源の切断・投入を
するだけなので、制御が簡単である。更に、本発明は、
電源制御装置が表示装置のための表示装置電源や計算機
本体とは分離しているため、表示装置側の大きな変更や
回路追加が少なくても、又、計算機本体にその機能がな
くても、上記の効果を達成できるものである。
【図面の簡単な説明】
【図１】本発明の原理図である。
【図２】本発明の実施例の構成を示すブロック図であ
る。
【図３】本実施例の外観図である。
【図４】本実施例のフロー図である。
【図５】本実施例のタイマー割込みのフロー図である。
【図６】本実施例のタイミングチャートである。
【図７】本実施例に用いるデータの形態の一例を示す図
である。
【符号の説明】
50 表示装置電源制御部 51 キーボード 52 本体 53 ＣＲＴ 54 ＣＲＴ電源 55 ＣＲＴドライバ回路 56 ＭＰＵ 57 インバータ 58 ＮＡＮＤゲート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松尾 三樹太 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平３−168820（ＪＰ，Ａ) 特開 平４−324496（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 1/26 - 1/32 G09G 5/00 H02J 1/00 308

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 計算機本体、入力装置、及び、表示装置
    のための表示装置電源であって前記計算機本体と分離し
    ている表示装置電源に、接続されるための電源制御装置
    において、 所定時間以内に前記入力装置から入力されない場合に、
    前記表示装置のための前記表示装置電源の電源を切断す
    るタイマ手段と、 前記タイマ手段により前記表示装置のための前記表示装
    置電源の電源が切断されたのちに、前記入力装置から入
    力があった場合に、前記入力を契機として前記表示装置
    のための前記表示装置電源に対して電源を投入する電源
    投入手段と、 前記入力装置からの入力を前記計算機本体へ送る手段で
    あって、前記契機となった入力を前記計算機本体に対し
    無効とする入力制御手段を有することを特徴とする電源
    制御装置。
  2. 【請求項２】 計算機本体と、入力装置と、表示装置の
    ための表示装置電源であって前記計算機本体と分離して
    いる表示装置電源と、 前記計算機本体、前記入力装置、及び、前記表示装置の
    ための前記表示装置電源に接続される電源制御装置とを
    有する情報処理装置において、 前記電源制御装置は、 所定時間以内に前記入力装置から入力されない場合に、
    前記表示装置のための前記表示装置電源の電源を切断す
    るタイマ手段と、 前記タイマ手段により前記表示装置のための前記表示装
    置電源の電源が切断されたのちに、前記入力装置から入
    力があった場合に、前記入力を契機として前記表示装置
    のための前記表示装置電源に対して電源を投入する電源
    投入手段と、 前記入力装置からの入力を前記計算機本体へ送る手段で
    あって、前記契機となった入力を前記計算機本体に対し
    無効とする入力制御手段を有することを特徴とする情報
    処理装置。
JP3320593A 1991-12-04 1991-12-04 電源制御装置及び情報処理装置 Expired - Lifetime JP2949980B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3320593A JP2949980B2 (ja) 1991-12-04 1991-12-04 電源制御装置及び情報処理装置
EP92403285A EP0545828B1 (en) 1991-12-04 1992-12-04 Power source control apparatus for display unit
DE69230749T DE69230749T2 (de) 1991-12-04 1992-12-04 Stromversorgungssteuerungsvorrichtung für Anzeigeeinheit
US08/270,392 US5623286A (en) 1991-12-04 1994-07-05 Power source control apparatus for display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3320593A JP2949980B2 (ja) 1991-12-04 1991-12-04 電源制御装置及び情報処理装置

Publications (2)

Publication Number Publication Date
JPH05158586A JPH05158586A (ja) 1993-06-25
JP2949980B2 true JP2949980B2 (ja) 1999-09-20

Family

ID=18123149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3320593A Expired - Lifetime JP2949980B2 (ja) 1991-12-04 1991-12-04 電源制御装置及び情報処理装置

Country Status (4)

Country Link
US (1) US5623286A (ja)
EP (1) EP0545828B1 (ja)
JP (1) JP2949980B2 (ja)
DE (1) DE69230749T2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5630144A (en) * 1993-02-19 1997-05-13 Phoenix Technologies Ltd. Desktop computer monitor power control using keyboard controller
GB2276259A (en) * 1993-03-19 1994-09-21 Ibm Display with means for detecting data entry
GB2282307A (en) * 1993-09-24 1995-03-29 Ibm Disabling display unit when image is unchanged
US5418472A (en) * 1993-10-08 1995-05-23 Advanced Micro Devices, Inc. Input level detection circuit
FR2712407B1 (fr) * 1993-11-10 1996-03-29 Mario Garletti Dispositif économiseur de contrôle de l'alimentation électrique d'écrans et imprimantes de systèmes informatiques en période de non-utilisation.
FR2717278B1 (fr) * 1994-03-10 1996-06-07 Van Trong Nguyen Alimentation pour l'unité centrale et les périphériques de micro-ordinateurs possédant une logique de gestion du fonctionnement du ventilateur et des tensions de sorties.
JPH08286787A (ja) * 1995-04-18 1996-11-01 Nec Corp 情報処理装置の電源制御装置
FI102701B1 (fi) * 1996-05-06 1999-01-29 Nokia Display Products Oy Näytön tehonsäästömenetelmä
JP2003209615A (ja) * 2002-01-10 2003-07-25 Nec Corp 時計部内蔵の表示装置を用いた携帯電話機
US7127631B2 (en) 2002-03-28 2006-10-24 Advanced Analogic Technologies, Inc. Single wire serial interface utilizing count of encoded clock pulses with reset
US7069455B2 (en) * 2003-06-30 2006-06-27 Intel Corporation Low power differential link interface methods and apparatuses
US7393110B2 (en) * 2004-07-06 2008-07-01 Hewlett-Packard Development Company, L.P. Media projector system
KR100726594B1 (ko) * 2005-11-11 2007-06-11 엘지이노텍 주식회사 인터페이스 장치 및 인터페이스 방법
CN101661728B (zh) * 2008-08-25 2012-05-09 联想(北京)有限公司 一种显示器、控制显示器电源的方法和计算机
CN103123612B (zh) * 2011-11-21 2017-11-28 联想(北京)有限公司 一种共享设备的控制方法及一种电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2064835B (en) * 1979-12-11 1984-06-06 Casio Computer Co Ltd Power consumption control system for electronic digital data processing devices
US4293927A (en) * 1979-12-12 1981-10-06 Casio Computer Co., Ltd. Power consumption control system for electronic digital data processing devices
JPS58224381A (ja) * 1982-06-24 1983-12-26 富士通フアナツク株式会社 表示制御方式
JPH0622010B2 (ja) * 1984-09-25 1994-03-23 株式会社東芝 演算表示用集積回路
DE3688022T2 (de) * 1985-07-22 1993-09-30 Sharp Kk Datenverarbeitungsanlage.
US4665536A (en) * 1986-03-10 1987-05-12 Burroughs Corporation Programmable automatic power-off system for a digital terminal
JPS63101896A (ja) * 1986-10-17 1988-05-06 株式会社大真空 表示装置の遠隔制御方式
JPS63311517A (ja) * 1987-06-15 1988-12-20 Oki Electric Ind Co Ltd デ−タ処理装置
US5175845A (en) * 1988-12-09 1992-12-29 Dallas Semiconductor Corp. Integrated circuit with watchdog timer and sleep control logic which places IC and watchdog timer into sleep mode
US5059961A (en) * 1989-08-21 1991-10-22 Cheng Te J Screen blanker for a monitor of a computer system
JPH0413179A (ja) * 1990-05-07 1992-01-17 Mitsubishi Electric Corp 表示制御装置

Also Published As

Publication number Publication date
US5623286A (en) 1997-04-22
DE69230749D1 (de) 2000-04-13
DE69230749T2 (de) 2000-06-29
EP0545828A2 (en) 1993-06-09
EP0545828A3 (en) 1993-06-16
EP0545828B1 (en) 2000-03-08
JPH05158586A (ja) 1993-06-25

Similar Documents

Publication Publication Date Title
JP2949980B2 (ja) 電源制御装置及び情報処理装置
JP2847099B2 (ja) 低電力消費モニタ待機システム
JP2788680B2 (ja) 電子機器及びそのデータ入出力制御方法
US7886100B2 (en) Information processing apparatus and SMI processing method thereof
US4590924A (en) Endoscope system
CN105745596A (zh) 具有控制器进入低功率模式的电子设备
JPH0519906A (ja) 計算機端末装置
JP3138543B2 (ja) 自己診断システム
JPH0581153A (ja) 時刻管理機能付オンライン端末装置
JP3107722B2 (ja) 信号処理装置
JPH0318963Y2 (ja)
JPS58225738A (ja) 分散形伝送システム
JP3232938B2 (ja) 遠方監視制御システム
JPS60110479A (ja) 外字処理機能を持つ制御装置
JP2706027B2 (ja) プログラマブルコントローラ
JPS60241116A (ja) 携帯型端末装置
JP3284500B2 (ja) 分析装置
JPH06350679A (ja) 故障判定方法
JPH04102154A (ja) 情報処理装置
JPH0895831A (ja) システム異常からの復帰方法
CN115509334A (zh) 硬盘供电系统、方法、电子设备及存储介质
JPS6123257A (ja) 監視装置
JPS57132225A (en) State monitoring device of interface
JPH10200602A (ja) マスター／スレーブ通信システム
JPS62108641A (ja) 遠隔リセツト装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990608