KR20060029000A - Method for fabrication of semiconductor device - Google Patents

Method for fabrication of semiconductor device Download PDF

Info

Publication number
KR20060029000A
KR20060029000A KR1020040077953A KR20040077953A KR20060029000A KR 20060029000 A KR20060029000 A KR 20060029000A KR 1020040077953 A KR1020040077953 A KR 1020040077953A KR 20040077953 A KR20040077953 A KR 20040077953A KR 20060029000 A KR20060029000 A KR 20060029000A
Authority
KR
South Korea
Prior art keywords
film
hard mask
conductive
sacrificial hard
forming
Prior art date
Application number
KR1020040077953A
Other languages
Korean (ko)
Inventor
이성권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040077953A priority Critical patent/KR20060029000A/en
Publication of KR20060029000A publication Critical patent/KR20060029000A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 제거가 용이하고 식각마스크로서의 기능을 수행할 수 있는 전도성 하드마스크를 이용한 반도체소자 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 전도층 상에 절연막을 형성하는 단계; 상기 절연막 상에 희생 하드마스크용 전도막을 형성하는 단계; 상기 희생 하드마스크용 전도막 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 희생 하드마스크용 전도막을 식각하여 희생 하드마스크를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 희생 하드마스크를 식각마스크로 상기 절연막을 식각하여 상기 전도층을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀을 매립하도록 상기 희생 하드마스크용 전도막과 동종이면서 상기 희생 하드마스크용 전도막에 비해 제거율이 낮은 연결부용 전도막을 형성하는 단계; 및 상기 절연막이 노출되는 타겟으로 상기 연결부용 전도막과 상기 희생 하드마스크를 제거하여 아이솔레이션된 연결부를 형성하는 단계를 포함하는 반도체 소자 제조 방법을 제공한다.
The present invention is to provide a method of manufacturing a semiconductor device using a conductive hard mask that can be easily removed and perform a function as an etching mask, the present invention comprises the steps of forming an insulating film on the conductive layer; Forming a conductive film for a sacrificial hard mask on the insulating film; Forming a photoresist pattern on the conductive film for the sacrificial hard mask; Etching the conductive film for the sacrificial hard mask using the photoresist pattern as an etching mask to form a sacrificial hard mask; Removing the photoresist pattern; Forming a contact hole exposing the conductive layer by etching the insulating layer using the sacrificial hard mask as an etch mask; Forming a conductive film for the connection part having the same removal rate as that of the sacrificial hard mask conductive film and having a lower removal rate than that of the sacrificial hard mask conductive film so as to fill the contact hole; And removing the conductive layer for the connection portion and the sacrificial hard mask to form an isolated connection portion as a target to which the insulating layer is exposed.

SAC, 콘택홀, 식각정지막, 희생 하드마스크, 셀콘택 플러그, 연결부.SAC, contact hole, etch stop, sacrificial hard mask, cell contact plug, connections.

Description

반도체 소자 제조 방법{METHOD FOR FABRICATION OF SEMICONDUCTOR DEVICE} Semiconductor device manufacturing method {METHOD FOR FABRICATION OF SEMICONDUCTOR DEVICE}             

도 1은 금속 증착 온도에 따른 식각 속도의 변화를 도시한 그래프.1 is a graph showing a change in etching rate with metal deposition temperature.

도 2는 폴리실리콘의 불순물 도핑 농도에 따른 식각 속도의 변화를 도시한 그래프.Figure 2 is a graph showing the change in the etching rate according to the impurity doping concentration of polysilicon.

도 3a 내지 도 3e는 본 발명의 일실시예에 따른 깊은 콘택홀 형성 공정을 도시한 단면도.3A to 3E are cross-sectional views illustrating a deep contact hole forming process according to an embodiment of the present invention.

도 4a 내지 도 4e는 본 발명의 다른 실시예에 따른 셀콘택 플러그 형성 공정을 도시한 단면도.
4A to 4E are cross-sectional views illustrating a cell contact plug forming process according to another exemplary embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

300 : 전도층 301 : 절연막300: conductive layer 301: insulating film

302b : 희생 하드마스크 304a : 연결부용 전도막
302b: sacrificial hard mask 304a: conductive film for connection

본 발명은 반도체 소자 제조 방법에 관한 것으로 특히, 최적의 하드마스크를 적용한 반도체 소자의 콘택 플러그 형성 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a contact plug of a semiconductor device to which an optimal hard mask is applied.

미세 패턴 제조 시 포토레지스트를 이용한 마스크만으로는 패턴 형성에 한계를 드러내고 있다. 이러한 한계를 극복하기 위해 도입된 것이 하드마스크로서, 폴리실리콘막, 질화막, 텅스텐막 또는 비정질 탄소막 등의 박막이 하드마스크 재료로서 사용된다.When manufacturing a fine pattern, only a mask using a photoresist reveals a limitation in pattern formation. As a hard mask introduced to overcome this limitation, a thin film such as a polysilicon film, a nitride film, a tungsten film or an amorphous carbon film is used as the hard mask material.

포토레지스트의 패턴 형성시의 한계는 ArF 또는 F2 등의 노광원을 이용한 포토리소그라피 공정 적용에 따른 식가 내구성과 그 두께 감소에 기인한다.The limitation in pattern formation of the photoresist is attributable to the dietary durability and the reduction in thickness of the photolithography process using an exposure source such as ArF or F 2 .

현재, 하드마스크는 특히 주변회로 상에 하부 구조층과 연결하는 깊은 메탈 콘택(Deep metal contact), 자기정렬콘택(Self Align Contact; 이하 SAC이라 함)에 의한 셀콘택 또는 스토리지노드 콘택 등의 음각 패턴과 게이트전극, 비트라인, 금속배선 등의 양각 패턴 등의 다양한 패턴 형성 공정에 적용되고 있다.Currently, hard masks have intaglio patterns such as cell contacts or storage node contacts by deep metal contacts, self-aligned contacts (hereinafter referred to as SACs), which connect to the underlying structure layers on peripheral circuits. And various pattern forming processes such as embossed patterns of gate electrodes, bit lines, and metal wirings.

하드마스크 재료로 금속 등의 전도성 물질을 사용할 경우 피식각층으로 주로 사용되는 산화막 또는 질화막 등과 높은 식각선택비를 얻을 수 있는 장점이 있다.When a conductive material such as a metal is used as a hard mask material, there is an advantage in that a high etching selectivity is obtained such as an oxide film or a nitride film mainly used as an etching target layer.

한편, 전도성 하드마스크를 이용하여 콘택홀을 형성한 후 콘택홀에 전도막을 증착하여 연결부를 형성하는 경우, 연결부 아이솔레이션을 위한 에치백(Etchback) 또는 화학기계적연마(Chemical Mechanical Polishing; 이하 CMP라 함) 공정 시 전도성 하드마스크의 제거가 용이하지 않다. 아울러, 이러한 전도성 하드마스크를 연결부 아이솔레이션 전에 제거할 경우에도 그 제거가 용이하지 않다. On the other hand, in the case of forming a contact hole by using a conductive hard mask and then depositing a conductive film in the contact hole, an etching back or chemical mechanical polishing (hereinafter referred to as CMP) for connection isolation is performed. It is not easy to remove the conductive hard mask during the process. In addition, even when the conductive hard mask is removed before connection isolation, the removal is not easy.                         

연결부 아이솔레이션 후 전도성 하드마스크가 잔류할 경우 연결부 간의 브릿지 발생에 의해 소자의 불량이 발생한다.If the conductive hard mask remains after the connection isolating, device failure occurs due to the bridge between the connecting parts.

이러한 문제점을 개선하기 위해 전도성 하드마스크를 연결부와 동일한 재료로 사용하는 것을 고려할 수 있다.In order to remedy this problem, it is possible to consider using a conductive hard mask with the same material as the connection portion.

그러나, 이 경우에는 미리 증착된 전도성 하드마스크의 표면에 계면 산화막이 형성되어 연결부용 전도막에 비해 오히려 식각 또는 연마 내성을 갖게된다. 이는 연결부의 과도한 리세스를 유발하게 되므로 이 또한 소자의 전기적 특성을 열화시키게 된다.
In this case, however, an interfacial oxide film is formed on the surface of the conductive hard mask that is deposited in advance, and thus has an etching or polishing resistance rather than a conductive film for the connection portion. This causes excessive recesses in the connection, which also degrades the device's electrical characteristics.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 제거가 용이하고 식각마스크로서의 기능을 수행할 수 있는 전도성 하드마스크를 이용한 반도체소자 제조 방법을 제공하는 것을 그 목적으로 한다.
The present invention has been proposed to solve the above problems of the prior art, and an object of the present invention is to provide a method for manufacturing a semiconductor device using a conductive hard mask that can be easily removed and functions as an etching mask.

상기의 목적을 달성하기 위해 본 발명은, 전도층 상에 절연막을 형성하는 단계; 상기 절연막 상에 희생 하드마스크용 전도막을 형성하는 단계; 상기 희생 하드마스크용 전도막 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 희생 하드마스크용 전도막을 식각하여 희생 하드마스크를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 희생 하드마스크를 식각마스크로 상기 절연막을 식각하여 상기 전도층을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀을 매립하도록 상기 희생 하드마스크용 전도막과 동종이면서 상기 희생 하드마스크용 전도막에 비해 제거율이 낮은 연결부용 전도막을 형성하는 단계; 및 상기 절연막이 노출되는 타겟으로 상기 연결부용 전도막과 상기 희생 하드마스크를 제거하여 아이솔레이션된 연결부를 형성하는 단계를 포함하는 반도체 소자 제조 방법을 제공한다.The present invention to achieve the above object, forming an insulating film on the conductive layer; Forming a conductive film for a sacrificial hard mask on the insulating film; Forming a photoresist pattern on the conductive film for the sacrificial hard mask; Etching the conductive film for the sacrificial hard mask using the photoresist pattern as an etching mask to form a sacrificial hard mask; Removing the photoresist pattern; Forming a contact hole exposing the conductive layer by etching the insulating layer using the sacrificial hard mask as an etch mask; Forming a conductive film for the connection part having the same removal rate as that of the sacrificial hard mask conductive film and having a lower removal rate than that of the sacrificial hard mask conductive film so as to fill the contact hole; And removing the conductive layer for the connection portion and the sacrificial hard mask to form an isolated connection portion as a target to which the insulating layer is exposed.

또한, 상기의 목적을 달성하기 위해 본 발명은, 기판 상에 이웃하는 복수의 도전패턴을 형성하는 단계; 상기 복수의 도전패턴이 형성된 기판 전면에 절연막을 형성하는 단계; 상기 절연막 상에 희생 하드마스크용 전도막을 형성하는 단계; 상기 희생 하드마스크용 전도막 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 희생 하드마스크용 전도막을 식각하여 희생 하드마스크를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 희생 하드마스크를 식각마스크로 상기 절연막을 식각하여 상기 복수의 도전패턴 사이의 상기 기판을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀을 매립하도록 상기 희생 하드마스크용 전도막과 동종이면서 상기 희생 하드마스크용 전도막에 비해 제거율이 낮은 연결부용 전도막을 형성하는 단계; 및 상기 도전패턴의 상부가 노출되는 타겟으로 상기 연결부용 전도막과 상기 희생 하드마스크를 제거하여 아이솔레이션된 연결부를 형성하는 단계를 포함하는 반도체 소자 제조 방법을 제공한다.
In addition, in order to achieve the above object, the present invention comprises the steps of forming a plurality of neighboring conductive patterns on the substrate; Forming an insulating film on an entire surface of the substrate on which the plurality of conductive patterns are formed; Forming a conductive film for a sacrificial hard mask on the insulating film; Forming a photoresist pattern on the conductive film for the sacrificial hard mask; Etching the conductive film for the sacrificial hard mask using the photoresist pattern as an etching mask to form a sacrificial hard mask; Removing the photoresist pattern; Etching the insulating layer using the sacrificial hard mask as an etch mask to form a contact hole exposing the substrate between the plurality of conductive patterns; Forming a conductive film for the connection part having the same removal rate as that of the sacrificial hard mask conductive film and having a lower removal rate than that of the sacrificial hard mask conductive film so as to fill the contact hole; And removing the conductive layer for the connection portion and the sacrificial hard mask to form an isolated connection portion as a target on which the upper portion of the conductive pattern is exposed.

본 발명은 연결부와 동종의 재료를 이용하여 하드마스크를 형성한다. 이 때, 후속 연결부 아이솔레이션을 위한 평탄화 공정시 하드마스크가 연결부에 비해 그 제거율이 높도록 한다.The present invention forms a hard mask using the same material as the connecting portion. At this time, during the planarization process for subsequent connection isolation, the hard mask has a higher removal rate than the connection portion.

이를 위해, 하드마스크가 금속막일 경우 하드마스크의 증착 온도를 전도막의 증착 온도에 비해 낮게 하여 그 식각 또는 연마 시의 제거율이 높도록 한다.To this end, when the hard mask is a metal film, the deposition temperature of the hard mask is lower than that of the conductive film so that the removal rate during etching or polishing is high.

도 1은 금속 증착 온도에 따른 식각 속도의 변화를 도시한 그래프이다.1 is a graph illustrating a change in etching rate according to metal deposition temperature.

도 1을 참조하면, 금속의 경우 증착 온도가 낮을 수록 그 식각율이 증가함을 알 수 있다. 이는 낮은 온도에서 증착될 수록 그레인 사이즈(Grain size)가 감소함으로 인해 기인한 것이다. 따라서, 동종이지만 하드마스크용 금속막의 증착 온도를 연결부용 금속막의 증착 온도에 비해 낮게 함으로써, 후속 연결부 아이솔레이션시 하드마스크를 완벽하게 제거한다.Referring to FIG. 1, the etching rate of the metal increases as the deposition temperature is lower. This is due to the decrease in grain size as deposited at lower temperatures. Thus, by lowering the deposition temperature of the metal film for the hard mask, which is homogeneous, the hard mask is completely removed during subsequent connection isolation.

또한, 하드마스크가 폴리실리콘막일 경우 하드마스크의 불순물 도핑 농도를 연결부용 불순물 도핑 농도에 비해 높게 하여 그 식각 또는 연마 시의 제거율이 높도록 한다.In addition, when the hard mask is a polysilicon film, the impurity doping concentration of the hard mask is higher than the impurity doping concentration for the connection portion, so that the removal rate during etching or polishing is high.

도 2는 폴리실리콘의 불순물 도핑 농도에 따른 식각 속도의 변화를 도시한 그래프이다.2 is a graph showing a change in etching rate according to the impurity doping concentration of polysilicon.

도 2를 참조하면, 폴리실리콘의 경우 불순물의 도핑 농도가 높을 수록 그 식각율이 증가함을 알 수 있다. 따라서, 동종이지만 하드마스크용 폴리실리콘막의 도핑 농도를 연결부용 폴리실리콘막의 도핑 농도에 비해 높게 함으로써, 후속 연결부 아이솔레이션시 하드마스크를 완벽하게 제거한다.Referring to FIG. 2, in the case of polysilicon, as the doping concentration of the impurity increases, the etching rate increases. Accordingly, the doping concentration of the polysilicon film for the hard mask is homogeneous, but higher than the doping concentration of the polysilicon film for the connection, thereby completely removing the hard mask during subsequent connection isolation.

따라서, 하드마스크 사용으로 인한 콘택홀 패턴 형성시의 패턴 변형을 방지 하면서도, 연결부 아이솔레이션시 하드마스크를 완벽하게 제거할 수 있다.
Therefore, while preventing the pattern deformation during the formation of the contact hole pattern due to the use of the hard mask, it is possible to completely remove the hard mask when the connection is isolated.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도 3a 내지 도 3e는 본 발명의 일실시예에 따른 깊은 콘택홀 형성 공정을 도시한 단면도로서, 이를 참조하여 본 발명의 일실시예에 따른 깊은 콘택홀 형성 공정을 살펴 본다.3A to 3E are cross-sectional views illustrating a deep contact hole forming process according to an embodiment of the present invention, with reference to this, a deep contact hole forming process according to an embodiment of the present invention will be described.

이러한 깊은 콘택홀의 대표적인 예가 반도체 메모리 소자 제조시 비트라인 형성 및 셀영역의 캐패시터 형성 후 주변영역에서 비트라인의 금속 배선 형성을 위한 깊은 콘택홀 형성 공정이다.A representative example of such a deep contact hole is a deep contact hole forming process for forming a metal line of a bit line in a peripheral region after forming a bit line and a capacitor of a cell region in manufacturing a semiconductor memory device.

도 3a에 도시된 바와 같이, 전도층(300) 상에 절연막(301)을 형성한 다음, 절연막(301) 상에 희생 하드마스크용 전도막(302a)을 증착한 후, 희생 하드마스크용 전도막(302a) 상에 콘택홀 형성을 위한 포토레지스트 패턴(303)을 형성한다.As shown in FIG. 3A, after the insulating film 301 is formed on the conductive layer 300, the sacrificial hard mask conductive film 302a is deposited on the insulating film 301, and then the conductive film for the sacrificial hard mask is formed. A photoresist pattern 303 for forming a contact hole is formed on 302a.

여기서, 전도층(300)은 기판의 소스/드레인 접합, 게이트전도막, 비트라인 또는 금속배선 등을 포함하며, 절연막(301)은 질화막 계열의 절연막과 산화막 계열의 절연막이 적층된 구조를 포함한다.The conductive layer 300 may include a source / drain junction of a substrate, a gate conductive layer, a bit line or a metal wiring, and the insulating layer 301 may include a structure in which an insulating layer based on a nitride layer and an insulating layer based on an oxide layer are stacked. .

산화막 계열의 절연막으로는 BSG(Boro-Silicate-Glass)막, BPSG(Boro-Phopho-Silicate-Glass)막, PSG(Phospho-Silicate-Glass)막, TEOS(Tetra-Ethyl-Ortho-Silicate)막, HDP(High Density Plasma) 산화막, SOG(Spin On Glass)막 또는 APL(Advanced Planarization Layer)막 등이 있으며, 질화막 계열의 절연막으로는 실리콘 질화막 또는 실리콘 산화질화막 등이 있다.Examples of the oxide-based insulating films include BSG (Boro-Silicate-Glass) films, BPSG (Boro-Phopho-Silicate-Glass) films, PSG (Phospho-Silicate-Glass) films, TEOS (Tetra-Ethyl-Ortho-Silicate) films, A high density plasma (HDP) oxide film, a spin on glass (SOG) film, an advanced planarization layer (APL) film, and the like, and a nitride film-based insulating film include a silicon nitride film or a silicon oxynitride film.

한편, 포토레지스트 패턴(303) 형성시 희생 하드마스크용 전도막(302a)과의 사이에 반사방지막을 사용할 수 있다. 반사방지막은 패턴 형성을 위한 노광시 하부의 광반사도가 높아 난반사가 이루어져 원하지 않는 패턴이 형성되는 것을 방지하며, 하부 구조와 포토레지스트의 접착력을 향상시킬 목적으로 포토레지스트 패턴(303)과 희생 하드마스크용 전도막(302a) 사이에 사용한다. Meanwhile, an anti-reflection film may be used between the sacrificial hard mask conductive film 302a when the photoresist pattern 303 is formed. The anti-reflection film has high light reflectivity at the bottom during exposure for pattern formation to prevent diffuse reflection and prevent unwanted patterns from being formed, and the photoresist pattern 303 and the sacrificial hard mask for the purpose of improving adhesion between the underlying structure and the photoresist. It is used between the electrically conductive film 302a.

이 때, 반사방지막은 포토레지스트와 그 식각 특성이 유사한 유기 계열의 물질을 주로 사용하며, 공정에 따라서는 이를 생략할 수도 있다.In this case, the antireflection film mainly uses an organic-based material having similar etching characteristics to that of the photoresist, and may be omitted depending on a process.

포토레지스트 패턴(303) 형성 공정을 보다 구체적으로 살펴 보면, 반사방지막 또는 희생 하드마스크용 전도막(302a) 등의 하부 구조 상에 F2 노광원용 또는 ArF 노광원용의 포토레지스트 예를 들어, ArF 노광원용 포토레지스트인 COMA 또는 아크릴레이드를 스핀 코팅 등의 방법을 통해 적절한 두께로 도포한 다음, F2 노광원 또는 ArF 노광원과 콘택 플러그의 폭을 정의하기 위한 소정의 레티클(도시하지 않음)을 이용하여 포토레지스트의 소정 부분을 선택적으로 노광하고, 현상 공정을 통해 노광 공정에 의해 노광되거나 혹은 노광되지 않은 부분을 잔류시킨 다음, 후세정 공정 등을 통해 식각 잔유물 등을 제거함으로써 깊은 콘택 오픈 마스크인 포토레지스트 패턴(303)을 형성한다.Looking at the process of forming the photoresist pattern 303 in more detail, a photoresist for an F 2 exposure source or an ArF exposure source on an underlying structure such as an antireflection film or a sacrificial hard mask conductive film 302a, for example, an ArF exposure. The original photoresist, COMA or acrylate, is applied to a suitable thickness by a spin coating method, and then a predetermined reticle (not shown) is used to define the width of the F 2 exposure source or ArF exposure source and the contact plug. To selectively expose a predetermined portion of the photoresist, and to leave the exposed or unexposed portions of the photoresist through a developing process, and then remove the etch residues through a post-cleaning process to remove the photoresist, which is a deep contact open mask. The resist pattern 303 is formed.

희생 하드마스크용 전도막(302a)은 후속 연결부용 전도막과 동종의 물질을 사용한다.The conductive film 302a for the sacrificial hard mask uses the same material as the conductive film for the subsequent connection portion.

희생 하드마스크용 전도막(302a)으로는 폴리실리콘막, 텅스텐막, Al막, WSix(x는 1 ∼ 2)막, WN막, Ti막, TiN막, TiSix(x는 1 ∼ 2)막, TiAlN막, TiSiN막, Pt막, Ir막, IrO2막, Ru막, RuO2막, Ag막, Au막, Co막, Au막, TaN막, CrN막, CoN막, MoN막, MoSix(x는 1 내지 2)막, Al2O3막, AlN막, PtSix(x는 1 ∼ 2)막 및 CrSix(x는 1 ∼ 2)막으로 이루어진 그룹으로부터 선택된 적어도 어느 하나의 박막을 이용할 수 있다.As the conductive film 302a for the sacrificial hard mask, a polysilicon film, a tungsten film, an Al film, a WSix (x is 1 to 2) film, a WN film, a Ti film, a TiN film, a TiSix (x is 1 to 2) film, TiAlN film, TiSiN film, Pt film, Ir film, IrO 2 film, Ru film, RuO 2 film, Ag film, Au film, Co film, Au film, TaN film, CrN film, CoN film, MoN film, MoSix (x At least one thin film selected from the group consisting of 1 to 2) film, Al 2 O 3 film, AlN film, PtSix (x is 1 to 2) film and CrSix (x is 1 to 2) film can be used.

한편, 상기한 바와 같이 연결부에 비해 제거율이 높은 특성을 가져야하므로 폴리실리콘막을 사용할 경우에는 연결부용 전도막에 비해 불순물의 도핑 농도가 높은 것을 사용하며, 폴리실리콘막을 제외한 금속막을 이용할 경우에는 연결부용 전도막에 비해 그레인 사이즈로 작도록 증착 온도를 낮게하여 증착한다.On the other hand, as described above, since the removal rate should be higher than that of the connection part, when the polysilicon film is used, the doping concentration of the impurity is higher than that of the connection film for the connection part, and when the metal film except the polysilicon film is used, the connection part is conductive. The deposition temperature is lowered so that the grain size is smaller than that of the film.

도 3b에 도시된 바와 같이, 포토레지스트 패턴(303)을 식각마스크로 희생 하드마스크용 전도막(302a)을 식각하여 깊은 콘택홀 형성 영역을 정의하는 희생 하드마스크(302b)를 형성한다. 이어서, 포토레지스트 패턴(303)을 제거한다.As shown in FIG. 3B, the sacrificial hard mask conductive layer 302a is etched using the photoresist pattern 303 as an etch mask to form a sacrificial hard mask 302b defining a deep contact hole formation region. Next, the photoresist pattern 303 is removed.

유기 계열의 반사방지막을 사용할 경우 포토레지스트 패턴(303) 제거를 위한 포토레지스트 스트립(Photoresist strip) 공정에서 동시에 제거된다.When using an organic antireflection film, the photoresist strip process for removing the photoresist pattern 303 is simultaneously removed.

도 3c에 도시된 바와 같이, 희생 하드마스크(302b)를 식각마스크로 절연막(301)을 식각하여 전도층(300)을 노출시키는 깊은 콘택홀(303)을 형성한다.As shown in FIG. 3C, the insulating layer 301 is etched using the sacrificial hard mask 302b as an etch mask to form a deep contact hole 303 exposing the conductive layer 300.

절연막(301)이 산화막 계열 및 질화막 계열을 포함하는 복수의 절연막 구조 이므로 식각 레시피를 적절하게 조절하는 것이 바람직하다.Since the insulating film 301 has a plurality of insulating film structures including an oxide film series and a nitride film series, it is preferable to appropriately control the etching recipe.

이 때, SAC 식각 공정을 적용할 경우에는 불소계플라즈마 예컨대, C2F4, C2F6, C3F8, C4F6, C5F 8 또는 C5F10 등의 CxFy(x,y는 1 ∼ 10)를 주식각가스로 하며, 여기에 SAC 공정시 폴리머를 발생시키기 위한 가스 즉, CH2F2, C3HF5 또는 CHF3 등의 CaHbFc(a,b,c는 1 ∼ 10) 가스를 첨가하며, 이 때 캐리어 가스로 He, Ne, Ar 또는 Xe 등의 비활성 가스를 사용한다.In this case, when the SAC etching process is applied, CxFy (x, such as C 2 F 4 , C 2 F 6 , C 3 F 8 , C 4 F 6 , C 5 F 8, or C 5 F 10 (x, y is 1 to 10) as a stock angle gas, and a gas for generating a polymer in the SAC process, that is, CaHbFc (a, b, c such as CH 2 F 2 , C 3 HF 5 or CHF 3 is 1 to 1). 10) Add gas, and use an inert gas such as He, Ne, Ar, or Xe as a carrier gas.

희생 하드마스크(302a)의 사용으로 인해 콘택홀 패턴의 변형을 방지할 수 있다. The use of the sacrificial hard mask 302a may prevent deformation of the contact hole pattern.

이어서, 콘택홀(211) 저면에 형성된 계면 산화막과 이물질을 제거하기 위해 플러그 형성용 전도막 증착 전의 세정 공정을 실시한다. 이때 BOE 또는 HF를 사용한다. HF는 순수와 100:1 ∼ 1000:1의 비율로 희석된 것을 사용한다. 세정 공정은 10초 ∼ 5분 동안 실시하는 것이 바람직하다.Subsequently, in order to remove the interfacial oxide film and foreign matter formed on the bottom of the contact hole 211, a cleaning process before deposition of the conductive film for plug formation is performed. Use BOE or HF. HF is diluted with pure water in a ratio of 100: 1 to 1000: 1. The washing process is preferably carried out for 10 seconds to 5 minutes.

도 3d에 도시된 바와 같이, 전면에 연결부 형성용 전도막(304a)을 증착하여 콘택홀(303)을 매립한다.As shown in FIG. 3D, the contact hole 303 is buried by depositing a conductive film 304a for forming a connection portion on the front surface.

연결부 형성용 전도막(304a)은 희생 하드마스크용 전도막(302a)과 동종의 물질을 사용한다.The connection layer forming conductive film 304a uses the same material as the sacrificial hard mask conductive film 302a.

한편, 연결부 형성용 전도막(304a)은 상기한 바와 같이 희생 하드마스크(302b)연결부에 비해 제거율이 낮은 특성을 가져야하므로 폴리실리콘막을 사용할 경우에는 희생 하드마스크(302b)에 비해 불순물의 도핑 농도가 낮은 것을 사용하 며, 폴리실리콘막을 제외한 금속막을 이용할 경우에는 희생 하드마스크(302b)에 비해 그레인 사이즈가 크도록 증착 온도를 높게하여 증착한다.On the other hand, since the conductive film 304a for forming the connection portion should have a lower removal rate than the sacrificial hard mask 302b connection portion as described above, when the polysilicon film is used, the doping concentration of impurities is higher than that of the sacrificial hard mask 302b. The lower one is used, and when using a metal film other than the polysilicon film, the deposition temperature is increased so that the grain size is larger than that of the sacrificial hard mask 302b.

도 3e에 도시된 바와 같이, 절연막(301)이 노출되는 타겟으로 평탄화 공정을 실시하여 아이솔레이션된 연결부(304b)를 형성한다.As shown in FIG. 3E, the planarization process is performed on the target to which the insulating film 301 is exposed to form the isolated connection portion 304b.

연결부용 전도막(304a)에 비해 희생 하드마스크(302b)의 식각률 또는 연마율이 높으므로 연결부(304b) 아이솔레이션을 위한 평탄화 공정에서 희생 하드마스크(302b)을 완벽하게 제거할 수 있다.Since the etching rate or the polishing rate of the sacrificial hard mask 302b is higher than that of the connection conductive film 304a, the sacrificial hard mask 302b may be completely removed in the planarization process for the connection 304b isolation.

평탄화 공정 시에는 에치백과 CMP 공정을 각각 또는 복합적으로 사용할 수 있다.
In the planarization process, an etch back and a CMP process may be used separately or in combination.

도 4a 내지 도 4e는 본 발명의 다른 실시예에 따른 셀콘택 플러그 형성 공정을 도시한 단면도이다.4A to 4E are cross-sectional views illustrating a cell contact plug forming process according to another exemplary embodiment of the present invention.

먼저, 도 4a에 도시된 바와 같이, 기판(400)에 필드산화막(도시하지 않음)을 국부적으로 형성함으로써 필드영역과 액티브영역을 정의한다.First, as shown in FIG. 4A, a field oxide film (not shown) is locally formed on the substrate 400 to define a field region and an active region.

이어서, 웰 등을 형성한 후 기판(400) 상에 게이트 하드마스크(403)/게이트 전도막(402)/게이트 절연막(401)이 적층된 복수의 게이트전극 패턴 G1 및 G2를 형성한다.Subsequently, after the wells and the like are formed, a plurality of gate electrode patterns G1 and G2 in which the gate hard mask 403, the gate conductive film 402, and the gate insulating film 401 are stacked are formed on the substrate 400.

여기서, 게이트 절연막(401)은 실리콘 산화막 등의 통상적인 산화막 계열의 물질막을 이용하고, 게이트 전도막(402)은 폴리실리콘, W, WN, WSix의 단독 또는 이 들의 조합된 형태를 이용한다. Here, the gate insulating film 401 uses a conventional oxide-based material film such as a silicon oxide film, and the gate conductive film 402 uses polysilicon, W, WN, WSi x alone or a combination thereof.

게이트 하드마스크(403)는 후속 콘택 형성을 위한 SAC 식각 공정에서 게이트 전도막(402)의 어택을 방지하고 SAC 식각 프로파일이 가능하도록 하기 위한 것으로서, 층간절연막과 식각 속도가 현저하게 차이나는 물질을 사용한다. 예컨대, 층간절연막으로 산화막 계열을 사용할 경우에는 실리콘 질화막(SiN) 또는 실리콘 산화질화막(SiON) 등의 질화막 계열의 물질을 사용하고, 층간절연막으로 폴리머계 저유전율막을 사용할 경우에는 산화막 계열의 물질을 사용한다.The gate hard mask 403 is intended to prevent attack of the gate conductive layer 402 and to enable SAC etching profile in the SAC etching process for subsequent contact formation. The gate hard mask 403 uses a material having a significantly different etching rate from the interlayer insulating layer. do. For example, when an oxide-based layer is used as the interlayer insulating film, a nitride-based material such as silicon nitride film (SiN) or a silicon oxynitride film (SiON) is used, and when a polymer-based low dielectric film is used as the interlayer insulating film, an oxide-based material is used. do.

게이트전극 패턴 G1과 G2 사이의 기판(400)에 소스/드레인 접합 등의 불순물 확산영역(도시하지 않음)을 형성한다.An impurity diffusion region (not shown) such as a source / drain junction is formed in the substrate 400 between the gate electrode patterns G1 and G2.

이어서, 게이트전극 패턴(G1, G2)이 형성된 프로파일을 따라 스페이서(도시하지 않음)를 형성한 다음. 스페이서가 형성된 전면에 후속 SAC 방식을 이용한 식각 공정에서 스페이서 및 게이트 전극 패턴(G1, G2) 등의 하부 구조의 어택을 방지하기 위해 식각 멈춤 역할을 하는 식각정지막(404)을 형성한다. 이 때, 하부의 프로파일을 따라 식각정지막(404)이 형성되도록 하는 것이 바람직하며, 식각정지막(404)으로는 질화막 계열의 물질막을 이용한다.Subsequently, spacers (not shown) are formed along the profile in which the gate electrode patterns G1 and G2 are formed. An etching stop layer 404 is formed on the entire surface on which the spacer is formed to serve as an etch stop to prevent attack of the underlying structures such as the spacer and the gate electrode patterns G1 and G2 in an etching process using a subsequent SAC method. In this case, the etch stop film 404 is preferably formed along the lower profile, and a nitride film-based material film is used as the etch stop film 404.

식각정지막(404)은 콘택 CD에 따라 그 증착 두께를 달리하는 바, 100Å ∼ 300Å의 두께로 증착하는 것이 바람직하다.The etch stop layer 404 is deposited at a thickness of 100 kPa to 300 kPa as the deposition thickness varies depending on the contact CD.

이어서, 식각정지막(404)이 형성된 전체 구조 상부에 산화막 계열의 층간절연막(405)을 형성한다.Subsequently, an oxide-based interlayer insulating film 405 is formed on the entire structure where the etch stop film 404 is formed.

층간절연막(405)을 산화막 계열의 물질막으로 이용할 경우에는 BSG막, BPSG 막, PSG막, TEOS막, HDP 산화막, SOG막 또는 APL막 등을 이용하며, 산화막 계열 이외에 무기 또는 유기 계열의 저유전율막을 이용한다.When the interlayer insulating film 405 is used as an oxide-based material film, a BSG film, a BPSG film, a PSG film, a TEOS film, an HDP oxide film, an SOG film, or an APL film is used. In addition to the oxide film, an inorganic or organic low dielectric constant is used. Use a membrane.

이어서, 층간절연막(405) 상부의 단차 제거를 위해 평탄화 공정을 실시한다.Subsequently, a planarization process is performed to remove the step difference on the interlayer insulating film 405.

이 때, 에치백 공정을 이용하거나, CMP 공정을 이용하거나, 먼저 CMP를 실시한 후 추가의 에치백 공정을 실시할 수도 있다.At this time, an etch back process may be used, or a CMP process may be used, or an additional etch back process may be performed after the first CMP.

에치백 시에는 플라즈마에 의한 건식 방식이나 케미컬을 이용한 습식 방식을 모두 적용 가능하다. 습식 케미컬로는 BOE 또는 HF를 사용한다.When etching back, either a dry method using plasma or a wet method using chemicals can be applied. Wet chemicals use BOE or HF.

층간절연막(406)이 평탄화된 전면에 희생 하드마스크용 전도막(406a)을 증착한다. A sacrificial hard mask conductive film 406a is deposited on the entire surface where the interlayer insulating film 406 is flattened.

층간절연막(405) 상에 희생 하드마스크용 전도막(406a)을 증착한 후, 희생 하드마스크용 전도막(406a) 상에 콘택홀 형성을 위한 포토레지스트 패턴(407)을 형성한다.After the sacrificial hard mask conductive film 406a is deposited on the interlayer insulating film 405, a photoresist pattern 407 for forming a contact hole is formed on the sacrificial hard mask conductive film 406a.

한편, 포토레지스트 패턴(407) 형성시 희생 하드마스크용 전도막(406a)과의 사이에 반사방지막을 사용할 수 있으며, 반사방지막은 포토레지스트와 그 식각 특성이 유사한 유기 계열의 물질을 주로 사용하며, 공정에 따라서는 이를 생략할 수도 있다.Meanwhile, an anti-reflection film may be used between the sacrificial hard mask conductive film 406a when forming the photoresist pattern 407, and the anti-reflection film mainly uses an organic-based material having similar etching characteristics to the photoresist. Depending on the process, this may be omitted.

희생 하드마스크용 전도막(406a)은 후속 연결부용 전도막과 동종의 물질을 사용한다.The conductive film 406a for the sacrificial hard mask uses the same material as the conductive film for the subsequent connection portion.

희생 하드마스크용 전도막(406a)으로는 폴리실리콘막, 텅스텐막, Al막, WSix(x는 1 ∼ 2)막, WN막, Ti막, TiN막, TiSix(x는 1 ∼ 2)막, TiAlN막, TiSiN막, Pt막, Ir막, IrO2막, Ru막, RuO2막, Ag막, Au막, Co막, Au막, TaN막, CrN막, CoN막, MoN막, MoSix(x는 1 내지 2)막, Al2O3막, AlN막, PtSix(x는 1 ∼ 2)막 및 CrSix(x는 1 ∼ 2)막으로 이루어진 그룹으로부터 선택된 적어도 어느 하나의 박막을 이용할 수 있다.As the sacrificial hard mask conductive film 406a, a polysilicon film, a tungsten film, an Al film, a WSix (x is 1 to 2) film, a WN film, a Ti film, a TiN film, a TiSix (x is 1 to 2) film, TiAlN film, TiSiN film, Pt film, Ir film, IrO 2 film, Ru film, RuO 2 film, Ag film, Au film, Co film, Au film, TaN film, CrN film, CoN film, MoN film, MoSix (x At least one thin film selected from the group consisting of 1 to 2) film, Al 2 O 3 film, AlN film, PtSix (x is 1 to 2) film and CrSix (x is 1 to 2) film can be used.

한편, 상기한 바와 같이 연결부에 비해 제거율이 높은 특성을 가져야하므로 폴리실리콘막을 사용할 경우에는 연결부용 전도막에 비해 불순물의 도핑 농도가 높은 것을 사용하며, 폴리실리콘막을 제외한 금속막을 이용할 경우에는 연결부용 전도막에 비해 그레인 사이즈로 작도록 증착 온도를 낮게하여 증착한다.On the other hand, as described above, since the removal rate should be higher than that of the connection part, when the polysilicon film is used, the doping concentration of the impurity is higher than that of the connection film for the connection part, and when the metal film except the polysilicon film is used, the connection part is conductive. The deposition temperature is lowered so that the grain size is smaller than that of the film.

도 4b에 도시된 바와 같이, 포토레지스트 패턴(407)을 식각마스크로 희생 하드마스크용 전도막(406a)을 식각하여 깊은 콘택홀 형성 영역을 정의하는 희생 하드마스크(3406b)를 형성한다. 이어서, 포토레지스트 패턴(407)을 제거한다.As shown in FIG. 4B, the sacrificial hard mask conductive layer 406a is etched using the photoresist pattern 407 as an etch mask to form a sacrificial hard mask 3406b defining a deep contact hole formation region. Next, the photoresist pattern 407 is removed.

유기 계열의 반사방지막을 사용할 경우 포토레지스트 패턴(407) 제거를 위한 포토레지스트 스트립 공정에서 동시에 제거된다.In the case of using an organic antireflection film, the photoresist strip process for removing the photoresist pattern 407 may be simultaneously removed.

도 4c에 도시된 바와 같이, 희생 하드마스크(406b)를 식각마스크로 층간절연막(405)을 식각하여 게이트전극 패턴 G1과 G2 사이의 기판(400)을 노출시키는 콘택홀(408)을 형성한다.As shown in FIG. 4C, the interlayer insulating layer 405 is etched using the sacrificial hard mask 406b as an etch mask to form a contact hole 408 exposing the substrate 400 between the gate electrode patterns G1 and G2.

이 때, SAC 식각 공정을 적용할 경우에는 불소계플라즈마 예컨대, C2F4, C2F6, C3F8, C4F6, C5F 8 또는 C5F10 등의 CxFy(x,y는 1 ∼ 10)를 주식각가스로 하며, 여기에 SAC 공정시 폴리머를 발생시키기 위한 가스 즉, CH2F2, C3HF5 또는 CHF3 등의 CaHbFc(a,b,c는 1 ∼ 10) 가스를 첨가하며, 이 때 캐리어 가스로 He, Ne, Ar 또는 Xe 등의 비활성 가스를 사용한다.In this case, when the SAC etching process is applied, CxFy (x, such as C 2 F 4 , C 2 F 6 , C 3 F 8 , C 4 F 6 , C 5 F 8, or C 5 F 10 (x, y is 1 to 10) as a stock angle gas, and a gas for generating a polymer in the SAC process, that is, CaHbFc (a, b, c such as CH 2 F 2 , C 3 HF 5 or CHF 3 is 1 to 1). 10) Add gas, and use an inert gas such as He, Ne, Ar, or Xe as a carrier gas.

희생 하드마스크(406a)의 사용으로 인해 콘택홀 패턴의 변형을 방지할 수 있다. The use of the sacrificial hard mask 406a can prevent deformation of the contact hole pattern.

이어서, 콘택홀(408) 저면에 형성된 계면 산화막과 이물질을 제거하기 위해 플러그 형성용 전도막 증착 전의 세정 공정을 실시한다. 이때 BOE 또는 HF를 사용한다. HF는 순수와 100:1 ∼ 1000:1의 비율로 희석된 것을 사용한다. 세정 공정은 10초 ∼ 5분 동안 실시하는 것이 바람직하다.Subsequently, in order to remove the interfacial oxide film and foreign matter formed on the bottom surface of the contact hole 408, a cleaning process before deposition of the conductive film for plug formation is performed. Use BOE or HF. HF is diluted with pure water in a ratio of 100: 1 to 1000: 1. The washing process is preferably carried out for 10 seconds to 5 minutes.

도 4d에 도시된 바와 같이, 전면에 연결부 형성용 전도막(409a)을 증착하여 콘택홀(408)을 매립한다.As shown in FIG. 4D, the contact hole 408 is filled by depositing a conductive film 409a for forming a connection portion on the front surface.

연결부 형성용 전도막(409a)은 희생 하드마스크용 전도막(406a)과 동종의 물질을 사용한다.The connection layer forming conductive film 409a uses the same material as the sacrificial hard mask conductive film 406a.

한편, 연결부 형성용 전도막(409a)은 상기한 바와 같이 희생 하드마스크(407b)는 연결부에 비해 제거율이 낮은 특성을 가져야하므로 폴리실리콘막을 사용할 경우에는 희생 하드마스크(406b)에 비해 불순물의 도핑 농도가 낮은 것을 사용하며, 폴리실리콘막을 제외한 금속막을 이용할 경우에는 희생 하드마스크(406b)에 비해 그레인 사이즈가 크도록 증착 온도를 높게하여 증착한다.On the other hand, since the sacrificial hard mask 407b of the connection portion forming conductive film 409a should have a lower removal rate than the connection portion, the doping concentration of impurities is higher than that of the sacrificial hard mask 406b when the polysilicon film is used. When using a low, the use of a metal film other than the polysilicon film is deposited by increasing the deposition temperature so that the grain size is larger than the sacrificial hard mask (406b).

도 4e에 도시된 바와 같이, 게이트 하드마스크(403)가 노출되는 타겟으로 평 탄화 공정을 실시하여 아이솔레이션된 연결부(409b) 즉, 셀콘택 플러그를 형성한다.As shown in FIG. 4E, a planarization process is performed on the target to which the gate hard mask 403 is exposed to form an isolated connection portion 409b, that is, a cell contact plug.

연결부용 전도막(409a)에 비해 희생 하드마스크(406b)의 식각률 또는 연마율이 높으므로 연결부(409b) 아이솔레이션을 위한 평탄화 공정에서 희생 하드마스크(406b)을 완벽하게 제거할 수 있다.Since the etching rate or the polishing rate of the sacrificial hard mask 406b is higher than that of the connection conductive film 409a, the sacrificial hard mask 406b may be completely removed in the planarization process for isolating the connection 409b.

평탄화 공정 시에는 에치백과 CMP 공정을 각각 또는 복합적으로 사용할 수 있다.
In the planarization process, an etch back and a CMP process may be used separately or in combination.

전술한 바와 같이 이루어지는 본 발명은, 희생 하드마스크를 연결부 형성용 전도막과 동종의 물질을 이용하여 형성하면서 그 제거율이 높도록 함으로써, 콘택홀 형성시 희생 하드마스크로서의 역할을 충분히 하면서 연결부 아이솔레이션시 용이하게 제거할 수 있음을 실시예를 통해 알아보았다.
According to the present invention made as described above, by forming a sacrificial hard mask using the same material as the connection film for forming the connection portion, and having a high removal rate, it is easy to isolate the connection portion while sufficiently serving as a sacrificial hard mask when forming the contact hole. It was found through the examples that it can be removed easily.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

예컨대, 상술한 실시예에서는 콘택홀 형성용 마스크 패턴이 홀 타입인 것만을 그 예로 하였으나, 이외에도 라인 또는 티 타입 등 다양한 형태에도 적용이 가능하다. For example, in the above-described embodiment, the contact hole forming mask pattern is only a hole type as an example, but may also be applied to various forms such as a line or a tee type.                     

또한, 상술한 실시예에서는 깊은 콘택홀과 게이트전극 패턴 사이의 기판에 콘택되는 셀콘택 플러그 형성 공정을 그 예로 하였으나, 이외에도 스토리지노드용 콘택 플러그 등 다양한 형태의 연결부 형성 공정에 적용이 가능할 것이다.
In addition, in the above-described embodiment, the cell contact plug forming process of contacting the substrate between the deep contact hole and the gate electrode pattern is taken as an example. In addition, the present invention may be applied to various types of connection forming processes such as a contact plug for a storage node.

상술한 바와 같은 본 발명은, 연결부 형성시 식각 공정에서의 패턴 변형을 방지하면서 희생 하드마스크를 용이하게 제거할 수 있어, 반도체 소자의 수율을 향상시키는 효과가 있다.The present invention as described above, the sacrificial hard mask can be easily removed while preventing the pattern deformation in the etching process when forming the connection portion, there is an effect of improving the yield of the semiconductor device.

Claims (10)

전도층 상에 절연막을 형성하는 단계;Forming an insulating film on the conductive layer; 상기 절연막 상에 희생 하드마스크용 전도막을 형성하는 단계;Forming a conductive film for a sacrificial hard mask on the insulating film; 상기 희생 하드마스크용 전도막 상에 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern on the conductive film for the sacrificial hard mask; 상기 포토레지스트 패턴을 식각마스크로 상기 희생 하드마스크용 전도막을 식각하여 희생 하드마스크를 형성하는 단계;Etching the conductive film for the sacrificial hard mask using the photoresist pattern as an etching mask to form a sacrificial hard mask; 상기 포토레지스트 패턴을 제거하는 단계;Removing the photoresist pattern; 상기 희생 하드마스크를 식각마스크로 상기 절연막을 식각하여 상기 전도층을 노출시키는 콘택홀을 형성하는 단계;Forming a contact hole exposing the conductive layer by etching the insulating layer using the sacrificial hard mask as an etch mask; 상기 콘택홀을 매립하도록 상기 희생 하드마스크용 전도막과 동종이면서 상기 희생 하드마스크용 전도막에 비해 제거율이 낮은 연결부용 전도막을 형성하는 단계; 및Forming a conductive film for the connection part having the same removal rate as that of the sacrificial hard mask conductive film and having a lower removal rate than that of the sacrificial hard mask conductive film so as to fill the contact hole; And 상기 절연막이 노출되는 타겟으로 상기 연결부용 전도막과 상기 희생 하드마스크를 제거하여 아이솔레이션된 연결부를 형성하는 단계Forming an isolated connection part by removing the conductive layer for the connection part and the sacrificial hard mask as a target to which the insulating film is exposed; 를 포함하는 반도체 소자 제조 방법.Semiconductor device manufacturing method comprising a. 기판 상에 이웃하는 복수의 도전패턴을 형성하는 단계;Forming a plurality of neighboring conductive patterns on the substrate; 상기 복수의 도전패턴이 형성된 기판 전면에 절연막을 형성하는 단계;Forming an insulating film on an entire surface of the substrate on which the plurality of conductive patterns are formed; 상기 절연막 상에 희생 하드마스크용 전도막을 형성하는 단계;Forming a conductive film for a sacrificial hard mask on the insulating film; 상기 희생 하드마스크용 전도막 상에 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern on the conductive film for the sacrificial hard mask; 상기 포토레지스트 패턴을 식각마스크로 상기 희생 하드마스크용 전도막을 식각하여 희생 하드마스크를 형성하는 단계;Etching the conductive film for the sacrificial hard mask using the photoresist pattern as an etching mask to form a sacrificial hard mask; 상기 포토레지스트 패턴을 제거하는 단계;Removing the photoresist pattern; 상기 희생 하드마스크를 식각마스크로 상기 절연막을 식각하여 상기 복수의 도전패턴 사이의 상기 기판을 노출시키는 콘택홀을 형성하는 단계;Etching the insulating layer using the sacrificial hard mask as an etch mask to form a contact hole exposing the substrate between the plurality of conductive patterns; 상기 콘택홀을 매립하도록 상기 희생 하드마스크용 전도막과 동종이면서 상기 희생 하드마스크용 전도막에 비해 제거율이 낮은 연결부용 전도막을 형성하는 단계; 및Forming a conductive film for the connection part having the same removal rate as that of the sacrificial hard mask conductive film and having a lower removal rate than the conductive film for the sacrificial hard mask so as to fill the contact hole; And 상기 도전패턴의 상부가 노출되는 타겟으로 상기 연결부용 전도막과 상기 희생 하드마스크를 제거하여 아이솔레이션된 연결부를 형성하는 단계Forming an isolated connection part by removing the conductive film for the connection part and the sacrificial hard mask as a target to which the upper portion of the conductive pattern is exposed; 를 포함하는 반도체 소자 제조 방법.Semiconductor device manufacturing method comprising a. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 희생 하드마크스용 전도막과 상기 연결부용 전도막은 폴리실리콘막을 포함하며, The sacrificial hard mark conductive film and the connection portion conductive film includes a polysilicon film, 상기 희생 하드마크스용 전도막이 상기 연결부용 전도막에 비해 그 불순물 농도가 높은 것을 특징으로 하는 반도체 소자 제조 방법.And the impurity concentration of the sacrificial hard mark conductive film is higher than that of the connection part conductive film. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 희생 하드마크스용 전도막과 상기 연결부용 전도막은,The sacrificial hard mark conductive film and the connection portion conductive film, 텅스텐막, 질화막, Al막, WSix(x는 1 내지 2)막, WN막, Ti막, TiN막, TiSix(x는 1 ∼ 2)막, TiAlN막, TiSiN막, Pt막, Ir막, IrO2막, Ru막, RuO2막, Ag막, Au막, Co막, Au막, TaN막, CrN막, CoN막, MoN막, MoSix(x는 1 내지 2)막, Al2O3막, AlN막, PtSix(x는 1 ∼ 2)막 및 CrSix(x는 1 ∼ 2)막, 비정질 탄소막으로 이루어진 그룹으로부터 선택된 적어도 어느 하나의 박막을 포함하며, Tungsten film, nitride film, Al film, WSix (x is 1-2) film, WN film, Ti film, TiN film, TiSix (x is 1-2) film, TiAlN film, TiSiN film, Pt film, Ir film, IrO 2 film, Ru film, RuO 2 film, Ag film, Au film, Co film, Au film, TaN film, CrN film, CoN film, MoN film, MoSix (x is 1 to 2) film, Al 2 O 3 film, At least one thin film selected from the group consisting of an AlN film, a PtSix (x is 1 to 2) film, a CrSix (x is 1 to 2) film, and an amorphous carbon film, 상기 희생 하드마크스용 전도막이 상기 연결부용 전도막에 비해 그 증착 온도가 더 낮은 것을 특징으로 하는 반도체 소자 제조 방법.And the deposition temperature of the sacrificial hard mark conductive film is lower than that of the connection portion conductive film. 제 1 항에 있어서,The method of claim 1, 상기 전도층은 소스/드레인 접합, 게이트전도막, 비트라인 또는 금속배선 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.And the conductive layer includes any one of a source / drain junction, a gate conductive layer, a bit line, and a metal line. 제 2 항에 있어서,The method of claim 2, 상기 도전패턴은 게이트전극 패턴 또는 비트라인을 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.The conductive pattern includes a gate electrode pattern or a bit line. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 포토레지스트 패턴을 형성하는 단계에서, ArF 또는 F2의 노광원을 이용한 포토리소그라피 공정을 이용하는 것을 특징으로 하는 반도체 소자 제조 방법.In the step of forming the photoresist pattern, using a photolithography process using an exposure source of ArF or F 2 . 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 층간절연막은 산화막을 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.And the interlayer insulating film comprises an oxide film. 제 8 항에 있어서,The method of claim 8, 상기 콘택홀을 형성하는 단계에서, 자기정렬콘택 식각 공정을 이용하는 것을 특징으로 하는 반도체 소자 제조 방법.Forming a contact hole, using a self-aligned contact etching process. 제 9 항에 있어서,The method of claim 9, 상기 콘택홀을 형성하는 단계에서,In the forming of the contact hole, CxFy(x,y는 1 내지 10)를 주식각가스로 하며, 여기에 폴리머를 발생시키기 위한 CaHbFc(a,b,c는 1 내지 10) 가스를 첨가하며, 이 때 캐리어 가스로 He, Ne, Ar 또는 Xe 중 어느 하나의 비활성 가스를 사용하는 것을 특징으로 하는 반도체 소자 제조 방법.CxFy (x, y is 1 to 10) as a stock corner gas, and CaHbFc (a, b, c is 1 to 10) gas for generating a polymer is added thereto, and He, Ne, A method of manufacturing a semiconductor device, comprising using an inert gas of either Ar or Xe.
KR1020040077953A 2004-09-30 2004-09-30 Method for fabrication of semiconductor device KR20060029000A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040077953A KR20060029000A (en) 2004-09-30 2004-09-30 Method for fabrication of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040077953A KR20060029000A (en) 2004-09-30 2004-09-30 Method for fabrication of semiconductor device

Publications (1)

Publication Number Publication Date
KR20060029000A true KR20060029000A (en) 2006-04-04

Family

ID=37139514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040077953A KR20060029000A (en) 2004-09-30 2004-09-30 Method for fabrication of semiconductor device

Country Status (1)

Country Link
KR (1) KR20060029000A (en)

Similar Documents

Publication Publication Date Title
KR100587635B1 (en) Method for fabrication of semiconductor device
KR100611776B1 (en) Method for fabrication of semiconductor device
KR100611777B1 (en) Method for fabrication of semiconductor device
KR100616499B1 (en) Method for fabrication of semiconductor device
KR100685677B1 (en) Method for fabrication of semiconductor device
KR100471409B1 (en) Method for fabrication of semiconductor device
KR20060000912A (en) Method for fabrication of semiconductor device
KR101057759B1 (en) Semiconductor device manufacturing method
KR100507872B1 (en) Method for fabrication of semiconductor device
KR100553517B1 (en) Method for forming contact plug of semiconductor device
KR101073130B1 (en) Method for forming self align contact of semiconductor device
KR20050041263A (en) Method for fabrication of semiconductor device
KR20060029000A (en) Method for fabrication of semiconductor device
KR101073123B1 (en) Method for fabrication of semiconductor device
KR100695417B1 (en) Method for fabrication of semiconductor device capable of forming fine pattern
KR100744001B1 (en) A forming method of landing plug contact
KR20060023004A (en) Forming method of contact plug in semiconductor device
KR100910868B1 (en) Method for fabrication of semiconductor device
KR101046717B1 (en) Method for forming self-aligned contact of semiconductor device
KR20050063410A (en) Method for fabrication of semiconductor device
KR100517912B1 (en) Method for fabrication of semiconductor device
KR20050116490A (en) Forming method of contact plug in semiconductor device
KR20060029007A (en) Method for fabrication of semiconductor device
KR20060036705A (en) Method for fabrication of semiconductor device
KR20050116483A (en) Forming method of contact hole in semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination