KR20060028487A - Ｂｏｃ 구조를 이용한 적층 칩 패키지 - Google Patents

Ｂｏｃ 구조를 이용한 적층 칩 패키지 Download PDF

Info

Publication number
KR20060028487A
KR20060028487A KR1020040076990A KR20040076990A KR20060028487A KR 20060028487 A KR20060028487 A KR 20060028487A KR 1020040076990 A KR1020040076990 A KR 1020040076990A KR 20040076990 A KR20040076990 A KR 20040076990A KR 20060028487 A KR20060028487 A KR 20060028487A
Authority
KR
South Korea
Prior art keywords
chip
substrate
bonding
window
package
Prior art date
Application number
KR1020040076990A
Other languages
English (en)
Inventor
김호암
황현익
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040076990A priority Critical patent/KR20060028487A/ko
Publication of KR20060028487A publication Critical patent/KR20060028487A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 BOC 구조를 이용한 적층 칩 패키지에 관한 것으로, 중심부에 창을 갖는 기판, 상기 기판의 창을 가리도록 부착되고, 본딩 패드가 상기 기판의 창에 노출되도록 배열된 제 1 칩, 상기 제 1 칩의 비활성면에 부착되는 적어도 하나 이상의 제 2 칩, 상기 제 2 칩의 본딩 패드와 상기 기판을 전기적으로 연결하는 제 1 본딩 와이어, 상기 기판의 윗면의 제 1 칩, 제 2 칩의 본딩 패드 및 제 1 본딩 와이어를 봉지한 제 1 수지 봉지부, 상기 기판의 창을 통하여 상기 제 1 칩의 본딩 패드와 상기 기판을 전기적으로 연결하는 제 2 본딩 와이어, 상기 기판의 창을 통하여 상기 제 1 칩의 본딩 패드 및 상기 제 2 본딩 와이어를 봉지한 제 2 수지 봉지부 및 상기 기판의 저면에 부착된 솔더볼을 포함하는 것을 특징으로 하는 BOC 구조를 이용한 적층 칩 패키지를 제공한다. 본 발명에 따른 BOC 구조를 이용한 적층 칩 패키지에 의하면, BOC 구조를 이용함으로써 패키지의 두께를 줄이고 칩 적층시 와이어 손상을 최소화하며 와이어 간섭에 의한 보이드를 감소시켜 패키지의 신뢰성을 높일 수 있으며, 제 1 수지 봉지부와 제 2 수지 봉지부를 따로 형성함으로써 봉지수지의 흐름으로 이한 본딩 와이어의 손상을 감소시킬 수 있다.
적층 칩 패키지, BOC 패키지, 와이어 본딩, 센터패드 칩, 애지패드 칩

Description

ＢＯＣ 구조를 이용한 적층 칩 패키지{Stack Chip Package Using BOC structure}
도 1은 종래 기술에 따른 적층 칩 패키지의 단면도이다.
도 2a는 BOC 패키지의 칩 접착 상태만을 나타내는 평면도이다.
도 2b는 도 2a의 A-A'선에 따른 단면도이다.
도 3a는 본 발명의 실시예에 따른 적층 칩 패키지의 칩 적층 상태를 나타내는 평면도이다.
도 3b는 도 3a의 B-B'선에 따른 단면도로서, 적층 칩 패키지를 보여주는 단면도이다.
<도면의 주요부분에 대한 간단한 설명>
11,21,111;기판 13,23,113;칩
15,25,115,125;본딩 와이어 17,27,117,127;수지 봉지부
19,29,119;솔더볼 26,116;본딩 패드
14,24,114;접착제 22,112;기판의 창
본 발명은 적층 칩 패키지에 관한 것으로, 보다 구체적으로는 BOC(Board On Chip) 구조를 이용하여 부착된 제 1 칩의 비활성면에 하나 이상의 제 2 칩을 적층함으로써 본딩 와이어에 의한 간섭을 감소시키고 전체 패키지의 두께를 줄이며 신뢰도를 높일 수 있는 BOC 구조를 이용한 적층 칩 패키지에 관한 것이다.
최근 전자제품의 경박단소화, 고성능화 경향에 따라 패키지 기술의 소형화, 고성능화, 고집적화가 요구되고 있다. 이러한 요구에 대응하기 위한 방안의 하나로서 제안된 패키지 형태가 하나의 패키지 안에 다수의 칩을 패키징 하는 적층 칩 패키지이다.
종래 기술에 따른 적층 칩 패키지 구조는 도 1에 도시되어 있다. 도 1을 참조하면, 종래 적층 칩 패키지(10)에서 제 1 칩(13a)은 기판(11) 위에 활성면이 위로 향하도록 접착제(14)에 의해 부착된다. 제 1 칩(13a) 위에 제 1 칩(13a)보다 면적이 작은 제 2 칩(13b)이 부착되며, 제 2 칩(13b) 위에 제 2 칩(13b)보다 면적이 작은 제 3 칩(13c)이 부착된다. 각각의 칩(13a, 13b, 13c)의 본딩 패드(16)와 기판(11)은 본딩 와이어(15)에 의해 전기적으로 연결된다. 칩(13a, 13b, 13c)의 본딩패드(16)와 본딩와이어(15)의 보호를 위한 수지 봉지부(17)가 형성되며, 기판(11)의 저면에 솔더볼(19)이 형성된다.
그러나 이와 같은 종래 기술에 따른 적층 칩 패키지는 하부 칩의 본딩 와이어가 형성된 후에 상부 칩을 적층하는 구조를 가지므로 상부 칩 적층 과정에서 물리적 접촉으로 인하여 하부 칩의 본딩 와이어 손상을 가져 올 수 있으며, 동종의 칩을 적층하는 경우 패키지의 두께를 관리하기 위하여 역와이어 본딩(Reverse bonding)을 하는 어려움과 본딩 와이어의 공간 확보 및 본딩 와이어의 손상을 방지하기 위한 접착제의 높이 관리 등 여러 가지 난제를 가지고 있다. 또한 패키지의 두께가 얇아지는 추세에서 본딩 와이어 사이의 간격이 충분히 확보되지 못할 경우 본딩 와이어에 의한 에폭시 흐름의 간섭으로 보이드(void)를 유발시킬 수 있다.
이와 같은 문제점을 해결하기 위해서 BOC 구조를 이용한 적층 칩 패키지가 소개되고 있다.
BOC 패키지 구조는 도 2a 및 2b에 도시되어 있다. 도 2a 및 2b를 참조하면, BOC 패키지(20)에서 기판(21)은 중심부에 슬롯 모양의 창(22)을 갖는다. 칩(23)은 본딩 패드(26)가 활성면의 중앙에 이열로 배열된 구조(이하, 센터패드 칩이라 한다)를 가지며, 칩(23)의 본딩 패드(26)가 기판(21)의 창(22)을 통하여 노출되도록 부착된다. 이 때 칩(23)은 창(22)의 일부만을 가리도록 부착된다. 본딩 패드(26)와 기판(21)은 본딩 와이어(25)에 의해 전기적으로 연결되며 칩(22)과 본딩 와이어(26)의 보호를 위한 수지 봉지부(27)가 형성된다. 이 때 수지 봉지부(27)는 칩(23)이 부착되고 남은 창(22)의 빈 공간을 통하여 한번의 공정으로 기판(21)의 상부와 하부에 형성된다. 기판(21)의 저면에는 솔더볼(29)이 형성된다.
이러한 패키지(20)를 칩(23) 위에 기판(21)이 부착되는 구조를 갖는다 하여 BOC(Board On Chip) 패키지라 한다. 이와 같이 BOC 패키지 구조는 와이어 본딩을 위한 패키지의 폭과 두께를 감소시킬 수 있어 매우 유용하며 창을 통하여 한번의 봉지 과정으로 수지 봉지부를 형성할 수 있어 공정이 간편하다. 그러나 하나의 칩을 하는 경우가 아닌 다수의 칩을 적층하는 경우에 있어서 기판의 배면에서 행한 창을 통한 봉지는 봉지 수지의 흐름으로 인하여 기판 위에 적층된 칩의 본딩 와이어에 손상을 일으킬 수 있어 문제가 된다.
본 발명의 목적은 패키지의 두께를 줄이고 칩 적층시 와이어 손상을 최소화하며 와이어의 간섭에 의한 보이드의 발생을 감소시켜 신뢰성을 높이는데 있다. 그리고 BOC 구조를 이용할 경우 발생할 수 있는 봉지 수지의 흐름으로 인한 본딩 와이어의 손상을 방지하는데 있다.
이와 같은 목적 달성을 위하여, 본 발명은 중심부에 창을 갖는 기판, 상기 기판의 창을 가리도록 부착되고, 본딩 패드가 상기 기판의 창에 노출되도록 배열된 제 1 칩, 상기 제 1 칩의 비활성면에 부착되는 적어도 하나 이상의 제 2 칩, 상기 제 2 칩의 본딩 패드와 상기 기판을 전기적으로 연결하는 제 1 본딩 와이어, 상기 기판의 윗면의 제 1 칩, 제 2 칩의 본딩 패드 및 제 1 본딩 와이어를 봉지한 제 1 수지 봉지부, 상기 기판의 창을 통하여 상기 제 1 칩의 본딩 패드와 상기 기판을 전기적으로 연결하는 제 2 본딩 와이어, 상기 기판의 창을 통하여 상기 제 1 칩의 본딩 패드 및 상기 제 2 본딩 와이어를 봉지한 제 2 수지 봉지부 및 상기 기판의 저면에 부착된 솔더볼을 포함하는 것을 특징으로 하는 적층 칩 패키지를 제공한다.
이하 본 발명에 의한 BOC 구조를 이용한 적층 칩 패키지를 첨부된 도면을 참조하여 상세히 설명하기로 한다.
본 발명에 의한 BOC 구조를 이용한 적층 칩 패키지에 대한 실시예가 도 3a 및 3b에 도시되어 있다. 도 3a 및 3b에 따르면, 중심부에 슬롯 모양의 창(112)을 갖는 기판(111)에 센터패드 칩(이하, 제 1 칩이라 함;113a)의 활성면이 기판(111)과 마주보도록 부착된다. 이 때 제 1 칩(113a)의 본딩 패드(116a)가 창(112)을 통하여 노출되며, 제 1 칩(113a)이 기판(111)의 창(112)을 모두 가리도록 부착된다.
제 1 칩(113a)의 비활성면에 활성면의 한 쪽 가장자리에만 본딩 패드(116b)가 형성된 일방향 애지 패드 칩(One Side Edge Pad Chip; 이하 제 2 칩이라 한다; 113b) 두개가 접착제(114)에 의해 부착된다. 이 때 두개의 제 2 칩(113b)은 본딩 패드(116b)가 제 1 칩(113a)의 외곽에 위치하도록 부착된다. 도시되어 있지는 않지만 제 2 칩(113b)의 본딩 패드(116b)가 형성된 부분이 제 1 칩(113a)의 외곽을 향하게 부착할 경우, 하나 또는 셋 이상의 제 2 칩(113b)을 한층에 부착할 수도 있다.
제 2 칩(113b)의 활성면에 제 3 칩(113c)이 부착된다. 이 때 제 3 칩(113c)은 제 2 칩(113b)의 본딩 패드(116b)를 가리지 않도록 제 2 칩(113b)의 본딩 패드(116b) 사이의 활성면 영역에 부착하는 것이 바람직하다. 제 2 칩(113b)과 제 3 칩(113c)의 본딩 패드(116b, 116c)와 기판(111)은 제 1 본딩 와이어(115)에 의하여 전기적으로 연결된다.
제 1 칩(113a)과 제 2 칩(113b) 및 제 3 칩(113c)의 본딩 패드(116b, 116c), 제 1 본딩 와이어(115)의 보호를 위한 제 1 수지 봉지부(127)가 형성된다.
제 1 칩(113a)의 본딩 패드(116a)와 기판(111)은 창(112)을 통하여 제 2 본딩 와이어(125)에 의해 전기적으로 연결되며, 제 1 칩(113a)의 본딩 패드(116a)와 제 2 본딩 와이어(125)의 보호를 위한 제 2 수지 봉지부(127)가 기판(111)의 배면을 이용하여 창(112)을 통하여 형성된다. 종래 BOC 패키지 구조(20)와 달리 제 1 칩(113a)이 기판(111)의 창(112)을 가리도록 부착되기 때문에 기판(111)의 윗면의 제 1 수지 봉지부(117)와 기판(111)의 창(112)을 통한 제 2 수지 봉지부(127)가 독립적으로 형성된다. 이와 같이, 제 1 수지 봉지부(117)와 제 2 수지 봉지부(127)를 독립적으로 형성함으로써 봉지 수지의 흐름으로 인한 와이어의 손상을 방지할 수 있다.
그리고 제 2 수지 봉지부(127)가 형성된 기판(111)의 저면에 솔더볼(119)이 형성되는 구조를 갖는다. 이 때 솔더볼(129)은 제 2 수지 봉지부(127) 주위에 형성되며, 제 2 수지 봉지부(127)가 형성된 표면보다 아래로 돌출되게 형성된다.
이상에서 살펴본 바와 같이 본 발명에 의한 BOC 구조를 이용한 적층 칩 패키지는 하나의 패키지에 센터패드 칩과 애지 패드 칩을 패키징하며 2이상의 칩을 한층에 적층함으로써 반도체 소자의 고용량화 및 다기능 구현에 유리하다.
또한 제 1 칩의 비활성면에 제 2 칩을 적층하기 때문에 같은 크기의 칩을 적층하는 경우라도 패키지의 두께 관리를 위해 역와이어 본딩을 하거나 제 1 본딩 와이어의 공간 확보 및 손상 방지를 위해 두번째 접착제의 높이를 조절할 필요가 없어 공정이 간편하며 전체 패키지의 두께가 줄어든다.
제 1 본딩 와이어와 제 2 본딩 와이어가 기판의 윗면과 창에 따로 형성됨으로써 본딩 와이어간의 간섭을 방지할 수 있으며, 수지 봉지 공정에서 와이어에 의 한 에폭시 흐름의 간섭을 줄여서 보이드 발생을 감소시킬 수 있다.
또한 제 1 수지 봉지와 제 2 수지 봉지를 따로 행함으로써 수지 봉지 과정에서 발생할 수 있는 와이어 손상을 감소 시킬 수 있다.

Claims (2)

  1. 중심부에 창을 갖는 기판;
    상기 기판의 창을 가리도록 부착되고, 본딩 패드가 상기 기판의 창에 노출되도록 배열된 제 1 칩;
    상기 제 1 칩의 비활성면에 부착되는 적어도 하나 이상의 제 2 칩;
    상기 제 2 칩의 본딩 패드와 상기 기판을 전기적으로 연결하는 제 1 본딩 와이어;
    상기 기판의 윗면의 제 1 칩, 제 2 칩의 본딩 패드 및 제 1 본딩 와이어를 봉지한 제 1 수지 봉지부;
    상기 기판의 창을 통하여 상기 제 1 칩의 본딩 패드와 상기 기판을 전기적으로 연결하는 제 2 본딩 와이어;
    상기 기판의 창을 통하여 상기 제 1 칩의 본딩 패드 및 상기 제 2 본딩 와이어를 봉지한 제 2 수지 봉지부; 및
    상기 기판의 저면에 부착된 솔더볼을 포함하는 BOC 구조를 이용한 적층 칩 패키지.
  2. 제 1항에 있어서, 상기 제 1 칩의 비활성면에 복수의 상기 제 2 칩이 부착되고, 상기 제 2 칩의 본딩 패드가 상기 제 1 칩의 외곽을 향하도록 제 2 칩의 가장자리 부분에 형성된 것을 특징으로 하는 BOC 구조를 이용한 적층 칩 패키지.
KR1020040076990A 2004-09-24 2004-09-24 Ｂｏｃ 구조를 이용한 적층 칩 패키지 KR20060028487A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040076990A KR20060028487A (ko) 2004-09-24 2004-09-24 Ｂｏｃ 구조를 이용한 적층 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040076990A KR20060028487A (ko) 2004-09-24 2004-09-24 Ｂｏｃ 구조를 이용한 적층 칩 패키지

Publications (1)

Publication Number Publication Date
KR20060028487A true KR20060028487A (ko) 2006-03-30

Family

ID=37139197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040076990A KR20060028487A (ko) 2004-09-24 2004-09-24 Ｂｏｃ 구조를 이용한 적층 칩 패키지

Country Status (1)

Country Link
KR (1) KR20060028487A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019192674A1 (de) * 2018-04-03 2019-10-10 Siemens Aktiengesellschaft Schaltungsanordnung, stromrichtermodul und verfahren zum betreiben des stromrichtermoduls
EP4123695A4 (en) * 2020-03-25 2023-12-06 Huawei Technologies Co., Ltd. STACKED CASE FOR MEMORY CHIP AND ELECTRONIC DEVICE

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019192674A1 (de) * 2018-04-03 2019-10-10 Siemens Aktiengesellschaft Schaltungsanordnung, stromrichtermodul und verfahren zum betreiben des stromrichtermoduls
US11456736B2 (en) 2018-04-03 2022-09-27 Siemens Energy Global GmbH & Co. KG Circuit arrangement, power converter module, and method for operating the power converter module
EP4123695A4 (en) * 2020-03-25 2023-12-06 Huawei Technologies Co., Ltd. STACKED CASE FOR MEMORY CHIP AND ELECTRONIC DEVICE

Similar Documents

Publication Publication Date Title
US6359340B1 (en) Multichip module having a stacked chip arrangement
US6252305B1 (en) Multichip module having a stacked chip arrangement
KR100594229B1 (ko) 반도체 패키지 및 그 제조방법
US7071568B1 (en) Stacked-die extension support structure and method thereof
KR101070913B1 (ko) 반도체 칩 적층 패키지
KR100477020B1 (ko) 멀티 칩 패키지
US7420269B2 (en) Stacked integrated circuit package-in-package system
KR101413220B1 (ko) 인터포저를 포함하는 반도체 패키지 및 반도체 패키지의 제조방법
US7218006B2 (en) Multi-chip stack package
US6469376B2 (en) Die support structure
US8729688B2 (en) Stacked seminconductor package
US7285847B2 (en) Chip stack package, connecting board, and method of connecting chips
US7687920B2 (en) Integrated circuit package-on-package system with central bond wires
US20090014860A1 (en) Multi-chip stack structure and fabricating method thereof
US6798055B2 (en) Die support structure
KR100808582B1 (ko) 칩 적층 패키지
KR20100020766A (ko) 스택 패키지
KR20060028487A (ko) Ｂｏｃ 구조를 이용한 적층 칩 패키지
KR102699633B1 (ko) 반도체 장치 및 그 제조 방법
US8410594B2 (en) Inter-stacking module system
KR20090105570A (ko) 적층 반도체 패키지
KR20060000729A (ko) 반도체 칩 패키지
KR20050117715A (ko) 반도체 패키지 및 그 제조방법
KR100631946B1 (ko) 스택 패키지
KR101019705B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid