KR20060027113A - 유기 발광 다이오드용 박막 트랜지스터 제조 방법 - Google Patents

유기 발광 다이오드용 박막 트랜지스터 제조 방법 Download PDF

Info

Publication number
KR20060027113A
KR20060027113A KR1020040075954A KR20040075954A KR20060027113A KR 20060027113 A KR20060027113 A KR 20060027113A KR 1020040075954 A KR1020040075954 A KR 1020040075954A KR 20040075954 A KR20040075954 A KR 20040075954A KR 20060027113 A KR20060027113 A KR 20060027113A
Authority
KR
South Korea
Prior art keywords
forming
thin film
film transistor
gate insulating
light emitting
Prior art date
Application number
KR1020040075954A
Other languages
English (en)
Inventor
진 장
허지호
김세환
Original Assignee
실리콘 디스플레이 (주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 디스플레이 (주) filed Critical 실리콘 디스플레이 (주)
Priority to KR1020040075954A priority Critical patent/KR20060027113A/ko
Publication of KR20060027113A publication Critical patent/KR20060027113A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

본 발명은 유기 발광 다이오드(Organic Light Emitting Diode : OLED)에 사용되는 박막 트랜지스터(Thin-Film Transistor : TFT) 제조 방법에 관한 것으로, 특히 게이트 절연막 상에 질소가 포함된 플라즈마를 노출시킴으로써, 박막 트랜지스터의 문턱 전압이 증가하는 것을 방지할 수 있는 유기 발광 다이오드용 박막 트랜지스터 제조 방법에 관한 것이다.
본 발명의 유기 발광 다이오드용 박막 트랜지스터 제조 방법을 이루는 구성수단은, 절연 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 질소가 포함된 플라즈마를 노출하는 단계와, 상기 게이트 절연막 상에 비정질 실리콘에 의한 활성층과 불순물층을 형성하는 단계와, 상기 단계 후 소오스/드레인 전극을 형성하고 그 위에 보호막을 씌우며, 상기 전극들의 콘택홀을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
OLED, 유기 발광 다이오드, 보상 회로, 박막 트랜지스터, TFT

Description

유기 발광 다이오드용 박막 트랜지스터 제조 방법{method for manufacturing oled tft}
도 1은 종래의 일반적인 박막 트랜지스터의 단면도이다.
도 2는 종래의 일반적인 단위 화소의 회로도이다.
도 3은 본 발명에 적용되는 박막 트랜지스터의 단면도이다.
도 4는 본 발명의 실시예에 따른 제조 공정도이다.
도 5는 본 발명의 실시예에 따라 제조된 박막 트랜지스터의 전류-전압 특성 그래프이다.
도 6은 본 발명의 실시예에 따라 제조된 박막 트랜지스터의 시간경과에 따른 문턱전압 변화도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10, 110 : 절연 기판 20, 120 : 게이트 전극
30, 130 : 게이트 절연막 40, 150 : 활성층
140 : 질소 플라즈마 처리면 50, 160 : 불순물층
60, 170 : 소오스/드레인 전극 70, 180 : 보호막
100, 200 : 박막 트랜지스터
본 발명은 유기 발광 다이오드(Organic Light Emitting Diode : OLED)에 사용되는 박막 트랜지스터(Thin-Film Transistor : TFT) 제조 방법에 관한 것으로, 특히 게이트 절연막 상에 질소가 포함된 플라즈마를 노출시킴으로써, 박막 트랜지스터의 문턱 전압이 증가하는 것을 방지할 수 있는 유기 발광 다이오드용 박막 트랜지스터 제조 방법에 관한 것이다.
일반적으로 유기 발광 다이오드의 구동 및 스위칭 소자로 사용되는 박막 트랜지스터는 활성층인 반도체층을 사이에 두고 게이트 전극과 소오스/드레인 전극이 분리되어 있는 스테거드(Staggered)형과 반도체의 일면에 게이트 전극과 소오스/드레인 전극이 형성되어 있는 코플라나(Copranar)형으로 크게 분류된다. 그리고 상기 박막 트랜지스터는 활성층의 물질에 따라 비정질 실리콘 박막 트랜지스터, 미세 결정질 실리콘 또는 다결정 실리콘 트랜지스터, 화합물 반도체를 이용한 박막 트랜지스터가 있다. 이들 중에 비정질 실리콘 트랜지스터는 양산성과 대면적화 측면에서 우수한 장점을 가지고 있다.
도 1은 종래의 비정질 실리콘 박막 트랜지스터의 단면 구조도이다.
도 1에 도시된 바와 같이, 일반적인 비정질 실리콘 박막 트랜지스터는 절연 기판상에 게이트 전극이 형성되고, 상기 게이트 전극 상에 게이트 절연막이 형성되 며, 상기 게이트 절연막 상에 활성층과 소오스/드레인 전극이 형성된다. 그리고 상기 소오스/드레인 전극과 활성층 사이에 불순물층이 형성되고, 상기 소오스/드레인 상에 보호막이 씌워진다.
도 2는 일반적인 액티브형 박막 트랜지스터로 구동되는 단일 화소를 보여주는 회로이다.
도 2에 도시된 바와 같이, 각 화소에는 유기 발광 다이오드와 두개의 박막 트랜지스터로 형성되어 상기 유기 발광 다이오드를 구동하기 위한 전류를 공급하는 구동부가 형성된다. 즉, 상기와 같이 구동할 화소를 선택하는 스캔라인과, 제어된 양에 따라 화소에 전압을 인가하는 데이터라인과, 상기 스캔라인의 신호에 따라 데이터의 흐름을 제어하는 액티브 소자인 스위치 P1과, 전원을 공급하는 파워라인과, 상기 데이터라인으로 인가되는 전압에 따라 상기 전압과 상기 파워라인에 의해 공급되는 전압차만큼의 전하를 축적하는 커패시터와, 상기 커패시터에 축적된 전하에 의한 전압을 입력받아 전류를 흘려주는 트랜지스터 P0로 구성된 구동부와, 상기 구동용 트랜지스터 P0에 흐르는 전류에 의해 발광하는 유기 발광 다이오드로 구성되어 있다.
상기 도 1과 같은 구조를 가지는 박막 트랜지스터와 상기 도 2에 도시된 회로의 동작에 따라, 액티브형 유기 발광 다이오드를 구동하게 되면, 일반적으로 시간이 지날수록 게이트 전압 인가시에 박막 트랜지스터의 문턱전압이 증가되는 특성을 가진다. 따라서, 비정질 실리콘 박막 트랜지스터를 이용한 액티브형 유기 발광 다이오드의 수명은 감소하게 된다.
상기와 같은 문제점을 해결하기 위하여 각 화소 내에 보상회로를 포함시킬 수 있다. 즉, 문턱전압이 증가하는 박막 트랜지스터에 별도의 트랜지스터와 커패시터를 구성하여 문턱전압을 보상할 수 있다.
그러나, 상기와 같은 보상회로를 구성하기 위해서는 복잡하고 어려운 박막 트랜지스터 형성 공정을 거쳐야 하고, 보상회로를 구성하게 되면 회로가 복잡하고 집적회로 구성에 역행하는 문제점이 발생한다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 창안된 것으로, 박막 트랜지스터에 별도의 트랜지스터를 포함한 보상회로를 구성하는 대신에 박막 트랜지스터의 제조 공정상에 변화를 줌으로써, 게이트 전압 인가시에 박막 트랜지스터의 문턱전압이 증가하는 것을 방지할 수 있는 유기 발광 다이오드용 박막 트랜지스터 제조 방법을 제공하는 것을 그 목적으로 한다.
상기와 같은 기술적 과제를 해결하기 위하여 제안된 본 발명인 유기 발광 다이오드용 박막 트랜지스터 제조 방법을 이루는 구성수단은, 유기 발광 다이오드를 구동하기 위한 박막 트랜지스터 제조 방법에 있어서, 절연 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 질소가 포함된 플라즈마를 노출하는 단계와, 상기 게이트 절연막 상에 비정질 실리콘에 의한 활성층과 불순물층을 형성하는 단계와, 상기 단계 후 소오스/드레인 전극을 형성하고 그 위에 보호막을 씌우며, 상기 전극들의 콘택홀을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
상기 질소가 포함된 플라즈마를 형성하기 위하여 N2 또는 N20 또는 NH3를 사용하는 것이 바람직하고, 상기 비정질 실리콘 상에 절연막을 형성하여 식각 스토퍼(etch stopper)로 사용하고, 상기 식각 스토퍼 상에 불순물층을 형성하는 것이 바람직하다.
또한, 상기 게이트 전극은 양측 면이 기울기를 갖도록 경사 식각되는 것이 바람직하다. 상기와 같이 게이트 전극을 경사 식각함으로써 후속 공정에서 형성되는 박막들의 스텝 커버리지(step coverage)를 향상시킬 수 있다.
또한, 상기 게이트 절연막은 플라즈마 화학 기상 증착 방식에 의해 형성되는 실리콘 산화막 또는 실리콘 산화 질화막이고, 상기 실리콘 산화막을 형성하기 위하여 SiH4와 N2O를 포함한 혼합 가스를 사용한다. 그리고, 상기 게이트 절연막 상에 노출되는 질소는 상기 산화막 또는 산화 질화막 표면에서 산소와 결합한다.
한편, 상기 게이트 절연막은 질화막과 산화막이 이중층으로 형성되거나 질화막과 질화 산화막이 이중층으로 형성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 상기와 같은 구성수단으로 이루어져 있는 본 발명인 유기 발광 다이오드용 박막 트랜지스터 제조 방법에 관한 작용 및 바람직한 실시예를 상세하게 설명한다.
도 3은 본 발명에 적용되는 유기 발광 다이오드를 구동하기 위한 박막 트랜지스터의 단면도이다.
도 3에 도시된 바와 같이, 본 발명에 따른 박막 트랜지스터(200)는 절연 기판(110)의 소정부분에 게이트 전극(120)이 형성되고, 상기 게이트 전극(120)을 포함하는 상기 절연 기판(110) 상에 게이트 절연막(130)이 형성된다.
상기 게이트 절연막(130) 상에는 질소를 포함한 플라즈마에 노출되어 플라즈마 처리된 면(140)이 형성되어 있다. 그리고 상기 질소를 포함한 플라즈마에 의하여 처리된 면(140) 상에 비정질 실리콘층인 활성층(150)이 형성되고, 이 활성층(150) 상에 불순물층(160)이 형성되며, 상기 불순물층(160)과 활성층(150) 그리고 상기 질소에 의하여 플라즈마 처리된 면(140) 상에 소오스/드레인 전극(170)이 형성된다. 마지막으로 상기 소오스/드레인 전극(170) 상에 보호막(180)이 씌어진다.
도 4는 본 발명인 박막 트랜지스터 제조에 관한 공정 절차를 보여주는 이해도이다. 도 4를 참조하여 박막 트랜지스터의 제조 방법에 대하여 설명한다.
먼저, 절연 기판(110) 상의 소정 부분에 소정 마스크를 이용하여 게이트 전극(120)을 형성한다(도 4의 (a)). 상기 게이트 전극(120)을 형성함에 있어서는, 상기 게이트 전극(120)의 양 측면이 기울기를 가질 수 있도록 경사 식각을 수행한다.
상기 경사 식각을 하는 이유는, 상기 게이트 전극(120) 형성 후에 진행되는 후속 공정을 통해 형성되는 박막들의 스텝 커버리지(step coverage)를 향상시키기 위해서이다. 상기 게이트 전극(120)은 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo), 텅 스텐(W), 탄탈(Ta), 구리(Cu) 등의 금속으로 형성된다.
상기 절연 기판(110) 상에 게이트 전극(120)이 형성되면 상기 게이트 전극(120)을 포함하는 절연 기판(110) 상에 게이트 절연막(130)을 형성한다(도 4의 (b)).
상기 게이트 절연막(130)은 플라즈마 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition : PECVD)에 의하여 형성되는 실리콘 산화막이거나 실리콘 산화 질화막이다. 상기 실리콘 산화막은 사이렌(SiH4)과 N2O가 포함된 혼합 가스를 플라즈마로 분해하여 증착된 막이다. 상기 실리콘 산화막의 증착 조건은 250 ~ 350 ℃의 온도와, 200 ~ 2000mTorr의 압력과, 30 ~ 1000W의 RF 전력이고, 이때 실리콘 산화막의 두께는 1000 ~ 4500Å이다.
그리고, 상기 실리콘 산화막 대신에 암모니아, 사이렌(SiH4), N2O를 포함한 혼합 가스를 플라즈마로 분해하여 질화 산화막을 형성시킬 수 있다.
한편, 상기 게이트 절연막(130)은 질화막과 산화막이 이중층으로 형성될 수도 있고, 질화막과 질화 산화막이 이중층으로 형성될 수 있다.
상기와 같이 게이트 절연막(130)이 형성된 후에는 상기 게이트 절연막(130) 상에 질소가 포함된 플라즈마를 노출시킨다(도 4의 (c)). 상기 질소가 포함된 플라즈마를 형성하기 위해서 N2, N2O, NH3를 사용한다.
상기와 같이 형성된 프라즈마를 상기 게이트 절연막(130) 상에 노출시키면, 게이트 절연막(130)인 산화막 또는 산화 질화막의 표면에서 산소와 결합하게 되어 플라즈마 처리면(140)을 형성한다.
상기와 같이 질소를 포함한 플라즈마를 상기 게이트 절연막(130)에 노출시킴으로써 게이트 절연막 상에 플라즈마 처리면(140)을 형성시킨 다음에는, 상기 플라즈마 처리면(140)을 포함하는 게이트 절연막(130) 상에 비정질 실리콘층인 활성층(150)을 형성시킨다. 그리고, 상기 활성층(150) 상부에는 저항성 접촉을 위해서 고농도 불순물층(160)을 형성시킨다(도 4의 (d)). 도 4의 (d)에 도시된 그림은 활성층(150)과 불순물층(160)을 증착하고 식각을 수행한 후의 모습이다.
상기 활성층(150)은 비정질 실리콘층이 형성되나, 수소화된 비정질 실리콘 박막 또는 다결정 실리콘 박막 또는 화합물 반도체 박막이 사용될 수 있다. 그리고, 상기 불순물층(160)은 고농도 불순물층을 증착하여 형성될 수 있을뿐 아니라, 이온 샤우어 방법으로 도핑하여 형성할 수 있다.
상기 활성층(150)과 불순물층(160)을 형성한 후에는 소오스/드레인 전극(170)을 상기 활성층(150)과 불순물층(160) 그리고 게이트 절연막(130) 상의 플라즈마 처리면(140) 상에 형성한다(도 4의 (e)). 상기 소오스/ 드레인 전극(170)은 크롬 스퍼터링 방법 또는 열 증발법에 의하여 증착된다. 도 4의 (e)에 도시된 그림에서 소오스/드레인 전극(170) 사이의 거리에 해당하는 활성층(150)이 채널 영역으로 사용된다.
상기와 같이 스퍼터링 방법에 의하여 상기 소오스/드레인 전극(170)을 형성한 후에는 실리콘 질화막 또는 아크릴로 보호막(180)을 형성한다(도 4의 (f)). 상기 보호막(180)을 형성한 후에는 상기 게이트 전극(120)과 소오스/드레인 전극 (170)의 콘택홀(contact hole)을 형성한다.
도 5는 본 발명에 따라 제조된 박막 트랜지스터의 전기적 특성으로 보여주는 그래프이다. 구체적으로, 도 5의 (a)는 박막 트랜지스터의 스위칭 특성을 보여주는 그래프이고, 도 5의 (b)는 박막 트랜지스터의 증폭 특성을 보여주는 그래프이다.
도 5의 (a)에 도시된 바와 같이, 박막 트랜지스터의 오프(off) 전류는 0.1㎀(로그 스케일 : -13) 이하이고 온(on) 전류는 10㎂(로그 스케일 : -5) 정도임을 알 수 있다. 이와 같은 박막 트랜지스터의 특성은 액티브형 유기 발광 다이오드를 구동하기에 적합한 특성에 해당한다. 또한 본 발명에 따라 제조된 박막 트랜지스터는 도 5의 (b)에 도시된 바와 같은 증폭 특성을 나타낸다.
도 6은 본 발명에 따라 제조된 박막 트랜지스터의 시간에 따른 문턱전압의 변화를 보여주는 그래프이다. 도 6에 도시된 그래프는 게이트 전극과 드레인 전극을 연결하여 포화 영역에서 게이트에 20V를 인가하여 얻은 그래프이다.
도 6에 도시된 바와 같이, 기존의 플라즈마 공정에 의한 비정질 실리콘 박막 트랜지스터는 게이트 전압 인가 시간이 증가하면 문턱전압이 증가함을 알 수 있고, 본 발명에서 제안된 구조의 박막 트랜지스터는 게이트 전압 인가 시간이 증가하더라도 문턱전압이 거의 증가하지 않는 것을 알 수 있다.
상기와 같은 구성 및 작용 그리고 바람직한 실시예를 가지는 본 발명인 유기 발광 다이오드용 박막 트랜지스터 제조 방법에 의하면, 게이트 절연막을 질화막 대 신에 산화 질화막 또는 산화막을 사용함으로써 박막 트랜지스터의 신뢰도를 높일 수 있는 효과가 있다.
또한, 박막 트랜지스터의 문턱전압 보상을 위해 별도의 보상회로를 구성하지 않고도 문턱전압의 증가를 방지할 수 있어, 박막 트랜지스터의 구성을 간소화시킬 수 있으며 사용 수명을 연장시킬 수 있는 효과가 있다.

Claims (8)

  1. 유기 발광 다이오드를 구동하기 위한 박막 트랜지스터 제조 방법에 있어서,
    절연 기판 상에 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 상에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상에 질소가 포함된 플라즈마를 노출하는 단계와;
    상기 게이트 절연막 상에 비정질 실리콘에 의한 활성층과 불순물층을 형성하는 단계와;
    상기 단계 후 소오스/드레인 전극을 형성하고 그 위에 보호막을 씌우며, 상기 전극들의 콘택홀을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 유기 발광 다이오드용 박막 트랜지스터 제조 방법.
  2. 청구항 1에 있어서,
    상기 게이트 전극은 양측 면이 기울기를 갖도록 경사 식각되는 것을 특징으로 하는 유기 발광 다이오드용 박막 트랜지스터 제조 방법.
  3. 청구항 1에 있어서,
    상기 게이트 절연막은 플라즈마 화학 기상 증착 방식에 의해 형성되는 실리 콘 산화막 또는 실리콘 산화 질화막인 것을 특징으로 하는 유기 발광 다이오드용 박막 트랜지스터 제조 방법.
  4. 청구항 3에 있어서,
    상기 실리콘 산화막을 형성하기 위하여 SiH4와 N2O를 포함한 혼합 가스를 사용하는 것을 특징으로 하는 유기 발광 다이오드용 박막 트랜지스터 제조 방법.
  5. 청구항 3에 있어서,
    상기 게이트 절연막 상에 노출되는 질소는 상기 산화막 또는 산화 질화막 표면에서 산소와 결합하는 것을 특징으로 하는 유기 발광 다이오드용 박막 트랜지스터 제조 방법.
  6. 청구항 1에 있어서,
    상기 질소가 포함된 플라즈마를 형성하기 위하여 N2 또는 N20 또는 NH3를 사용하는 것을 특징으로 하는 유기 발광 다이오드용 박막 트랜지스터 제조 방법.
  7. 청구항 1에 있어서,
    상기 게이트 절연막은 질화막과 산화막이 이중층으로 형성되거나 질화막과 질화 산화막이 이중층으로 형성되는 것을 특징으로 하는 유기 발광 다이오드용 박막 트랜지스터 제조 방법.
  8. 청구항 1에 있어서,
    상기 비정질 실리콘 상에 절연막을 형성하여 식각 스토퍼(etch stopper)로 사용하고, 상기 식각 스토퍼 상에 불순물층을 형성하는 것을 특징으로 하는 유기 발광 다이오드용 박막 트랜지스터 제조 방법.
KR1020040075954A 2004-09-22 2004-09-22 유기 발광 다이오드용 박막 트랜지스터 제조 방법 KR20060027113A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040075954A KR20060027113A (ko) 2004-09-22 2004-09-22 유기 발광 다이오드용 박막 트랜지스터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040075954A KR20060027113A (ko) 2004-09-22 2004-09-22 유기 발광 다이오드용 박막 트랜지스터 제조 방법

Publications (1)

Publication Number Publication Date
KR20060027113A true KR20060027113A (ko) 2006-03-27

Family

ID=37138260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040075954A KR20060027113A (ko) 2004-09-22 2004-09-22 유기 발광 다이오드용 박막 트랜지스터 제조 방법

Country Status (1)

Country Link
KR (1) KR20060027113A (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011026101A3 (en) * 2009-08-31 2011-06-16 Trustees Of Tufts College Silk transistor devices
US8529835B2 (en) 2006-11-03 2013-09-10 Tufts University Biopolymer sensor and method of manufacturing the same
US8574461B2 (en) 2006-11-03 2013-11-05 Tufts University Electroactive biopolymer optical and electro-optical devices and method of manufacturing the same
US8747886B2 (en) 2009-02-12 2014-06-10 Tufts University Nanoimprinting of silk fibroin structures for biomedical and biophotonic applications
US9016875B2 (en) 2009-07-20 2015-04-28 Tufts University/Trustees Of Tufts College All-protein implantable, resorbable reflectors
US9513405B2 (en) 2006-11-03 2016-12-06 Tufts University Biopolymer photonic crystals and method of manufacturing the same
US9599891B2 (en) 2007-11-05 2017-03-21 Trustees Of Tufts College Fabrication of silk fibroin photonic structures by nanocontact imprinting
US9969134B2 (en) 2006-11-03 2018-05-15 Trustees Of Tufts College Nanopatterned biopolymer optical device and method of manufacturing the same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9802374B2 (en) 2006-11-03 2017-10-31 Tufts University Biopolymer sensor and method of manufacturing the same
US8529835B2 (en) 2006-11-03 2013-09-10 Tufts University Biopolymer sensor and method of manufacturing the same
US8574461B2 (en) 2006-11-03 2013-11-05 Tufts University Electroactive biopolymer optical and electro-optical devices and method of manufacturing the same
US9513405B2 (en) 2006-11-03 2016-12-06 Tufts University Biopolymer photonic crystals and method of manufacturing the same
US9969134B2 (en) 2006-11-03 2018-05-15 Trustees Of Tufts College Nanopatterned biopolymer optical device and method of manufacturing the same
US10040834B2 (en) 2006-11-03 2018-08-07 Tufts University Biopolymer optofluidic device and method of manufacturing the same
US10280204B2 (en) 2006-11-03 2019-05-07 Tufts University Electroactive biopolymer optical and electro-optical devices and method of manufacturing the same
US9599891B2 (en) 2007-11-05 2017-03-21 Trustees Of Tufts College Fabrication of silk fibroin photonic structures by nanocontact imprinting
US8747886B2 (en) 2009-02-12 2014-06-10 Tufts University Nanoimprinting of silk fibroin structures for biomedical and biophotonic applications
US9603810B2 (en) 2009-02-12 2017-03-28 Tufts University Nanoimprinting of silk fibroin structures for biomedical and biophotonic applications
US9016875B2 (en) 2009-07-20 2015-04-28 Tufts University/Trustees Of Tufts College All-protein implantable, resorbable reflectors
US9142787B2 (en) 2009-08-31 2015-09-22 Tufts University Silk transistor devices
WO2011026101A3 (en) * 2009-08-31 2011-06-16 Trustees Of Tufts College Silk transistor devices

Similar Documents

Publication Publication Date Title
KR100889688B1 (ko) 반도체 활성층 제조 방법, 그를 이용한 박막 트랜지스터의제조 방법 및 반도체 활성층을 구비하는 박막 트랜지스터
KR101334182B1 (ko) ZnO 계 박막 트랜지스터의 제조방법
US8012794B2 (en) Capping layers for metal oxynitride TFTS
KR101510212B1 (ko) 산화물 반도체 박막 트랜지스터의 제조방법
US8269908B2 (en) Thin-film transistor, method of manufacturing the same, and display device
US7521717B2 (en) Thin film transistor, flat panel display device, and method of fabricating the same
US20070069209A1 (en) Transparent thin film transistor (TFT) and its method of manufacture
KR101475362B1 (ko) 박막 트랜지스터 및 그 제조 방법, 및 표시 장치
KR20070031165A (ko) 투명 박막 트랜지스터 및 그의 제조방법
JP2008258345A (ja) 薄膜トランジスタおよびその製造方法ならびに表示装置
KR101082254B1 (ko) 유기전계발광 표시 장치 및 그의 제조 방법
KR100991559B1 (ko) 박막트랜지스터 제조방법 및 이에 의해 제조된박막트랜지스터
TWI307555B (en) Thin film transistor
KR20070103312A (ko) 박막 트랜지스터
KR20060027113A (ko) 유기 발광 다이오드용 박막 트랜지스터 제조 방법
US20200185479A1 (en) Oled display panel and method for manufacturing same
US8815692B2 (en) Thin film transistor array substrate and method for manufacturing the same
JP2002198364A (ja) 半導体装置の作製方法
US9385239B2 (en) Buffer layers for metal oxide semiconductors for TFT
US20130015453A1 (en) Display device, thin-film transistor used for display device, and method of manufacturing thin-film transistor
KR101623583B1 (ko) 박막 트랜지스터의 제조방법
CN114613815B (zh) 显示面板及其制作方法
KR20080024565A (ko) 박막 트랜지스터 기판의 제조 방법
KR960013506B1 (ko) Difet에 의해 구동되는 박막 트랜지스터
KR100841370B1 (ko) 박막 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application