KR20060023934A - 플립칩 실장 제조방법 및 그 장치 - Google Patents

플립칩 실장 제조방법 및 그 장치 Download PDF

Info

Publication number
KR20060023934A
KR20060023934A KR1020050002318A KR20050002318A KR20060023934A KR 20060023934 A KR20060023934 A KR 20060023934A KR 1020050002318 A KR1020050002318 A KR 1020050002318A KR 20050002318 A KR20050002318 A KR 20050002318A KR 20060023934 A KR20060023934 A KR 20060023934A
Authority
KR
South Korea
Prior art keywords
chip
transparent substrate
bonding pad
layer
intermediate layer
Prior art date
Application number
KR1020050002318A
Other languages
English (en)
Inventor
쿠오-퉁 티아오
Original Assignee
에이프테크 인터내셔널 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이프테크 인터내셔널 인크 filed Critical 에이프테크 인터내셔널 인크
Publication of KR20060023934A publication Critical patent/KR20060023934A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 과제는 광검출 소자 칩 패키징 기술과 같은 종래의 광전자공학 칩을 개선할 수 있는 플립칩 실장 제조 방법을 제공하는 데에 있다. 이를 해결하기 위해 본 발명은, 광전자공학 칩을, 회로 토폴로지층을 가지는 투명기판(예를 들어, 유리 기판)상의 소정 위치에 결합하고, 접합 패드에 의해, 해당 광전자공학 칩과 상기 투명기판의 상기 소정영역이 전기적으로 접속된다. 또한, 그 내부에 봉지(封止)된 빈 중간계층이 형성된다. 이후의 각 칩 실장에 대하여, 절단하여 단체로 만들고, 규격에 따라 조립하여 모듈화하는 새로운 광전자공학 칩의 패키징 기술을 제공하며, 이로 인해 생산량이 향상되며, 재료나 시간 비용을 절약할 수 있다.
광검출 소자 칩 패키징, 플립칩, 토폴로지층, 접합 패드

Description

플립칩 실장 제조방법 및 그 장치 {METHOD FOR PACKAGING CHIP AND CHIP PACKAGE ASSEMBLY PRODUCED THEREBY}
도 1A는 제1의 종래의 광전자공학 칩 패키징 구조의 측면 개념도이다.
도 1b는 제1의 종래의 광전자공학 칩 패키징 구조의 후반 모듈 공정 후의 측면 개념도이다.
도 2a는 제2의 종래의 광전자공학 칩 패키징 구조의 측면 개념도이다.
도 2b는 제2의 종래의 광전자공학 칩 패키징 구조의 후반 모듈 공정 후의 측면 개념도이다.
도 3은 본 발명에 따른 플립칩 실장 제조 방법의 순서도이다.
도 4a는 본 발명의 플립칩 실장 장치의 투명기판이 절단되지 않은 상태의 개념도이다.
도 4b는 본 발명에 따른 플립칩 실장 장치의 측면 개념도이다.
도 4c는본 발명에 따른 플립칩 실장 장치의 후면 개념도이다.
도 4d는 본 발명에 따른 플립칩 실장 장치의 평면 개념도이다.
도 4e는 본 발명에 따른 플립칩 실장 장치의 확대 개념도이다.
도 4f는 본 발명에 따른 플립칩 실장 장치의 다른 실시예의 구조 개념도이다.
* 도면부호의 설명
1a: 광검출 소자 패키징 구조 10a: 담체
11a: 볼 어레이 20a: 칩
21a: 마이크로 렌즈 어레이 22a: 도전접점
30a: 피복 리드 40a: 유리 기판
50a: 광학 페이스트 60a: 렌즈 홀더
70a: 회로 기판 80a: 적외선 필터
90a: 렌즈
1b: 광검출 소자 패키징 구조 20b: 칩
21b: 마이크로 렌즈 어레이 22b: 도전접점
30b: 와이어 60b: 렌즈 홀더
70b: 회로 기판 80b: 적외선 필터
90b: 렌즈
10: 투명기판 11: 적외선 필터막
12: 회로 토폴로지층 20: 칩
21: 마이크로 렌즈 어레이 30: 접합 패드
40: 중간계층 50: 봉지 페이스트
본 발명은 플립칩 실장 제조방법 및 그 장치에 관한 것으로, 예를 들어 광검출 소자 칩 패키징 기술과 같은, 종래의 광전자공학 칩을 개선할 수 있는 능력이 있고, 광전자공학 칩을 회로 토폴로지(topology)층을 갖는 투명기판상의 소정영역에 결합하여, 도전재에 의해 상기 광전자공학 칩과 상기 투명기판의 상기 예정영역이 전기적으로 접속되고, 또한 상기 칩과 상기 투명기판 사이에 빈 중간계층이 형성한 후, 각 칩을 절단하고, 단체(單體)로 만들어, 규격에 따라 조립하여 모듈화하는 새로운 광전자공학 칩의 패키징 기술을 제공한다.
최근 전자제품에는 경박단소해지고 고기능화 되고있다. 칩패키징에 있어서도정보나 통신제품이 고주파화되고 많은 I/O수가 요구되며 소형화 경향이 나타내고 있다. 따라서, 칩 패키징의 수요량을 만족시키는 것과 고품질 요구에 대응하는 것은 현재 칩생산자에게 있어서 중요한 과제이다.
도 1a와 도 1b는, 종래의 칩 스케일 패키지(Chip Scale Package, CSP) 기술로 제작된 광검출소자 패키징 구조(1a)이다. 그 실장 공정은, 우선 담체(10a)를 준비하여, 마이크로 렌즈(μ lens) 어레이(21a)를 갖는 칩(20a)을 상기 담체(10a)의 상부에 결합시키고, 상기 칩(20)상에는 상기 마이크로 렌즈 어레이(21a)와 동일측에 도전접점(pad)(22a)이 설치되고, 상기 칩(20a)의 도전접점(22a)으로부터 상기 담체(10a)의 저면까지 아래로 연장되는 피복 리드(30a)가 포함되고, 상기 담체 (10a)의 상기 저면에 볼 어레이(11a)가 배열된다. 상기 볼 어레이(11a)는 상기 피복 리드(30a)에 의해 상기 도전접점(22a)에 전기적으로 접속되고, 상기 칩(20a)상에 광학 페이스트(50a)을 도포하고, 유리 기판(cover glass)(40a)을 설치하여, 소위 CSP기술의 광검출 소자 패키징 구조(1a)가 완성된다. 후반의 모듈 공정 중, 리플로우 공정에 있어서, 상기 볼 어레이(11a)에 의해 상기 광검출 소자 패키징 구조(1a)가 회로 기판(70a)(플렉시블 회로 기판 또는 일반적인 하드 기판)상에 납땜 처리된 후, 순서대로 렌즈 홀더(60a)와, 렌즈(90a)와, 적외선 필터(80a) 등이 조립된다. 따라서, 촬영 렌즈 모듈(도 1b와 같이)이 조립되고, 마지막으로, 적용되는 전자 장치와 조립한다. 그러나, 도 1a와 같이, 상기 칩(20a)과 상기 유리 기판(40a) 사이에는 광학 페이스트(50a)가 충전되고, 스넬의 법칙(Snell's Law)으로 알 수 있듯이, 광선이 상기 유리 기판(40a)을 통과한 후, 상기 광학 페이스트(50a)를 통하여, 상기 마이크로 렌즈 어레이(21a)(종래의 유리 기판(40a)의 굴절율이 약 1.6이고, 상기 광학 페이스트(50a)의 굴절율이 약 1.5이며, 마이크로 렌즈의 굴절율이 약 1.6이다)에 쏘아져 들어가기 때문에, 원하는 집광 효과가 얻어지지 않고, 이미지 감광 감도가 낮아진다. 또한, 상기 CSP 기술로 제작한 상기 광검출 소자 패키징 구조(1a)는, 구조와 단계가 복잡하다는 결점 등이 있고, 생산량을 향상시킬 수 없을 뿐만 아니라, 재료나 성분을 절약할 수도 없다.
도 2a와 도 2b는 종래의 칩 온 보드(Chip On Board, COB) 기술의 광검출 소자 패키징 구조(1b)를 보여주는 도면이다. 칩을 회로 기판(70b)상(하드 회로 기판이 일반적이며, 플렉시블 기판도 무방하다)에 고정하고, 동일하게, 상기 칩(20b)에 는 마이크로 렌즈 어레이(21b)와 도전접점(22b)이 있으며, 칩(20b)의 접점은 1점씩에 와이어(30b) 본딩 방법으로 상기 회로 기판(70b)상에 접속되며, 상기 와이어(30b)는 상기 도전접점(22b)과 상기 회로 기판(70b)에 전기적으로 접속된다. 그리고, 직접 렌즈홀더(60b)를 상기 회로 기판(70b)에 설치하는 것과, 렌즈(90b)를 상기 렌즈 홀더(60b)에 조립할 수 있는 것과, 상기 렌즈 홀더(60b) 내부에 적외선 필터(80b)(도 2 참조)가 설치되는 것이 포함되는 것처럼, 촬영 렌즈 모듈을 조립한 후, 먼지로부터 보호하기 위해 봉지하고, 마지막으로 적용되는 전자 장치와 조립한다. 상기의 공정에 있어서, 조립 과정에서 미세한 입자나 먼지가 직접 상기 칩(20b)의 마이크로 렌즈상에 떨어지면, 치명적인 이미지 반점이 형성된다. 또한, 마이크로 렌즈상에 떨어진 먼지가, 어떠한 방법으로도 제거되지 않기 때문에, 제품이 고장나고, 그로 인해 패키징 과정 전체와 그 후의 렌즈 모듈의 조립 공정은, 생산량을 향상시키기 위해 매우 높은 클린룸(예를 들어, 10 등급 클린룸) 내에서 수행될 필요가 있다. 하지만 이와 같은 클린룸에는 매우 높은 비용이 필요할 뿐만 아니라, 충분히 상기의 모든 공정에 사용되는 기계를 수납할 공간이 요구된다. 그리고 모든 것은 이와 같은 클린룸 내에서 조립되어 테스트를 할 필요가 있고, 설비 비용이 비싸다. 예를 들어, 쾌속 와이어 본딩(wire bound)에 기인하는 기류의 교란으로 미세한 입자가 공중에 날리는 클린룸의 제어에서의 미세한 실수는 제품의 생산량에 악영향을 끼친다.
따라서, 본 발명은, 상기의 결점을 해결하기 위해, 신중히 연구함과 아울러 학리의 운용을 조화시킴으로써, 설계가 합리적이면서도 널리 적용될 수 있는, 상기 의 결점을 개선하고자 한다.
본 발명의 주된 목적은, 공정의 간소화와 비용 절감 및 제품 생산량의 향상이 가능하며 고품질의 감광 감도를 가지는, 플립칩 실장 제조 방법 빛 그 장치를 제공하는 데에 있다.
본 발명의 다른 목적은, 먼지나 미세한 입자로부터 보호하여, 마이크로 렌즈의 이미지 결상에 직접적으로 영향을 끼치지 않는 플립칩 실장 제조 방법 및 그 장치를 제공하는 데에 있다.
본 발명의 또 다른 목적은, 클린룸 내에서의 제작 시간을 단축함으로써 비용 절감이 가능한 플립칩 실장 제조 방법 및 그 장치를 제공하는 데에 있다.
본 발명의 또 다른 목적은, 패키징을 할 때 전기적으로 접속하는 횟수를 감소시켜 공정 효율을 향상시킬 수 있는 플립칩 실장 제조 방법 및 그 장치를 제공하는 데에 있다.
본 발명의 또 다른 목적은, 솔더 공정을 제외하여 공정 단계를 간략화할 수 있는 플립칩 실장 제조 방법 및 그 장치를 제공하는 데에 있다.
상기의 목적을 달성하기 위해, 본 발명이 제공하는 플립칩 실장 제조 방법 및 그 장치는, 우선, 투명기판을 준비하여, 칩을 상기 투명기판상에 결합시키고, 미리 상기 투명기판에 배열된 회로 토폴로지층에 맞추어, 상기 칩에 전기적으로 접속되고, 상기 투명기판과 상기 칩의 사이에 봉지되는 빈 중간 계층이 존재하는 것 을 확인함으로써, 소위 플립칩 실장 장치가 형성되된다. 상기 빈 중간 계층은, 이미지 감광 감도를 향상시키기 위한 것으로, 또한, 본 발명의 상기 투명기판은 상기 회로 토폴로지층을 가지고, 상기 칩이 접합 패드를 통하여 결합하는 방법을 취하기 때문에, 동시에 회로 담체를 먼지로부터 격리시키는 기능을 가진다. 상기의 간단한 단계가 종료되면, 클린룸으로부터 떨어진 후 이후의 공정으로 이행하는데, 예를 들면 상기 칩을 절단하는 것(각 칩을 실장하기 위해, 절단하여 단체로 만드는 것), 혹은 규격에 따라 렌즈 모듈을 조립하는 것 등이다.
본 발명의 플립칩 실장 제조 방법에는, 투명기판을 취득하는 단계와, 회로 토폴로지층을 상기 투명기판의 제1 면의 예정영역에 배열하는 단계와, 칩을 준비하는 단계와, 상기 칩과 상기 투명기판의 상기 회로 토폴로지층의 사이에 접속을 위한 접합 패드를 설치하는 단계와, 상기 칩을 회로가 배열된 상기 투명기판의 상기 제1 면에 접합하면서, 상기 칩이 상기 접합 패드를 통하여 상기 투명기판의 상기 회로 토폴로지층에 접속되는 단계가 포함된다.
본 발명의 플립칩 실장 장치에는, 투명기판과, 접합 패드와, 칩이 포함된다. 상기 투명기판에는 제1 면이 있으면서, 상기 제1 면에 접합을 위한 회로 토폴로지 영역이 배열되고, 상기 접합 패드는 상기 투명기판의 상기 회로 토폴로지 영역의 하측에 설치되며, 상기 칩은 상기 접합 패드를 통하여 상기 투명기판의 상기 회로 토폴로지 영역에 접속된다.
이하, 본 발명에 관한 상세한 설명에 의해, 본 발명의 특징이나 기술 사상을이해할 수 있지만, 기재된 내용은 단지 참고용 또는 설명용으로, 본 발명은 그로 인해 제한되는 것은 아니다.
도 3 및 도 4a 내지 도 4f를 참조하면, 우선, 투명기판(10)을 준비하여, 칩(20)을 상기 투명기판(10)상에 접합하고, 미리 투명기판(10)에 배열된 회로 토폴로지층(12)에 맞추어, 상기 칩(20)에 전기적으로 접속한다. 그 내부에 봉지되며 외부로부터의 교란을 받지 않는 빈 중간계층(40)을 형성함으로써, 플립칩 실장 장치를 형성한다. 상기 빈 중간계층(40)은 상기 플립칩 실장 장치의 이미지 감광 감도를 향상시키기 위한 것이며, 또한, 본 발명의 상기 투명기판(10)은 회로 토폴로지층(12)을 구비하며, 칩(20)을 접합 패드(30)를 통해 결합하는 방법을 취하기 때문에, 동시에 회로 담체를 먼지로부터 보호하는 기능을 가진다. 상기의 간단한 단계가 종료되면, 회로 담체를 클린룸으로부터 분리시킨 후, 다음 공정으로 이행하는데, 예를 들면, 각 칩 실장을 절단하여 단위체로 만들 수 있고, 또한 규격에 따라 모듈을 조립할 수 있으며, 종래와는 달리, 새로운 광전자 칩의 패키징 기술을 적용함으로써, 그 후, 종래의 것을 응용하는 광전자공학 칩의 전자 제품 조립 생산라인에 이용하여, 본 발명의 플립칩 실장 장치를 전자 장치상에 조립하는 것만으로, 공정의 간소화 또는 칩 모듈의 사이즈 축소가 가능할 뿐만 아니라, 또한 생산량의 향상이나, 재료 및 시간 비용의 절약이 가능하다. 본 발명은 제조비용이 저렴한 효율적인 발명이며, 대부분의 광검출 소자 칩 패키징 생산라인에 적용 가능하다.
본 발명은, 투명기판(10)을 준비하는데, 투명기판(10)은 일반적으로 광학 유 리(혹은 석영, 석영의 경우 비용이 많이 든다)로 제작되고, 또한 상기 투명기판(10)을 취득할 때, 원형이나 사각형 등의 형상에 제한되지 않는다. 본 발명의 바람직한 실시예에 따르면, 상기 투명기판(10)에는 미리 소정 주파 범위의 전자파를 반사시키기 위한 전자파 반사층이 마련된다. 본 발명의 일실시예에 따른 플립칩 실장제조 방법은, 상기 투명기판(10)에 종래의 CSP 또는 COB 기술에서의 적외선 필터(80a), (80b) 대신, 미리 적외선 필터막(11)을 전기 도금하는 (a)단계와, 회로 토폴로지층(12)을 투명기판(10)의 소정영역에 배열하고, 회로 토폴로지층(12)을 투명 기판(10)의 제1 면으로 하고, 적외선 필터막(11)을 투명기판(10)의 제2 면으로 하여, 적외선 필터막(11)과 상기 회로 토폴로지층(12)을, 상하로 마주보도록 설치하는 (b)단계와, 칩(20)을 준비하고, 상기 칩(20)의 표면에 마이크로 렌즈 어레이(21)를 배열하고, 상기 칩(20)을 화소 어레이를 가지는 광검출 소자(예를 들어 CMOS나 CCD 혹은 CIS 등)이며, 상기 화소 어레이가 각각 상기 마이크로 렌즈 어레이(21)에 대응하거나 혹은, 상기 칩(20)이 복수개의 배열된 발광 다이오드로 이루어지고, 상기 발광 다이오드가 각각 상기 마이크로 렌즈 어레이(21)에 대응하며, 이로 인해, 일대일의 이미지 결상 유닛을 형성하는 (c)단계와, 칩(20)과 투명기판(10)의 회로 토폴로지층(12)의 사이에 접속을 위한 접합 패드(30)를 설치되는 (d)단계로 구성된다. 칩(20)은 회로가 배열된 투명기판(10)의 제1 면에 결합되며, 상기 접합 패드(30)는 미리 직접적으로 투명기판(10) 또는 칩(20)상에 박아 넣어지는 골든 범프(golden bump)를 사용할 수 있으며, 또한 웨이브 납땜 방법으로 칩(20)과 투명기판(10)의 회로 토폴로지층(12)을 전기적으로 접속하거나, 접합 패드(30)는 이방성 도전 접속용 페이스트(Anicotropic Conductive Film and paste, ACF)를 사용할 수 있으며, 동일하게 칩(20)과 투명기판(10)의 회로 토폴로지층(12)을 설치하기 위해 투명기판(10)이나 칩(20)상에 설치되는 칩(20)은, 접합 패드(30)를 통해 명기판(10)의 회로 토폴로지층(12)에 전기적으로 접속되며, 이 때 마이크로 렌즈 어레이(21)를 가지는 칩(20)의 일면이 투명기판(10)과 접하는 제1 면이다. 접합 패드(30)의 일실시예는, 칩(20)의 주위를 따라 링 형상(도 4f 참조)으로 설치됨으로써, 칩(20)과 투명기판(10) 사이에 직접적으로 기밀(氣密)의 빈 중간계층(40)이 형성된다. 그 가운데 빈 중간계층(40)은 진공이어도 좋고, 공기나 불활성 가스를 주입해도 좋다. 스넬의 법칙에서 알 수 있듯이, 상기 빈 중간계층(40)의 존재는 상기 이미지 결상유닛의 감도에 유리하며, 일반적으로 상기 투명기판의 재질이 유리일 경우 그 굴절율이 약 1이고, 마이크로 렌즈의 굴절율이 약 1.6이며, 진공 굴절율이 약 1이며, 광선이 통과하면 뛰어난 집광 효과를 얻을 수 있으며, 상기 이미지 결상 유닛의 감광 감도가 증가된다. 상기 접합 패드(30)의 다른 일실시예는, 접합패드를 칩(20)의 주위를 따라 불연속적으로 둘러싸듯이(도 4e) 설치하는 (e)단계와, 봉지 페이스트(50)를 상기 접합 패드(30)의 주위에 도포하여, 봉지 페이스트(50)가 동시에 칩(20)과 투명기판(10)에 접속됨으로써, 칩(20)과 투명기판(10)의 사이에 기밀의 빈 중간계층을 형성하여, 외부의 영향을 격리시키는 데에 유리한 (f)단계를 포함하여 구성되는 플립칩 실장 제조 방법이다.
본 발명의 상기 플립칩 실장 제조 방법은, 투명기판(10)에 회로 토폴로지층(12)이 형성되고, 접합 패드(30)를 통하여 칩(20)을 투명기판(10)상에 결합하고, 칩(20)과 투명기판(10) 사이에 기밀의 빈 중간계층(40)을 형성함으로써 플립칩 실장 장치를 제작된다. 투명기판(10)은 기능면에서 종래 기술의 담체에 대응하며, 상부에 회로가 배열되고, 또한 상기 투명기판(10)은 직접적으로 칩(20)을 결합하는 공정에 의해, 외부의 먼지가 직접 상기 마이크로 렌즈에 접촉하는 것을 방지하는 기능을 구비하여, 청결하지 않은 입자가 상기 투명기판(10)상에 떨어지면, 알콜이나 이소프로파놀(IPA)로 직접 떼어내어, 치명적인 이미지 반점이 발생할 기회를 줄이고, 생산량을 향상시킨다. 상기와 같은 제조 방법은, 상기의 간단한 단계만을 이용하여 플립칩 실장 장치를 제조할 수 있고, 이로 인해 종래의 CSP나 COB 공정이 필요로 하는 솔더나 와이어 본딩 공정을 필요로 하지 않고, 특히 솔더 공정을 생략함으로써, 제품이 환경에 끼치는 영향을 줄이고, 또한 예를 들어 CSP 기술에 의해 전기적으로 접속하는 횟수가 지나치게 많아서 공정 효율을 악화시키는 문제(예를 들면, 칩(20a)이 피복 리드(30a)에 의해 도전접점(22a)과 볼 어레이(11a)에 접속되고, 또한 볼 어레이(11a)를 통하여 회로 기판(70a)에 전기적으로 접속되는 것)를 해결하며, 또한, 투명기판(10)에 격리 기능이 있기 때문에, 조금 빨리 클린룸으로부터 분리됨으로써, 상기 클린룸 내에서의 제작 시간을 단축할 수 있고, 상기 클린룸 내에 관한 설비 배치를 감소시킬 수 있기 때문에, 명백하게 비용 절감의 효과가 얻어진다.
도 4a 내지 도 4f와 같이, 본 발명의 플립칩 실장 장치는 투명기판(10)과, 접합 패드(30)와, 칩(20)을 포함한다. 상기 투명기판(10)에는, 접합을 위한 회로 토폴로지 영역이 배열되는 제1 면이 있고, 상기 투명기판(10)은 일반적으로 광학 유리(혹은 석영, 석영의 경우에는 비용이 많이 든다)로 제작되며, 칩(20)에는 투명기판(10)의 제1 면에 접하는 마이크로 렌즈 어레이(21)가 형성되어, 접합 패드(30)는 투명기판의 회로 토폴로지 영역의 하측에 설치되며, 칩(20)은 접합 패드(30)을 통해 투명기판(10)의 회로 토폴로지 영역에 접속된다. 이는, 칩(20)과 투명기판(10)의 회로 토폴로지층(12)에 전기적으로 접속하는 것이며, 또한 이로 인해 칩(20)과 투명기판(10)의 사이에 빈 중간계층(40)이 형성된다. 도 4f와 같이, 접합 패드(30)의 일실시예는, 칩(20)의 주위를 따라 둘러싸듯이 설치됨으로써, 상기 빈 중간계층(40)을 봉지하는 기능이 제공되고, 중간계층(40)은 진공층이나 공기층 혹은 불활성 가스층이다. 접합 패드(30)는 골든 범프나 이방성 도전 접속용 페이스트(ACF) 혹은 다른 도전재이다. 도 4e와 같이, 접합 패드(30)의 다른 일실시예는, 칩(20)의 주위를 따라 불연속적으로 둘러싸듯이 설치되고, 봉지 페이스트(50)를 접합 패드(30)의 주위에 도포하여, 봉지 페이스트(50)가 동시에 칩(20)과 투명기판(10)에 접속되고, 칩(20)과 투명기판(10) 사이에, 기밀한 빈 중간계층(40)이 형성됨으로써, 빈 중간계층(40)의 기밀 특성이 강화되고, 외부로부터의 먼지나 습기 등이 침입으로 인하여 마이크로 렌즈 결상의 품질이 악화되는 것을 방지할 수 있다. 이 때 접합 패드(30)는 도전재와 부도전재를 결합하여 제작되며, 상기 도전재는 골든 범프나 이방성 도전 접속용 페이스트(ACF)이다. 부도전재는 불연속 도전재를 접속하기 위한 것이다. 그 중 도전재의 부분은 칩(20)과 투명기판(10)의 회로 토폴로지층(12)을 전기적으로 접속하기 위한 것이고, 접합 패드(30)는 미리 직접 투명기판(10)이나 칩(20)상에 설치되며, 칩(20)과 투명기판(10)의 회로 토폴로지 영역을 접 합해도 좋다.
투명기판(10)은 제2 면에 소정의 주파 범위의 전자파를 반사하는 전자파 반사층이 있고, 제2 면은 제1 면과 상하로 마주 본다. 본 발명의 일실시예에 따르면, 전자파 반사층은 종래의 CSP나 COB 기술에서의 상기 적외선 필터(80a)(80b) 대신, 적외선 필터막(11)이 사용된다. 그러므로, 공정 단계가 간소화가 된다. CMOS나 CCD의 광검출 소자에 적용되는 이외에, 동일하게 상기 투명기판(10)상에 발광 다이오드 어레이를 설치하고, 적당한 사이즈로 절단한 후, 문자나 메세지를 표시하기 위한 광고 표시판에도 적용된다. 또한 반사 간섭막을 투명기판상에 도금함으로써 발광 다이오드의 칼라 콘트라스트 휘도를 강화할 수도 있다. 그러기 위해 상기 칩(20)은 화소 어레이를 가지는 광검출 소자이다. 또한, 화소 어레이가 각각 마이크로 렌즈 어레이(21)에 대응하거나 복수개의 칩(20)이 배열되는 발광 다이오드로 이루어지고, 상기 발광 다이오드가 각각 상기 마이크로 렌즈 어레이(21)에 대응한다.
상기의 구성에 의해, 본 발명에는 다음과 같은 장점이 있다.
1. 고품질 감광 감도의 플립칩 실장 장치를 얻을 수 있다.
2. 공정의 간소화, 비용 절감 및 생산량이 높은 플립칩 실장 제조 방법을 제공할 수 있다.
3. 먼지나 미세한 입자를 격리시킴으로써, 먼지나 미세한 입자가 직접 마이크로 렌즈의 이미지 결상에 영향을 끼치는 것을 방지하여 생산량을 향상시킬 수 있 다.
4. 클린룸 내에서의 제작 시간을 단축시키고, 설비의 비용을 줄일 수 있다.
5. 전기적으로 접속하는 횟수를 줄여 공정의 효율을 향상시킬 수 있다.
6. 솔더 공정을 생략하여, 솔더 환경이 제품 품질에 나쁜 영향을 끼치는 것을 방지할 수 있다.
이상은, 본 발명에 의한 바람직한 실시예이지만, 본 발명의 특허청구의 범위는, 그에 인해 제한되지 아니하고, 본 발명의 명세서나 도식 내용에 따라 등가의 변경은 모두 본 발명의 범위내에 포함된다.

Claims (28)

  1. 투명기판을 준비하는 단계와,
    회로 토폴로지층을 상기 투명기판의 제1 면의 소정영역에 배열하는 단계와,
    칩을 준비하는 단계와,
    상기 칩과 상기 투명기판의 상기 회로 토폴로지층의 사이에, 접합 패드를 설치하는 단계와,
    상기 칩을 회로가 배열된 상기 투명기판의 상기 제1 면에 접합하면서, 상기 칩이 상기 접합 패드를 통해 상기 투명기판의 상기 회로 토폴로지층에 접속되는 단계를 포함하는 것을 특징으로 하는 플립칩 실장 제조 방법.
  2. 제1항에 있어서,
    상기 칩의 주위를 따라 불연속적으로 둘러싸듯이 상기 접합 패드가 설치되고, 봉지 페이스트를 상기 접합 패드의 주위에 도포하여, 상기 봉지 페이스트가 동시에 상기 칩과 상기 투명기판과 접속됨으로써, 상기 칩과 상기 투명기판의 사이에 기밀의 빈 중간계층이 형성되는 것을 특징으로 하는 플립칩 실장 제조 방법.
  3. 제2항에 있어서,
    진공에 의해 상기 중간계층이 형성되거나, 자연적으로 공기를 충전함으로써 상기 중간계층이 형성되거나, 불활성 가스를 주입함으로써 상기 중간계층이 형성되 는 것을 특징으로 하는 플립칩 실장 제조 방법.
  4. 제2항에 있어서,
    상기 접합 패드는 골든 범프나 이방성 도전 접속용 페이스트(ACF) 등의 도전재로 제작되는 것을 특징으로 하는 플립칩 실장 제조 방법.
  5. 제1항에 있어서,
    상기 접합 패드가 상기 칩의 주위를 따라 링 형상으로 설치되며, 상기 칩과 상기 투명기판의 사이에는, 빈 중간계층이 형성되는 것을 특징으로 하는 플립칩 실장 제조 방법.
  6. 제5항에 있어서,
    진공에 의해 상기 계층이 형성되거나, 자연적으로 공기를 충전함으로써 상기 중간계층이 형성되거나, 불활성 가스를 주입함으로써 상기 중간계층이 형성되는 것을 포함하는 것을 특징으로 하는 플립칩 실장 제조 방법.
  7. 제5항에 있어서,
    상기 접합 패드는 도전재와 부도전재를 사용하여 제작되는 것을 특징으로 하는 플립칩 실장 제조 방법.
  8. 제7항에 있어서,
    상기 도전재는 골든 범프나 이방성 도전 접속용 페이스트(ACF)인 것을 특징으로 하는 플립칩 실장 제조 방법.
  9. 제1항에 있어서,
    상기 접합 패드는 상기 미리 칩이나 상기 투명기판의 상기 회로 토폴로지층상에 형성되는 것을 특징으로 하는 플립칩 실장 제조 방법.
  10. 제1항에 있어서,
    상기 투명기판은 광학 유리나 석영으로 제작되는 것을 특징으로 하는 플립칩 실장 제조 방법.
  11. 제1항에 있어서,
    전자파 반사층은 소정의 주파 범위의 전자파를 반사하며, 상기 전자파 반사층은 상기 투명기판의 제2 면에 설치되고, 상기 제2 면은 상기 제1 면과 마주보는 것을 특징으로 하는 플립칩 실장 제조 방법.
  12. 제11항에 있어서,
    상기 투명기판의 상기 제2 면은 적외선 필터막이 도금되는 것을 특징으로 하는 플립칩 실장 제조 방법.
  13. 제1항에 있어서,
    마이크로 렌즈 어레이가 형성된 상기 칩의 면은 상기 투명기판의 상기 제1 면에 접하는 것을 특징으로 하는 플립칩 실장 제조 방법.
  14. 제13항에 있어서,
    상기 칩은 화소 어레이를 가지는 광검출 소자이며, 상기 화소 어레이가 각각 상기 마이크로 렌즈 어레이에 대응하거나, 상기 칩이 복수배열된 발광 다이오드로 이루어지며, 상기 발광 다이오드가 각각 상기 마이크로 렌즈 어레이에 대응하는 것을 특징으로 하는 플립칩 실장 제조 방법.
  15. 제1 면을 포함하며, 상기 제1 면에는 접합을 위한 회로 토폴로지 영역이 있는 투명기판과.
    상기 투명기판의 상기 회로 토폴로지 영역의 하측에 설치되는 접합 패드와,
    상기 접합 패드를 통해, 상기 투명기판의 상기회로 토폴로지 영역에 접속되는 칩이 포함되는 것을 특징으로 하는 플립칩 실장 장치.
  16. 제15항에 있어서,
    상기 접합 패드는 불연속적으로 설치되는 것을 특징으로 하는 플립칩 실장 장치.
  17. 제16항에 있어서,
    상기 접합 패드의 주위에 도포되는 봉지 페이스트가 있고, 상기 봉지 페이스트는 동시에 상기 칩과 상기 투명기판에 접속되고, 상기 칩과 상기 투명기판의 사이에는 기밀의 빈 중간계층이 형성되는 것을 특징으로 하는 플립칩 실장 장치.
  18. 제17항에 있어서,
    상기 중간계층은 진공층이나 공기층 혹은 불활성 가스층인 것을 특징으로 하는 플립칩 실장 장치.
  19. 제18항에 있어서,
    상기 접합 패드는 골든 범프나 이방성 도전 접속용 페이스트(ACF) 등의 도전재로 제작되는 것을 특징으로 하는 플립칩 실장 장치.
  20. 제15항에 있어서,
    상기 접합 패드가 링 형상으로 설치됨으로써, 상기 칩과 상기 투명기판의 사이에는 빈 중간계층이 형성되는 것을 특징으로 하는 플립칩 실장 장치.
  21. 제20항에 있어서,
    상기 접합 패드는 도전재와 부도전재로 사용하여 제조하는 것을 특징으로 하 는 플립칩 실장 장치.
  22. 제21항에 있어서,
    상기 도전재는 골든 범프나 이방성 도전 접속용 페이스트(ACF)인 것을 특징으로 하는 플립칩 실장 장치.
  23. 제15항에 있어서,
    상기 접합 패드는 미리 상기 칩이나 상기 투명기판의 상기 회로 토폴로지층상에 형성되는 것을 특징으로 하는 플립칩 실장 장치.
  24. 제15항에 있어서,
    상기 투명기판은 광학 유리나 석영으로 제작되는 것을 특징으로 하는 플립칩 실장 장치.
  25. 제15항에 있어서,
    소정의 주파 범위의 전자파를 반사하는 전자파 반사층은, 상기 투명기판의 제2 면에 설치되고, 상기 제2 면은 상기 제1 면과 마주 보는 것을 특징으로 하는 플립칩 실장 장치.
  26. 제25항에 있어서,
    상기 전자파 반사층은 적외선 필터막인 것을 특징으로 하는 플립칩 실장 장치.
  27. 제15항에 있어서,
    상기 칩은 마이크로 렌즈 어레이가 있고, 상기 마이크로 렌즈 어레이는 상기 투명기판의 상기 제1 면에 접하는 것을 특징으로 하는 플립칩 실장 장치.
  28. 제27항에 있어서,
    상기 칩은 화소 어레이를 가지는 광검출 소자이며, 상기 화소 어레이가 각각 상기 마이크로 렌즈 어레이에 대응하거나, 혹은 상기 칩이 복수 배열의 발광 다이오드로 이루어져, 상기 발광 다이오드가 각각 상기 마이크로 렌즈 어레이에 대응하는 것을 특징으로 하는 플립칩 실장 장치.
KR1020050002318A 2004-09-10 2005-01-10 플립칩 실장 제조방법 및 그 장치 KR20060023934A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW093127579A TWI254997B (en) 2004-09-10 2004-09-10 Process of manufacturing flip-chips and the apparatus thereof
TW93127579 2004-09-10

Publications (1)

Publication Number Publication Date
KR20060023934A true KR20060023934A (ko) 2006-03-15

Family

ID=36034572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050002318A KR20060023934A (ko) 2004-09-10 2005-01-10 플립칩 실장 제조방법 및 그 장치

Country Status (4)

Country Link
US (1) US7122405B2 (ko)
JP (1) JP2006080477A (ko)
KR (1) KR20060023934A (ko)
TW (1) TWI254997B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308238A (zh) * 2007-05-15 2008-11-19 佛山普立华科技有限公司 相机模组
WO2009114787A2 (en) * 2008-03-13 2009-09-17 University Of Utah Researsh Foundation High precision, high speed solar cell arrangement to a concentrator lens array and methods of making the same
GB0805585D0 (en) * 2008-03-27 2008-04-30 Ultra Electronics Ltd Current measurement apparatus
WO2010151600A1 (en) 2009-06-27 2010-12-29 Michael Tischler High efficiency leds and led lamps
US8384121B2 (en) 2010-06-29 2013-02-26 Cooledge Lighting Inc. Electronic devices with yielding substrates
US9480133B2 (en) 2010-01-04 2016-10-25 Cooledge Lighting Inc. Light-emitting element repair in array-based lighting devices
US8653539B2 (en) 2010-01-04 2014-02-18 Cooledge Lighting, Inc. Failure mitigation in arrays of light-emitting devices
US8877561B2 (en) 2012-06-07 2014-11-04 Cooledge Lighting Inc. Methods of fabricating wafer-level flip chip device packages
TWI543305B (zh) * 2014-02-27 2016-07-21 姜崇義 元件封裝方法及其結構
TWI565102B (zh) 2015-04-29 2017-01-01 隆達電子股份有限公司 發光二極體模組及使用該發光二極體模組的燈具
CN113178435B (zh) * 2021-04-19 2024-01-19 深圳市洲明科技股份有限公司 一种cob封装结构光模块、显示屏及喷涂方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117797A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6455354B1 (en) * 1998-12-30 2002-09-24 Micron Technology, Inc. Method of fabricating tape attachment chip-on-board assemblies
JP3371867B2 (ja) * 1999-10-05 2003-01-27 日本電気株式会社 半導体装置
US6472247B1 (en) * 2000-06-26 2002-10-29 Ricoh Company, Ltd. Solid-state imaging device and method of production of the same
TW445612B (en) * 2000-08-03 2001-07-11 Siliconware Precision Industries Co Ltd Solder ball array structure to control the degree of collapsing
TW471143B (en) * 2001-01-04 2002-01-01 Wen-Wen Chiou Integrated circuit chip package
US6781245B2 (en) * 2001-01-08 2004-08-24 Siliconware Precision Industries Co., Ltd. Array structure of solder balls able to control collapse
US6528408B2 (en) * 2001-05-21 2003-03-04 Micron Technology, Inc. Method for bumped die and wire bonded board-on-chip package
TW522540B (en) * 2002-02-27 2003-03-01 Advanced Semiconductor Eng Solder ball manufacturing process
TW533521B (en) * 2002-02-27 2003-05-21 Advanced Semiconductor Eng Solder ball process
US6885107B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabrication

Also Published As

Publication number Publication date
JP2006080477A (ja) 2006-03-23
TWI254997B (en) 2006-05-11
US7122405B2 (en) 2006-10-17
TW200610072A (en) 2006-03-16
US20060057770A1 (en) 2006-03-16

Similar Documents

Publication Publication Date Title
KR20060023934A (ko) 플립칩 실장 제조방법 및 그 장치
US8097895B2 (en) Electronic device package with an optical device
US7274094B2 (en) Leadless packaging for image sensor devices
US8981511B2 (en) Multi-chip package for imaging systems
US5952714A (en) Solid-state image sensing apparatus and manufacturing method thereof
US6696738B1 (en) Miniaturized image sensor
US6933493B2 (en) Image sensor having a photosensitive chip mounted to a metal sheet
CN101159279A (zh) 半导体摄像元件及其制法、半导体摄像元件模块及装置
US20100315546A1 (en) Imaging Device and Manufacturing method therefor
KR20030091389A (ko) 이미지 센서 모듈 및 그 제작 공정
US8599263B2 (en) Camera module and method of manufacturing the same
US7592197B2 (en) Image sensor chip package fabrication method
JP3109809U (ja) フリップチップ実装装置
JPH03155671A (ja) 固体撮像装置
KR200381538Y1 (ko) 플립칩 실장장치
CN108336038B (zh) 封装结构、封装方法和摄像头模组
CN103956369A (zh) 影像传感器模组及其形成方法
KR20050120142A (ko) 에폭시를 이용한 카메라 모듈 및 그 제조방법
CN203895457U (zh) 一种影像传感器模组
KR20030088887A (ko) 소형의 이미지 감지 및 처리 모듈과 그것의 제조 방법
JP3100618U (ja) 映像センサーのチップスケールパッケージ（ＣＳＰ：ＣｈｉｐＳｃａｌｅＰａｃｋａｇｅ）構造
CN117497614A (zh) 光学封装芯片及其制作方法、电子设备
US20040113219A1 (en) Photosensitive assembly with a transparent layer and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application