KR200381538Y1 - 플립칩 실장장치 - Google Patents

플립칩 실장장치 Download PDF

Info

Publication number
KR200381538Y1
KR200381538Y1 KR20-2005-0000677U KR20050000677U KR200381538Y1 KR 200381538 Y1 KR200381538 Y1 KR 200381538Y1 KR 20050000677 U KR20050000677 U KR 20050000677U KR 200381538 Y1 KR200381538 Y1 KR 200381538Y1
Authority
KR
South Korea
Prior art keywords
transparent substrate
chip
bonding pad
lens
circuit topology
Prior art date
Application number
KR20-2005-0000677U
Other languages
English (en)
Inventor
쿠오-퉁 티아오
Original Assignee
에이프테크 인터내셔널 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이프테크 인터내셔널 인크 filed Critical 에이프테크 인터내셔널 인크
Priority to KR20-2005-0000677U priority Critical patent/KR200381538Y1/ko
Application granted granted Critical
Publication of KR200381538Y1 publication Critical patent/KR200381538Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 고안의 목적은 생산량을 개선하고, 재료나 시간 비용을 절약할 수 있는, 종래의 광전자공학 칩 패키징과는 다른 플립칩 실장장치를 제공하는 데에 있다. 상기의 문제를 해결하기 위해 본 고안은 광전자공학 칩을, 접합을 위한 회로 토폴로지층을 포함하는 투명기판(예를 들어 유리 기판)상에 결합하고, 접합 패드로 인해 상기 광전자공학 칩과 상기 투명기판이 전기적으로 접속된다. 또한 그 내부에 봉지된 빈 중간계층이 형성된다. 그 후 이하의 각 칩 실장에 대하여, 절하하여 단체로 만들고 규격에 따라 조립하여 모듈화함으로써, 생산량을 개선하고 재료와 시간 비용을 절약할 수 있다.

Description

플립칩 실장장치{CHIP PACKAGE ASSEMBLY PRODUCED THEREBY}
본 고안은 플립칩 실장장치에 관한 것으로, 예를 들어 광검출 소자 칩 패키징 구조와 같은, 종래의 광전자공학 칩을 개선할 수 있으며, 회로 토폴로지층을 가지는 투명기판상의 소정영역에 광전자공학칩을 결합하여 도전재에 의해 상기 광전자공학 칩과 상기 투명기판의 소정영역이 전기적으로 접속된다. 또한 상기 칩과 상기 투명기판의 사이에 빈 중간계층을 형성한 후, 각 칩 실장에 대하여, 절단하여 담체로 만들고 규격에 따라 조립하여 모듈화하는, 새로운 광전자공학 칩 패키징 구조를 제공한다.
최근 전자제품에는 경박단소되고 고기능화 되는 경향이 있으며, 칩 패키징 시장에 있어서도 정보나 통신제품이 고주파화됨과 함께, 많은 I/O수가 요구되고 소형화되는 경향이 나타나고 있다. 그에 따라 칩 패키징의 수요량을 만족시키고 고품질 요구를 충족시키는 것은 현재 생산자에 있어서 중요한 과제이다.
도 1은 종래의 칩 패키징 스케일(Chip Scale Package, CSP) 구조(1a)를 보여주는 도면으로, 담체(10a)와, 상기 담체(10a)상에 결합된 마이크로 렌즈(μ lens) 어레이(21a)를 구비한 칩(20a)과, 상기 마이크로 렌즈 어레이(21a)와 동일측으로 상기 칩(20a)상에 설치된 도전접점(pad)(22a)과, 상기 도전접점(22a)으로부터 상기 담체(10a)의 저면까지 아래로 연장된 피복 리드(30a)와, 상기 담체(10a)의 상기 저면에 배열된 볼 어레이(11a)와, 상기 칩(20a)상에 도포된 광학 페이스트(50a)와, 상기 광학 페이스트(50a)에 의해 상기 칩(20a)에 설치된 유리 기판(cover glass)(40a)과, 볼 어레이(11a)에 의해 상기 담체(10a)에 납땜되는 회로기판(70a)(플렉시블 회로기판 또는 일반적인 하드 기판)이 포함된다. 그 중 상기 볼 어레이(11a)는 피복 리드(30a)에 의해 도전접점(22a)에 전기적으로 접속되고, 이로 인해 상기 칩(20a)과 회로기판(70a)이 전기적으로 접속된다. 그 후 위에서부터 아래로 렌즈 홀더(lens holder)(60a)와, 상기 렌즈 홀더(60a)에 나합되는 렌즈(90a)와, 적외선 필터(80a)가 조립되는 렌즈를 상기 회로기판(70a)에 조립함으로써, 렌즈 모듈이 형성된다. 이로써 소위 CSP 패키징 구조(1a)가 완성된다. 또한 그 후, 응용할 전자장치와 조립한다. 그러나 상기 칩(20a)과 상기 유리 기판(40a) 사이에는 상기 광학 페이스트(50a)가 충전되고, 스넬의 법칙(Snell's Law)에 의해 알 수 있듯이, 광선이 상기 유리 기판(40a)을 통과한 후, 상기 광학 페이스트(50a)를 통하여 상기 마이크로 렌즈 어레이(21a)(종래의 유리 기판(40a)의 굴절률이 약 1.6, 상기 광학 페이스트(50a)의 굴절률이 약 1.5, 마이크로 렌즈의 굴절률이 약 1.6이다)에 입사되기 때문에 뛰어난 집광 효과를 얻을 수 없고, 이미지 감광감도가 낮아지는 등 효과는 비교적 저하된다. 또한, 상기 CSP 패키징 구조(1a)는 수많은 전기적 접속의 회수(예를 들어, 상기 도전접점(22a)과 상기 피복 리드(30a), 상기 피복 리드(30a)와 상기 볼 어레이(11a), 상기 볼 어레이(11a)와 상기 회로기판(70a))가 필요하기 때문에, 구조와 단계가 복잡하고, 따라서 생산량을 향상시킬 수 없을 뿐만 아니라, 재료나 성분을 절약할 수도 없다.
도 2는 종래의 칩 온 보드(Chip On Board, COB) 구조(1b)이며, 회로기판(70b)(하드 회로기판이 일반적이며 플렉시블 기판도 무방)과, 상기 회로기판(70b)에 설치된 칩(20b)(상기 칩(20b)에는 마이크로 렌즈 어레이(21b)와 도전접점(22b)이 포함된다)과, 상기 도전접점(22b)과 상기 회로기판(70b)을 전기적으로 접속하는 와이어(30b)와, 렌즈 홀더(60b)와 상기 렌즈 홀더(60b)에 배열되는 렌즈(90b)와 적외선 필터(80b)가 조립되는 렌즈가 상기기 회로기판(70b)에 조립됨으로써 렌즈 모듈이 형성되고, 마지막으로 적용할 전자장치에 조립한다. 상기와 같이 조립 과정에서 미세한 입자나 먼지가 직접 상기 칩(20b)의 마이크로 렌즈상에 떨어지면 치명적인 이미지 반점이 형성된다. 또한 마이크로 렌즈상에 떨어진 먼지가 어떤 방법으로도 제거되지 않아 제품이 고장나게 되고, 그 때문에 패키징 과정 전체(렌즈 모듈 조립 공정을 포함)에서의 생산량을 향상시키기 위하여 극히 높은 정도의 클린룸(예를 들면 10등급 정도) 내에서 수행할 필요가 있다. 그러나, 이와 같은 클린룸을 위해서는 매우 높은 비용이 필요할 뿐만 아니라 상기의 공정 전체에 사용되는 기계를 충분히 수납할 공간이 요구되고, 클린룸 내에서 모든 것이 조립되고 테스트될 필요가 있고, 설비 비용이 많이 든다. 그 뿐 아니라, 클린룸의 제어에 있어서는 쾌속 와이어 본딩(wire bond)에 기인하는 기류의 교란시 미세한 입자가 공중에 날아다니는 것과 같은 미세한 실수가 있으면, 제품의 생산량에 악영향을 끼칠 우려가 있다.
따라서 본 고안은 상기의 결점을 해결하기 위해 신중히 연구함과 아울러 학리의 운용을 조화시킴으로써, 설계가 합리적이면서 동시에 널리 적용할 수 있는, 상기의 결점을 개선하는 본 고안을 제안하였다.
본 고안의 주된 목적은 공정의 간소화와 비용 절감 및 제품 생산량의 향상이 가능하며, 고품질의 감광감도를 가지는 플립칩 실장장치를 제공하는 데에 있다.
본 고안의 다른 목적은 먼지나 미세한 입자로부터 보호하여 마이크로 렌즈의 이미지 결상에 직접적으로 영향을 끼치지 않는 플립칩 실장장치를 제공하는 데에 있다.
본 고안의 또 다른 목적은 클린룸 내에서의 제작 시간을 단축함으로써 비용 절감이 가능한 플립칩 실장장치를 제공하는 데에 있다.
본 고안의 또 다른 목적은 패키징을 할 때 전기적으로 접속하는 횟수를 감소시켜, 공정 효율을 향상시킬 수 있는 플립칩 실장장치를 제공하는 데에 있다.
본 고안의 또 다른 목적은 솔더 공정을 제외하여, 솔더 공정이 제품에 끼치는 영향을 피할 수 있는 플립칩 실장장치를 제공하는 데에 있다.
상기의 목적을 달성하기 위해, 본 고안이 제공하는 플립칩 실장장치는, 투명기판과, 상기 투명기판의 하측에 설치된 칩과, 상기 투명기판과 상기 칩을 접합하는 접합 패드와, 상기 접합 패드의 주위에 도포된 봉지 페이스트와, 상기 투명기판의 상측에 설치된 렌즈 모듈이 포함된다. 상기 투명기판의 제1 면에는 접합을 위한 회로 토폴로지층이 설치되며, 상기 접합 패드는 불연속적으로 설치되고, 상기 봉지 페이스트를 통하여 동시에 상기 칩과 상기 투명기판에 접속되고, 상기 칩과 상기 투명기판 사이에 밀폐된 빈 중간계층이 형성된다.
상기의 목적을 달성하기 위해, 본 고안의 플립칩 실장장치는, 투명기판과, 상기 투명기판의 하측에 설치된 칩과, 상기 투명기판과 상기 칩을 접합하는 접합 패드와, 상기 접합 패드의 주위에 도포됨과 동시에 상기 칩과 상기 투명기판에 접속되는 봉지 페이스트가 포함된다. 상기 투명기판의 제1 면에는, 접합을 위한 회로 토폴로지층이 설치되고, 상기 접합 패드는 상기 투명기판의 상기 회로 토폴로지층과 상기 칩을 접합한다.
상기의 목적을 달성하기 위해, 본 고안의 플립칩 실장장치에는, 투명기판과, 상기 투명기판 하측에 설치된 칩과, 상기 투명기판과 상기 칩을 접합하는 접합 패드가 포함된다. 상기 투명기판의 제1 면에는, 접합을 위한 회로 토폴로지층이 설치되고, 상기 접합 패드는 상기 투명기판의 상기 회로 토폴로지층과 상기 칩을 접합한다.
이하, 본 고안에 관한 상세한 설명으로, 본 고안의 특징과 기술 내용을 이해할 수 있지만, 기재된 내용은 단지 참고용 또는 설명용으로, 본 고안은 그로 인해 제한되는 것은 아니다.
도 3a 내지 도 3f는 본 고안에 따른 플립칩 실장장치의 구조 개념도이다. 도 3a를 참조하면, 그 구조에 있어서는 제1 면에 접합을 위한 회로 토폴로지층(12)이 배치되며, 투명기판(10)과, 상기 투명기판(10)의 하측에 배치된 칩(20)과, 상기 투명기판(10)과 상기 칩(20)을 접합하는 접합 패드(30)가 포함된다. 도 3b를 참조하면, 상기 접합 패드(30)의 일실시예는 불연속적으로 배치되기 때문에, 본 고안의 상기 플립칩 실장장치에는 또한 상기 접합 패드(30)의 주위에 도포된 봉지 페이스트(50)가 포함되고, 상기 봉지 페이스트(50)는 동시에 상기 칩(20)과 상기 투명기판(10)에 접합된다. 이로써 상기 칩(20)과 상기 투명기판(10)의 사이에는 외부로부터의 교란을 받지 않는 밀폐된 빈 중간계층(40)이 형성되기 때문에 본 고안의 이미지 감광감도가 향상된다. 또한 도 3d를 참조하면, 상기 접합 패드(30)의 다른 일실시예는 링 형상으로 배치되고 특별히 상기 봉지 페이스트(50)를 도포하지 않아도 상기 칩(20)과 상기 투명기판(10)의 사이에는 밀폐된 빈 중간계층(40)이 형성된다. 따라서 본 고안의 상기 플립칩 실장장치의 내부에 봉지된 상기 빈 중간계층(40)이 형성된 후, 확실하게 미세한 입자나 먼지가 내부에 포함된 마이크로 렌즈 어레이(21)에 영향을 주어 생기는 치명적인 이미지 반점의 형성을 방지할 수 있다. 또는 예를 들어 습기나 휘발성 용제의 침입 등과 같은 다른 관계 요인으로, 제품 수명을 단축시키는 것을 방지할 수 있다. 또한 본 고안은, 상기 투명기판(10)에 상기 회로 토폴로지 영역(12)을 포함하고, 또한 상기 칩(20)이 접합 패드를 통하여 결합하는 방법으로 결합되기 때문에, 상기 투명기판(10)에는 동시에 회로 담체로서의 기능과 먼지를 격리하는 기능을 포함한다. 상기의 조립을 종료한 후 곧바로 클린룸으로부터 분리하여 다음 공정으로 이행할 수 있는데 예를 들어 각 칩 실장에 대하여 절단하여 담체로 만들고 규격에 따라, 나아가 상기 투명기판(10)의 상측에 렌즈 모듈(90)(도 3f 참조)을 조립하는 새로운 광전자공학 칩 패키징 구조를 제공한다. 그 후 종래의 것을 응용하는 광전자공학 칩의 전자제품 조립 생산 라인으로, 본 고안의 상기 플립칩 실장장치를 전자장치상에 조립하여, 공정의 간소화 및 칩 모듈의 사이즈 축소가 가능할 뿐만 아니라, 나아가 생산량의 향상과 재료 및 시간 비용의 절약이 가능하다. 본 고안은 매우 낮은 비용으로 큰 효과를 얻을 수 있고, 대부분의 광검출 소자 칩 패키징 생산 라인에 적용할 수 있다.
도 3a를 참조하면, 상기 투명기판(10)은 일반적으로 광학 유리(또는 석영, 석영의 경우에 비용이 많이 든다)로 제작된다. 더욱 바람직한 실시예에 따르면, 상기 투명기판(10)의 제2 면에 미리 소정의 주파 범위의 전자파를 반사하기 위한 전자파 반사층이 설치된다. 또한 상기 제2 면은 상기 제1 면에 상하로 마주본다. 본 실시예에 따르면, 사익 투명기판(10)에 종래의 CSP나 COB 패키징 구조(1a 또는 1B)의 적외선 필터(80a 또는 80b) 대신, 미리 적외선 필터막(11)이 전적 도금된다. 상기 투명기판(10)에는 상기 회로 토폴로지 영역(12)에 전기적으로 접속된 보호 회로가 포함되고, 상기 보호 회로는 신호의 명확성과 안정성을 유지하기 위한 과전압 보호, 정전압, 정전류, 노이즈 여과 또는 정전 방지 구조로 되어 있다. 또한 상기 투명기판(10)에는 상기 회로 토폴로지 영역(12)에 전기적으로 접속되는 손가락 모양의 도전 구조(14)가 포함되며, 도 3c에 나타나는 상기 투명기판(10)의 일측 테두리에는 일반 인쇄 회로기판의 골드 핑거 기능이 포함된다.
상기 칩(20)은 상기 투명기판(10)의 상기 제1 면에 접하는 마이크로 렌즈 어레이(21)와, 각각에 상기 마이크로 렌즈 어레이(21)의 하측에 대응하는 이미지 표시 어레이(도시하지 않음)가 포함되는 광검출 소자이다. 상기 칩(20)은 예를 들어 CMOS나 CCD 또는 CIS 등의 광검출 소자라면, 상기 이미지 표시 어레이는 화상 어레이여도 좋고, 상기의 광검출 소자에 적용될 뿐만 아니라, 동일하게 발광 다이오드 어레이를 상기 투명기판(10)상에 배치하여 적당한 사이즈로 절단한 후, 문자나 메시지를 표시하기 위한 광고 표시판에도 적용된다. 또한, 반사 간섭막을 투명기판상에 도금함으로써, 발광 다이오드의 칼라 콘트라스트 휘도를 강화할 수도 있고, 그 때문에 상기 칩(20)은 복수개로 배열된 발광 다이오드로 이루어지고, 상기 발광 다이오드가 각각 상기 마이크로 렌즈 어레이(21)에 대응함으로써 일대일 이미지 결상 유닛이 형성된다. 도 3b를 참조하면, 상기 칩(20)에는 복수개의 칩 주위를 따라 접점(22)이 설치되고, 상기 접합 패드(30)로 불연속적인 상태와 상기 복수 접점(22)의 상측을 중합하는 상태가 되기 때문에, 상기 투명기판(10)의 상기 회로 토폴로지 영역(12)에 전기적으로 접속된다.
도 3b를 참조하면, 상기 접합 패드(30)가 불연속으로 설치될 때, 직접 도전재로 제작할 수 있다. 또한 선택적으로 미리 상기 칩(20)이나 상기 투명기판(10)의 상기 회로 토폴로지 영역(12)상에 형성할 수도 있다. 예를 들어 상기 접합 패드(30)는 미리 직접 상기 투명기판(10)이나 상기 칩(20)상에 본딩되는 골든 범프(golden bump)로도 좋기 때문에, 웨이브 납땜 방법으로 상기 칩(20)과 상기 투명기판(10)의 상기 회로 토폴로지 영역(12)을 전기 접합한다. 또한 상기 접합 패드(30)는 이방성 도전 접속용 페이스트(Anisotropic Conductive Film and paste, ACF)로도 좋기 때문에, 동일하게 미리 상기 투명기판(10)이나 상기 칩(20)상에 설치하고, 상기 칩(20)을 상기 투명기판(10)의 상기 회로 토폴로지 영역(12)에 부착한다. 또는 상기 접합 패드(30)는 다른 도전재로도 좋지만, 도 3c를 참조하면, 상기 접합 패드(30)는 링 형상으로 설치될 때, 단락이나 다른 전기 기능 등의 문제를 고려하면 접합 패드(30)는 도전재와 부도전재를 교대로 제작할 수 있다. 그 중 상기 도전재는 상기 칩(20)의 상기 접점(22)에 전기적으로 접속되고, 상기 부도전재는 봉지를 위해 상기 도전재의 사이에 충전된다. 상기 도전재는 상술한 바와 같이 골든 범프나 이방성 도전 접점용 페이스트 또는 기타 도전재로도 좋다. 또한 상기 투명기판(10)과 상기 칩(20)의 사이에 형성된 상기 빈 중간계층(40)은 공기중에 포함된 미스트나 그 외의 물질을 격리하기 위해 진공으로 해도 좋고, 공기나 불활성 가스가 주입되어, 스넬의 법칙(Snell's Law)에서 알 수 있듯이, 상기 빈 중간계층(40)의 존재는, 감도가 좋은 이미지 결상 유닛을 구성하는 데에 유리하다. 일반적으로 상기 투명기판이 유리 소재이면, 그 굴절률이 약 1이고, 마이크로 렌즈의 굴절률이 약 1.6, 진공 굴절률이 약 1이다. 광선이 통과하면 명백한 집광 효과를 얻을 수 있고, 상기 이미지 결상 유닛의 감광감도가 높아진다. 도 3d에 따르면, 상기 빈 중간계층(40)은 상기 접합 패드(30)로 외부로부터 격리되어 밀폐 공간이 됨으로써 외부로부터의 영향이 격리된다. 도 3b에 따르면, 상기 빈 중간계층(40)을 완전히 밀폐하기 위한 상기 봉지 페이스트(50)는 또한 절대적인 밀폐를 보증하는 기능을 제공한다.
도 3e를 참조하면, 본 고안에는 또한 상기 손가락 모양의 도전 구조(14)에 전기적으로 접속되는 회로기판(70)(플렉시블 기판도 무방)이 포함되고, 상기 투명기판(10)은 핫바(hot bar) 방법으로 상기 회로기판(70)에 결합되면, 상기 회로기판(70)은 다른 전자제품에도 응용할 수 있다.
도 3f를 참조하면, 본 고안의 상기 렌즈 모듈(90)에는 렌즈와, 상기 렌즈를 셋팅하기 위한 렌즈 홀더가 포함되고, 상기 렌즈가 상기 렌즈 홀더(또는 다른 방법으로 고정한다)에 나합됨으로써, 상기 렌즈 홀더가 상기 투명기판(10)에 조립된다. 이로써 렌즈 모듈(90) 전제는 상기 투명기판(10)의 상측에 설치된다. 또한 본 고안에 따르면, 상기 접합 패드(30)만을 이용하여 상기 투명기판(10)과 상기 칩(20)을 결합하기 때문에, 조립 두께가 매우 얇아진다. 그리고 상기 렌즈 홀더에는 적어도 상기 칩(20)을 수납하기 위한 공간이 불필요하기 때문에, 렌즈 모듈 전체의 조립 높이가 낮아지고, 플립칩 실장장치의 크기를 축소하는 효과가 달성된다.
상기 투명기판(10)은 기능면에서 종래 기술의 담체에 해당하며, 그 상측에 회로가 배열된다. 또한 상기 투명기판(10)에는, 직접 상기 접합 패드(30)를 통하여 상기 칩(20)이 결합되기 때문에, 외부의 먼지가 직접 상기 마이크로 렌즈에 접촉하는 것을 방지할 수 있다. 불청결한 입자가 상기 투명기판(10)상에 떨어지면, 알콜이나 이소프로파놀(IPA)로 직접 닦아낼 수 있고, 치명적인 이미지 반점이 발생할 기회를 줄여, 생산량을 향상시킨다. 본 고안은 종래의 CSP나 COB 패키징 구조 내에서 필요로 하는 솔더 나 와이어 본딩 공정을 필요로 하지 않고, 특히 솔더 공정을 생략함으로써 환경이 제품에 끼치는 영향을 감소시킬 수 있다. 또한 예를 들어 CSP 패키징 구조내에, 전기적으로 접속하는 횟수가 너무 많아서 공정 효율을 악화시키는 문제(예를 들면, 칩(20a)이 피복 리드(30a)에 의해, 도전접점(22a)와 볼 어레이(11a)에 접속되고, 도한 볼 어레이(11a)를 통하여 회로기판(70a)에 전기적으로 접속되는 것)가 해결된다. 또한 상기 투명기판(10)이 격리 기능을 가지기 때문에, 빠르게 클린룸으로부터 분리하여, 상기 클린룸 내에서의 제작 시간을 단축시킬 수 있고, 상기 클린룸 내에 관한 설비 배치를 감소할 수 있으므로, 명백히 비용 절감의 효과를 얻을 수 있다.
이상, 본 고안의 보다 바람직한 실시예이나, 본 고안의 등록 청구 범위는, 그로써 제한되지 않으며, 본 고안의 명세서나 도면 내용에 따른 등가 구조 변경은, 모두 본 고안의 범위 내에 포함된다.
도 1은 종래의 광전자공학 칩 패키징 구조의 제1예를 보여주는 측면 개념도이다.
도 2는 종래의 광전자공학 칩 패키징 구조의 제2예를 보여주는 측면 개념도이다.
도 3은 본 고안에 따른 플립칩 실장장치의 측면 개념도이다.
도 3b는 본 고안에 따른 접합 패드의 제1 실시예의 실시 개념도이다.
도 3c는 본 고안에 따른 플립칩 실장장치의 도 3b의 확대 개념도이다.
도 3d는 본 고안에 따른 접합 패드의 제2 실시예의 실시 개념도이다.
도 3e는 본 고안에 따른 플립칩 실장장치의 제1 실시예의 응용 실시 개념도이다.
도 3f는 본 고안에 따른 플립칩 실장장치의 제2 실시예의 렌즈를 조립한 후의 응용 실시예의 측면 개념도이다.
*도면의 주요부분에 대한 부호의 설명
10a: 담체 11a: 볼 어레이
20a: 칩 21a: 마이크로 렌즈 어레이
22a: 도전접점 30a: 피복 리드
40a: 유리 기판 50a: 광학 페이스트
60a: 렌즈 홀더 70a: 회로기판
80a: 적외선 필터 90a: 렌즈
20b: 칩 21b: 마이크로 렌즈 어레이
22b: 마이크로 렌즈 어레이 도전접점 30b: 와이어
60b: 렌즈 홀더 70b: 회로기판
80b: 적외선 필터 90b: 렌즈
10: 회로기판 11: 적외선 필터막
12: 회로 토폴로지 영역 14: 손가락 모양 도전구조
20: 칩 21: 마이크로 렌즈 어레이
22: 접점 30: 접합 패드
40: 빈 중간계층 50: 봉지 페이스트
70: 회로기판 90: 렌즈 모듈

Claims (49)

  1. 제1 면에 접합을 위한 회로 토폴로지 영역이 설치되는 투명기판과,
    상기 투명기판의 하측에 설치된 칩과,
    상기 투명기판의 상기 회로 토폴로지 영역과 상기 칩을 접합하는 접합 패드와,
    상기 접합 패드의 주위에 도포됨과 동시에 상기 투명기판과 상기 칩에 접속되는 봉지 페이스트와,
    상기 투명기판의 상측에 설치되는 렌즈 모듈이 포함되며, 상기 접합 패드는 불연속적으로 설치되고, 상기 봉지 페이스트를 통하여 상기 칩과 상기 투명기판의 사이에는 밀폐된 빈 중간계층을 형성하는 것을 특징으로 하는 플립칩 실장장치.
  2. 제1항에 있어서,
    상기 빈 중간계층은 진공층이나 공기층 또는 불활성 가스층인 것을 특징으로 하는 플립칩 실장장치.
  3. 제1항에 있어서,
    상기 투명기판은 광학 유리나 석영으로 제작되는 것을 특징으로 하는 플립칩 실장장치.
  4. 제1항에 있어서,
    소정의 주파범위의 전자파를 반사하는 전자파 반사층은, 상기 투명기판의 제2 면에 설치되고, 상기 제2 면은 상기 제1 면과 마주 보는 것을 특징으로 하는 플립칩 실장장치.
  5. 제4항에 있어서,
    상기 전자파 반사층은 적외선 필터막인 것을 특징으로 하는 플립칩 실장장치.
  6. 제1항에 있어서,
    상기 접합 패드는 도전재로 제작되는 것을 특징으로 하는 플립칩 실장장치.
  7. 제6항에 있어서,
    상기 접합 패드는 미리 상기 칩이나 상기 투명기판의 상기 회로 토폴로지 영역상에 형성되는 것을 특징으로 하는 플립칩 실장장치.
  8. 제6항에 있어서,
    상기 접합 패드는 골든 범프나 이방성 도전 접속용 페이스트(ACF)인 것을 특징으로 하는 플립칩 실장장치.
  9. 제1항에 있어서,
    상기 칩은 상기 투명기판의 상기 제1 면에 접하는 마이크로 렌즈 어레이가 포함되는 것을 특징으로 하는 플립칩 실장장치.
  10. 제9항에 있어서,
    상기 칩에는 화소 어레이의 광검출 소자가 포함되고, 상기 화소 어레이는 각각 상기 마이크로 렌즈 어레이의 하측에 대응하고, 또는 상기 칩은 복수개로 배열된 발광 다이오드로 이루어지고, 상기 발광 다이오드는 각각 상기 마이크로 렌즈 어레이의 하측에 대응하는 것을 특징으로 하는 플립칩 실장장치.
  11. 제1항에 있어서,
    상기 투명기판에는 상기 회로 토폴로지 영역에 전기적으로 접속되는 보호 회로가 포함되는 것을 특징으로 하는 플립칩 실장장치.
  12. 제11항에 있어서,
    상기 보호 회로는 과전압 보호나 정전압, 정전류, 노이즈 여과 또는 정전 방지 구조인 것을 특징으로 하는 플립칩 실장장치.
  13. 제1항에 있어서,
    상기 투명기판에는 상기 회로 토폴로지 영역에 전기적으로 접속되는 손가락 모양의 도전 구조가 포함되는 것을 특징으로 하는 플립칩 실장장치.
  14. 제13항에 있어서,
    상기 손가락 모양의 도전 구조에 전기적으로 접속되는 회로기판이 포함되는 것을 특징으로 하는 플립칩 실장장치.
  15. 제1항에 있어서,
    상기 렌즈 모듈에는 렌즈와, 상기 렌즈를 셋팅하기 위한 렌즈 홀더가 포함되고, 상기 렌즈 홀더는 상기 투명기판에 조립되는 것을 특징으로 하는 플립칩 실장장치.
  16. 제1 면에 접합을 위한 회로 토폴로지 영역이 설치되는 투명기판과,
    상기 투명기판의 하측에 설치되는 칩과,
    상기 투명기판의 상기 회로 토폴로지 영역과 상기 칩을 접합하는 접합 패드와,
    상기 접합 패드의 주위에 도포됨과 동시에 상기 투명기판과 상기 칩에 접속되는 봉지 페이스트를 포함하는 것을 특징으로 하는 플립칩 실장장치.
  17. 제16항에 있어서,
    상기 접합 패드는 불연속적으로 설치되고, 상기 봉지 페이스트를 통하여 상기 칩과 상기 투명기판의 사이에는 밀폐된 빈 중간계층이 형성되는 것을 특징으로 하는 플립칩 실장장치.
  18. 제17항에 있어서,
    상기 빈 중간계층은 진공층이나 공기층 또는 불활성 가스층인 것을 특징으로 하는 플립칩 실장장치.
  19. 제16항에 있어서,
    상기 투명기판은 광학 유리나 석영으로 제작되는 것을 특징으로 하는 플립칩 실장장치.
  20. 제16항에 있어서,
    소정 주파 범위의 전자파를 반사하는 전자파 반사층은 상기 투명기판의 제2 면에 설치되고, 상기 제2 면은 상기 제1 면과 마주 보는 것을 특징으로 하는 플립칩 실장장치.
  21. 제20항에 있어서,
    상기 전자파 반사층은 적외선 필터막인 것을 특징으로 하는 플립칩 실장장치.
  22. 제16항에 있어서,
    상기 접합 패드는 도전재로 제작되는 것을 특징으로 하는 플립칩 실장장치.
  23. 제22항에 있어서,
    상기 접합 패드는 미리 상기 칩이나 상기 투명기판의 상기 회로 토폴로지 영역상에 형성되는 것을 특징으로 하는 플립칩 실장장치.
  24. 제22항에 있어서,
    상기 접합 패드는 골든 범프나 이방성 도전 접속용 페이스트(ACF)인 것을 특징으로 하는 플립칩 실장장치.
  25. 제16항에 있어서,
    상기 칩에는 상기 투명기판의 상기 제1 면에 접하는 마이크로 렌즈 어레이가 포함되는 것을 특징으로 하는 플립칩 실장장치.
  26. 제25항에 있어서,
    상기 칩에는 화소 어레이의 광검출 소자가 포함되고, 상기 화소 어레이는 각각 상기 마이크로 렌즈 어레이의 하측에 대응하거나, 또는 상기 칩은 복수개로 배열된 발광 다이오드로 이루어지고, 상기 발광 다이오드는 각각 상기 마이크로 렌즈 어레이의 하측에 대응하는 것을 특징으로 하는 플립칩 실장장치.
  27. 제16항에 있어서,
    상기 투명기판에는 상기 회로 토폴로지 영역에 전기적으로 접속되는 보호 회로가 포함되는 것을 특징으로 하는 플립칩 실장장치.
  28. 제27항에 있어서,
    상기 보호 회로는 과전압 보호나 정전압, 정전류, 노이즈 여과 또는 정전 방지 구조인 것을 특징으로 하는 플립칩 실장장치.
  29. 제16항에 있어서,
    상기 투명기판에는 상기 회로 토폴로지 영역에 전기적으로 접속되는 손가락 모양의 도전 구조가 포함되는 것을 특징으로 하는 플립칩 실장장치.
  30. 제29항에 있어서,
    상기 손가락 모양의 도전 구조에 전기적으로 접속되는 회로기판이 포함되는 것을 특징으로 하는 플립칩 실장장치.
  31. 제1항에 있어서,
    상기 투명기판의 상측에 설치된 렌즈 모듈이 포함되는 것을 특징으로 하는 플립칩 실장장치.
  32. 제31항에 있어서,
    사익 렌즈 모듈에는 렌즈와, 상기 렌즈를 셋팅하기 위한 렌즈 홀더가 포함되고, 상기 렌즈 홀더는 상기 투명기판에 조립되는 것을 특징으로 하는 플립칩 실장장치.
  33. 제1 면에 접합을 위한 회로 토폴로지 영역이 설치되는 투명기판과,
    상기 투명기판의 하측에 설치되는 칩과,
    상기 투명기판의 상기 회로 토폴로지 영역과 상기 칩을 접합하는 접합 패드가 포함되는 것을 특징으로 하는 플립칩 실장장치.
  34. 제33항에 있어서,
    상기 접합 패드는 링 형상으로 설치되고, 상기 칩과 상기 투명기판의 사이에는 밀폐된 빈 중간계층이 형성되는 것을 특징으로 하는 플립칩 실장장치.
  35. 제34항에 있어서,
    상기 빈 중간계층은 진공층이나 공기층 또는 불활성 가스층인 것을 특징으로 하는 플립칩 실장장치.
  36. 제33항에 있어서,
    상기 투명기판은 광학 유리나 석영으로 제작되는 것을 특징으로 하는 플립칩 실장장치.
  37. 제33항에 있어서,
    소정 주파 범위의 전자파를 반사하는 전자파 반사층은 상기 투명기판의 제2 면에 설치되고, 상기 제2 면은 상기 제1 면과 마주 보는 것을 특징으로 하는 플립칩 실장장치.
  38. 제37항에 있어서,
    상기 전자파 반사층은 적외선 필터막인 것을 특징으로 하는 플립칩 실장장치.
  39. 제33항에 있어서,
    상기 접합 패드는 도전재와 부도전재를 교대로 하여 제작되는 것을 특징으로 하는 플립칩 실장장치.
  40. 제39항에 있어서,
    상기 접합 패드는 미리 상기 칩이나 상기 투명기판의 상기 회로 토폴로지 영역상에 형성되는 것을 특징으로 하는 플립칩 실장장치.
  41. 제39항에 있어서,
    상기 도전재는 골든 범프나 이방성 도전 접속용 페이스트(ACF)인 것을 특징징으로 하는 플립칩 실장장치.
  42. 제33항에 있어서,
    상기 칩은 상기 투명기판의 상기 제1 면에 접하는 마이크로 렌즈 어레이가 포함되는 것을 특징으로 하는 플립칩 실장장치.
  43. 제42항에 있어서,
    상기 칩은 화소 어레이의 광검출 소자가 포함되고, 상기 화소 어레이는 각각 상기 마이크로 렌즈 어레이의 하측에 대응하거나, 또는 상기 칩은 복수개로 배열된 발광 다이오드로 이루어지며, 상기 발광 다이오드는 각각 상기 마이크로 렌즈 어레이의 하측에 대응하는 것을 특징으로 하는 플립칩 실장장치.
  44. 제33항에 있어서,
    상기 투명기판에는 상기 회로 토폴로지 영역에 전기적으로 접속되는 보호 회로가 포함되는 것을 특징으로 하는 플립칩 실장장치.
  45. 제44항에 있어서,
    상기 보호 회로는 과전압 보호나 정전압, 정전류, 노이즈 여과 또는 정전 방지 구조인 것을 특징으로 하는 플립칩 실장장치.
  46. 제33항에 있어서,
    상기 투명기판에는 상기 회로 토폴로지 영역에 전기적으로 접속되는 손가락 모양의 도전 구조가 포함되는 것을 특징으로 하는 플립칩 실장장치.
  47. 제46항에 있어서,
    상기 손가락 모양의 도전 구조에 전기적으로 접속되는 회로기판이 포함되는 것을 특징으로 하는 플립칩 실장장치.
  48. 제33항에 있어서,
    상기 투명기판 상측에 설치되는 렌즈 모듈이 포함되는 것을 특징으로 하는 플립칩 실장장치.
  49. 제48항에 있어서,
    상기 렌즈 모듈에는 렌즈와, 상기 렌즈를 셋팅하기 위한 렌즈 홀더가 포함되고, 상기 렌즈 홀더는 상기 투명기판에 조립되는 것을 특징으로 하는 플립칩 실장장치.
KR20-2005-0000677U 2004-09-10 2005-01-10 플립칩 실장장치 KR200381538Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20-2005-0000677U KR200381538Y1 (ko) 2004-09-10 2005-01-10 플립칩 실장장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW93214517 2004-09-10
KR20-2005-0000677U KR200381538Y1 (ko) 2004-09-10 2005-01-10 플립칩 실장장치

Publications (1)

Publication Number Publication Date
KR200381538Y1 true KR200381538Y1 (ko) 2005-04-14

Family

ID=43683120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20-2005-0000677U KR200381538Y1 (ko) 2004-09-10 2005-01-10 플립칩 실장장치

Country Status (1)

Country Link
KR (1) KR200381538Y1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100748722B1 (ko) * 2006-04-03 2007-08-13 삼성전자주식회사 미소소자 패키지 모듈 및 그 제조방법
KR20210049336A (ko) 2019-10-25 2021-05-06 주식회사 해담 팽연왕겨를 이용한 악취 제거용 효소칩의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100748722B1 (ko) * 2006-04-03 2007-08-13 삼성전자주식회사 미소소자 패키지 모듈 및 그 제조방법
KR20210049336A (ko) 2019-10-25 2021-05-06 주식회사 해담 팽연왕겨를 이용한 악취 제거용 효소칩의 제조방법

Similar Documents

Publication Publication Date Title
US6833612B2 (en) Flip-chip image sensor packages
US7274094B2 (en) Leadless packaging for image sensor devices
KR20060023934A (ko) 플립칩 실장 제조방법 및 그 장치
USRE35069E (en) Optoelectronic device component package
US8164676B2 (en) Camera module providing reliable long term adherence
US7391457B2 (en) Image sensor module with light-shielding diaphragm made of ink, and method of making the same
US6696738B1 (en) Miniaturized image sensor
CN101159279A (zh) 半导体摄像元件及其制法、半导体摄像元件模块及装置
US8248514B1 (en) Camera module having image sensing module with passive components
US7592197B2 (en) Image sensor chip package fabrication method
KR200381538Y1 (ko) 플립칩 실장장치
JP3109809U (ja) フリップチップ実装装置
KR20050120142A (ko) 에폭시를 이용한 카메라 모듈 및 그 제조방법
JP2004048810A (ja) イメージセンサ・モジュール及びその製造方法
KR20040075416A (ko) 칩 온 보드 타입 이미지 센서 모듈 및 그 제조 방법
US20140035079A1 (en) Window Type Camera Module Structure
US20060098261A1 (en) Optical scanner capable of flip-chip hermetic packaging
JP2004200630A (ja) 高画素品質のイメージセンサパッケージ構造
KR20040100729A (ko) 집적 화상 센서 모듈
KR20050100072A (ko) 촬상 소자의 패키징 구조 및 촬상 소자의 웨이퍼 레벨패키징 방법

Legal Events

Date Code Title Description
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20080320

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee