KR20050100072A - 촬상 소자의 패키징 구조 및 촬상 소자의 웨이퍼 레벨패키징 방법 - Google Patents

Abstract

본 발명은 촬상 소자의 패키징 구조 및 웨이퍼 레벨 패키징 방법으로서, 웨이퍼와 투명 기판을 제공하는 방법을 개시한다. 복수의 촬상 유닛이 웨이퍼 상부면에 형성되고, 복수의 투명 기판 유닛이 투명 기판의 하부면에 형성된다. 대응하는 회로 레이아웃과 도전성 범프들이 각각의 투명 기판 유닛 및 영상 감지 유닛 상에 형성된다. 회로 레이아웃과 도전성 범프를 대응하게 접속하여 도통시킴으로써 투명 기판과 웨이퍼는 이방성 도전막에 의해 접속되고, 그 다음, 투명 기판과 웨이퍼가 절단되어 촬상 소자들이 된다. 본 발명은 와이어 본딩을 사용하지 않고 인쇄 회로 기판을 대체하는 회로 레이아웃을 사용하여, 공정을 단순화하고, 비용을 절감할 수 있으며, 청정 상태를 보장하고, 높은 수율을 달성한다.

Description

촬상 소자의 패키징 구조 및 촬상 소자의 웨이퍼 레벨 패키징 방법{PACKAGING STRUCTURE OF IMAGE SENSING DEVICE AND WAFER LEVEL PACKAGING METHOD THEREOF}

본 발명은 촬상 소자(image sensing device)의 패키징 기술에 관한 것으로, 보다 구체적으로는, 촬상 소자의 패키징 구조와 촬상 소자의 웨이퍼 레벨 패키징 방법에 관한 것이다.

종래의 촬상 소자에서, 패키징 기술은 일반적으로 COB(Chip On Board) 기술을 사용하여 달성된다. 패키징 절차는 대개 다이 절단(die sawing), 다이 본딩(die bonding), 와이어 본딩(wire bonding) 및 몰딩(molding) 공정을 포함한다. 그러나, COB 기술은 복잡한 와이어 본딩 공정, 낮은 수율, 쉽게 기울어지는 칩(easily tilted chip) 및 복잡한 전체 공정과 같은 몇가지 단점이 있으며, 점차적으로 테이프 캐리어 패키지(TCP) 기술 및 COG(Chip On Glass) 기술에 의해 대체되어 가고 있다. COG 기술은 유리판 상에 IC칩을 직접 장착하는 방법을 의미한다.

COG 기술을 이용한 종래의 영상 감지기의 패키징 기술은 타이완 특허 제474100호인 "영상 감지기의 패키징 구조 및 패키징 방법"에 개시되어 있다. 이 종래 기술에서, 우선, 복수의 영상 감지기가 웨이퍼 상에 형성되는데, 여기서, 각각의 영상 감지기는 감지 영역(sensing area)과 하부 영역(bottom area)을 가지며, 감지 영역 주변에는 복수의 접속 패드가 형성된다. 그 다음 각각의 영상 감지기의 감지 영역 주변에는 접착제(glue)가 제공되고, 유리가 피복되어 웨이퍼 상에 접착된다. 이 웨이퍼는 복수의 영상 감지기 패키징 구조로 절단된다. 이 영상 감지기 패키징 구조는 영상 감지기와 유리로 된 COG 구조를 가지지만, 검출된 영상 신호는 인쇄 회로 기판을 통해 전송되어야만 하고, 인쇄 회로 기판은 영상 감지기의 하부면에 접착되어야만 한다. 복수의 리드선이 인쇄 회로 기판 및 접속 패드에 접속되고, 이들 리드선들을 보호하기 위해 보호층이 형성된다. 이러한 공정들은 패키징 방법에 결함을 초래하고, 공정을 단순화하거나 비용을 절감할 수 없고, 촬상 소자의 패키지 크기가 효과적으로 감소되지 못한다.

따라서, 본 발명은 이들 단점을 효과적으로 극복하기 위한 촬상 소자의 패키징 구조 및 촬상 소자의 웨이퍼 레벨 패키징 방법을 개시한다.

따라서, 본 발명의 주 목적은, 인쇄 회로 기판을 이용하지 않고 촬상 칩상의 도전성 범프에 대응하는 투명 보드(transparent board)의 하부면상에 회로 레이아웃을 위치시키고, 와이어 본딩없이 이방성 도전막을 통해 상기 투명 보드와 칩을 도통시킴으로써, 공정을 단순화하고 비용을 절감시킬 수 있는 촬상 소자의 패키징 구조와 웨이퍼 레벨 패키징 방법을 제공하는 것이다.

본 발명의 다른 목적은, 작은 부피의 패키징 구조를 제공할 수 있는 촬상 소자의 웨이퍼 레벨 패키징 방법을 제공하는 것이다.

본 발명의 또 다른 목적은, 촬상 칩의 청정 상태를 보장하고 높은 수율을 달성하며, 나아가 종래의 오염과 저수율 문제점을 극복하기 위해 웨이퍼와 투명 기판을 결합한 이후에 절단하는, 촬상 소자의 웨이퍼 레벨 패키징 방법을 제공하는 것이다.

본 발명은 복수의 영상 감지 유닛이 형성된 웨이퍼와, 상기 영상 감지 유닛들에 대응하는 복수의 투명 기판 유닛이 형성된 투명 기판을 제공한다. 각각의 투명 기판 유닛의 하부면에는 회로 레이아웃이 형성된다. 그 다음, 웨이퍼 상에 투명 기판을 위치시킴으로써 투명 기판과 웨이퍼가 이방성 도전막(ACF)에 의해 접속되고, 각각의 투명 기판 유닛의 회로 레이아웃은 대응하는 영상 감지 유닛에 전기적으로 접속된다. 웨이퍼와 투명 기판은 웨이퍼와 투명 기판상의 각각의 유닛에 따라 절단되어, 복수의 촬상 소자가 형성된다.

본 발명의 이러한 목적 및 다른 목적들은, 다양한 도면들에 예시되어 있는 이하의 양호한 실시예의 상세한 설명을 통해 당업자에게 명백해질 것이다.

본 발명의 촬상 소자는 촬상 칩상의 도전성 범프들에 대응하는 투명 보드의 하부면 상의 회로 레이아웃으로 형성된다. 이 회로 레이아웃과 도전성 범프들은, 공정을 단순화하기 위해, 인쇄 회로 보드나 와이어 본딩을 이용하지 않고 이방성 도전막을 통해 도통된다.

본 발명에 따른 양호한 실시예의 구조적 단면도인 도 1에 도시된 바와 같이, 촬상 소자의 패키징 구조는 촬상 칩(10)과 투명 보드(20)를 포함한다. 각각 촬상 칩(10)과 투명 보드(20)의 개략도인 도 2a 및 도 2b를 참조하면, 감지 영역(12)은 촬상 칩(10)의 상부면 상에 형성되고, 복수의 도전성 범프(14)는 감지 영역(12) 주변에 위치하며 감지 영역(12)에 따로따로 접속된다. 여기서, 도전성 범프(14)는 대개 금 범프(gold bump)이다. 투명 보드(20)는 촬상 칩(10) 상에 장착되고, 투명 보드(20)의 재료는 대개 유리나 투명 플라스틱이다. 투명 보드(20)의 크기는 촬상 칩(10)보다 크며, 투명 영역(26)은 감지 영역(12)에 대응하는 투명 보드(20) 상에 형성된다. 회로 레이아웃(22)은 투명 보드(20)의 하부면 상에 형성되고, 투명 영역(26) 주변에 놓인다. 회로 레이아웃(22)은 도전성 범프(14)에 상하 대응한다. 회로 레이아웃(22)은, 영상 신호를 전송하도록 촬상 칩(10)의 외부로 연장되는 복수의 도전성 패드(24)를 포함한다. 이방성 도전막(ACF, 30)은 촬상 칩(10)과 투명 보드(20) 사이에 위치하며, 감지 영역(12)의 주변에 위치하여 회로 레이아웃(22)과 도전성 범프(14)를 접속 및 도통시킨다. 촬상 칩(10)의 감지 영역(12)은 영상을 검출하여 이 영상 신호를 도전성 범프(14)와 ACF(30)를 통해 회로 레이아웃(22)에 전송한다. 회로 레이아웃(22)은 도전성 패드(24)를 통해 외부 회로에 접속하기 위해 제공되며 영상 신호를 출력한다.

촬상 칩(10) 상의 도전성 범프(14)에 대응하여 투명 보드(20)의 하부면 상에 회로 레이아웃(22)을 형성함으로써, 인쇄 회로 보드가 생략될 수 있으며, ACF(30)가 투명 보드(20)와 촬상 칩(10)을 접속 및 도통시킴으로써, 와이어 본딩 공정이 생략될 수 있다. 전체 공정이 단순화될 수 있고, 제조 비용 및 재료비가 효과적으로 절감될 수 있으며, 부피가 작아질 수 있다.

패키징 구조를 기술한 이후에, 도 3 내지 도 9에 도시된 바와 같이, 웨이퍼 레벨 패키징 방법이 상세히 설명될 것이다. 도 3 및 도 4를 참조하면, 웨이퍼(1) 및 투명 기판(2)이 제공된다. 매트릭스 형태로 배열된 복수의 영상 감지 유닛(10')이 요청되는 집적 회로(IC) 레이아웃에 따라 웨이퍼(1)의 상부면에 장착되고, 각각의 영상 감지 유닛(10')은 감지 영역(12)과 이를 둘러싸는 복수의 도전성 범프(14)를 가지며, 넓은 폭의 절단 경로(16)를 보유하고 있다. 투명 기판(2)의 재료는 대개 유리 또는 투명 플라스틱이며, 복수의 투명 기판 유닛(20')이 영상 감지 유닛(10')들에 대응하여 투명 기판(2) 상에 형성된다. 감지 영역(12)에 대응하는 투명 영역(26)이 각각의 투명 기판 유닛(20')에 대해 마련되어 있다. 그리고, 회로 레이아웃(22)은 투명 영역(26)의 주변의 각각의 투명 기판 유닛(20')의 하부면상에 형성된다. 여기서, 회로 레이아웃(22)은 영상 감지 유닛(10')상의 도전성 범프(14)에 대응한다.

그 다음, 도 5에 도시된 바와 같이, 이방성의 도전성 접착제, 양호하게는 이방성 도전막(ACF, 30)이 투명 영역(26) 주변의 각각의 투명 기판 유닛(20')의 하부 표면 상에 형성된다. 웨이퍼(1) 및 투명 기판(2)의 표면 상의 정렬 마크들(도시되지 않음)은 웨이퍼(1)와 투명 기판(2)를 정확히 정렬하는데 이용되며, 웨이퍼(1)와 투명 기판(2)는 서로 접착된다. 도 6에 도시된 바와 같이, 상하에 각각 투명 기판 유닛(20')과 영상 감지 유닛(10')을 대응시킨채 투명 기판(2)이 웨이퍼 상에 위치하고 있으며, 각각의 투명 기판 유닛(20')의 회로 레이아웃(22)은 각각의 영상 감지 유닛(10') 상의 도전성 범프(14)들에 상하로 대응되어 전기적으로 접속된다.

웨이퍼(1)와 투명 기판(2)를 결합하는 단계 이후에, 도 7a에 도시된 바와 같이, 웨이퍼(1)와 투명 기판(2)은 각각의 유닛(10', 20')에 따라 절단된다. 절단 도중에, 웨이퍼(1)는 상하가 반전되어 하부면이 위쪽으로 향하고, 웨이퍼(1)는 절단 경로(16)를 따라 하부면으로부터 아래쪽으로 절단된다. 그 다음, 웨이퍼(1)는 다시 반전되어, 투명 기판(2)이 윗쪽으로 향하고, 투명 기판(2)은 상부면으로부터 아래쪽으로 절단되어 복수의 촬상 소자로 분할된다. 도 7b에 도시된 바와 같이, 패키징 공정이 끝나고, 각각의 촬상 소자는 도 1의 구조와 동일한 영상 감지 유닛(10')과 투명 기판 유닛(20')을 포함한다.

요구사항에 따라, 절단 단계 이후에, 박막 회로와 렌즈 베이스를 장착하는 단계가 수행된다. 도 8에 도시된 바와 같이, 가요성 박막 회로(40)가 투명 기판 유닛(20')의 도전성 패드(24)에 삽입되어, 박막 회로(40)는 투명 기판 유닛(20')의 외부로 연장된다. 박막 회로(40)는 골든 핑거(golden finger)라 명명되며, 이것은 회로 레이아웃(22)과 외부 회로 사이의 전송 매체로서 이용된다. 또한, 도 9에 도시된 바와 같이, 전체 패키징 공정을 달성하기 위해 투명 기판 유닛(20') 상에 광학 렌즈(52)를 갖는 렌즈 베이스(50)가 장착된다.

따라서, 본 발명의 촬상 소자는 인쇄 회로 기판을 사용하지 않고 촬상 칩상의 도전성 범프들에 대응하는 투명 보드의 하부면상에 회로 레이아웃을 형성한다. 투명 보드와 칩은 와이어 본딩 공정을 사용하지 않고 이방성 도전막을 통해 접속되고 도통된다. 종래 기술과는 대조적으로, 본 발명의 촬상 소자의 패키징 구조 및 웨이퍼 레벨 패키징 방법은, 촬상 칩의 청정 상태를 보장할 수 있고, 높은 수율을 달성할 수 있으며, 나아가 종래 기술의 오염 및 저수율 문제를 극복할 수 있다.

당업자는 본 발명의 교시로부터 벗어나지 않고도 본 발명의 소자에 대한 다양한 수정 및 변형이 가능하다는 것을 용이하게 알 수 있을 것이다. 따라서, 본 명세서에서 개시한 내용은 첨부된 특허청구범위에 의해서만 제한되는 것으로 해석되어야 한다.

도 1은 본 발명에 따른 촬상 소자의 구조적 단면도.

도 2a는 본 발명에 따른 촬상 소자의 촬상 칩의 개략도.

도 2b는 본 발명에 따른 촬상 소자의 투명 보드의 개략도.

도 3은 본 발명에 따른 웨이퍼의 개략도.

도 4는 본 발명에 따른 투명 기판의 개략도.

도 5 내지 도 9는 본 발명에 따른 촬상 소자의 패키징 단계를 도시하는 구조도.

<도면의 주요 부분에 대한 부호의 설명>

1 : 웨이퍼

10 : 촬상 칩 10' : 영상 감지 유닛

12: 감지 영역 14 : 도전성 범프

2 : 투명 기판

20 : 투명 보드 20' : 투명 기판 유닛

22 : 회로 레이아웃 24 : 도전성 패드

26 : 투명 영역

30 : 이방성 도전막

40 : 박막 회로

50 : 렌즈 베이스 52 : 광학 렌즈

Claims (12)

1. 촬상 소자(image sensing device)의 패키징 구조에 있어서,

   감지 영역(sensing area)이 배치되어 있고 상기 감지 영역 주변에는 복수의 도전성 범프가 배치되어 있는, 촬상 칩과;

   상기 촬상 칩 위에 장착되는 투명 보드로서, 상기 감지 영역의 주변부에 대응하는 상기 투명 보드의 하부면상에는 회로 레이아웃(circuit layout)이 마련되고, 상기 회로 레이아웃과 상기 도전성 범프들은 상하 대응되도록 형성되는 것인, 상기 투명 보드와;

   상기 회로 레이아웃과 상기 도전성 범프들을 접속 및 도통시키기 위해 상기 감지 영역 주변에 배치되는 이방성의 도전성 접착제로서, 상기 회로 레이아웃은 상기 감지 영역에 의해 검출된 영상 신호를 수신하여 출력하는 것인, 상기 이방성의 도전성 접착제

   를 포함하는 촬상 소자의 패키징 구조.
2. 제1항에 있어서, 상기 투명 보드의 하부면에 있는 상기 회로 레이아웃은, 상기 영상 신호를 전송하도록 상기 촬상 칩의 외부로 연장되는 복수의 도전성 패드를 포함하는 것인 촬상 소자의 패키징 구조.
3. 제1항에 있어서, 상기 투명 보드의 크기는 상기 촬상 칩의 크기보다 더 큰 것인 촬상 소자의 패키징 구조.
4. 제1항에 있어서, 상기 회로 레이아웃은 박막 회로와 더 접속하며, 상기 박막 회로는 상기 촬상 칩의 외부로 연장되어 상기 회로 레이아웃과 외부 회로 사이의 전송 매체가 되는 것인 촬상 소자의 패키징 구조.
5. 제1항에 있어서, 상기 투명 보드의 재료로서 유리와 투명 플라스틱 중 하나가 선택되는 것인 촬상 소자의 패키징 구조.
6. 제1항에 있어서, 상기 투명 보드 상에는 렌즈 베이스(lens base)가 더 장착되는 것인 촬상 소자의 패키징 구조.
7. 촬상 소자의 웨이퍼 레벨 패키징 방법에 있어서,

   웨이퍼와 투명 기판을 제공하는 단계로서, 상기 웨이퍼의 상부면에는 복수의 영상 감지 유닛이 장착되고, 상기 영상 감지 유닛들에 대응하여 상기 투명 기판 상에는 복수의 투명 기판 유닛이 형성되며, 각각의 투명 기판의 하부면에는 회로 레이아웃이 형성되는 것인, 상기 웨이퍼와 투명 기판을 제공하는 단계와;

   상기 투명 기판을 상기 웨이퍼 상에 배치하여 상기 투명 기판과 상기 웨이퍼를 이방성의 도전성 접착제로 접속하고, 각각의 투명 기판 유닛의 상기 회로 레이아웃을 대응하는 영상 감지 유닛과 전기적으로 접속하는 단계와;

   상기 웨이퍼와 상기 투명 기판 상의 각각의 유닛에 따라 상기 웨이퍼와 상기 투명 기판을 절단하여, 복수의 촬상 소자를 형성하는 단계

   를 포함하는 촬상 소자의 웨이퍼 레벨 패키징 방법.
8. 제7항에 있어서, 각각의 영상 감지 유닛은

   감지 영역과;

   상기 감지 영역 주변에 배치되어 자신과 상기 투명 기판의 회로 레이아웃을 전기적으로 접속하는 복수의 도전성 범프를 포함하는 것인 촬상 소자의 웨이퍼 레벨 패키징 방법.
9. 제7항에 있어서, 상기 절단 단계는 상기 웨이퍼의 하부면으로부터 웨이퍼를 절단하여 분할하고, 상기 투명 기판의 상부면으로부터 상기 투명 기판을 절단하여 분할하는 것인 촬상 소자의 웨이퍼 레벨 패키징 방법.
10. 제7항에 있어서, 상기 절단 단계 이후에, 상기 회로 레이아웃에 박막 회로를 접속하는 단계를 더 포함하고, 상기 박막 회로는 상기 투명 기판 유닛의 외부로 연장되어 상기 회로 레이아웃과 외부 회로 사이의 전송 매체가 되는 것인 촬상 소자의 웨이퍼 레벨 패키징 방법.
11. 제7항에 있어서, 상기 절단 단계 이후에, 상기 투명 기판 유닛 상에 렌즈 베이스를 장착하는 단계를 더 포함하는 촬상 소자의 웨이퍼 레벨 패키징 방법.
12. 제7항에 있어서, 상기 투명 기판의 재료로서 유리와 투명 플라스틱 중 하나가 선택되는 것인 촬상 소자의 웨이퍼 레벨 패키징 방법.