KR20060023338A - Lithography mask of semiconductor device and method using the same - Google Patents

Lithography mask of semiconductor device and method using the same Download PDF

Info

Publication number
KR20060023338A
KR20060023338A KR1020040072154A KR20040072154A KR20060023338A KR 20060023338 A KR20060023338 A KR 20060023338A KR 1020040072154 A KR1020040072154 A KR 1020040072154A KR 20040072154 A KR20040072154 A KR 20040072154A KR 20060023338 A KR20060023338 A KR 20060023338A
Authority
KR
South Korea
Prior art keywords
pattern
photoresist
region
semiconductor device
exposure
Prior art date
Application number
KR1020040072154A
Other languages
Korean (ko)
Other versions
KR100620649B1 (en
Inventor
배상만
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040072154A priority Critical patent/KR100620649B1/en
Publication of KR20060023338A publication Critical patent/KR20060023338A/en
Application granted granted Critical
Publication of KR100620649B1 publication Critical patent/KR100620649B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체 소자의 노광 마스크 및 그를 이용한 노광 방법에 관한 것으로서, 이온 주입 마스크용 감광막 패턴의 쓰러짐 현상을 방지하고 워드 라인 사이에 잔류하는 감광막을 제거하기 위하여, 반도체 소자의 이온 주입 마스크용 감광막 패턴을 위상 반전 패턴 및 고립형 차광 패턴이 구비된 노광 마스크를 사용하여 형성하는 기술이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an exposure mask of a semiconductor device and an exposure method using the same, wherein the photosensitive film pattern for an ion implantation mask of a semiconductor device is used in order to prevent a fall of the photosensitive film pattern for an ion implantation mask and to remove the photoresist remaining between word lines. Is formed by using an exposure mask provided with a phase reversal pattern and an isolated light shielding pattern.

Description

반도체 소자의 노광 마스크 및 그를 이용한 노광 방법{LITHOGRAPHY MASK OF SEMICONDUCTOR DEVICE AND METHOD USING THE SAME}Exposure mask of semiconductor element and exposure method using the same {LITHOGRAPHY MASK OF SEMICONDUCTOR DEVICE AND METHOD USING THE SAME}

도 1은 종래의 기술에 따른 반도체 소자의 노광 마스크를 이용하여 형성된 감광막 패턴을 나타낸 평면도1 is a plan view showing a photosensitive film pattern formed using an exposure mask of a semiconductor device according to the prior art

도 2는 종래의 기술에 따른 반도체 소자의 노광 마스크와 그를 이용한 노광 방법을 도시한 단면도.2 is a cross-sectional view showing an exposure mask of a semiconductor device according to the related art and an exposure method using the same.

도 3은 종래의 기술에 따른 반도체 소자의 노광 마스크와 그를 이용한 노광 방법을 도시한 단면도.3 is a cross-sectional view showing an exposure mask of a semiconductor device according to the related art and an exposure method using the same.

도 4는 본 발명에 따른 반도체 소자의 노광 마스크를 도시한 평면도.4 is a plan view showing an exposure mask of a semiconductor device according to the present invention.

도 5는 본 발명에 따른 반도체 소자의 노광 마스크가 반도체 기판에 정렬된 것을 도시한 평면도.5 is a plan view showing that the exposure mask of the semiconductor device according to the present invention is aligned with the semiconductor substrate.

도 6는 본 발명에 따른 반도체 소자의 노광 마스크와 그를 이용한 노광 방법을 도시한 단면도.6 is a cross-sectional view showing an exposure mask of the semiconductor device according to the present invention and an exposure method using the same.

도 7은 본 발명에 따른 반도체 소자의 이온 주입 마스크용 감광막 패턴을 형성한 후 O2 플라즈마 처리를 수행하는 방법을 도시한 단면도.7 is a cross-sectional view showing a method of performing an O 2 plasma treatment after forming a photoresist pattern for an ion implantation mask of a semiconductor device according to the present invention.

< 도면의 주요부분에 대한 부호의 설명 > <Description of Symbols for Major Parts of Drawings>                 

10, 100 : 반도체 기판 20, 120 : 이온 주입 마스크용 감광막 패턴10, 100: semiconductor substrate 20, 120: photosensitive film pattern for ion implantation mask

30, 130 : 활성영역(Active ISO) 40, 140 : 워드 라인30, 130: Active ISO 40, 140: Word line

25 : 잔류된 감광막 35 : 쓰러진 감광막25: remaining photosensitive film 35: collapsed photosensitive film

50, 150 : 소자분리영역(FOX oxide) 60, 160 : 투명 기판50, 150: isolation region (FOX oxide) 60, 160: transparent substrate

65, 165 : 차광 패턴 170 : 위상 반전 패턴65 and 165: Light shielding pattern 170: Phase inversion pattern

본 발명은 반도체 소자의 노광 마스크 및 그를 이용한 노광 방법에 관한 것으로서, 특히 이온 주입 마스크용 감광막 패턴을 형성하는 데 있어 감광막 패턴이 쓰러지거나, 워드 라인 사이에 감광막 찌거기가 잔류하는 현상을 방지하는 노광 마스크 및 이를 이용한 노광 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an exposure mask of a semiconductor device and an exposure method using the same, and in particular, an exposure mask for preventing a photoresist pattern from falling or remaining of photoresist residue between word lines in forming a photoresist pattern for an ion implantation mask. And an exposure method using the same.

종래 기술에 따른 반도체 소자의 노광 마스크 및 이를 이용한 노광 방법에서는, 먼저 반도체 기판 상에 활성영역(Active ISO)을 형성하고 그 상부에 워드 라인을 형성한 다음 이들 워드 라인의 전기적 특성을 향상시키기 위하여 불순물 이온으로 임플란트 공정을 실시한다. 이때, 워드 라인 사이에 노출된 활성영역(Active ISO)에 B 이온 입자가 주입된다. 이는 반도체 소자의 문턱 전압(Vt : Threshold Voltage) 값을 높여주는 역할을 하여 반도체 소자의 특성을 향상시키는 공정이다. 그러나 워드 라인 사이의 간격이 0.1㎛ 내지 0.06㎛인 디자인 룰을 따르는 반도체 소자에서 워드 라인은 2000Å 이상의 높이로 형성되어야 하는데, 게이트 라인의 종 횡비가 증가하므로 게이트 사이의 감광막을 깨끗하게 노광 및 현상하여 제거하기가 어려워진다. 따라서, 게이트 사이의 감광막을 모두 반응시키기 위하여 과도 노광을 실시하게 되는데 이 경우 게이트 패턴 상단에 형성되는 감광막 패턴은 지나치게 노광 되어 감광막 패턴의 폭이 얇아지고 높이는 상대적으로 높아져서 옆으로 쓰러지는 현상이 발생하게 된다.In the exposure mask of the semiconductor device according to the related art and the exposure method using the same, first, an active region (Active ISO) is formed on a semiconductor substrate and a word line is formed thereon, and then impurities are formed to improve electrical characteristics of these word lines. The implant process is carried out with ions. At this time, B ion particles are injected into the active area exposed between the word lines. This is a process of increasing the threshold voltage (Vt: Threshold Voltage) value of the semiconductor device to improve the characteristics of the semiconductor device. However, in the semiconductor device that follows the design rule with the spacing between word lines of 0.1 μm to 0.06 μm, the word lines should be formed at a height of 2000 Å or more. As the aspect ratio of the gate lines increases, the photoresist film between the gates is cleanly exposed and developed to remove them. It becomes difficult to do Therefore, overexposure is performed in order to react all of the photoresist films between the gates. In this case, the photoresist pattern formed on top of the gate pattern is excessively exposed so that the width of the photoresist pattern becomes thinner and the height becomes relatively high, causing the side to fall down. .

도 1은 종래의 기술에 따른 반도체 소자의 노광 마스크를 이용하여 형성된 감광막 패턴을 나타낸 평면도이다.1 is a plan view illustrating a photosensitive film pattern formed using an exposure mask of a semiconductor device according to the related art.

도 1을 참조하면, 반도체 기판(10) 상에 소정의 활성역역(30)이 형성되어 있고 그 상부에 워드 라인(40)이 구비되어 있다. 다음에는 워드 라인(40) 사이에 노출된 활성영역(30) 중 비트라인 콘택으로 예정된 영역에 임플란트가 되지 않도록 감광막 패턴(20)을 형성한다.Referring to FIG. 1, a predetermined active region 30 is formed on a semiconductor substrate 10 and a word line 40 is provided thereon. Next, the photoresist pattern 20 is formed so as not to be implanted in a region predetermined as a bit line contact among the active regions 30 exposed between the word lines 40.

도 2는 종래의 기술에 따른 반도체 소자의 노광 마스크와 그를 이용한 노광 방법을 도시한 단면도이다.2 is a cross-sectional view showing an exposure mask of a semiconductor device according to the related art and an exposure method using the same.

도 2를 참조하면, 상기 도 1의 A-A'에 대한 단면도이다. 워드 라인(40)을 구비한 반도체 기판(10) 상부에 이온 주입용 감광막 패턴(20) 형성을 위한 노광 마스크가 위치해 있다. 노광 마스크에는 투명 기판(60)에 비트라인 콘택 영역을 포함하는 워드 라인 사이의 영역을 도포 하는 라인 타입의 차광 패턴(65)이 구비되어 있다. 이 노광 마스크에 의해 감광막 패턴(20)이 형성된다. 이때, 워드 라인(40)의 종횡비가 높아짐에 따라 워드 라인(40) 사이에 감광막이 잔류하는 현상이 발생한다. 따라서, 잔류된 감광막(25)에 의해서 반도체 기판(10)에 이온 주입이 제대로 수행되지 못하는 문제가 발생한다.2 is a cross-sectional view taken along line AA ′ of FIG. 1. An exposure mask is formed on the semiconductor substrate 10 including the word line 40 to form the photoresist pattern 20 for ion implantation. The exposure mask is provided with a line type light shielding pattern 65 for applying a region between word lines including a bit line contact region to the transparent substrate 60. The photosensitive film pattern 20 is formed by this exposure mask. At this time, as the aspect ratio of the word line 40 increases, a phenomenon in which a photosensitive film remains between the word lines 40 occurs. Therefore, a problem arises in that ion implantation is not properly performed in the semiconductor substrate 10 by the remaining photosensitive film 25.

도 3은 종래의 기술에 따른 반도체 소자의 노광 마스크와 그를 이용한 노광 방법을 도시한 단면도이다.3 is a cross-sectional view showing an exposure mask of a semiconductor device according to the related art and an exposure method using the same.

도 3을 참조하면, 상기 도 1의 A-A'에 대한 단면도이다. 또한, 도 2에서와 동일하게 노광 마스크가 위치해 있다. 이온 주입 마스크용 감광막 패턴(20)을 형성하고 이온을 주입을 실시한다. 이때, 워드 라인(40) 사이에 감광막이 잔류하는 문제를 방지하기 위하여 감광막 패턴(20) 형성 시 일반 노광 에너지 보다 20 내지 100% 더 많은 에너지를 추가하여 노광 하는 방법을 사용한다. 그러나, 이와 같은 방법은 지나친 에너지를 주입함으로써 워드 라인(40) 상부의 감광막 패턴에 영향을 미치게 된다. 감광막 패턴(20)의 폭이 30 내지 40nm 정도까지 얇게 형성되는 반면 높이는 상대적으로 높아지므로 쓰러지는 감광막(35)이 발생한다. 따라서, 이온 주입이 제대로 수행되지 않고 반도체 소자의 공정 결함(Process defect)으로 작용하게 되는 문제가 발생한다.3 is a cross-sectional view taken along line AA ′ of FIG. 1. Also, as in FIG. 2, an exposure mask is positioned. The photosensitive film pattern 20 for an ion implantation mask is formed, and ion is implanted. In this case, in order to prevent a problem that the photoresist film remains between the word lines 40, a method of exposing 20 to 100% more energy than the general exposure energy is used when the photoresist pattern 20 is formed. However, this method affects the photoresist pattern on the word line 40 by injecting excessive energy. Since the width of the photoresist pattern 20 is thinly formed to about 30 to 40 nm, the height is relatively high, so that the collapsing photoresist 35 is generated. Therefore, a problem arises in that ion implantation is not performed properly and acts as a process defect of a semiconductor device.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 먼저 워드 라인의 종횡비가 높아짐에 따라 워드 라인 사이에 감광막 패턴이 잔류하는 현상을 방지하기 위하여 O2 플라즈마 처리를 하여 감광막을 제거하는 방법을 사용한다. 그러나, 이 경우 O2 플라즈마가 워드 라인 상부의 감광막 패턴에 영향을 주어 과도한 에너지를 주었을 때 감광막 패턴이 쓰러지게 되는 현상과 동일한 문제가 발생할 수 있다. 따라서, 이온 주입 마스크용 감광막 패턴을 형성하기 위한 노광 마스크를 위상 반전 패턴(4% ~ 10%의 투과율을 갖는 포토마스크 장치)과 차광 패턴(투과율 0%의 Cr 계열)에 의하여 구비되도록 하고, 이를 이용하여 감광막 패턴을 형성하도록 하는 반도체 소자의 노광 마스크 및 그를 이용한 노광 방법을 제공하는 것을 그 목적으로 한다.The present invention is to solve the above problems, first to use a method of removing the photoresist by O 2 plasma treatment in order to prevent the phenomenon that the photoresist pattern remaining between the word lines as the aspect ratio of the word line is increased. . However, in this case, when the O 2 plasma affects the photoresist pattern on the word line and exerts excessive energy, the same problem may occur as the photoresist pattern falls. Therefore, an exposure mask for forming a photoresist pattern for an ion implantation mask is provided by a phase reversal pattern (photomask device having a transmittance of 4% to 10%) and a light shielding pattern (Cr series having a transmittance of 0%). It is an object of the present invention to provide an exposure mask of a semiconductor element for forming a photosensitive film pattern using the same, and an exposure method using the same.

본 발명은 상기와 같은 목적을 달성하기 위한 것으로서, 본 발명에 따른 노광 마스크는 투명 기판 상에 비트라인 콘택 영역을 포함하는 워드 라인 사이의 영역을 적어도 도포 하는 라인 타입의 위상 반전 패턴; 및SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides an exposure mask comprising: a line type phase reversal pattern for applying at least a region between word lines including a bit line contact region on a transparent substrate; And

적어도 비트라인 콘택 영역을 도포 하는 사각형 고립형 차광 패턴Rectangular isolated shading pattern covering at least the bitline contact area

을 구비하는 것을 특징으로 한다.It characterized by having a.

또한, 본 발명에 따른 반도체 소자의 노광 방법은,Moreover, the exposure method of the semiconductor element which concerns on this invention,

활성 영역 및 워드 라인이 형성된 반도체 기판 상에 감광막을 형성하는 단계와,Forming a photoresist film on the semiconductor substrate on which the active region and the word line are formed;

투명 기판 상에 비트라인 콘택 영역을 포함하는 워드 라인 사이의 영역을 적어도 도포 하는 라인 타입의 위상 반전 패턴과 적어도 비트라인 콘택 영역을 도포 하는 사각형 고립형 차광 패턴을 구비하는 노광 마스크를 이용하여 상기 감광막을 노광 하는 단계와,The photosensitive film using an exposure mask having a line-type phase reversal pattern for at least applying a region between word lines including a bit line contact region and a rectangular isolated light shielding pattern for applying at least a bit line contact region on a transparent substrate; Exposing the light,

상기 노광 된 감광막을 현상하여 감광막 패턴을 형성하는 단계 및Developing the exposed photoresist to form a photoresist pattern; and

상기 반도체 기판 상에 감광막 패턴을 마스크로 이온 주입을 실시하는 단계 를 포함하는 것을 특징으로 한다.And performing ion implantation on the semiconductor substrate using a photoresist pattern as a mask.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 노광 마스크 및 그를 이용한 노광 방법에 관하여 상세히 설명하면 다음과 같다.Hereinafter, an exposure mask of a semiconductor device and an exposure method using the same according to the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명에 따른 반도체 소자의 노광 마스크를 도시한 평면도이다.4 is a plan view illustrating an exposure mask of a semiconductor device according to the present invention.

투명 기판(160) 상에 비트라인 콘택 영역을 포함하는 워드 라인 사이의 영역을 적어도 도포 하는 라인 타입의 위상 반전 패턴(170)이 구비되고, 적어도 비트라인 콘택 영역을 도포 하는 사각형 고립형 차광 패턴(165)을 구비한다.A line type phase reversal pattern 170 is provided on the transparent substrate 160 to at least apply a region between word lines including a bit line contact region, and a rectangular isolated light shielding pattern to apply at least the bit line contact region. 165).

도 5는 본 발명에 따른 반도체 소자의 노광 마스크가 반도체 기판에 정렬된 것을 도시한 평면도이다.5 is a plan view showing that the exposure mask of the semiconductor device according to the present invention is aligned with the semiconductor substrate.

워드 라인(140) 및 활성영역(130)을 구비한 반도체 기판(100) 상부에 노광 마스크가 위치해 있다. 이때, 고립형 차광 패턴(165)은 워드 라인(140)과 50 ~ 150nm 폭만큼 오버랩 되는 것을 특징으로 하고, 라인 타입의 위상 반전 패턴(170)의 폭은 상기 차광 패턴(165)의 폭보다 0 ~ 100nm 만큼 더 큰 것을 특징으로 한다.An exposure mask is positioned on the semiconductor substrate 100 including the word line 140 and the active region 130. In this case, the isolated light shielding pattern 165 overlaps the word line 140 by a width of 50 to 150 nm, and the width of the line type phase inversion pattern 170 is 0 than the width of the light shielding pattern 165. It is characterized by being as large as ~ 100 nm.

도 6는 본 발명에 따른 반도체 소자의 노광 마스크와 그를 이용한 노광 방법을 도시한 단면도이다.6 is a cross-sectional view illustrating an exposure mask and an exposure method using the same according to the present invention.

상기 도 5의 A-A'에 대한 단면도로 투명 기판(160)에 위상 반전 패턴(170) 및 차광 패턴(165)이 구비된 노광 마스크 하부에 워드 라인(140)이 구비된 반도체 기판(100)이 위치해 있다.A cross-sectional view taken along line A-A 'of FIG. 5, wherein the semiconductor substrate 100 includes the word line 140 under the exposure mask including the phase inversion pattern 170 and the light blocking pattern 165 on the transparent substrate 160. Is located.

활성 영역(130) 및 워드 라인(140)이 형성된 반도체 기판(100) 상에 감광막을 형성하고, 투명 기판(160) 상에 비트라인 콘택 영역을 포함하는 워드 라인(140) 사이의 영역을 적어도 도포 하는 라인 타입의 위상 반전 패턴(170)과 적어도 비트라인 콘택 영역을 도포 하는 사각형 고립형 차광 패턴(165)을 구비하는 노광 마스크를 이용하여 상기 감광막을 노광 한 후 노광 된 감광막을 현상하여 감광막 패턴(120)을 형성한다. 다음에는, 반도체 기판(100) 상에 감광막 패턴(120)을 마스크로 이온 주입을 실시한다. 이때, 차광 패턴(165)이 전사된 영역의 감광막 패턴(120)과 위상 반전 패턴이 전사된 영역의 감광막 패턴(120)의 높이 차이가 2000 ~ 5000Å이 되도록 수행하는 것이 바람직하다.A photoresist is formed on the semiconductor substrate 100 on which the active region 130 and the word line 140 are formed, and at least a region between the word line 140 including the bit line contact region is coated on the transparent substrate 160. After exposing the photoresist using an exposure mask including a line type phase inversion pattern 170 and a square isolated light shielding pattern 165 for applying at least a bit line contact region, the exposed photoresist is developed to develop a photoresist pattern ( 120). Next, ion implantation is performed on the semiconductor substrate 100 using the photosensitive film pattern 120 as a mask. In this case, the height difference between the photoresist pattern 120 of the region where the light shielding pattern 165 is transferred and the photoresist pattern 120 of the region where the phase reversal pattern is transferred is preferably 2000 to 5000 m 3.

도 7은 본 발명에 따른 반도체 소자의 이온 주입 마스크용 감광막 패턴(120)을 형성한 후 O2 플라즈마 처리를 수행하는 방법을 도시한 단면도이다.7 is a cross-sectional view illustrating a method of performing O 2 plasma treatment after forming the photoresist pattern 120 for an ion implantation mask of a semiconductor device according to the present invention.

노광 된 감광막을 현상하여 감광막 패턴(120)을 형성한 후에, 반도체 기판(100)을 10 ~ 20초간 O2 플라즈마 처리하여 스토리지 노드 콘택 영역을 포함하는 상기 워드 라인(140) 사이의 영역에 잔류하는 감광막을 완전히 제거할 수 있다.After the exposed photoresist is developed to form the photoresist pattern 120, the semiconductor substrate 100 is subjected to O 2 plasma for 10 to 20 seconds to remain in the region between the word lines 140 including the storage node contact region. The photoresist film can be completely removed.

이상에서 설명한 바와 같이, 본 발명은 반도체 소자의 이온 주입 마스크용 감광막 패턴을 위상 반전 패턴 및 고립형 차광 패턴이 구비된 노광 마스크를 사용하여 형성함으로써, 감광막 패턴의 붕괴를 막을 수 있고 워드 라인 사이에 잔류하는 감광막을 제거할 수 있다. 따라서, 반도체 소자의 전기적 특성을 향상시켜 줄 수 있는 효과가 있다.As described above, the present invention forms the photosensitive film pattern for an ion implantation mask of a semiconductor device by using an exposure mask provided with a phase reversal pattern and an isolated light shielding pattern, thereby preventing the collapse of the photosensitive film pattern and between word lines. The remaining photosensitive film can be removed. Therefore, there is an effect that can improve the electrical characteristics of the semiconductor device.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라 면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, the preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and modifications are the following patents It should be regarded as belonging to the claims.

Claims (6)

투명 기판 상에 비트라인 콘택 영역을 포함하는 워드 라인 사이의 영역을 적어도 도포 하는 라인 타입의 위상 반전 패턴; 및A line type phase reversal pattern for applying at least a region between word lines including a bit line contact region on the transparent substrate; And 적어도 비트라인 콘택 영역을 도포 하는 사각형 고립형 차광 패턴Rectangular isolated shading pattern covering at least the bitline contact area 을 구비하는 것을 특징으로 하는 반도체 소자의 노광 마스크.An exposure mask of a semiconductor element, characterized by comprising. 제 1항에 있어서,The method of claim 1, 상기 고립형 차광 패턴은 워드 라인과 50 ~ 150nm 폭만큼 오버랩 되는 것을 특징으로 하는 반도체 소자의 노광 마스크.The isolated light shielding pattern overlaps the word line by 50 to 150 nm in width. 제 1항에 있어서,The method of claim 1, 상기 라인 타입의 위상 반전 패턴의 폭은 상기 차광 패턴의 폭보다 0 ~ 100nm 만큼 더 큰 것을 특징으로 하는 반도체 소자의 노광 마스크.The width of the line type phase reversal pattern is greater than the width of the light shielding pattern by 0 to 100nm, the exposure mask of the semiconductor device. 반도체 소자의 노광 방법에 있어서,In the exposure method of a semiconductor element, 활성 영역 및 워드 라인이 형성된 반도체 기판 상에 감광막을 형성하는 단계;Forming a photoresist film on the semiconductor substrate on which the active region and the word line are formed; 투명 기판 상에 비트라인 콘택 영역을 포함하는 워드 라인 사이의 영역을 적어도 도포 하는 라인 타입의 위상 반전 패턴과 적어도 비트라인 콘택 영역을 도포 하는 사각형 고립형 차광 패턴을 구비하는 노광 마스크를 이용하여 상기 감광막을 노광 하는 단계;The photosensitive film using an exposure mask having a line-type phase reversal pattern for at least applying a region between word lines including a bit line contact region and a rectangular isolated light shielding pattern for applying at least a bit line contact region on a transparent substrate; Exposing; 상기 노광 된 감광막을 현상하여 감광막 패턴을 형성하는 단계; 및Developing the exposed photoresist to form a photoresist pattern; And 상기 반도체 기판 상에 감광막 패턴을 마스크로 이온 주입을 실시하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 노광 방법.And performing ion implantation on the semiconductor substrate using a photoresist pattern as a mask. 제 4 항에 있어서,The method of claim 4, wherein 상기 차광 패턴이 전사된 영역의 감광막 패턴과 위상 반전 패턴이 전사된 영역의 감광막 패턴의 높이 차이가 2000 ~ 5000Å이 되도록 수행하는 것을 특징으로 하는 반도체 소자의 노광 방법.And a height difference between the photoresist pattern of the region where the light shielding pattern is transferred and the photoresist pattern of the region where the phase inversion pattern is transferred is 2000 to 5000 kPa. 제 4 항에 있어서,The method of claim 4, wherein 상기 노광 된 감광막을 현상하여 감광막 패턴을 형성한 후에, 반도체 기판을 10 ~ 20초간 O2 플라즈마 처리하여 스토리지 노드 콘택 영역을 포함하는 상기 워드 라인 사이의 영역에 잔류하는 감광막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 노광 방법.After the exposed photoresist is developed to form a photoresist pattern, the semiconductor substrate is further subjected to O 2 plasma for 10 to 20 seconds to remove the photoresist remaining in an area between the word lines including a storage node contact region. The exposure method of the semiconductor element characterized by the above-mentioned.
KR1020040072154A 2004-09-09 2004-09-09 Lithography mask of semiconductor device and method using the same KR100620649B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040072154A KR100620649B1 (en) 2004-09-09 2004-09-09 Lithography mask of semiconductor device and method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040072154A KR100620649B1 (en) 2004-09-09 2004-09-09 Lithography mask of semiconductor device and method using the same

Publications (2)

Publication Number Publication Date
KR20060023338A true KR20060023338A (en) 2006-03-14
KR100620649B1 KR100620649B1 (en) 2006-09-19

Family

ID=37129563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040072154A KR100620649B1 (en) 2004-09-09 2004-09-09 Lithography mask of semiconductor device and method using the same

Country Status (1)

Country Link
KR (1) KR100620649B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051174B1 (en) * 2008-12-19 2011-07-21 주식회사 하이닉스반도체 Exposure mask and method of forming semiconductor device using same
CN116611391A (en) * 2023-07-19 2023-08-18 湖北江城芯片中试服务有限公司 Semiconductor layout and layout method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051174B1 (en) * 2008-12-19 2011-07-21 주식회사 하이닉스반도체 Exposure mask and method of forming semiconductor device using same
CN116611391A (en) * 2023-07-19 2023-08-18 湖北江城芯片中试服务有限公司 Semiconductor layout and layout method thereof
CN116611391B (en) * 2023-07-19 2023-10-10 湖北江城芯片中试服务有限公司 Semiconductor layout and layout method thereof

Also Published As

Publication number Publication date
KR100620649B1 (en) 2006-09-19

Similar Documents

Publication Publication Date Title
KR100669862B1 (en) Method of forming fine patterns in semiconductor device
KR101531761B1 (en) Method to define multiple layer patterns using a single exposure
US7368226B2 (en) Method for forming fine patterns of semiconductor device
US7799503B2 (en) Composite structures to prevent pattern collapse
JP2010536179A (en) Double exposure semiconductor processing for improved processing margins.
US8518634B2 (en) Cleaning process for semiconductor device fabrication
JP2008153373A (en) Method for manufacturing semiconductor device
KR100620649B1 (en) Lithography mask of semiconductor device and method using the same
CN109935515B (en) Method for forming pattern
US6613500B1 (en) Reducing resist residue defects in open area on patterned wafer using trim mask
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
KR100673125B1 (en) Photo Mask
JP2007096099A (en) Method of manufacturing semiconductor device
KR100712995B1 (en) Method for fabricating storage node contact hole in semiconductor device
KR100642478B1 (en) Method for removing the optical proximity effect
KR101172313B1 (en) Method for fabricating the same of semiconductor device
US8859195B2 (en) Methods of lithographically patterning a substrate
KR20080004212A (en) Method for forming semiconductor device
KR100638959B1 (en) Method for forming semiconductor device
KR101060716B1 (en) Method for forming semiconductor device
KR100252750B1 (en) Polysilicon pattern manufacturing method
KR20070011957A (en) Method for forming semiconductor device
KR20070034269A (en) Method of forming a semiconductor device
Watson et al. Implementing advanced lithography technology: A 100 MHz, 1 V digital signal processor fabricated with phase shifted gates
KR20070002610A (en) Method for manufacturing of semiconductor device having high aspect ratio

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee