KR20060019978A - Liquid crystal display device - Google Patents
Liquid crystal display device Download PDFInfo
- Publication number
- KR20060019978A KR20060019978A KR1020040068695A KR20040068695A KR20060019978A KR 20060019978 A KR20060019978 A KR 20060019978A KR 1020040068695 A KR1020040068695 A KR 1020040068695A KR 20040068695 A KR20040068695 A KR 20040068695A KR 20060019978 A KR20060019978 A KR 20060019978A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- substrate
- line
- liquid crystal
- pattern
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Abstract
본 발명은 액정표시소자에 관한 것으로, 특히 액정표시소자를 구성하는 다중 레이어의 형성시, 상기 다중 레이어를 구성하는 복수의 레이어 중 하부 레이어의 일부 외곽라인을 절곡시켜 패턴을 변화시킨 다층패턴구조의 액정표시소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device. In particular, in forming a multi-layer constituting a liquid crystal display device, a multi-layered pattern structure in which a pattern is changed by bending some outer lines of a lower layer among a plurality of layers constituting the multi-layer layer It relates to a liquid crystal display device.
액정표시소자, 다층패턴구조, 다중 레이어, 하부 레이어, 패턴, 절곡LCD, Multi-layered Pattern Structure, Multi-Layer, Lower Layer, Pattern, Bending
Description
도 1은 종래 다결정실리콘 액정표시소자를 나타내는 도면.1 is a view showing a conventional polysilicon liquid crystal display device.
도 2a ~ 2d는 본 발명에 따른 레이어의 절곡구조를 설명하는 도면.2a to 2d are views illustrating the bending structure of the layer according to the present invention.
도 3은 본 발명에 따른 다결정실리콘 액정표시소자를 나타내는 도면.3 is a view showing a polysilicon liquid crystal display device according to the present invention.
도 4a ~ 4d는 본 발명에 따른 액정표시소자의 제조과정을 나타내는 도면.4A to 4D are views illustrating a manufacturing process of a liquid crystal display device according to the present invention.
도 5는 본 발명의 다른 실시예를 나타내는 도면.5 illustrates another embodiment of the present invention.
*** 도면의 주요부분에 대한 부호의 설명 ****** Explanation of symbols for main parts of drawing ***
105, 305 : 반도체층 105a, 305a : 스토리지 하부전극105 and 305:
111, 311 : 스토리지 상부전극 101a, 301a, 301b : 게이트전극111, 311: storage
본 발명은 액정표시소자에 관한 것으로, 특히, 액정표시소자를 구성하는 다중 레이어들 중 하부 레이어의 일부 외곽라인을 절곡시켜 패터닝하는 다층패턴구조의 액정표시소자에 관한 것이다.BACKGROUND OF THE
근래, 핸드폰(Mobile Phone), PDA, 노트북컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 경박단소용의 평판표시장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display), VFD(Vacuum Fluorescent Display) 등이 활발히 연구되고 있지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현이라는 이유로 인해 현재에는 액정표시소자(LCD)가 각광을 받고 있다.Recently, with the development of various portable electronic devices such as mobile phones, PDAs, and notebook computers, there is a growing demand for flat panel display devices for light and thin applications. Such flat panel displays are being actively researched, such as LCD (Liquid Crystal Display), PDP (Plasma Display Panel), FED (Field Emission Display), VFD (Vacuum Fluorescent Display), but mass production technology, ease of driving means, Liquid crystal display devices (LCDs) are in the spotlight for reasons of implementation.
일반적으로, 액정표시소자는 제 1 기판과 제 2 기판 및 그 사이에 형성된 액정층으로 이루어진다. 상기 제 1 기판은 박막트랜지스터(thin film transisor)와 같은 스위칭소자 및 화소전극이 형성되는 박막트랜지스터기판이고, 제 2 기판은 칼라필터층 및 공통전극이 형성되는 칼라필터기판이다. 또한, 상기 제 1 기판의 측면에는 구동회로부가 구비되어 제 1 기판에 형성된 박막트랜지스터와 화소전극 및 공통전극에 각각신호를 인가한다.In general, the liquid crystal display device is composed of a first substrate and a second substrate and a liquid crystal layer formed therebetween. The first substrate is a thin film transistor substrate on which a switching element such as a thin film transistor and a pixel electrode are formed, and the second substrate is a color filter substrate on which a color filter layer and a common electrode are formed. In addition, a driving circuit unit is provided on a side surface of the first substrate to apply a signal to the thin film transistor, the pixel electrode, and the common electrode formed on the first substrate, respectively.
상기와 같이 구성된 액정표시소자는 제 2 기판과 제 1 기판 사이에 형성된 액정층의 액정분자가 상기 제 1 기판에 형성된 박막트랜지스터를 통해 인가되는 신호에 의해 액정분자를 구동하여 액정층을 투과하는 광량을 제어함으로써 정보를 표시하게 된다.In the liquid crystal display device configured as described above, the liquid crystal molecules of the liquid crystal layer formed between the second substrate and the first substrate drive the liquid crystal molecules by a signal applied through the thin film transistor formed on the first substrate to transmit the liquid crystal layer. Information is displayed by controlling.
액정표시소자는 가늘고 긴 액정분자의 배열에 따라 다양한 표시모드가 존재하는데, 그 중 흑백표시가 용이하고 응답속도가 빠르며 구동전압이 낮다는 장점을 갖는 TN(Twisted Nematic) 모드 액정표시소자가 주로 사용되고 있다. 그러나, TN방식에서는 상하로 걸리는 전기장에 의해 액정분자가 수직으로 배향되기 때문에, 액정분자의 굴절률 이방성에 의해 시야각 특성이 우수하지 못한 단점이 존재한다. 따 라서, 상기의 단점을 극복하기 위해 새로운 기술 즉, IPS(in plain switching)모드 액정표시소자가 근래 제안되고 있다.Liquid crystal display devices have various display modes according to the arrangement of thin and long liquid crystal molecules. Among them, TN (Twisted Nematic) mode liquid crystal display devices having advantages of easy black and white display, fast response speed and low driving voltage are mainly used. have. However, in the TN method, since the liquid crystal molecules are vertically oriented by an electric field applied up and down, there is a disadvantage that the viewing angle characteristics are not excellent due to the refractive anisotropy of the liquid crystal molecules. Therefore, in order to overcome the above disadvantage, a new technology, i.e., an IPS (in plain switching) mode liquid crystal display, has recently been proposed.
이러한 IPS모드 액정표시소자는 전압의 인가 시 평면상에 횡전계를 형성하여 액정분자를 평면상으로 배향함으로써 기존의 TN모드 액정표시소자와 대비되어 광시야각 특성을 확보하는 액정표시소자이다.The IPS mode liquid crystal display device is a liquid crystal display device that secures a wide viewing angle characteristic as compared to the conventional TN mode liquid crystal display device by forming a transverse electric field on the plane when the voltage is applied to align the liquid crystal molecules in the plane.
액정표시소자는 또한 반도체층을 구성하는 성분에 따라 비정질실리콘 액정표시소자와 다결정실리콘 액정표시소자로 분류된다.The liquid crystal display device is further classified into an amorphous silicon liquid crystal display device and a polycrystalline silicon liquid crystal display device according to the components constituting the semiconductor layer.
지금까지 박막트랜지스터는 일반적으로 비정질실리콘층을 이용하여 형성하였는데, 이는 이동도가 낮기 때문에 대화면 박막트랜지스터 액정표시소자의 제조에는 적용하기 곤란하다는 단점이 있다. 따라서, 최근에는 이동도가 우수한 다결정실리콘층을 이용하는 다결정실리콘 박막트랜지스터의 연구가 활발하다. 이러한 다결정실리콘 박막트랜지스터는 대화면 액정표시소자의 제작에 용이하게 적용시킬 수 있음은 물론, 박막트랜지스터 어레이 기판에 구동회로부를 함께 집적시킬 수 있기 때문에 집적도 및 가격 경쟁력이 우수한 장점이 있다.Until now, the thin film transistor has been generally formed using an amorphous silicon layer, which has a disadvantage in that it is difficult to apply to manufacturing a large screen thin film transistor liquid crystal display device because of its low mobility. Therefore, in recent years, the research on the polysilicon thin film transistor using the polysilicon layer excellent in mobility is active. Such a polysilicon thin film transistor can be easily applied to the fabrication of a large screen liquid crystal display device, and also has an advantage of excellent integration and cost competitiveness since the driving circuit unit can be integrated together in the thin film transistor array substrate.
상기한 바와 같이 구성된 액정표시소자의 제 1 기판은 다수회의 마스크 공정을 통해 제작되는데, 도면을 통해 종래 액정표시소자의 구성을 좀더 상세히 살펴보도록 한다.The first substrate of the liquid crystal display device configured as described above is manufactured through a plurality of mask processes, and the configuration of the conventional liquid crystal display device will be described in detail with reference to the drawings.
도 1은 종래 액정표시소자의 일례로 다결정실리콘 액정표시소자의 단위화소를 나타낸 평면도로써, 도면에 도시된 바와 같이, 투명한 제1기판(110)상에 종횡으로 배열된 게이트라인(101) 및 데이타라인(103)에 의해 화소영역이 정의되며, 상기 게이트라인(101)과 데이타라인(103)의 교차점 부근에는 박막트랜지스터(109)가 형성된다.FIG. 1 is a plan view illustrating unit pixels of a polysilicon liquid crystal display device as an example of a conventional liquid crystal display device. As shown in the drawing, the
상기 박막트랜지스터(109)는 제1마스크 공정을 통해 다결정실리콘을 패터닝하여 아일랜드(irland) 형태로 형성한 반도체층(105)과 게이트라인(101)의 일부가 연장되어 형성된 게이트전극(101a)과 상기 게이트전극(101a)을 사이에 두고 소정간격 이격하여 배치된 소스/드레인전극(102a,102b)으로 구성된다.The
이때, 상기 소스전극(102a)은 제 1 컨택홀(107a)을 통해 데이타라인(103)으로부터 신호를 인가받고, 상기 드레인전극(102b)은 제 2 컨택홀(107b)을 통해 신호를 전달받으며, 제 3 컨택홀(107c)을 통해 화소전극(120)과 전기적으로 접속된다.In this case, the
한편, 반도체층(105)이 연장되어 형성되는 스토리지 하부전극(105a)은 상기 게이트라인(101)과 동일한 물질로 형성된 스토리지 상부전극(111)과 절연막을 사이에 두고 오버랩되어 스토리지 커패시티를 형성한다.Meanwhile, the storage
그런데, 상기한 바와 같은 종래 액정표시소자에서는, 도 1의 스토리지 형성영역 등에서도 보여지듯이, 제 1 기판 상에 2중, 3중 혹은 4중으로 전극들이 오버랩되어 다중 레이어를 이루면서, 단차가 심하게 발생한다는 문제점이 있다.However, in the conventional liquid crystal display device as described above, as shown in the storage formation region of FIG. 1, the step is severely generated while the electrodes overlap on the first substrate in a double, triple or quadruple form a multi-layer. There is a problem.
이와 같은 단차는 액정표시소자에서 여러가지 문제점들을 유발 할 수 있는데, 특히 제작과정의 마스크 공정 중 에천트(etchant)를 이용한 식각과정에서 상부층에 형성되는 레이어의 단선 원인에 직결된다. 다시말해, 마스크 공정을 수행하기 위해 식각대상층이 형성된 기판 상에 감광막을 도포할 경우, 이미 하부에 형성된 전극들에 의해 발생되는 단차 부위에서 감광막이 밀착되어 도포되지 않고, 약간의 공간을 띠우고 들뜨게 되는 현상이 발생하게 된다. 이러한 감광막의 들뜸 현상은 식각과정 중 단차 부위의 틈새(즉, 식각대상층과 감광막 사이의 틈새)를 따라 에천트의 침투를 야기하게 되므로, 상부 레이어를 식각하게 되며, 그 결과 레이어의 형상이 정확히 패터닝되지 않고, 경우에 따라 단선이 될 우려가 있었다.Such a step may cause various problems in the liquid crystal display device. In particular, the step is directly connected to the cause of the disconnection of the layer formed on the upper layer in the etching process using an etchant during the mask process of the manufacturing process. In other words, when the photoresist film is applied on the substrate on which the etch target layer is formed to perform the mask process, the photoresist film is not closely adhered to the step portion generated by the electrodes already formed at the lower portion thereof, and a little space is excited. Phenomenon occurs. Lifting of the photoresist film causes the penetration of the etchant along the gap of the step portion (ie, the gap between the etching target layer and the photoresist film) during the etching process, thereby etching the upper layer, so that the shape of the layer is accurately patterned. There was a possibility of disconnection in some cases.
특히, 다결정실리콘 액정표시소자에서는 다결정실리콘으로 형성된 반도체층의 상부에 전극을 형성할 때, 다결정실리콘으로 이루어진 반도체층의 결정화자국이 단차를 더욱 심화시켜, 상부레이어의 단선을 유발하게 된다.In particular, in the polysilicon liquid crystal display device, when the electrode is formed on the semiconductor layer formed of the polysilicon, the crystallization traces of the semiconductor layer made of the polycrystalline silicon intensify the step, causing the upper layer to be disconnected.
상기한 바와 같은 문제점을 해결하기 위해, 본 발명은 기판과, 상기 기판 상에 형성된 적어도 한 층의 제 1 패턴과 및 상기 제 1 패턴 하부에 위치하여, 상기 제 1 패턴과 오버랩되는 외곽라인이 절곡된 제 2 패턴으로 구성된 다층패턴구조를 제공하는 것을 목적으로 한다.In order to solve the problems as described above, the present invention, the first pattern of the at least one layer formed on the substrate and the outer line which is located below the first pattern, overlapping the first pattern is bent An object of the present invention is to provide a multi-layered pattern structure composed of a second pattern.
또한, 본 발명은 다중 레이어를 갖는 액정표시소자의 형성시 상기 다층패턴구조를 적용함으로써, 상기 다중 레이어를 구성하는 전극들의 패턴 불량 및 단선을 방지하는 것을 목적으로 한다.In addition, an object of the present invention is to prevent the pattern defect and disconnection of the electrodes constituting the multi-layer by applying the multi-layered pattern structure when forming a liquid crystal display device having a multi-layer.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 액정표시소자는 제 1 기판 위에 형성되는 아일랜드 형태의 반도체층과; 상기 반도체층을 포함하는 제 1 기판 위에 형성되는 제 1 절연막과; 상기 제 1 절연막 위에 형성되는 스토리지전극라인과 게이트라인 및 상기 게이트라인으로 부터 연장되는 두 개의 게이트전극과; 상 기 게이트전극 위에 적층된 제 2 절연막과; 상기 제 2 절연막 위에 형성되는 데이타라인과; 상기 게이트전극을 사이에 두고 소정 간격 이격되어 형성되며, 데이타라인과 화소전극에 각각 접속되는 소스전극 및 드레인전극과; 상기 드레인전극이 연장되어 상기 스토리지전극라인 상부에 형성되는 스토리지전극과; 상기 드레인전극에 접속되어 신호를 인가받는 화소전극과; 제 2 기판 위에 형성되어 상기 화소전극과 전계를 형성하는 공통전극과; 상기 제 2 기판 위에 형성되는 칼라필터층; 및 상기 제 1 기판과 제 2 기판 사이에 형성된 액정층을 포함하여 구성된다.Liquid crystal display device of the present invention for achieving the above object is an island-type semiconductor layer formed on the first substrate; A first insulating film formed on the first substrate including the semiconductor layer; A storage electrode line and a gate line formed on the first insulating layer, and two gate electrodes extending from the gate line; A second insulating film stacked on the gate electrode; A data line formed on the second insulating film; A source electrode and a drain electrode formed to be spaced apart from each other with the gate electrode interposed therebetween and connected to the data line and the pixel electrode, respectively; A storage electrode formed on the storage electrode line by extending the drain electrode; A pixel electrode connected to the drain electrode and receiving a signal; A common electrode formed on a second substrate to form an electric field with the pixel electrode; A color filter layer formed on the second substrate; And a liquid crystal layer formed between the first substrate and the second substrate.
상기 반도체층은 다결정실리콘층으로 구성되며, 외곽라인의 일부구간이 계단 형태로 절곡된 구조로 형성된다. 이를 좀더 자세히 표현하면, 상기 화소전극이 상기 반도체층의 상부에서 상기 반도체층의 일부 영역에 오버랩되어 적층될 때, 상기 화소전극이 오버랩되기 시각하는 경계로부터 일정 간격이 들어간 위치에서 상기 반도체층이 절곡되어 계단과 같은 구조를 이루는 것이다.The semiconductor layer is composed of a polysilicon layer, and a portion of the outer line is bent in a stepped shape. In more detail, when the pixel electrode is overlapped and stacked on a portion of the semiconductor layer on the top of the semiconductor layer, the semiconductor layer is bent at a predetermined interval from a boundary at which the pixel electrode is overlapped. It becomes a staircase-like structure.
또한, 본 액정표시소자는 제 1 기판 위에 형성되는 게이트라인 및 데이타라인과; 상기 게이트라인으로 부터 연장되는 게이트전극과; 상기 게이트전극 위에 적층된 제 1 절연막과; 상기 제 1 절연막 위에 형성되는 반도체층과; 상기 게이트전극을 사이에 두고 소정 간격 이격되어 형성되며, 데이타라인과 화소전극에 각각 접속되는 소스전극 및 드레인전극과; 상기 드레인전극이 연장되어 상기 스토리지전극라인 상부에 형성되는 스토리지전극과; 상기 드레인전극에 접속되어 신호를 인가받는 화소전극과; 제 1 기판 위에 형성되어 상기 화소전극과 함께 횡전계를 형성하는 공통전극과; 상기 제 2 기판 위에 형성되는 칼라필터층; 및 상기 제 1 기판과 제 2 기판 사이에 형성된 액정층을 포함하여 구성된다.In addition, the liquid crystal display device comprises: a gate line and a data line formed on the first substrate; A gate electrode extending from the gate line; A first insulating film stacked on the gate electrode; A semiconductor layer formed on the first insulating film; A source electrode and a drain electrode formed to be spaced apart from each other with the gate electrode interposed therebetween and connected to the data line and the pixel electrode, respectively; A storage electrode formed on the storage electrode line by extending the drain electrode; A pixel electrode connected to the drain electrode and receiving a signal; A common electrode formed on a first substrate to form a transverse electric field with the pixel electrode; A color filter layer formed on the second substrate; And a liquid crystal layer formed between the first substrate and the second substrate.
상기 반도체층은 비정질실리콘층이며, 상기 데이타라인과 상기 게이트라인 이 오버랩되는 영역에서 상기 게이트라인의 외곽라인 중 일부구간이 요철의 돌출부와 같이 절곡된 패턴을 갖도록 형성된다.The semiconductor layer is an amorphous silicon layer, and in a region where the data line and the gate line overlap, a portion of an outer line of the gate line is formed to have a bent pattern such as an uneven protrusion.
일반적으로 액정표시소자에서는 제 1 기판 상에 2중, 3중 혹은 4중으로 레이어들이 오버랩되어 다중 레이어로 적층되면서, 단차가 심하게 발생한다는 문제점이 있다.In general, in the liquid crystal display device, as the layers overlap on the first substrate and are stacked in multiple layers, the step is severely generated.
이와 같은 다중 레이어에 의한 단차는 액정표시소자에서 여러가지 문제점들을 유발 할 수 있는데, 특히 제작과정 중 수차례 이상 거치게 되는 마스크 공정의 식각과정에서 상부층에 형성되는 전극레이어의 패턴 형태를 변형시키고, 심할 경우 상부의 전극 레이어를 단선시킬 수 있다.Such a step caused by multiple layers may cause various problems in the liquid crystal display device. In particular, the pattern shape of the electrode layer formed on the upper layer is changed during the etching process of the mask process, which is subjected to several times or more during the manufacturing process. The upper electrode layer may be disconnected.
따라서, 본 발명에 따른 액정표시소자는 제 1 기판 상에서 오버랩되는 임의의 상, 하부 레이어 중 하부 레이어의 일부구간에 형태의 변형을 줌으로써, 상기한 바와 같은 문제를 해결한다. 이에 대하여 도면을 참조하여 설명하면 다음과 같다.Accordingly, the liquid crystal display device according to the present invention solves the above-described problem by modifying the shape of a portion of the lower layer of any of the upper and lower layers overlapping the first substrate. This will be described below with reference to the drawings.
먼저, 도 2a는 임의의 하부레이어(210)가 형성된 제 1 기판(200) 상 전면적에 걸쳐 절연막(201)이 도포되고, 상기 절연막(201) 위에 상부레이어를 형성하기 위한 금속물질층(203)이 도포된 임의의 기판을 예로 나타낸 도면이다. 여기서, 점선으로 표시한 라인(D)은 상기 하부레이어(210) 상에 오버랩되어 적층될 상부레이어(미도시)의 외곽라인(D)을 가상으로 도시한 것이다.First, FIG. 2A illustrates an
이미 적층된 상기 금속물질층(203)을 상기 점선(D)의 라인 형태로 패터닝하 기 위해, 상기 금속물질층(203)의 상부 전영역에는 감광막(미도시)이 도포되고, 상기 감광막은 상기 점선(D)의 라인을 따라 패터닝되어, 도 4b에서와 같은 감광막(208) 패턴을 갖게 된다. 이후, 상기 감광막(208) 패턴을 이용하여 에천트에 의해 습식 식각(wet etching)을 실행하며, 상기 감광막(208)의 형태에 따라 상기 금속물질층(203)을 패터닝함으로써, 상부 레이어를 형성한다.In order to pattern the already stacked
그런데, 상기한 방법에 의해 형성된 상부 레이어의 전극패턴은 다음과 같은 문제를 가질 수 있다. 즉, 도 2b의 I-I'선에서 본 도 2c에 도시된 바와 같이, 상기 하부레이어(210)으로 인해 단차가 발생하는 영역에 감광막(208)이 도포될 때, 상기 감광막(208)이 단차 발생부에 밀착되어 형성되지 못하고, 도면에서와 같은 일종의 틈새(N)를 갖게 되는 것이다.However, the electrode pattern of the upper layer formed by the above method may have the following problems. That is, as shown in FIG. 2C seen from the line II ′ of FIG. 2B, when the
이러한 틈새(N)는, 에천트를 이용한 식각과정 중 단차부와 감광막 사이로 도 2b의 화살표 방향을 따라 에천트가 침투하면서, 식각대상 영역이 아닌 상부레이어의 일부 영역을 식각하게 되어 패턴에 불량이 발생하게 될 뿐만 아니라, 심각할 경우 상부레이어의 단선까지 유발하게 되는 것이다.In the gap N, the etchant penetrates between the stepped portion and the photoresist in the etching process using the etchant in the direction of the arrow of FIG. 2B, thereby etching a portion of the upper layer instead of the etching target region, thereby causing a defect in the pattern. Not only will it occur, but if it is severe, it will lead to disconnection of the upper layer.
본 발명에 따른 액정표시소자에서는 도 2d에서와 같이, 상, 하부레이어가 오버랩될 영역 중 에천트가 단차부와 감광막 사이로 침투 가능한 에천트의 침투 경로를 따라 상기 하부레이어(210)의 외곽라인 형태를 절곡시켜, 전극 패턴(M)에 변화를 줌으로써, 에천트의 침투 경로를 화살표 방향과 같이 변경시키고, 상부에 위치할 전극이 단선될 가능성을 감소시킨다.In the liquid crystal display according to the present invention, as shown in FIG. 2D, an outer line shape of the
이때, 에천트의 침투경로 변경은 에천트의 침투거리증가를 의미한다. 즉, 전 체 전극의 길이에 비해 에천트의 침투영역이 상대적으로 작아진다는 것이다. 따라서, 에천트 침투에 의한 패턴 불량을 최소화할 수 있게 되는 것이다.At this time, the change of the penetration path of the etchant means an increase in the penetration distance of the etchant. In other words, the penetration area of the etchant is relatively smaller than the length of the entire electrode. Therefore, it is possible to minimize the pattern defects due to etchant penetration.
본 발명은 결정화 자국 등에 의해 특히 단차가 심하게 형성되는 다결정실리콘층에 의한 단선현상을 감소시킬 수 있으므로, 다결정실리콘 액정표시장치를 제작하는데 응용하여 사용될 수 있을 것이다.The present invention can reduce the disconnection caused by the polycrystalline silicon layer in which the step is severely formed by the crystallization mark or the like, and therefore, the present invention can be used to manufacture a polysilicon liquid crystal display device.
이하, 첨부한 도면을 통해 본 발명이 실제 적용되는 다결정실리콘 액정표시소자 및 그 제조방법을 상세하게 설명하도록 한다.Hereinafter, a polysilicon liquid crystal display device and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 의한 액정표시소자의 단위화소를 나타낸 것으로, 도면에 도시된 바와 같이, 투명한 제 1 기판 상에 게이트라인(301) 및 데이타라인(303)이 종횡으로 배열되어 화소영역을 정의한다. 또한 상기 게이트라인(301)과 데이타라인(303)의 교차영역 부근에는 박막트랜지스터(209)가 형성되어 있는데, 상기 박막트랜지스터(309)는 다결정실리콘으로 형성된 반도체층(305), 그 위에 형성된 게이트전극(301a, 301b) 및 소스/드레인전극(302a, 302b)으로 구성된다. 이때, 상기 반도체층(305)의 일부는 연장되어 스토리지 하부전극(305a)을 구성한다.3 illustrates a unit pixel of a liquid crystal display according to an exemplary embodiment of the present invention. As shown in the drawing, a
듀얼게이트를 구성하는 두 개의 게이트전극(301a, 301b)은 게이트라인(301)으로부터 돌출되어 형성되며, 상기 소스전극(302a)은 데이타라인(303)으로부터 돌출되어 형성되고, 제 1 콘택홀(307a)을 통해 반도체층(305)과 접속된다. 이때, 상기 게이트전극은 하나의 게이트전극으로 이루어질 수도 있을 것이다. 드레인전극(319b)은 그 일측이 제 2 콘택홀(307b)을 통해 반도체층(305)에 접속되며, 그 타측은 제 3 컨택홀(307c)을 통해 화소전극(320)에 신호를 인가한다. 이렇게 신호를 인 가받은 화소전극(320)은 제 2 기판(미도시) 위에 형성되는 공통전극(미도시)과 함께 전계를 형성하여 액정을 구동한다.Two
또한, 상기 스토리지 하부전극(305a)의 상부에는 상기 게이트라인(301)과 동일한 물질로 이루어진 스토리지 상부전극(311)이 형성되어, 상기 스토리지 하부전극(305a)과 함께 커패시티를 형성한다.In addition, a storage
상기한 바와 같이 구성된 액정표시소자는 게이트전극(301a, 301b)에 게이트신호가 인가되면 반도체층(305)에 채널(channel)이 형성되어 소스전극(302a)의 데이타신호가 반도체층(305)을 경유하여 드레인전극(302b)으로 전달되며, 스토리지 커패시터(Cst)는 게이트전극(301a, 301b)에 게이트신호가 인가되는 동안 게이트전압을 충전한 후, 다음 게이트라인(301) 구동시 화소전극(320)에 데이타전압이 공급되는 동안 충전된 전압을 방전하여 화소전극(320)의 전압 변동을 방지하는 역할을 한다. 반면에, 게이트전극(301a, 301b)에 로우 레벨(low level)을 갖는 게이트신호가 인가되면 반도체층(305)에 형성된 채널이 차단되어 드레인전극(302b)으로 데이타신호의 전송이 중단된다.In the liquid crystal display device configured as described above, when a gate signal is applied to the
또한, 상기한 바와 같이 듀얼(dual) 게이트전극을 사용하게 되면, 게이트신호가 차단되었을 때 발생되는 누설전류를 줄일 수가 있는 잇점이 있지만, 단일 게이트전극을 사용하는 것도 가능하다.In addition, the use of a dual gate electrode as described above can reduce the leakage current generated when the gate signal is blocked, but it is also possible to use a single gate electrode.
한편, 본 발명에 따른 다결정실리콘 액정표시소자는 특히 아일랜드 형태로 형성되는 반도체층(305, 305a 포함)의 외곽 라인 중 일부 구간을 계단과 같이 절곡시켜 형성한다. 도 3의 A 및 B는 이와 같이 절곡패턴을 갖는 반도체층을 보여주고 있다.On the other hand, the polysilicon liquid crystal display device according to the present invention is formed by bending some sections of the outer lines of the semiconductor layers 305 and 305a formed in an island form, in particular, as a step. 3A and 3B show a semiconductor layer having a bending pattern as described above.
즉, 상기한 바와 같이, 반도체층과 화소전극이 오버랩될 영역 중 화소전극의 식각과정에서 사용될 에천트가 반도체층으로 인한 단차부와 감광막 사이에서 침투 가능할 경로를 따라 반도체층의 외곽라인 형태를 계단 형태의 절곡 구조로 형성하여, 에천트의 침투 경로를 변경시킴으로써, 즉 상부에 위치할 화소전극의 패턴이 변형될 가능성을 감소시킨다.That is, as described above, a step of forming an outer line of the semiconductor layer along a path through which an etchant to be used in the etching process of the pixel electrode in the region where the semiconductor layer and the pixel electrode are to be overlapped can penetrate between the step portion due to the semiconductor layer and the photoresist layer. Forming a bent structure of the shape, by changing the penetration path of the etchant, that is, the possibility of deformation of the pattern of the pixel electrode to be located thereon is reduced.
이하, 본 발명에 따른 제 1 실시예인 다결정실리콘 액정표시소자의 제조과정을 통해 설명하도록 한다.Hereinafter, a description will be given through a manufacturing process of a polysilicon liquid crystal display device according to a first embodiment of the present invention.
도 4a ~ 도 4d는 본 발명에 따른 액정표시소자의 제조과정을 나타내는 도면으로서, 먼저 도 4a에 도시된 바와 같이, 투명한 기판(400)을 준비한 다음, 그 상부에 반도체층(미도시)을 형성한 후, 제 1 마스크 공정을 통해 아일랜드 형태의 반도체층(405) 및 상기 반도체층(405)의 연장선으로 이루어진 스토리지 하부전극(405a)을 형성한다.4A to 4D illustrate a manufacturing process of the liquid crystal display according to the present invention. First, as shown in FIG. 4A, a transparent substrate 400 is prepared, and then a semiconductor layer (not shown) is formed thereon. Afterwards, a
반도체층은 기판(400) 상에 플라즈마화학기상증착(plasma enhanced chemical vapor deposition;PECVD) 방법을 통해 비정질의 실리콘층을 소정두께로 증착한 다음, 탈수소화 공정 및 결정화 공정을 통해 형성한다. 이때, 탈수소화 공정은 비정질실리콘층 내에 결합된 수소를 제거하는 공정으로 가열로에 넣고 400℃내외의 온도에서 가열함으로써 이루어진다. 즉, 비정질실리콘층을 형성하는 과정에서 분자들 결합이 불안정한 비정질로 형성되기 때문에 분자들이 가지는 잉여 결합기 내에 수소이온이 결합하게 되는데, 이러한 수소이온은 비정질실리콘을 결정화하는 과정에 서 불순물(defect)로 작용하게 되며, 결정화 과정에서 실리콘층을 손상시킬 수 있으므로 미리 제거되어야 한다.The semiconductor layer is deposited through a plasma enhanced chemical vapor deposition (PECVD) method on the substrate 400 to a predetermined thickness, and then formed through a dehydrogenation process and a crystallization process. At this time, the dehydrogenation process is a process for removing hydrogen bonded in the amorphous silicon layer is put into a heating furnace and is made by heating at a temperature of about 400 ℃. That is, in the process of forming the amorphous silicon layer, since the bonds of the molecules are formed in an unstable amorphous state, hydrogen ions are bonded to the excess bond groups of the molecules, and these hydrogen ions are impurity in the process of crystallizing the amorphous silicon. It must be removed beforehand, as it may damage the silicon layer during crystallization.
결정화 공정은 고온의 가열로 내에서 비정질실리콘층을 가열하는 가열방식과 엑시머 레이저 에너지를 이용하여 비정질실리콘층을 순간적으로 가열하고 결정화 하는 레이저 결정화방법이 사용될 수 있다. 레이저 결정화 방법은 결정화 과정에서 그레인의 크기를 크게 형성할 수 있기 때문에, 가열방식보다 전기 이동도를 크게 향상시킬 수 있는 장점이 있으며, 고속 동작을 요하는 박막트랜지스터를 형성하고자 할 때 효과적이다.The crystallization process may be a heating method for heating the amorphous silicon layer in a high temperature furnace and a laser crystallization method for instantaneously heating and crystallizing the amorphous silicon layer using excimer laser energy. Since the laser crystallization method can form a large grain size during the crystallization process, there is an advantage that can significantly improve the electrical mobility than the heating method, it is effective when forming a thin film transistor requiring a high speed operation.
한편, 도면에 도시하진 않았지만, 반도체층을 형성하기 전, 기판(400) 위에 SiOx 또는 SiNx와 같은 버퍼층을 형성할 수도 있다. 이때, 버퍼층은 상기 비정질실리콘을 다결정실리콘으로 바꾸는 열처리 공정에서 온도가 높아짐에 따라, 기판(400)내에 함유되어 있던 불순물들이 반도체층으로 유입되어 오염시키는 것을 막아주는 역할을 한다.Although not shown, a buffer layer such as SiOx or SiNx may be formed on the substrate 400 before the semiconductor layer is formed. In this case, as the temperature increases in the heat treatment process of converting the amorphous silicon into polycrystalline silicon, the buffer layer serves to prevent impurities contained in the substrate 400 from entering and contaminating the semiconductor layer.
그 다음으로, 도 4b에 도시한 바와 같이, 반도체층(405, 405a 포함)을 포함하는 기판(400) 전면에 게이트절연막인 실리콘산화막(SiO2) 또는 실리콘질화막(SiNx)과 같은 제 1 절연막(미도시) 및 알루미늄(Al), 몰리브덴(Mo), 구리(Cu) 또는 알루미늄 및 몰리브덴의 이중층과 같은 제 1 금속막(미도시)을 증착한다. 이어서, 제 2 마스크 공정을 통해 제 1 금속막을 패터닝함으로써, 게이트라인(401) 및상기 게이트라인(401)으로부터 분리되는 게이트전극 즉, 제 1, 2게이트전극(401a, 401b)과, 스토리지 하부전극(405a) 상부에 위치하는 스토리지 상부전극(411)을 형 성한다. 이때, 상기 스토리지 하부전극(405a) 및 스토리지 상부전극(411)은 제 1 절연막(미도시)을 사이에 두고 스토리지 커패시터(Cst)를 형성하게 된다. Next, as shown in FIG. 4B, a first insulating film (not shown) such as a silicon oxide film (SiO 2) or a silicon nitride film (SiN x), which is a gate insulating film, is formed on the entire surface of the substrate 400 including the semiconductor layers 405 and 405 a. And a first metal film (not shown) such as aluminum (Al), molybdenum (Mo), copper (Cu), or a double layer of aluminum and molybdenum. Subsequently, the first metal layer is patterned through a second mask process, so that the
이어서, 상기 제 1, 2 게이트전극(401a, 401b) 및 스토리지 하부전극(405a)을 마스크로 적용하여 반도체층(405) 내로 불순물 이온을 주입함으로써, 불순물 이온이 주입된 영역에 소스영역(412a) 및 드레인영역(412b)을 각각 형성한다. 이때, 소스/드레인영역(412a, 412b)은 다결정실리콘으로 형성된 반도체층의 일부를 메탈화함으로써, 이 영역에 접속하는 전극과의 오믹컨택(ohmic contact) 특성을 향상시키기 위해 형성하는 것으로, 불순물 이온은 주로 3족 불순물 이온(예를들면, 붕소(Boron;B))를 사용한다. 이것은 다결정실리콘을 반도체층으로 사용하는 액정표시소자의 제조공정에서는 N형의 TFT에 비해 공정이 단순하고 장치의 열화문제가 없기 때문이다. 그러나 N형의 TFT를 제조하고자 할 경우에는 인(P)등의 5족 불순물 이온을 주입하여 사용할 수 있다.Subsequently, the impurity ions are implanted into the
상기한 바와 같이, 불순물 주입을 통해 소스/드레인영역(412a, 412b)의 형성이 완료되면, 그 상부에 제 2 절연막(미도시)을 증착한 다음, 제 3 마스크 공정을 통해 이들을 패터닝함으로써, 상기 소스영역(417a) 및 드레인영역(417b)의 일부를 노출시키는 제1 및 제2콘택홀(미도시)을 형성한다.As described above, when the formation of the source /
다음으로, 그 상부에 몰리브덴(Mo), 몰리브덴 합금(MoTa, MoW)과 같은 제2금속막을 도포한 후, 제 4 마스크 공정을 통해 이를 패터닝함으로써, 도 3c와 같이, 데이타라인(404)을 소스/드레인전극(402a, 402b)을 형성한다. 이때, 상기 소스전극(402a)은 제1콘택홀(407a)을 통해 소스영역(412a)과 접속하고, 드레인전극(419b)은 제2콘택홀(407b)을 통해 드레인영역(412b)과 접속하게 된다.Next, by applying a second metal film such as molybdenum (Mo), molybdenum alloys (MoTa, MoW) on top of it, and patterning it through a fourth mask process, as shown in Figure 3c, the data line 404
이어서, 소스전극(402a) 및 드레인전극(402b)을 포함하는 기판 전면에 BCB(benzocyclobutene) 또는 포토아크릴(phto acryl)과 같은 유기막을 도포함으로써, 제 3 절연막(미도시)을 형성한 후, 도 3d에 도시된 바와 같이, 제 5 마스크 공정을 통해 제 3 절연막(미도시)을 패터닝함으로써, 드레인전극(202b)의 일부를 노출시키는 제3콘택홀(407c)을 형성한다. 이어서, 상기 제 3 콘택홀(207c)이 형성된 제 3 절연막(미도시) 위에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명도전체층(미도시)을 도포하고, 제 6 마스크 공정을 통해 상기 투명도전체층을 패터닝하여 화소전극(420)을 형성하는데, 상기 화소전극(420)은 제 3 컨택홀(407c)을 통해 상기 드레인전극(402b)과 전기적으로 연결되도록 한다.Subsequently, a third insulating film (not shown) is formed by coating an organic film such as benzocyclobutene (BCB) or photoacryl (phto acryl) on the entire surface of the substrate including the
도 5는 본 발명의 제 2 실시예를 나타낸 도면으로, 일반적인 비정질실리콘 횡전계(in plain switching) 모드 액정표시소자에 본 발명에 따른 절곡패턴을 적용한 실시예이다.FIG. 5 is a view showing a second embodiment of the present invention, in which a bending pattern according to the present invention is applied to a general amorphous silicon in plain switching mode liquid crystal display device.
도면에 나타난 바와 같이, 횡전계 모드 액정표시소자는 제 1 기판(503) 위에 배열되어 화소영역을 정의하는 데이터라인(500) 및 게이트라인(501)과, 상기한 게이트라인(501)과 데이터라인(500)의 교차점에 배치된 박막트랜지스터(T)와, 상기한 화소내에 데이터라인(500)과 대략 평행하게 배열된 화소전극(519) 및 공통전극(511)으로 구성된다. As shown in the figure, the transverse electric field mode liquid crystal display device includes a
박막트랜지스터(T)는 제 1 기판(503) 위에 형성되어 상기 게이트라인(501)과 접속되는 게이트전극(510)과, 상기 게이트전극(510) 위에 적층된 SiNx 또는 SiOx와 같은 물질로 이루어진 게이트절연막(미도시)과, 상기 게이트절연막 위에 형성된 반도체층(515)과, 상기 반도체층(515) 위에 형성된 오믹컨택트층(미도시)과, 상기한 오믹컨택트층 위에 형성되어 데이터라인(500)과 화소전극(519)에 각각 접속되는 소스전극(517) 및 드레인전극(518)으로 구성된다.The thin film transistor T is formed on the first substrate 503 and is formed of a
화소내의 공통전극(511)은 제 1 기판 위에 형성되어 공통라인(505)에 접속되며, 화소전극(519)은 게이트절연막(513) 위에 형성되어 박막트랜지스터(T)의 드레인전극(518)에 접속된다.The
박막트랜지스터(T), 화소전극(519) 및 게이트절연막 위에는 SiNx 또는 SiOx와 같은 물질로 이루어진 보호막(미도시)이 기판 전체에 걸쳐 적층되어 있으며, 그 위에 제 1 배향막(미도시)이 도포되고 액정층의 배향방향이 결정된다. 액정분자(미도시)는 전압 무인가시 상기한 공통전극(511)과 화소전극(119) 사이에서 러빙방향으로 배향된다.On the thin film transistor T, the
또한, 상기한 제1기판(103)과 대응하는 제2기판(104) 위에는 빛의 누설을 방지하는 차광층(106), R, G 및 B의 칼라필터소자로 이루어진 칼라필터층(107) 및 오버코트층(108)이 차례로 적층되어 있다.In addition, on the
한편, 데이타라인(500)이 상기 게이트라인(501)의 하부에서 단차를 발생시키는 영역, 즉 상기 데이타라인(500)과 상기 게이트라인(501)이 오버랩되어 화소 간 경계를 구분하는 영역에서 상기 게이트라인(500)은 도면에 도시된 바와 같은 절곡패턴의 다층패턴구조를 갖는다.On the other hand, the gate in the region where the
상기 절곡패턴은 요철의 돌출부와 같은 형태를 갖는다. The bending pattern has the same shape as the protrusion of the unevenness.
이와 같은 절곡패턴은 마스크공정을 통해 상기 데이타라인(500)을 상기 게이트라인(501) 상에 오버랩시켜 형성할 때, 상기 게이트라인(501)과 감광막(미도시) 사이에 형성되는 틈을 따라 에천트가 침투하는 경로를 변경시켜 데이타라인(500)의 패턴변경 및 단선을 방지하게 된다.The bending pattern is formed along the gap formed between the
본 발명의 요지는 기판 상에서 하부 레이어로 인하여 발생하는 단차부에서 감광막이 밀착되어 도포되지 않고, 감광막과 식각대상층 사이의 틈새를 발생시킬 경우, 에천트가 상기 틈새를 따라 침투하여, 식각대상층을 오버에치함으로써, 상부레이어의 패턴이 변경시키거나, 단선시킬 것을 방지하기 위한 다층패턴구조로서, 본 발명의 범위는 본 명세서 상에 상술된 구조의 예에 국한 되는 것이 아니다.The gist of the present invention is that the photoresist film is not adhered and applied at the stepped portion due to the lower layer on the substrate, and when the gap is formed between the photoresist film and the etching target layer, the etchant penetrates along the gap and overlies the etching target layer. As a multi-layered pattern structure for preventing the pattern of the upper layer from being changed or disconnected by etching, the scope of the present invention is not limited to the example of the structure described above on the present specification.
즉, 본 발명의 사상 안에서, 하부레이어의 구조가 반드시 계단 형태의 패턴으로 변경되어야 하는 것은 아니며, 리세스(recess)와 같은 홈을 갖는 구조로 형성될 수도 있다. 즉, 에천트의 침투경로를 변경하고, 침투거리를 증가시켜 단선을 줄일 수 있는 방향으로는 어떠한 패턴도 무관하다.That is, in the spirit of the present invention, the structure of the lower layer does not necessarily have to be changed into a stepped pattern, but may be formed as a structure having a groove such as a recess. In other words, any pattern is irrelevant in a direction to reduce the disconnection by changing the penetration path of the etchant and increasing the penetration distance.
또한, 본 발명의 다층패턴구조는 반드시 다결정실리콘 액정표시소자의 반도체층 및 스토리지 상부전극에 국한 된 것이 아니며, 이 외의 다양한 레이어, 예를 들어 게이트라인, 데이타라인, 게이트전극, 소스전극, 드레인전극, 공통전극 및 화소전극에도 적용할 수 있으며, 비정질실리콘 액정표시장치에서도 동일하게 응용할 수 있다.In addition, the multi-layered pattern structure of the present invention is not necessarily limited to the semiconductor layer and the storage upper electrode of the polysilicon liquid crystal display device, and various other layers, for example, gate lines, data lines, gate electrodes, source electrodes, and drain electrodes. The same applies to the common electrode and the pixel electrode, and the same can be applied to the amorphous silicon liquid crystal display device.
또한, 본 발명의 패턴 형성은 IPS모드 액정표시소자, 트위스티드 TN모드 액정표시소자 및 VA(vertical alingment) 모드 액정표시소자 등 다양한 전계방식의 액정표시소자에 모두 적용할 수 있다.In addition, the pattern formation of the present invention can be applied to all kinds of liquid crystal display devices such as IPS mode liquid crystal display device, twisted TN mode liquid crystal display device and VA (vertical alingment) mode liquid crystal display device.
즉, 다중의 레이어가 적층되어 단차가 발생되는 액정표시소자의 어떤 레이어 상도 본 발명이 갖는 사상의 범위가 포함한다.That is, the range of the idea of the present invention includes any layer image of the liquid crystal display device in which a step is generated by stacking multiple layers.
따라서, 상기한 명세서는 본 발명의 권리를 한정하지 않으며, 본 발명에 따른 권리범위는 후술한 특허청구범위에 의해 결정되어져야 할 것이다.Therefore, the above specification is not intended to limit the rights of the present invention, the scope of the rights according to the present invention will be determined by the claims below.
이상에서 살펴본 바와 같이, 본 발명은 액정표시소자를 형성하는데 있어서, 다중의 전극 레이어가 오버랩되는 영역에서 하부 레이어의 일부 가장자리 구간에 절곡패턴을 형성함으로써, 에천트를 이용한 식각과정에서 발생하는 전극의 패턴불량 및 단선 현상을 방지할 수 있다.As described above, in the present invention, in forming a liquid crystal display device, a bending pattern is formed in a portion of a lower edge of a lower layer in a region where multiple electrode layers overlap, thereby forming an electrode in an etching process using an etchant. Pattern defects and disconnection can be prevented.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040068695A KR101044542B1 (en) | 2004-08-30 | 2004-08-30 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040068695A KR101044542B1 (en) | 2004-08-30 | 2004-08-30 | Liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060019978A true KR20060019978A (en) | 2006-03-06 |
KR101044542B1 KR101044542B1 (en) | 2011-06-27 |
Family
ID=37127192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040068695A KR101044542B1 (en) | 2004-08-30 | 2004-08-30 | Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101044542B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100838324B1 (en) * | 2006-08-04 | 2008-06-13 | 비오이 하이디스 테크놀로지 주식회사 | Fringe field Liquid crystal display device, method for manufacturing the same, and method for driving the same |
US9105729B2 (en) | 2013-04-02 | 2015-08-11 | Samsung Display Co., Ltd. | Display substrate |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220053755A (en) | 2020-10-22 | 2022-05-02 | 삼성디스플레이 주식회사 | Display device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05241326A (en) * | 1992-03-02 | 1993-09-21 | Nikon Corp | Multilayered pattern mask |
KR100875182B1 (en) * | 2002-04-20 | 2008-12-22 | 엘지디스플레이 주식회사 | LCD and its manufacturing method |
KR100889536B1 (en) * | 2002-11-14 | 2009-03-23 | 엘지디스플레이 주식회사 | Liquid Crystal Display Device And method for fabricating Liquid Crystal Display Device by using the same |
-
2004
- 2004-08-30 KR KR1020040068695A patent/KR101044542B1/en active IP Right Grant
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100838324B1 (en) * | 2006-08-04 | 2008-06-13 | 비오이 하이디스 테크놀로지 주식회사 | Fringe field Liquid crystal display device, method for manufacturing the same, and method for driving the same |
US9105729B2 (en) | 2013-04-02 | 2015-08-11 | Samsung Display Co., Ltd. | Display substrate |
Also Published As
Publication number | Publication date |
---|---|
KR101044542B1 (en) | 2011-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100892945B1 (en) | Active matrix type organic light emitting display device and method of manufacturing the same | |
US6822703B2 (en) | Polycrystalline silicon thin film transistor of liquid crystal display and manufacturing method thereof | |
US7714963B2 (en) | Transflective liquid crystal display device and method of fabricating the same | |
JP5329169B2 (en) | Thin film transistor substrate and liquid crystal display device including the same | |
US20080083927A1 (en) | Display device and method of manufacturing the same | |
US8035108B2 (en) | Thin film transistor substrate, liquid crystal display panel including the same, and method of manufacturing liquid crystal display panel | |
US8300166B2 (en) | Display panel and method of manufacturing the same | |
US20080197356A1 (en) | Thin film transistor substrate and method of manufacturing the same | |
EP1662300A1 (en) | Active matrix display device and method for manufacturing the same | |
KR20130110490A (en) | Array subtrate and method for fabricating the same | |
US6741313B2 (en) | Array substrate for IPS mode liquid crystal display device and method for fabricating the same | |
US7612377B2 (en) | Thin film transistor array panel with enhanced storage capacitors | |
JP2006189776A (en) | Liquid crystal display device and method of manufacturing the same | |
JP2010139600A (en) | Method of manufacturing liquid crystal display device | |
JP5475250B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
KR101044542B1 (en) | Liquid crystal display device | |
KR20120053768A (en) | Organic light emitting display device and method for fabricating the same | |
KR101429914B1 (en) | Liquid Crystal Display Device and Method For Fabricating the Same | |
JP2008218626A (en) | Tft array substrate and manufacturing method therefor | |
KR100919197B1 (en) | In plane switching mode liquid crystal display device and method of fabricating thereof | |
KR101107706B1 (en) | Transflective Type Liquid Crystal Display Device And Method For Fabricating The Same | |
KR100848553B1 (en) | A method of fabricating liquid crystal display device without damage of gate pad | |
KR100492728B1 (en) | A liquid crystal display device having partially removed activation layer in drain region and method of fabricating thereof | |
KR101258084B1 (en) | Liquid crystal display device and fabrication method thereof | |
KR20080048606A (en) | Thin film transistor substrate and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150528 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 9 |