KR100492728B1 - A liquid crystal display device having partially removed activation layer in drain region and method of fabricating thereof - Google Patents

A liquid crystal display device having partially removed activation layer in drain region and method of fabricating thereof Download PDF

Info

Publication number
KR100492728B1
KR100492728B1 KR10-2001-0088552A KR20010088552A KR100492728B1 KR 100492728 B1 KR100492728 B1 KR 100492728B1 KR 20010088552 A KR20010088552 A KR 20010088552A KR 100492728 B1 KR100492728 B1 KR 100492728B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
contact hole
layer
liquid crystal
drain region
Prior art date
Application number
KR10-2001-0088552A
Other languages
Korean (ko)
Other versions
KR20030058161A (en
Inventor
이재구
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0088552A priority Critical patent/KR100492728B1/en
Publication of KR20030058161A publication Critical patent/KR20030058161A/en
Application granted granted Critical
Publication of KR100492728B1 publication Critical patent/KR100492728B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • G02F1/133519Overcoatings
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 액정표시소자에서는 광누설전류에 의한 박막트랜지스터의 특성변화를 방지하기 위한 것으로, 기판상에 형성된 게이트라인 및 게이트전극과, 기판 전체에 걸쳐 적층된 게이트절연층과, 상기 게이트절연층 위에 형성되며, 드레인영역의 일부가 제거되어 홀이 형성된 반도체층과, 상기 반도체층 위에 형성된 데이터라인, 소스전극 및 드레인전극과, 반도체층이 형성된 기판 전체에 걸쳐 적층되며, 드레인영역에 컨택홀이 형성된 보호층과, 상기 보호층 위에 형성되어 컨택홀을 통해 드레인전극에 접속되는 화소전극으로 구성된다.In the liquid crystal display of the present invention, the characteristics of the thin film transistor due to the light leakage current are prevented, and the gate line and the gate electrode formed on the substrate, the gate insulating layer stacked over the entire substrate, and the gate insulating layer A semiconductor layer having holes formed by removing a portion of the drain region, a data line, a source electrode and a drain electrode formed on the semiconductor layer, and a semiconductor layer on which the semiconductor layer is formed; And a pixel electrode formed on the protective layer and connected to the drain electrode through the contact hole.

Description

드레인영역의 활성층의 일부가 제거된 액정표시소자 및 그 제조방법{A LIQUID CRYSTAL DISPLAY DEVICE HAVING PARTIALLY REMOVED ACTIVATION LAYER IN DRAIN REGION AND METHOD OF FABRICATING THEREOF}A liquid crystal display device in which a portion of an active layer of a drain region is removed and a method of manufacturing the same {A LIQUID CRYSTAL DISPLAY DEVICE HAVING PARTIALLY REMOVED ACTIVATION LAYER IN DRAIN REGION AND METHOD OF FABRICATING THEREOF}

본 발명은 액정표시소자에 관한 것으로, 특히 드레인영역의 활성층을 에칭하여 보호층 식각시 노출되는 드레인영역의 활성층의 면적차에 의해 발생하는 박막트랜지스터 사이의 광누설전류차를 방지함으로써 액정패널 전체에 걸쳐 동일한 특성을 갖는 박막트랜지스터를 형성할 수 있는 액정표시소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a liquid crystal display device, and more particularly, to prevent photo leakage current difference between thin film transistors caused by the area difference of the active layer of the drain region exposed during etching of the protective layer by etching the active layer of the drain region. The present invention relates to a liquid crystal display device capable of forming a thin film transistor having the same characteristics and a method of manufacturing the same.

액정표시소자(Liquid Crystal Display device)는 투과형 평판표시장치로서, 핸드폰(mobile phone), PDA, 노트북컴퓨터와 같은 각종 전자기기에 널리 적용되고 있다. 이러한 LCD는 경박단소화가 가능하고 고화질을 구현할 수 있다는 점에서 다른 평판표시장치에 비해 현재 많은 실용화가 이루어지고 있는 실정이다. 더욱이, 디지털TV나 고화질TV, 벽걸이용 TV에 대한 요구가 증가함에 따라 TV에 적용할 수 있는 대면적 LCD에 대한 연구가 더욱 활발히 이루어지고 있다.Liquid crystal display devices are transmissive flat panel displays, and are widely applied to various electronic devices such as mobile phones, PDAs, and notebook computers. Such LCDs are currently being practically used in comparison with other flat panel displays in that they can be made light and small and have high image quality. Moreover, as the demand for digital TVs, high-definition TVs, and wall-mounted TVs increases, studies on large-area LCDs applicable to TVs are being actively conducted.

일반적으로 LCD는 액정분자를 동작시키는 방법에 따라 몇 가지 방식으로 나누어질 수 있지만, 현재에는 반응속도가 빠르고 잔상이 적다는 점에서 주로 액티브매트릭스(active matrix) 박막트랜지스터(Thin Film Transistor) LCD가 주로 사용되고 있다.In general, LCDs can be divided into several methods depending on how the liquid crystal molecules are operated. However, active matrix thin film transistor LCDs are mainly used in terms of fast reaction speed and low afterimage. It is used.

도 1에 상기 TFT LCD의 패널(1) 구조가 도시되어 있다. 도면에 도시된 바와 같이, 액정패널(1)에는 종횡으로 배열되어 복수의 화소를 정의하는 복수의 게이트라인(3)과 데이터라인(5)이 형성되어 있다. 각 화소 내에는 스위칭소자인 박막트랜지스터(Thin Film Transistor)가 배치되어 상기 게이트라인(3)을 통해 주사신호가 입력되는 경우 스위칭되어 데이터라인(5)을 통해 입력되는 신호를 액정층(9)에 인가한다. 도면에서, 도면부호 11은 축적캐패시터로서, 입력되는 데이터신호를 다음 주사신호의 인가시까지 유지하는 역할을 한다.The structure of the panel 1 of the TFT LCD is shown in FIG. As shown in the drawing, the liquid crystal panel 1 is formed with a plurality of gate lines 3 and data lines 5 arranged vertically and horizontally to define a plurality of pixels. A thin film transistor, which is a switching element, is disposed in each pixel, and when a scan signal is input through the gate line 3, the signal is switched and a signal input through the data line 5 is input to the liquid crystal layer 9. Is authorized. In the figure, reference numeral 11 denotes an accumulation capacitor, which serves to hold an input data signal until the next scanning signal is applied.

도 2는 상기 TFT LCD 패널(1)을 구성하는 화소의 구조를 상세히 도시한 도면으로서, 도 2(a)는 단면도이고 도 2(b)는 평면도이다.FIG. 2 is a diagram showing in detail the structure of the pixels constituting the TFT LCD panel 1, in which FIG. 2 (a) is a sectional view and FIG. 2 (b) is a plan view.

우선, 도 2(a)에 도시된 바와 같이, 유리와 같은 투명한 기판(20) 위에는 게이트전극(22)이 형성되어 있으며, 그 위에 게이트절연층(24)이 적층되어 있다. 상기 게이트절연층(24) 위의 게이트영역에는 반도체층(26)이 형성되어 있으며, 상기 반도체층(26) 위에 소스전극(28a) 및 드레인전극(28b)이 형성되어 있다. 또한, 도면에는 도시하지 않았지만, 상기 반도체층(26)과 소스전극(28a) 사이 및 반도체층(26)과 드레인전극(28b) 사이에는 불순물반도체가 적층되거나 불순물이 도핑되어 오믹컨택층(ohmic layer)이 형성되어 있다.First, as shown in FIG. 2A, a gate electrode 22 is formed on a transparent substrate 20 such as glass, and a gate insulating layer 24 is stacked thereon. A semiconductor layer 26 is formed in the gate region on the gate insulating layer 24, and a source electrode 28a and a drain electrode 28b are formed on the semiconductor layer 26. Although not shown, an impurity semiconductor is stacked or doped with impurities between the semiconductor layer 26 and the source electrode 28a and between the semiconductor layer 26 and the drain electrode 28b to form an ohmic contact layer. ) Is formed.

상기 소스전극(28a) 및 드레인전극(28b) 위에는 기판(20) 전체에 걸쳐서 보호층(32)이 형성되어 있다. 도면에 도시된 바와 같이, 보호층(31)에는 컨택홀(contact hole;31)이 형성되어, 상기 보호층(31) 위에 형성되는 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide)와 같은 화소전극(30)이 상기 컨택홀(31)을 통해 드레인전극(28b)에 접속된다.The passivation layer 32 is formed over the entirety of the substrate 20 on the source electrode 28a and the drain electrode 28b. As shown in the drawing, a contact hole 31 is formed in the passivation layer 31 to form a pixel such as indium tin oxide (ITO) or indium zinc oxide (IZO) formed on the passivation layer 31. The electrode 30 is connected to the drain electrode 28b through the contact hole 31.

보호층(32)의 컨택홀(31)은 드레인영역에 형성된다. 이러한 컨택홀(31)은 다양한 형태로 형성할 수 있지만, 주로 도 2(b)에 도시된 바와 같이 'ㄴ'형상으로 형성한다. 상기 보호층(32)의 컨택홀(31)은 통상적으로 포토공정에 의해 형성된다. 즉, 보호층(32) 위에 포토레지스트를 적층하여 컨택홀(31) 영역이 노출된 패턴을 형성한 후 에천트가스를 이용하여 해당 영역을 드라이에칭에 의해 에칭함으로써 형성된다.The contact hole 31 of the protective layer 32 is formed in the drain region. The contact hole 31 may be formed in various forms, but is mainly formed in a 'b' shape as shown in FIG. The contact hole 31 of the protective layer 32 is typically formed by a photo process. In other words, the photoresist is stacked on the protective layer 32 to form a pattern in which the contact hole 31 region is exposed, and then etching the region by dry etching using an etchant gas.

한편, 소스전극(28a) 및 드레인전극(28b)으로는 종래에는 Cr을 주로 사용하였지만 근래에는 전기전도도가 높고 친환경적인 Mo를 주로 사용한다. 그런데, Mo는 그 특성상 에천트가스에 의해 에칭되는 성질을 갖고 있다. 따라서, 보호층(32)의 드라이에칭시 컨택홀(31) 영역의 드레인전극(28b)이 에칭되어 드레인영역의 활성층이 외부로 노출되는 일이 발생한다. 그러나, Mo의 장점을 감안하면, 이 정도의 영향을 감수할 수 있기 때문에, 최근에는 소스전극(28a) 및 드레인전극(28b)으로 Mo를 사용하며, 이에 따라 필연적으로 발생하는 드레인영역의 활성층이 외부로 노출된 구조의 액정표시소자가 제안되고 있다.Meanwhile, Cr is mainly used as the source electrode 28a and the drain electrode 28b. In recent years, Mo, which has high electrical conductivity and is environmentally friendly, is mainly used. However, Mo has the property of being etched by etchant gas in view of its characteristics. Therefore, during dry etching of the protective layer 32, the drain electrode 28b of the contact hole 31 region is etched to expose the active layer of the drain region to the outside. However, in view of the advantages of Mo, this effect can be tolerated. In recent years, Mo is used as the source electrode 28a and the drain electrode 28b. As a result, the active layer in the drain region is inevitably generated. A liquid crystal display device having a structure exposed to the outside has been proposed.

물론, 상기와 같이 드레인영역의 활성층이 외부로 노출되는 경우에는 외부로부터 입사되는 광에 의해 박막트랜지스터에 광누설전류가 발생하여 박막트랜지스터의 특성이 변하게 되지만, 이 광누설전류를 감안한 박막트랜지스터를 설계함으로써 원하는 특성을 갖도록 할 수 있게 된다.Of course, when the active layer of the drain region is exposed to the outside as described above, the light leakage current is generated in the thin film transistor by light incident from the outside, so that the characteristics of the thin film transistor are changed, but the thin film transistor is designed in consideration of the light leakage current. By doing so, it becomes possible to have desired characteristics.

그러나, 상기와 같이 드레인영역의 활성층 일부가 노출된 액정표시소자에서는 다음과 같은 문제가 발생한다. 수많은 화소로 이루어진 대면적의 액정표시소자 전체에 걸쳐서 보호층(32)에 컨택홀(31)을 형성하기 위해서는 스텝퍼(stepper) 노광장비를 사용해야만 하지만, 스텝퍼의 각 조사(shot)단계 사이에 미세한 차이가 발생하는 경우 컨택홀(31)의 위치가 변하게 되며, 그 결과 외부로 노출되는 드레인영역의 활성층 면적이 변하게 된다.However, the following problem occurs in the liquid crystal display device in which a part of the active layer of the drain region is exposed as described above. Stepper exposure equipment must be used to form the contact hole 31 in the protective layer 32 over a large liquid crystal display device including a large number of pixels. If a difference occurs, the position of the contact hole 31 is changed, and as a result, the active layer area of the drain region exposed to the outside is changed.

도 3에 조사단계의 미세한 차이에 의해 발생하는 드레인영역의 활성층의 면적변화가 도시되어 있다. 도 3(a)에 도시된 바와 같이, 최초의 보호층(32) 노광에서는 보호층(32) 및 드레인전극(28b)이 에칭되어 a,b의 길이로 활성층이 노출되지만, 도 3(b)에 도시된 바와 같이 이후의 노광공정에서 컨택홀(31)의 위치가 위쪽과 우측으로(즉, 화소영역쪽으로) 이동(shift)하는 경우에는 외부로 노출되는 활성층이 길이가 c(<a) 및 d(<b)로 되어, 최초의 길이보다 짧아지게 되고 결국 노출면적이 작아지게 된다. 활성층의 외부 노출면적이 변한다는 것은, 활성층으로 입사되는 광의 양이 변한다는 것을 의미한다. 따라서, 광입사에 의한 광누설전류가 변하게 되어, 박막트랜지스터의 특성이 변하게 된다.3 shows the area change of the active layer in the drain region caused by the minute difference in the irradiation step. As shown in Fig. 3A, in the first passivation of the protective layer 32, the protective layer 32 and the drain electrode 28b are etched to expose the active layer in the lengths of a and b. As shown in FIG. 5, when the position of the contact hole 31 is shifted upward and to the right (ie, toward the pixel region) in a subsequent exposure process, the active layer exposed to the outside has a length of c (<a) and d (<b) becomes shorter than the initial length and eventually the exposed area becomes smaller. The change in the external exposure area of the active layer means that the amount of light incident on the active layer changes. Therefore, the light leakage current due to light incidence is changed, so that the characteristics of the thin film transistor are changed.

이와 같은 드레인영역 활성층의 노출면적은 액정패널의 전체에 걸쳐서 발생하며, 따라서 액정패널의 전체 화소에는 각각 다른 특성을 갖는 박막트랜지스터가 형성되는데, 이것은 액정표시소자 불량의 주요 원인이 된다.Such an exposed area of the drain region active layer is generated over the entire liquid crystal panel. Therefore, thin film transistors having different characteristics are formed in all the pixels of the liquid crystal panel, which is a major cause of defective liquid crystal display elements.

본 발명은 상기한 점을 감안하여 이루어진 것으로, 드레인영역의 활성층(반도체층)의 일부를 제거하여 보호층의 컨택홀을 통해 입사되는 광이 활성층에 영향을 미치지 않도록 함으로써 액정패널 전체에 걸쳐서 형성된 박막트랜지스터가 동일한 특성을 갖는 액정표시소자 및 그 제조방법을 제공하는 것을 목적으로 한다. SUMMARY OF THE INVENTION The present invention has been made in view of the above, and a thin film formed over the entire liquid crystal panel by removing a portion of the active layer (semiconductor layer) in the drain region so that light incident through the contact hole of the protective layer does not affect the active layer. An object of the present invention is to provide a liquid crystal display device having a transistor having the same characteristics and a method of manufacturing the same.

상기한 목적을 달성하기 위해, 본 발명에 따른 액정표시소자는 기판상에 형성된 게이트라인 및 게이트전극과, 기판 전체에 걸쳐 적층된 게이트절연층과, 상기 게이트절연층 위에 형성되며, 드레인영역의 일부가 제거되어 홀이 형성된 반도체층과, 상기 반도체층 위에 형성된 데이터라인, 소스전극 및 드레인전극과, 반도체층이 형성된 기판 전체에 걸쳐 적층되며, 드레인영역에 컨택홀이 형성된 보호층과, 상기 보호층 위에 형성되어 컨택홀을 통해 드레인전극에 접속되는 화소전극으로 구성된다.In order to achieve the above object, the liquid crystal display device according to the present invention is a gate line and a gate electrode formed on a substrate, a gate insulating layer stacked over the entire substrate, and formed on the gate insulating layer, a part of the drain region And a protective layer having a contact hole formed in the drain region, the semiconductor layer having the holes removed, the data line, the source electrode and the drain electrode formed on the semiconductor layer, and the semiconductor layer formed thereon, and having a contact hole formed in the drain region. And a pixel electrode formed thereon and connected to the drain electrode through the contact hole.

또한, 본 발명에 따른 액정표시소자 제조방법은 기판상에 게이트라인 및 게이트전극을 형성하는 단계와, 상기 기판상에 게이트절연층을 적층하는 단계와, 상기 게이트절연층 위에 반도체층을 형성하는 단계와, 상기 반도체층의 드레인영역을 에칭하여 홀을 형성하는 단계와, 상기 반도체층 위에 데이터라인과 소스전극 및 드레인전극을 형성하는 단계와, 상기 소스전극 및 드레인전극 위에 보호층을 적층한 후 에칭하여 드레인영역에 컨택홀을 형성하는 단계와, 상기 보호층 위에 컨택홀을 통해 드레인전극과 접속되는 화소전극을 형성하는 단계로 구성된다.In addition, the method of manufacturing a liquid crystal display device according to the present invention includes the steps of forming a gate line and a gate electrode on a substrate, laminating a gate insulating layer on the substrate, and forming a semiconductor layer on the gate insulating layer. Forming a hole by etching the drain region of the semiconductor layer, forming a data line, a source electrode and a drain electrode on the semiconductor layer, and laminating a protective layer on the source electrode and the drain electrode Forming a contact hole in the drain region, and forming a pixel electrode connected to the drain electrode through the contact hole on the protective layer.

본 발명에서는 액정패널 전체에 걸쳐 동일한 특성을 갖는 박막트랜지스터를 제공한다. 특히, 본 발명에서는 보호층의 오픈시 에칭되는 Mo로 이루어진 소스/드레인전극으로 구성된 박막트랜지스터에서 상기 소스/드레인전극의 에칭에 의해 외부로 노출되는 드레인영역의 활성층이 존재하지 않도록 미리 드레인영역의 활성층을 제거함으로써 광누설전류의 차이에 의한 박막트랜지스터의 특성 변화를 방지한다.The present invention provides a thin film transistor having the same characteristics throughout the liquid crystal panel. Particularly, in the present invention, the active layer of the drain region is formed in advance so that the active layer of the drain region exposed to the outside by the etching of the source / drain electrode does not exist in the thin film transistor including the source / drain electrode made of Mo which is etched when the protective layer is opened. This eliminates the change in characteristics of the thin film transistor due to the difference in the light leakage current.

다시 말해서, 스텝퍼 노광장비를 사용하여 보호층에 컨택홀을 형성할 때, 각 조사단계의 미세한 차이에 의해 컨택홀의 위치나 면적이 변하는 경우에도 오픈되는 컨택홀 하부의 활성층을 제거함으로써 특성변화를 방지한다. 이러한 박막트랜지스터의 제작에 의해 액정패널의 전체 화소에 걸쳐서 동일한 특성을 갖는 박막트랜지스터를 형성할 수 있게 되며, 그 결과 액정표시소자의 불량을 사전에 방지할 수 있게 된다.In other words, when forming a contact hole in the protective layer by using a stepper exposure equipment, even if the position or area of the contact hole is changed due to the slight difference in each irradiation step, the characteristic layer is prevented by removing the active layer under the contact hole. do. By manufacturing such a thin film transistor, it is possible to form a thin film transistor having the same characteristics over all pixels of the liquid crystal panel, and as a result, it is possible to prevent defects of the liquid crystal display device in advance.

이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시소자를 상세히 설명한다.Hereinafter, a liquid crystal display device according to the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명에 따른 액정표시소자의 한 화소의 구조를 나타내는 부분 평면도이다. 도면에 도시된 바와 같이, 액정패널(101)에는 게이트라인(103)과 데이터라인(105)이 종횡으로 배열되어 있다. 실제 전체 액정패널(101)에서는 이러한 게이트라인(103)과 데이터라인(105)이 복수개 배치되어 복수의 화소영역을 정의한다.4 is a partial plan view showing the structure of one pixel of the liquid crystal display according to the present invention. As shown in the figure, the gate line 103 and the data line 105 are vertically and horizontally arranged in the liquid crystal panel 101. In fact, the entire liquid crystal panel 101 includes a plurality of gate lines 103 and data lines 105 to define a plurality of pixel regions.

상기 게이트라인(103)과 데이터라인(105)의 교차영역에는 박막트랜지스터가 형성되어 있다. 박막트랜지스터의 게이트전극(122)은 게이트라인(103)에 접속되어 있으며, 그 위에 반도체층(126)이 형성되어 있다. 반도체층(126)은 도면에 도시된 바와 같이, 박막트랜지스터 영역에만 형성되는 것이 아니라, 데이터라인(105)의 하부에도 형성된다. 상기와 같이, 데이터라인(105) 하부에 반도체층(126a)을 형성하는 이유는 게이트라인(103)과 데이터라인(105) 사이의 절연거리를 충분히 확보하기 위한 것으로, 비록 상기 반도체층(126a)의 하부에 게이트절연층(도면표시하지 않음)이 형성되어 있지만 상기 반도체층(126a)에 의해 게이트라인(103)과 데이터라인(105) 사이의 이격거리를 확보하여 상기 게이트라인(103)과 데이터라인(105)이 단락되는 것을 방지하게 된다.A thin film transistor is formed at the intersection of the gate line 103 and the data line 105. The gate electrode 122 of the thin film transistor is connected to the gate line 103, and a semiconductor layer 126 is formed thereon. As shown in the figure, the semiconductor layer 126 is not only formed in the thin film transistor region but also formed under the data line 105. As described above, the reason why the semiconductor layer 126a is formed under the data line 105 is to ensure sufficient insulation distance between the gate line 103 and the data line 105. Although a gate insulating layer (not shown) is formed below the gate insulating layer, a gap between the gate line 103 and the data line 105 is secured by the semiconductor layer 126a to secure the data with the gate line 103. Line 105 is prevented from shorting.

한편, 드레인영역의 반도체층에는 홀(133)이 형성되어 있다. 상기 홀(133)은 드레인영역의 반도체층 일부를 에칭하여 형성되는 것으로, 도면에는 비록 정사각형상의 홀(133)이 형성되어 있지만 이러한 홀(133)은 특정 형상에 한정되지 않는다. 예를 들면, 원형상, 타원형상, 삼각형상, 직사각형상의 홀(133)이 형성될 수도 있지만, 다른 특이한 기하학적 형상으로도 형성할 수 있다.On the other hand, a hole 133 is formed in the semiconductor layer of the drain region. The hole 133 is formed by etching a portion of the semiconductor layer of the drain region. Although the hole 133 is formed in the drawing, the hole 133 is not limited to a specific shape. For example, circular, elliptical, triangular, rectangular holes 133 may be formed, but may also be formed in other unique geometric shapes.

상기 반도체층(126) 위에는 데이터라인(105)과 접속되는 소스전극(128a) 및 드레인전극(128b)이 형성된다. 상기 소스/드레인전극(128a,128b)으로는 전기전도도가 좋고 친환경적인 Mo가 주로 사용된다.The source electrode 128a and the drain electrode 128b connected to the data line 105 are formed on the semiconductor layer 126. As the source / drain electrodes 128a and 128b, Mo, which is electrically conductive and environmentally friendly, is mainly used.

상기 소스/드레인전극(128a,128b) 위에는 보호층(132)이 적층되어 있다. 상기 보호층(132)은 패널(101) 전체에 걸쳐 적층되며, 박막트랜지스터의 드레인영역에는 컨택홀(131)이 형성되어 있다. 또한, 상기 보호층(32) 위에는 도면표시하지 않은 ITO나 IZO로 이루어진 화소전극이 형성되어 상기 컨택홀(131)을 통해 드레인전극(128b)과 전기적으로 접속된다.A protective layer 132 is stacked on the source / drain electrodes 128a and 128b. The protective layer 132 is stacked over the entire panel 101, and contact holes 131 are formed in the drain region of the thin film transistor. In addition, a pixel electrode made of ITO or IZO (not shown) is formed on the passivation layer 32 and electrically connected to the drain electrode 128b through the contact hole 131.

상기 컨택홀(131)은 반도체층의 드레인영역에 형성된 홀(133)에 정합되어 형성된다. 실제로는 상기 컨택홀(131)이 홀(133)에 정합되는 것이 아니라 드레인영역의 반도체층(활성층)의 대부분이 제거되어 있기 때문에, 상기 컨택홀(131)이 드레인영역의 어떤 위치에 형성되는 경우라도 상기 홀(133)과 정합되는 것이다. 또한, 상기 컨택홀(131)은 보호층(132)뿐만 아니라 드레인전극(128b)에도 형성된다. 그 이유는 Mo로 이루어진 드레인전극(128b)은 컨택홀(131) 형성공정인 드라이에칭공정에 의해 쉽게 제거되기 때문에, 상기 컨택홀(131) 형성공정시 드레인전극(128b)까지 에칭되기 때문이다. 즉, 상기 컨택홀(131)은 보호층(132)에서부터 게이트절연층(도면표시하지 않음)까지 형성된다(컨택홀이 형성되는 드레인영역의 활성층에 홀(133)이 형성되어 있기 때문에).The contact hole 131 is formed to match the hole 133 formed in the drain region of the semiconductor layer. In reality, since the contact hole 131 is not matched to the hole 133 but most of the semiconductor layer (active layer) of the drain region is removed, the contact hole 131 is formed at a certain position of the drain region. Even if it is matched with the hole 133. In addition, the contact hole 131 is formed in the drain electrode 128b as well as the protective layer 132. This is because the drain electrode 128b made of Mo is easily removed by the dry etching process, which is the process of forming the contact hole 131, and thus, the drain electrode 128b is etched up to the drain electrode 128b during the process of forming the contact hole 131. That is, the contact hole 131 is formed from the protective layer 132 to the gate insulating layer (not shown) (since the hole 133 is formed in the active layer of the drain region in which the contact hole is formed).

상기와 같이, 드레인영역의 활성층에는 홀(133)이 형성되어 있기 때문에, 실제적으로 보호층(132)에 형성되는 컨택홀(131)은 반도체층 하부의 게이트절연층까지 형성된다. 이것은, 컨택홀(131) 하부에 활성층이 존재하지 않는다는 것을 의미하며, 상기 컨택홀(131)을 통해 입사되는 외부 광에 의해 활성층이 영향을 받지 않게 되어 박막트랜지스터에 광누설전류가 발생하지 않는다는 것을 의미한다. 한편, 상기 홀(133)은 활성층의 드레인영역 대부분에 형성되어 있기 때문에, 스텝퍼 노광장비의 조사 오차에 의해 컨택홀(131)의 형성 위치가 이동하거나 그 면적이 커지는 경우에도 상기 컨택홀(131)의 하부에는 활성층이 존재하지 않게 된다. 따라서, 컨택홀(131)의 면적 변화에 의한 박막트랜지스터의 광누설전류 변화가 생기지 않으며, 결국 액정패널의 전체 화소에 형성된 박막트랜지스터는 항상 균일한 특성을 갖게 된다.As described above, since the hole 133 is formed in the active layer of the drain region, the contact hole 131 formed in the protective layer 132 is actually formed up to the gate insulating layer under the semiconductor layer. This means that there is no active layer under the contact hole 131, and the active layer is not affected by external light incident through the contact hole 131, so that no light leakage current is generated in the thin film transistor. it means. On the other hand, since the hole 133 is formed in most of the drain region of the active layer, the contact hole 131 is moved even when the position where the contact hole 131 is formed or its area is increased due to the irradiation error of the stepper exposure equipment. The lower portion of the active layer is not present. Therefore, the light leakage current of the thin film transistor does not occur due to the change of the area of the contact hole 131. As a result, the thin film transistor formed on all pixels of the liquid crystal panel always has uniform characteristics.

상기와 같이 구성된 액정표시소자의 제조방법을 도 5를 참조하여 간략하게 설명한다.A method of manufacturing the liquid crystal display device configured as described above will be briefly described with reference to FIG. 5.

우선, 도 5(a)에 도시된 바와 같이, 기판(패널)상에 금속을 적층하고 에칭하여 게이트라인(103) 및 게이트전극(122)을 형성하고 도면표시하지 않은 게이트절연층을 적층한 후 그 위에 비정질실리콘(a-Si)을 적층하고 에칭하여 드레인영역에 홀(133)을 구비하는 반도체층(126,126a)을 형성한다.First, as shown in FIG. 5A, a metal layer is laminated and etched on a substrate (panel) to form a gate line 103 and a gate electrode 122, and a gate insulating layer not illustrated is stacked. Amorphous silicon (a-Si) is stacked thereon and etched to form semiconductor layers 126 and 126a having holes 133 in the drain region.

이어서, 도 5(b)에 도시된 바와 같이, Mo를 적층하고 에칭하여 상기 반도체층(126a)을 따라 배치된 데이터라인(105)과 반도체층(126)위에 배치된 소스/드레인전극(128a,128b)을 형성한다. 그후, 도 5(c)에 도시된 바와 같이, 기판 전체에 걸쳐 SiNx와 같은 무기물을 적층하여 보호층(132)을 형성한 후 스텝퍼 노광장비를 이용하여 드레인영역에 컨택홀(131)을 형성한다. 이때, 컨택홀(131)은 도면에 도시된 바와 같이, 'ㄴ'형상으로 형성할 수도 있지만, 다른 형상으로 형성할 수도 있다.Subsequently, as shown in FIG. 5 (b), Mo and the source / drain electrodes 128a disposed on the semiconductor layer 126 and the data line 105 disposed along the semiconductor layer 126a are stacked and etched. 128b). Thereafter, as shown in FIG. 5C, a protective layer 132 is formed by stacking an inorganic material such as SiNx over the entire substrate, and then forms a contact hole 131 in the drain region using a stepper exposure apparatus. . In this case, the contact hole 131 may be formed in a 'b' shape as shown in the drawing, but may be formed in another shape.

이후, 상기 보호층(132) 위에 컨택홀(131)을 통해 드레인전극(128b)에 접속되는 ITO나 IZO로 이루어진 화소전극(도면표시하지 않음)을 형성함으로써 액정표시소자를 완성한다.Thereafter, the liquid crystal display device is completed by forming a pixel electrode (not shown) made of ITO or IZO connected to the drain electrode 128b through the contact hole 131 on the protective layer 132.

상기한 바와 같이, 본 발명의 가장 큰 특징은 드레인영역의 활성층을 반도체층의 형성공정시 미리 그 일부를 제거하여 홀을 형성하는 것이다. 상기한 설명에서는 상기 드레인영역의 활성층에 형성되는 홀이나 컨택홀의 형상, 전체적인 박막트랜지스터의 구조가 특정되어 설명되어 있다. 그러나, 본 발명은 상기한 특정구조나 형상에 한정되는 것은 아니다. 반도체층에 홀이 형성되어 박막트랜지스터의 광누설전류를 제거할 수 있다는 특징을 갖는 다른 형상이나 구조를 갖는 액정표시소자는 본 발명이 속하는 기술분야에 종사하는 사람이라면 누구나 용이하게 창안할 수 있는 것으로, 본 발명은 이러한 다른 예나 변형예를 모두 포함할 것이다.As described above, the biggest feature of the present invention is to form a hole by removing a part of the active layer in the drain region in advance in the process of forming the semiconductor layer. In the above description, the shape of the hole or contact hole formed in the active layer of the drain region and the structure of the entire thin film transistor are described. However, the present invention is not limited to the specific structure and shape described above. A liquid crystal display device having another shape or structure having a feature in which holes are formed in the semiconductor layer to remove the light leakage current of the thin film transistor can be easily invented by anyone in the technical field to which the present invention belongs. The present invention will include all such other examples and modifications.

상기한 바와 같이, 본 발명에서는 드레인영역의 활성층을 반도체층 형성공정시 미리 제거하여 홀을 형성함으로써 노광오차에 의해 보호층의 컨택홀의 형성 위치가 변하더라도 컨택홀을 통해 입사되는 광에 의한 광누설전류를 제거함으로써 액정표시소자의 전체 화소에 항상 일정한 특성을 보유하는 박막트랜지스터를 형성할 수 있게 된다.As described above, in the present invention, the active layer in the drain region is removed in advance during the semiconductor layer forming process to form holes, so that light leakage due to light incident through the contact hole even if the contact hole formation position of the protective layer changes due to an exposure error. By eliminating the current, it is possible to form a thin film transistor which always has constant characteristics in all pixels of the liquid crystal display device.

도 1은 일반적인 액정표시소자의 구조를 나타내는 평면도.1 is a plan view showing the structure of a general liquid crystal display device.

도 2(a)는 종래 액정표시소자의 한 화소의 구조를 나타내는 단면도.Fig. 2A is a sectional view showing the structure of one pixel of a conventional liquid crystal display element.

도 2(b)는 종래 액정표시소자의 한 화소의 구조를 나타내는 확대 평면도.2B is an enlarged plan view showing the structure of one pixel of a conventional liquid crystal display device.

도 3은 스텝퍼 노광장비의 조사 오차에 의해 컨택홀의 위치가 이동한 형상을 나타내는 도면.3 is a view showing a shape in which the position of the contact hole is moved by the irradiation error of the stepper exposure equipment.

도 4는 본 발명에 따른 액정표시소자의 한 화소의 구조를 나타내는 확대 평면도.4 is an enlarged plan view showing the structure of one pixel of the liquid crystal display device according to the present invention;

도 5는 본 발명에 따른 액정표시소자의 제조방법을 나타내는 도면.5 is a view showing a method of manufacturing a liquid crystal display device according to the present invention.

** 도면의 주요부분에 대한 부호의 설명 **** Explanation of symbols for main parts of drawings **

101 : 액정패널 103 : 게이트라인101: liquid crystal panel 103: gate line

105 : 데이터라인 122 : 게이트전극105: data line 122: gate electrode

126 : 반도체층 128a,128b : 소스/드레인전극126 semiconductor layer 128a, 128b source / drain electrodes

131 : 컨택홀 132 : 보호층131: contact hole 132: protective layer

133 : 드레인영역 활성층 홀133: drain region active layer hole

Claims (13)

기판상에 형성된 게이트라인 및 게이트전극;A gate line and a gate electrode formed on the substrate; 기판 전체에 걸쳐 적층된 게이트절연층;A gate insulating layer stacked over the substrate; 상기 게이트절연층 위에 형성되며, 드레인영역의 일부가 제거된 반도체층;A semiconductor layer formed on the gate insulating layer, wherein a portion of the drain region is removed; 상기 반도체층 위에 형성된 데이터라인, 소스전극 및 드레인전극;A data line, a source electrode and a drain electrode formed on the semiconductor layer; 반도체층이 형성된 기판 전체에 걸쳐 적층되며, 드레인영역에 컨택홀이 형성된 보호층; 및A protective layer stacked over the entire substrate on which the semiconductor layer is formed and having contact holes formed in the drain region; And 상기 보호층 위에 형성되어 컨택홀을 통해 드레인전극에 접속되는 화소전극으로 구성되며,A pixel electrode formed on the protective layer and connected to the drain electrode through a contact hole, 상기 보호층의 컨택홀은 반도체층이 제거된 드레인영역에 형성되며, 컨택홀은 드레인전극까지 연장되어 상기 컨택홀을 통해 게이트절연층이 외부로 노출되는 것을 특징으로 하는 액정표시소자.And a contact hole of the protective layer is formed in the drain region from which the semiconductor layer is removed, and the contact hole extends to the drain electrode to expose the gate insulating layer to the outside through the contact hole. 제1항에 있어서, 상기 소스전극 및 드레인전극은 Mo로 이루어진 것을 특징으로 하는 액정표시소자.The liquid crystal display device according to claim 1, wherein the source electrode and the drain electrode are made of Mo. 삭제delete 제1항에 있어서, 상기 반도체층이 제거된 영역은 컨택홀보다 넓은 것을 특징으로 하는 액정표시소자.The liquid crystal display of claim 1, wherein a region where the semiconductor layer is removed is wider than a contact hole. 제1항에 있어서, 드레인영역의 반도체층은 상기 컨택홀을 통해 외부로 노출되지 않는 것을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 1, wherein the semiconductor layer of the drain region is not exposed to the outside through the contact hole. 제1항에 있어서, 상기 반도체층의 제거된 영역은 사각형상, 원형상, 타원형상 또는 삼각형상으로 이루어진 것을 특징으로 하는 액정표시소자.The liquid crystal display of claim 1, wherein the removed region of the semiconductor layer is formed in a quadrangular shape, a circular shape, an elliptical shape, or a triangular shape. 제1항에 있어서, 상기 컨택홀은 'ㄴ'형상인 것을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 1, wherein the contact hole has a 'b' shape. 제1항에 있어서, 상기 반도체층은 데이터라인을 따라 형성된 것을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 1, wherein the semiconductor layer is formed along a data line. 기판상에 게이트라인 및 게이트전극을 형성하는 단계;Forming a gate line and a gate electrode on the substrate; 상기 기판상에 게이트절연층을 적층하는 단계;Depositing a gate insulating layer on the substrate; 상기 게이트절연층 위에 반도체층을 형성하는 단계;Forming a semiconductor layer on the gate insulating layer; 상기 드레인영역의 반도체층 일부를 에칭하는 단계;Etching a portion of the semiconductor layer in the drain region; 상기 반도체층 위에 데이터라인과 소스전극 및 드레인전극을 형성하는 단계;Forming a data line, a source electrode, and a drain electrode on the semiconductor layer; 상기 소스전극 및 드레인전극 위에 보호층을 적층한 후 상기 보호층과 드레인전극을 에칭하여 드레인영역의 반도체층 제거영역에 게이트절연층이 노출되는 컨택홀을 형성하는 단계; 및Stacking a passivation layer on the source electrode and the drain electrode, and etching the passivation layer and the drain electrode to form a contact hole exposing a gate insulating layer in the semiconductor layer removal region of the drain region; And 상기 보호층 위에 컨택홀을 통해 드레인전극과 접속되는 화소전극을 형성하는 단계로 구성된 액정표시소자 제조방법.And forming a pixel electrode connected to the drain electrode through the contact hole on the passivation layer. 제9항에 있어서, 상기 소스전극 및 드레인전극을 형성하는 단계는,The method of claim 9, wherein the forming of the source electrode and the drain electrode comprises: Mo로 이루어진 금속층을 적층하는 단계; 및Stacking a metal layer made of Mo; And 상기 금속층을 에칭하는 단계로 이루어진 것을 특징으로 하는 액정표시소자 제조방법.And etching the metal layer. 삭제delete 삭제delete 제9항에 있어서, 드레인영역의 반도체층은 상기 컨택홀을 통해 외부로 노출되지 않는 것을 특징으로 하는 액정표시소자 제조방법.The method of claim 9, wherein the semiconductor layer of the drain region is not exposed to the outside through the contact hole.
KR10-2001-0088552A 2001-12-29 2001-12-29 A liquid crystal display device having partially removed activation layer in drain region and method of fabricating thereof KR100492728B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088552A KR100492728B1 (en) 2001-12-29 2001-12-29 A liquid crystal display device having partially removed activation layer in drain region and method of fabricating thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088552A KR100492728B1 (en) 2001-12-29 2001-12-29 A liquid crystal display device having partially removed activation layer in drain region and method of fabricating thereof

Publications (2)

Publication Number Publication Date
KR20030058161A KR20030058161A (en) 2003-07-07
KR100492728B1 true KR100492728B1 (en) 2005-06-07

Family

ID=32216079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0088552A KR100492728B1 (en) 2001-12-29 2001-12-29 A liquid crystal display device having partially removed activation layer in drain region and method of fabricating thereof

Country Status (1)

Country Link
KR (1) KR100492728B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101006475B1 (en) * 2003-12-26 2011-01-06 엘지디스플레이 주식회사 array substrate for liquid crystal display device and manufacturing method of the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000187242A (en) * 1998-12-22 2000-07-04 Matsushita Electric Ind Co Ltd Liquid crystal display device and production thereof
KR20010099536A (en) * 2000-04-27 2001-11-09 구본준, 론 위라하디락사 iquid Crystal Display Device and Fabricating Method Thereof
KR20010105923A (en) * 2000-05-19 2001-11-29 구본준, 론 위라하디락사 Liquid Crystal Dispaly and method for fabricating the same
JP2001332738A (en) * 2000-05-24 2001-11-30 Sony Corp Thin film semiconductor device, liquid crystal display device and electroluminescent display device
KR20010111253A (en) * 2000-06-09 2001-12-17 윤종용 Thin film transistor array panels, and methods for manufacturing and repairing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000187242A (en) * 1998-12-22 2000-07-04 Matsushita Electric Ind Co Ltd Liquid crystal display device and production thereof
KR20010099536A (en) * 2000-04-27 2001-11-09 구본준, 론 위라하디락사 iquid Crystal Display Device and Fabricating Method Thereof
KR20010105923A (en) * 2000-05-19 2001-11-29 구본준, 론 위라하디락사 Liquid Crystal Dispaly and method for fabricating the same
JP2001332738A (en) * 2000-05-24 2001-11-30 Sony Corp Thin film semiconductor device, liquid crystal display device and electroluminescent display device
KR20010111253A (en) * 2000-06-09 2001-12-17 윤종용 Thin film transistor array panels, and methods for manufacturing and repairing the same

Also Published As

Publication number Publication date
KR20030058161A (en) 2003-07-07

Similar Documents

Publication Publication Date Title
TWI383504B (en) Apparatus and method for a thin film transistor (tft) array panel
US7612836B2 (en) Liquid crystal display device and fabrication method thereof
JP4967631B2 (en) Display device
KR101900170B1 (en) Method for manufacturing array substrate, array substrate and display device
WO2013071800A1 (en) Display device, thin film transistor, array substrate and manufacturing method thereof
KR20110004307A (en) Array substrate for liquid crystal display device and methode of fabricating the same
WO2015000255A1 (en) Array substrate, display device, and method for manufacturing array substrate
US9281325B2 (en) Array substrate, manufacturing method thereof and display device
US20180341158A1 (en) Array substrate and method of manufacturing the same, display panel and display device
US7414691B2 (en) Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom
KR20010058159A (en) Method for manufacturing tft-lcd
KR20040031370A (en) Liquid Crystal Display Panel And Fabricating Method Thereof
US8421096B2 (en) Pixel structure and display panel
US7235416B2 (en) Method for fabricating polysilicon liquid crystal display device
JP2010181474A (en) Thin film transistor array substrate, reflection type liquid crystal display device and method of manufacturing the same
KR100492728B1 (en) A liquid crystal display device having partially removed activation layer in drain region and method of fabricating thereof
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
US8018545B2 (en) Method of fabricating a liquid crystal display device
KR20070104090A (en) Method of fabricating the array substrate for liquid crystal display device using liquid type organic semiconductor material
CN106292109B (en) Array substrate, display panel, manufacturing method of display panel and display device
KR100870659B1 (en) A method of liquid crystal display device
KR101023319B1 (en) Array substrate for LCD and the fabrication method
KR101677282B1 (en) Thin Film Transistor Liquid Crystal Display Device And Method for fabricating thereof
KR100848553B1 (en) A method of fabricating liquid crystal display device without damage of gate pad
KR100599958B1 (en) Method of manufacturing lcd having high aperture ratio and high transmittance

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee