KR20060019882A - 직접시퀀스 부호분할다중접속 통신시스템에서 다중 경로환경에서의 코드 추적 장치 및 방법 - Google Patents

직접시퀀스 부호분할다중접속 통신시스템에서 다중 경로환경에서의 코드 추적 장치 및 방법 Download PDF

Info

Publication number
KR20060019882A
KR20060019882A KR1020040068565A KR20040068565A KR20060019882A KR 20060019882 A KR20060019882 A KR 20060019882A KR 1020040068565 A KR1020040068565 A KR 1020040068565A KR 20040068565 A KR20040068565 A KR 20040068565A KR 20060019882 A KR20060019882 A KR 20060019882A
Authority
KR
South Korea
Prior art keywords
value
sample
scrambling code
chip
late
Prior art date
Application number
KR1020040068565A
Other languages
English (en)
Other versions
KR100651505B1 (ko
Inventor
류동렬
송훈근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040068565A priority Critical patent/KR100651505B1/ko
Priority to US11/148,171 priority patent/US7586975B2/en
Publication of KR20060019882A publication Critical patent/KR20060019882A/ko
Application granted granted Critical
Publication of KR100651505B1 publication Critical patent/KR100651505B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/711—Interference-related aspects the interference being multi-path interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7085—Synchronisation aspects using a code tracking loop, e.g. a delay-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/709—Correlator structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/711—Interference-related aspects the interference being multi-path interference
    • H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
    • H04B1/7117—Selection, re-selection, allocation or re-allocation of paths to fingers, e.g. timing offset control of allocated fingers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 직접시퀀스 부호분할다중접속 통신시스템에서 다중 경로 신호들을 수신하는 코드 추적 장치 및 방법에 관한 것이다.
다중경로 수신신호를 소정 칩 속도로 샘플링하여 현재 샘플지점을 기준으로 현재지점 샘플과 이른 지점 샘플과 늦은 지점샘플을 출력하는 과정과, 상기 현재 샘플 시점을 기준으로 매 칩마다 스크램블링 코드를 발생시키는 과정과, 상기 이른 지점 샘플과 상기 스크램블링코드를 상관시킨후 1칩 만큼 지연시켜 지연된 이른 지점 상관값을 계산하는 과정과, 상기 늦은 지점 샘플과 상기 스크램블링코드를 상관시킨후 1칩 만큼 지연시켜 지연된 늦은 지점 상관값을 계산하는 과정과, 상기 스크램블링코드와 1칩만큽 지연된 상기 현재 지점 샘플을 상관시킨 후 소정의 가중인자를 곱하여 제 1 가중 상관값을 구하는 과정과, 상기 현재 지점 샘플과 1칩만큽 지연된 상기 스크램블링 코드를 상관시킨 후 상기 가중인자를 곱하여 제 2 가중 상관값을 구하는 과정과, 상기 지연된 이른 지점 상관값에서 상기 제 1 가중 상관값을 감산하여 제 1 감산값을 구하는 과정과, 상기 지연된 늦은 지점 상관값에서 상기 제 2 가중 상관값을 감산하여 제 2 감산값을 구하는 과정과, 상기 제 2 감산값에서 상기 제 1 감산값을 감산하여 타이밍 에러를 검출하는 과정과, 타이밍 에러에 따라 상기 현재 샘플 시점을 조정하는 과정을 통하여 서로 다른 시간지연을 가지는 다중경로신호를 복조하는 핑거의 동일한 경로를 추적하는 팻 핑거 현상을 방지할 수 있으며, 이에 따라 시간 다기화 효과를 얻음으로써 수신 품질을 높일 수 있는 효과가 있다.
RAKE RECEIVER, FAT FINGER, LATE-TIME, EARLY-TIME, SQUARE ROOT RAISED COSINE FILTER

Description

직접시퀀스 부호분할다중접속 통신시스템에서 다중 경로 환경에서의 코드 추적 장치 및 방법{APPARATUS AND METHOD FOR CODE TRACKER AT MULTIPATH ENVIRONMENT IN DS-CDMA COMMUNICATION SYSTEM}
도 1은 일반적인 이동 통신시스템에서의 다중 경로 채널 구조를 모형적으로 도시한 도면.
도 2는 종래의 동기식 코드추적기의 구조를 도시한 도면.
도 3은 종래의 비동기식 코드추적기의 구조를 도시한 도면.
도 4는 종래의 비동기식 코드추적기의 에러 검출 특성을 도시한 도면.
도 5는 종래의 펄스정형필터를 이용하여 2개의 다중 경로 존재에 따른 자기 상관 전력을 도시한 도면.
도 6은 본 발명의 바람직한 제 1 실시 예에 따른 동기식 코드 추적기의 구조를 도시한 도면.
도 7은 본 발명의 바람직한 제 1 실시 예에 따른 비동기식 코드 추적기의 구조를 도시한 도면.
도 8은 본 발명의 바람직한 제 2 실시 예에 따른 동기식 코드 추적기를 도시한 도면.
도 9는 본 발명의 바람직한 제 2 실시 예에 따른 비동기식 코드 추적기를 도시한 도면.
도 10 내지 도 13은 본 발명의 실시 예에 따른 경로 간 지연차에 따른 다중 경로 상황을 도시한 도면.
도 14는 본 발명의 바람직한 실시 예에 따른 비동기식 코드추적기의 타이밍 에러 검출 특성을 도시한 도면.
본 발명은 직접시퀀스 부호분할다중접속 통신시스템에서 다중 경로(Multi-path) 신호들을 수신하는 코드 추적 장치 및 방법에 관한 것이다.
오늘날 무선통신 서비스의 급속한 증가 추세에 비추어 현재 사용하고 있는 무선전파 스펙트럼의 포화현상은 쉽게 예견될 수 있다. 따라서, 주파수 효율에 있어 우수한 특성을 가지는 새로운 무선통신 기술의 개발이 요청된다. 이러한 무선통신의 대표적인 예로 부호분할다중접속(Code Division Multiple Access, 이하 "CDMA"라 칭함) 방식을 들 수 있다.
이러한 CDMA 방식에서는 넓은 주파수대역을 동시에 여러 사용자들이 공동으로 사용한다. 즉, 각각의 사용자들이 확산대역방식을 사용하여 넓은 대역으로 변조한 신호를 동시에 전송하고, 각각의 부호(Code 또는 Sequency)를 사용하여 원하는 사용자의 전송신호를 찾아낸다. 상기 CDMA 방식을 사용하는 이동통신시스템은 전송 데이터가 쉽게 노출되지 않아 다른 다중접속을 사용하는 경우보다 높은 보안성을 가진다. 상기 CDMA 방식은 주파수대역을 확산시키는 방식에 따라 직접시퀀스(direct sequence) 부호분할다중접속(이하,"DS/CDMA라 칭함) 방식과, 주파수도약(Frequency Hopping) 부호분할다중접속(이하,"FH/CDMA라 칭함) 방식 등으로 나누어진다.
상기 DS/CDMA 방식은 송신하고자 하는 신호를 사용자 고유의 PN(Pseudo Noise) 시퀀스에 의하여 부호화시킴으로서 상기 송신하고자 하는 신호가 가지고 있는 신호 스펙트럼 영역을 확산하여 광대역 신호로 변환하여 송신하는 방식이다. 상기 DS/CDMA 방식에서는 통상적으로 다중 경로를 통한 신호 전송이 이루어진다. 상기 DS/CDMA 이동통신시스템에서 다중경로 수신기(이하 "레이크 수신기"라 칭함)는 서로 다른 경로들을 거쳐 수신되는 다중경로신호들을 복조하여, 시간 다이버시티(Diversity) 효과를 얻는다. 이를 위하여 상기 레이크 수신기(Rake Receiver)는 복수의 핑거(Finger)들을 가진다. 상기 각 핑거들에는 각각의 경로를 거쳐 서로 다른 시간지연을 가지는 다중경로신호들이 할당되고, 상기 각 핑거들로부터 처리된 신호들에 대해서는 컴바이닝이 이루어져 수신 품질을 높일 수 있다.
이하 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 일반적인 이동 통신시스템에서의 다중 경로를 모형적으로 나타낸 도면이다.
도시한 바와 같이 기지국(100)으로부터 방해 없이 도달하는 직접파(110)와 건물의 벽 등으로 인한 반사를 거쳐 도달하는 반사파(130), 그리고 건물의 옥상 등에서 회절하여 도달하는 회절파(120)등의 다중 경로 신호들이 단말(140)에 수신된다. 일반적인 이동 통신 환경에서 기지국(100)과 단말(140)사이가 직접파(110)만으로 연결되는 경우는 많지 않으며, 다수의 반사파(130)나 회절파(120)가 존재한다. 이러한 반사파나 회절파에 의해 다중경로가 생기게 된다.
상기 도 1과 같은 통신시스템 환경에서 단말(140)의 레이크 수신기는 서로 다른 지연시간을 가지는 다중 경로들을 구분 수신하여 수신 성능을 높인다. 이를 위하여 레이크 수신기는 각 다중 경로 신호에 동기를 맞추기 위한 코드추적기(code tracker)를 가지고 있으며, 코드추적기의 목적은 다중경로 신호로부터 신호의 전력을 극대화할 수 있도록 최적의 샘플 위치를 찾아내는 것이다.    
도 2에 종래의 동기식 코드추적기의 실시 예를 도시한 도면이다.
상기 샘플러(200)는 다중경로 신호를 샘플링하여 코드추적기(250)로 전달하게 된다. 상기 코드추적기(250)는 스크램블링코드(또는 PN코드)의 자기상관특성을 이용하여, 현재 시점(On-time)샘플과 늦은 시점(Late-time)샘플에 대한 상관 값과 이른 시점(Early-time)샘플에 대한 상관 값의 차를 구하고 상관이 큰 쪽의 방향으로 현재 샘플 위치를 이동시키어 최적 샘플 위치를 찾아내는데, 일반적으로 늦은 시점의 상관과 이른 시점의 상관의 차가 0 이 되는 시점이 최적 샘플 위치로 간주하게 된다.
상기 코드추적기(250)를 좀 더 상세히 설명하면, 샘플러(200)로부터 전송된 샘플링된 신호는 스크램 블링 코드 생성기(255)를 통하여 생성된 스크램블링 코드를 이용하여 디스크램블러(260, 270)에 의해 역확산되고, 누적기(265, 275)에 의해 누적하여 상관값으로 변환된다.
상기 디스크램블러(260)와 누적기(265)는 이른 샘플 상관기(210)를 구성하고, 디스크램블러(270)와 누적기(275)는 늦은 샘플 상관기(220)를 구성한다.
이른 샘플 상관기(210)는 복조부로 입력되는 현재 샘플 위치보다 이른 샘플 위치의 샘플, 즉 이른 샘플의 상관을 취하고, 상기 상관에 따른 제 1상관 값을 출력한다. 늦은 샘플 상관기(220)는 복조부로 입력되는 현재 샘플 위치보다 늦은 샘플 위치의 샘플, 즉 늦은 샘플의 상관을 취하고, 상기 상관에 따른 제 2상관 값을 출력한다. 부호추적을 수행할 때 현재시점과 이른 시점 간 또는 현재시점과 늦은 시점간의 간격은 보통 1칩 이내로 설정하며, 0.5칩 차가 널리 이용된다.
상기 도 2의 실시 예에서 1칩 구간을 Tc라하고 현재시점 샘플과 특정 샘플과의 지연차를 Δ라고 할 때, 현재 샘플 시점과 이른 시점의 시간차는 -0.5Tc이며(Δ= -Tc/2), 현재 샘플시점과 늦은 시점 사이의 시간차는 0.5Tc이다(Δ= -Tc/2). 이른 시점의 상관 출력은 제 1 상관값 R[Δ= -T/2]으로 나타내며, 늦은 시점의 상관 출력은 제 2 상관값 R[Δ=Tc/2]로 나타낸다. 상기 제1상관 값과 상기 제2상관 값은 감산기(214)에 의해 감산되고, 상기 감산기(280)는 상기 상관 차에 의해 타이밍 에러(285)를 검출한다. 상기 타이밍 에러(285)는 상기 두 상관값의 차이인 'R[Δ= Tc/2] - R[Δ= -T/2]'이 된다.
 상기 타이밍 에러(285)는 루프 필터(290)를 통과함으로써 최적의 샘플 위치를 구하기 위한 타이밍 제어신호로 출력된다. 이와 같이 얻어지는 최적의 샘플 위치는 보통 다중경로 신호의 전력 지연 프로파일(Power Delay Profile)의 포락선(envelope)에 의존하며, 포락선에 피크(peak)가 존재하는 시점으로 수렴하는 경향을 갖는다.
도 3은 종래의 비동기식 코드추적기의 실시 예를 도시한 도면이다.
샘플러(300)는 전송된 다중 경로 신호를 샘플링하여 코드추적기(350)로 전달하게 된다. 샘플링된 신호는 스크램 블링 코드 생성기(355)를 통하여 생성된 스크램블링 코드를 이용하여 디스크램블러(360, 370)에 의해 역확산되고, 누적기(365, 375)에 의해 누적된다.
상기 디스크램블러(360)와 누적기(365)는 이른 샘플 상관기(310)를 구성하고, 상기 디스크램블러(370)와 누적기(375)는 늦은 샘플 상관기(320)를 구성한다. 이른 샘플 상관기(310)는 현재 시점샘플보다 이른 시점의 샘플, 즉 이른 샘플의 상관을 취하여, 제1상관 값을 출력한다. 늦은 샘플 상관기(320)는 현재 시점보다 늦은 시점의 샘플, 즉 늦은 샘플의 상관을 취하여, 제2상관 값을 출력한다. 통상 부호추적을 수행할 때 현재시점과 이른 시점간 또는 현재시점과 늦은 시점간의 간격은 -0.5Tc(Δ= -Tc/2)이며, 현재 샘플시점과 늦은 시점 사이의 시간차는 0.5Tc(Δ= -Tc/2)이다.
비동기방식은 기지국과 동기가 맞지 않아 위상에러성분이 존재하게 되므로 전력 계산기(367,369)를 통하여 상기 상관값들의 위상 에러성분을 제거해 준다. 상기 전력 계산기(367, 369)를 통과한 상기 제1상관 값과 상기 제2상관 값은 감산기(380)에 의해 감산되고, 상기 감산기(380)는 상기 상관 차에 의해 타이밍 에러(385)를 검출한다. 따라서 상기 타이밍 에러(385)는 '{R[Δ= Tc/2]}2 - {R[Δ= -Tc/2]}2'이 된다.
상기 타이밍 에러(385)는 루프 필터(390)를 통과함으로써 최적의 샘플 위치를 구하기 위한 타이밍 제어신호로 출력된다.
도 4는 종래의 비동기식 코드추적기의 에러 검출 특성을 도시한 도면이다.
상기 도 4는 roll-off=0.22인 SRRC(Square Root Raised Cosine)필터를 펄스 정형 필터로 이용하는 직접 시퀀스 부호분할 시스템에서 단일 경로 채널 일 때, 늦은 시점과 이른 시점의 간격이 1Tc로 동작하는 비동기식 코드 추적기의 타이밍 에러 검출 특성을 나타낸 것으로 일반적으로 S-곡선이라 한다. 상기  S-곡선을 가지는 타이밍 에러 검출 특성에 의해 코드추적기는 타이밍 에러가 0~1.5Tc 사이의 양의 값일 때 샘플 위치를 양의 방향으로 옮겨서 에러를 줄이게 되고, 반대로 타이밍 에러가 -1.5Tc~0 사이의 음의 값일 때 샘플 위치를 음의 방향으로 옮겨서 결국 타이밍 에러는 0인 시점으로 수렴하게 된다.
도 5는 종래의 코드 추적기에서 2개의 다중 경로에 대한 자기 상관 전력을 도시한 도면이다.
상기 도 5와 같은 다중 경로 상황에서 동기식 코드추적기를 사용하는 두 핑거(finger)는 두 경로에 대응하는 t=0인 시점과 t=Td 인 시점에 각각 할당되어 있다.
이때 경로 1을 추적하는 핑거 1의 코드추적기에서, 이른시점에서의 상관전력은 R[Δ= -Tc/2] = R1[t=-Tc/2] + R2[t=-Tc/2] 이고, 늦은시점에서의 상관전력은 R[Δ= Tc/2] = R1[t=Tc/2] + R2[t=Tc/2] 이다. 여기서 R2[t=-Tc/2]=0 이므로 결국 늦은시점의 상관전력 R[Δ= Tc/2]이 이른시점의 상관전력 R[Δ= -Tc/2]보다 크고, 코드추적기는 늦은시점의 방향으로 샘플 타이밍을 이동하게 된다. 한편 경로 2를 추적하는 핑거 2 코드추적기에서 이른시점의 상관전력은 R[Δ= -Tc/2] = R1[t=Td-Tc/2] + R2[t=Td-Tc/2] 이고, 늦은 시점의 상관전력은 R[Δ= Tc/2] = R1[t=Td+Tc/2] + R2[t=Td+Tc/2] 이다. 여기서 R1[t=Td+Tc/2]=0 이므로 결국 늦은 시점의 상관전력 R[Δ= Tc/2]이 R[Δ= -Tc/2]보다 작고 코드추적기는 이른시점의 방향으로 샘플 타이밍을 이동시킨다.
따라서 두 핑거의 코드추적기는 독립된 경로의 최적 샘플 시점을 추적하지 못하고 인접 경로가 존재하는 방향을 따르게 된다. 이러한 경향은 두 경로의 시간 지연차(Td)가 근접할수록 커지게 되는데, 이 경우 코드 추적기들의 이른시점 상관과 늦은시점의 상관에 있어 인접 경로의 간섭 성분이 더해지므로, 인접 경로의 간섭이 더해진 시점의 상관값이 상대적으로 간섭이 적은 시점의 상관값 보다 크게 된 다. 따라서 각 경로를 추적하는 코드 추적기는 인접 경로가 있는 방향으로 샘플 타이밍을 움직이게 되며 타이밍 에러가 0이 아닌 시점으로 수렴하게 된다.
상기된 바와 같이 동작하는 종래 기술에 의한 코드 추적기는 1칩 간격의 동등 전력 경로 상황에서 타이밍 에러가 0.5인 시점으로 수렴하게 된다는 것을 알 수 있다.
상기 다중경로에서 인접경로 간 시간 지연이 크고, 전력 차이가 작을수록 각 경로별로의 수렴이 용이하다. 하지만, 상기 인접 경로간의 시간 지연이 작으면서 전력 차이가 클수록 상기 다중경로가 하나의 경로로 인식되어, 핑거들 각각에 대응한 코드 추적기들이 동일한 위치로 수렴할 확률이 증가하게 된다. 이와 같이 여러 핑거들이 동일한 경로를 추적하는 문제가 발생할 수 있는데, 이러한 현상을 팻 핑거(fat finger)현상이라고 한다.
상기 팻 핑거 현상은 레이크 수신기의 서로 다른 지연을 가지는 다중경로 신호들을 구분하여 수신하려는 본래 목적을 잃게 하여 수신 성능을 떨어뜨리는 문제점이 있었다.
따라서 상기한 바와 같이 동작되는 종래 기술의 문제점을 해결하기 위하여 창안된 본 발명의 목적은, 직접시퀀스 코드분할다중접속 통신시스템에서 코드 추적 장치 및 방법을 제공하는 것이다.
본 발명의 다른 목적은 다중경로 간 시간 지연차가 작을 때 발생할 수 있는 팻 핑거 현상을 방지하기 위한 코드 추적기의 타이밍 에러 검출 장치 및 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 레이크 수신기의 서로 다른 지연을 가지는 다중경로 신호들을 구분하여 수신할 수 있도록 수신 성능을 높여주는 장치 및 방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여 창안된 본 발명의 실시 예는,
직접시퀀스 부호분할다중접속 통신시스템에서 다중 경로 환경에서의 코드 추적 방법에 있어서, 다중경로 수신신호를 소정 칩 속도로 샘플링하여 현재 샘플시점을 기준으로 현재시점 샘플과 이른 시점 샘플과 늦은 시점샘플을 출력하는 과정과, 상기 현재 샘플 시점을 기준으로 스크램블링 코드를 발생시키는 과정과, 상기 이른 시점 샘플과 상기 스크램블링코드를 상관시킨후 1칩 만큼 지연시켜 지연된 이른 상관값을 계산하는 과정과, 상기 늦은 시점 샘플과 상기 스크램블링코드를 상관시킨후 1칩 만큼 지연시켜 지연된 늦은 상관값을 계산하는 과정과, 상기 스크램블링코드와 1칩만큽 지연된 상기 현재 시점 샘플을 상관시킨 후 소정의 가중인자를 곱하여 제 1 가중 상관값을 구하는 과정과, 상기 현재 시점 샘플과 1칩만큽 지연된 상기 스크램블링 코드를 상관시킨 후 상기 가중인자를 곱하여 제 2 가중 상관값을 구하는 과정과, 상기 지연된 이른 상관값에서 상기 제 1 가중 상관값을 감산하여 제 1 감산값을 구하는 과정과, 상기 지연된 늦은 상관값에서 상기 제 2 가중 상관값을 감산하여 제 2 감산값을 구하는 과정과, 상기 제 2 감산값에서 상기 제 1 감산값을 감산하여 타이밍 에러를 검출하는 과정과, 상기 타이밍 에러에 따라 상기 현재 샘플 시점을 조정하는 과정을 제공하는 것이다.
이하 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐를 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명은 직접시퀀스 코드분할다중접속 통신시스템에서 다중경로신호를 수신할 때 발생하는 팻 핑거 현상에 대처하기 위하여 구성되었다.
도 6은 본 발명의 바람직한 제 1 실시 예에 따른 동기식 코드 추적기의 구조를 도시한 도면이다.
수신신호는 샘플러(600)를 거쳐 샘플링 된다. 스크램블링코드 생성부(607)는 스크램블링코드를 발생시켜, 이른 시점 상관기(670)와 늦은 시점 상관기(680)와 -1Tc 시점 상관기(660)와 +1Tc시점 상관기(690)에 전달한다.
이른 시점 상관기(670)는 디스크램블러(619)와 누적기(621)와 1칩 지연기 (623)로 이루어지며, 샘플러(600)로부터 입력받은 이른 시점 샘플(601)과 스크램블링코드 생성부(607)로부터 전달받은 스크램블링코드를 디스크램블러(619)에 의해 상관시킨다. 상기 이른 상관값은 지연기(623)에 의해 1Tc만큼 지연되어 지연된 이른 상관값 R[Δ= -Tc/2]이 된다. 이때 상기 상관 동작은 스크램블링코드의 역확산과 누적과정을 의미한다.
늦은 시점 상관기(680)는 디스크램블러(625)와 누적기(627)와 1칩 지연기(629)로 이루어지며, 샘플러(600)로부터 입력받은 늦은 시점 샘플(603)과 스크램블링코드 생성부(607)로부터 전달받은 스크램블링코드를 디스크램블러(625)에 의해 상관시킨 다. 상기 늦은 상관값은 지연기(629)에 의해 1Tc만큼 지연되어 지연된 늦은 상관값 R[Δ= Tc/2]이 된다.
-1Tc 시점 상관기(660)는 지연기(611)과 디스크램블러(613), 누적기(615) 및 가중치 곱셈기(617)로 이루어지며, 샘플러(600)로부터 입력받은 현재 시점 샘플(605)을 지연기(611)에 의해 1Tc동안 지연시킨 후, 스크램블링코드 생성부(607)로부터 전달받은 스크램블링코드와 디스크램블러(613)에 의해 상관시켜 상관값 R[Δ= -Tc]을 구한다. 가중치 곱셈기(617)는 상기 상관값에 제어부(609)로부터 전달받은 가중인자(W:Weighting factor)를 곱하여 wR[Δ= -Tc]을 출력한다.
+1Tc 시점 상관기(633)는 지연기(631)과 디스크램블러(633), 누적기(635) 및 가중치 곱셈기(637)로 이루어지며, 스크램블링 코드 생성부(607)로부터 입력받은 스크램블링 코드를 지연기(631)에 의해 1Tc동안 지연시킨 후, 샘플러(600)로부터 전달받은 현재 시점 샘플(605)과 디스크램블러(633)에 의해 상관값 R[Δ= Tc]을 구 한다.  가중치 곱셈기(637)는 상기 상관값에 제어부(609)로부터 전달받은 가중 인자(W)(637)를 곱하여 wR[Δ= Tc]을 출력한다.
상기 상관기(660, 670, 680, 690)에서 나온 값들은 감산기(641, 639)로 전달된다. 상기 감산기(641)는 상기 지연된 늦은 상관값에서 +1Tc 시점 상관기(633)의 출력을 빼며, 상기 감산기(639)는 상기 지연된 이른 상관값에서 -1Tc 시점 상관기(613)의 출력을 뺀다.
상기 감산기(639)로부터 출력된 제 1 감산값 R[Δ= -Tc/2]-wR[Δ= -Tc]와 상기 감산기(641)로부터 출력된 제 2 감산값 R[Δ= Tc/2]-wR[Δ= Tc]은 타이밍 에러 검출부(643)로 전달되고, 타이밍 에러 검출부(643)는 제 2 감산값에서 제 1 감산값을 감산하여 타이밍 에러를 검출하며, 루프 필터(645)는 타이밍 에러에 의해 타이밍 에러 제어신호를 발생하게 된다.
여기서, 상기 타이밍 에러 검출부(643)는
('늦은 시점 상관기의 출력' - Wx'+1Tc 시점 상관기 출력') - ('이른 시점 상관기의 출력' - Wx'-1Tc 시점 상관기 출력')을 계산하여, 타이밍 에러
(R[Δ= Tc/2]-wR[Δ= Tc]) - (R[Δ= -Tc/2]-wR[Δ= -Tc])을 출력한다.
+1Tc시점 상관기(690)와 -1Tc시점 상관기(660)는 인접 경로에서의 간섭을 측정하는 역할을 수행하는데, 일반적으로 스크램블링코드의 자기상관특성이 1Tc이후에 0에 가까워진다는 것을 이용한 것이다. 즉 상기 도 6의 코드추적기는 현재 시점으로부터 -1Tc 만큼 떨어진 위치에서 얻어지는 제 1 상관값을 이른 위상을 가지는 경로의 간섭성분으로 간주하고, 상기 제 1 상관값에 가중인자를 곱하여 이른 시점의 상관에서 빼주어 상기 이른 시점 상관시 더해질 수 있는 이른 경로에 의한 간섭 성분을 제거한다. 마찬가지로 현재 시점으로부터 +1Tc 만큼 떨어진 위치에서 얻어지는 제 2 상관값을 늦은 위상을 가지는 경로의 간섭성분으로 간주하고 상기 제 2 상관값에 가중인자를 곱하여 늦은 시점의 상관에서 빼주어 상기 늦은 시점 상관시 더해질 수 있는 늦은 경로에 의한 간섭 성분을 제거 한다. 가중인자는 제어부(609)에서 설정할 수 있으며 +1Tc, -1Tc에서의 간섭 대비 +0.5Tc, -0.5Tc에서 예측되는 간섭량을 구하기 위한 것이다. 상기 실시 예에서 가중인자는 0이상 2이하로 설정될 수 있다.
도 7은 본 발명의 바람직한 제 1 실시 예에 따른 비동기식 코드 추적기의 구조를 도시한 도면이다.
수신신호는 샘플러(700)를 거쳐 샘플링 된다. 스크램블링코드 생성부(707)는 스크램블링코드를 발생시켜, 이른 시점 상관기(770)와 늦은 시점 상관기(780)와 -1Tc 시점 상관기(760)와 +1Tc시점 상관기(790)에 전달한다.
이른 시점 상관기(770)는 디스크램블러(719)와 누적기(721)와 지연기(723)로 이루어지며, 샘플러(700)로부터 입력받은 이른 시점 샘플(701)과 스크램블링코드 생성부(707)로부터 전달받은 스크램블링코드를 디스크랩블러(719)에 의해 상관시킨 다. 상기 이른 상관값은 지연기(723)에 의해 1Tc만큼 지연되어 지연된 이른 상관값 R[Δ= -Tc/2]이 된다. 이때 상기 상관 동작은 스크램블링코드의 역확산과 누적과정 을 의미한다.
늦은 시점 상관기(780)는 디스크램블러(725)와 누적기(727)와 지연기(729)로 이루어지며, 샘플러(700)로부터 입력받은 늦은 시점 샘플(703)과 스크램블링코드 생성부(707)로부터 전달받은 스크램블링코드를 상관시킨다. 상기 늦은 상관값은 지연기(629)에 의해 1Tc만큼 지연되어 지연된 상관값 R[Δ= Tc/2]이 된다.
-1Tc 시점 상관기(760)는 지연기(711)와 디스크램블러(713)와 누적기(715)와 가중치 곱셈기(717)로 이루어지며, 샘플러(700)로부터 입력받은 현재 시점 샘플(705)을 지연기(711)에 의해 1Tc동안 지연시킨 후, 스크램블링코드 생성부(707)로부터 전달받은 스크램블링코드와 상관시켜 디스크램블러(713)에 의해 상관시켜 상관값 R[Δ= -Tc/2]을 구한다. 가중치 곱셈기(717)는 상기 상관값에 제어부(709)로부터 전달받은 가중인자(W)를 곱하여 wR[Δ= -Tc]을 출력한다.
+1Tc 시점 상관기(790)는 지연기(731)와 디스크램블러(733)와 누적기(735)와 가중치 곱셈기(737)로 이루어지며, 스크램블링 코드 생성부(707)로부터 입력받은 스크램블링 코드를 지연기(731)에 의해 1Tc만큼 지연시킨 후, 샘플러(700)로부터 전달받은 현재 시점 샘플(705)과 디스크램블러(733)에 의해 상관시켜 상관값 R[Δ= Tc]을 구한다. 가중치 곱셈기(737)는 상기 상관값에 제어부(709)로부터 전달받은 가중 인자(W)를 곱하여 wR[Δ= Tc]을 출력한다.
상기 상관기(760, 770, 780, 790)에서 나온 값들은 감산기(743)와, 감산기(739)로 전달된다. 상기 감산기(641)는 상기 지연된 늦은 상관값에서 상기 +1Tc 시점 상관기(733)의 출력을 빼며, 상기 감산기(739)는 상기 지연된 이른 상관값에서 상기 -1Tc 시점 상관기(713)의 출력을 뺀다.
비동기방식은 기지국과 동기가 맞지 않아 위상에러성분이 존재하게 되므로 전력계산기(741,745)는 상기 감산기들(739, 743)의 출력으로부터 위상 에러성분을 제거해 준다. 상기 전력계산기(741)로부터 출력된 제 1 보정값 {R[Δ= -Tc/2]-wR[Δ= -Tc]}과 상기 전력계산기(745)로부터 출력된 제 2 보정값 {R[Δ= Tc/2]-wR[Δ= Tc]}은 차이를 구하는 타이밍 에러 검출부(747)로 전달되고, 타이밍 에러 검출부(747)는 상기 제 2보정값에서 제 1 보정값을 감산하여 타이밍 에러를 검출한다. 루프 필터(749)는 상기 입력받은 타이밍 에러를 이용하여 타이밍 에러 제어신호를 발생하게 된다.
여기서, 상기 타이밍 에러 검출부(747)는,
('늦은 시점 상관기의 출력' - Wx'+1Tc 시점 상관기 출력') 2 - ('이른 시점 상관기의 출력' - Wx'-1Tc 시점 상관기 출력') 2을 계산하여 타이밍 에러
(R[Δ=Tc/2]-wR[Δ=Tc]) 2 - (R[Δ=-Tc/2]-wR[Δ=-Tc]) 2 를 출력한다.
도 8은 본 발명의 바람직한 제 2 실시 예에 따른 동기식 코드 추적기를 도시한 도면이다.
제 2실시 예는 상기 제 1실시예의 연산 순서를 바꾼 것으로서 즉, 누적과정을 감산 이후에 수행하여 상관에 필요한 누적부의 개수를 줄일 수 있다는 장점이 있다.
수신신호는 샘플러(800)를 거쳐 샘플링 된다. 스크램블링코드 생성부(807)는 매 칩마다 스크램블링코드를 발생시켜, 이른 시점 디스크램블러(819)와 늦은 시점 디스크램블러(825)와 -1Tc 시점 디스크램블러(813)와 +1Tc 시점 상관기(831)에 전달한다.
이른 시점 디스크램블러(870)는 디스크램블러(819)와 지연기(823)로 이루어지며, 샘플러(800)로부터 입력받은 이른 시점 샘플을 스크램블링코드 생성부(807)로부터 전달받은 스크램블링코드를 디스크램블러(819)에 의해 디스크램블링한다. 상기 디스크램블링 신호는 지연기(823)에 의해 1Tc만큼 지연된다.
늦은 시점 디스크램블러(880)는 디스크램블러(8825)와 지연기(829)로 이루어지며, 샘플러(800)로부터 입력받은 늦은 시점 샘플을 스크램블링코드 생성부(807)로부터 전달받은 스크램블링코드로 디스크램블링(825)에 의해 디스크램블링한다. 상기 디스크램블링 신호는 지연기(829)에 의해 1Tc만큼 지연된다.
-1Tc 시점 디스크램블러(860)는 지연기(811)와 디스크램블러(813)와 가중치 곱셈기(817)로 이루어지며, 샘플러(800)로부터 입력받은 현재 시점 샘플을 지연기(811)에 의해 1Tc동안 지연시킨 후, 스크램블링코드 생성부(807)로부터 전달받은 스크램블링코드로 디스크램블러(813)에 의해 디스크램블링한다. 가중치 곱셈기(817)는 상기 디스크램블링 신호에 가중인자(W)를 곱한다.
+1Tc 시점 디스크램블러(890)는 지연기(831)와 디스크램블러(833)와 가중치 곱셈기(837)로 이루어지며, 스크램블링코드 생성부(807)로부터 입력받은 스크램블링 코드를 지연기(831)에 의해 1Tc만큼 지연시킨 후, 샘플러(800)로부터 전달받은 현재 시점 샘플(805)을 상기 지연된 디스크램블링 코드로 디스크램블러(833)에 의해 디스크램블링한다. 가중치 곱셈기(837)는 상기 디스크램블링 신호에 가중 인자(W)를 곱한다.
+1Tc시점 디스크램블러(813)와 -1Tc시점 디스크램블러(833)의 출력에 곱해지는 가중인자는 제어부(809)를 통해 설정된다.
상기 가중치 곱셈기들(817, 837)과 지연기들(823, 829)에서 나온 값들은 감산기(843, 839)로 전달된다. 상기 감산기(843)는 지연기(829)의 출력에서  가중치 곱셈기(837)의 출력을 빼며, 상기 감산기(839)는 지연기(823)의 출력에서 가중치 곱셈기(817)의 출력을 뺀다.
누적기(841, 845)는 상기 감산기(839, 843)로 부터의 감산값들을 누적한다.
상기 감산기(839)에서 누적기(841)를 거쳐 출력된 제 1 누적값 R[Δ= -Tc/2]-wR[Δ= -Tc]과 상기 감산기(841)에서 누적기(845)를 거쳐 출력된 제 2 누적값 R[Δ= Tc/2]-wR[Δ= Tc]은 타이밍 에러 검출부(847)로 전달되고, 타이밍 에러 검출부(847)는 상기 제 2 누적값에서 상기 제 1 누적값을 감산하여 타이밍 에러를 검출한다. 루프 필터(849)는 상기 타이밍 에러를 이용하여 타이밍 에러 제어신호를 발생하게 된다.
도 9는 본 발명의 바람직한 제 2 실시 예에 따른 비동기식 코드 추적기를 도시한 도면이다.
수신신호는 샘플러(900)를 거쳐 샘플링 된다. 스크램블링코드 생성부(907)는 스크램블링코드를 발생시켜, 이른 시점 디스크램블러(919)와 늦은 시점 디스크램블러(925)와 -1Tc 시점 디스크램블러(713)와 +1Tc시점 디스크램블러(833)에 전달한다.
이른 시점 디스크램블러(970)는 디스크램블러(919)와 지연기(923)로 이루어지며, 샘플러(900)로부터 입력받은 이른 시점 샘플을 스크램블링코드 생성부(907)로부터 전달받은 스크램블링코드로 디스크램블러(919)에 의해 디스크램블링한다. 상기 이른 시점 디스크램블링 신호는 지연기(923)에 의해 1Tc만큼 지연된다.
늦은 시점 디스크램블러(980)는 디스크램블러(925)와 지연기(829)로 이루어지며, 샘플러(900)로부터 입력받은 늦은 시점 샘플을 스크램블링코드 생성부(907)로부터 전달받은 스크램블링코드로 디스크램블러(925)에 의해 디스크램블한다. 상기 늦은 시점 디스크램블링 신호는 지연기(929)에 의해 1Tc만큼 지연된다.
-1Tc 시점 디스크램블러(960)는 지연기(911), 디스크램블러(913)와 가중치 곱셈기(917)로 이루어지며, 샘플러(900)로부터 입력받은 현재 시점 샘플을 지연기(911)에 의해 1Tc동안 지연시킨 후, 스크램블링코드 생성부(907)로부터 전달받은 스크램블링코드로 디스크램블러(913)에 의해 디스크램블링 한다. 가중치 곱셈기(917)는 상기 디스크램블링 신호에 가중인자(W)를 곱한다.
+1Tc 시점 디스크램블러(990)는 지연기(931), 디스크램블러(933)와 가중치 곱셈기(937)로 이루어지며, 스크램블링코드 생성부(907)로부터 입력받은 스크램블링 코드를 지연기(931)에 의해 1Tc동안 지연시킨 후, 샘플러(900)로부터 전달받은 현재 시점 샘플(905)을 상기 지연된 디스크램블링 코드를 디스크램블러(933)에 의 해 디스크램블링한다. 가중치 곱셈기(937)는 상기 디스크램블링 신호에 가중 인자(W)를 곱한다.
상기 가중치 곱셈기들(917, 937)과 지연기들(923, 929)에서 나온 값들은 감산기(941, 939)로 전달된다. 상기 감산기(941)는 지연기(929)의 출력에서  가중치 곱셈기(937)의 출력을 빼고, 상기 감산기(939)는 지연기(923)의 출력에서 가중치 곱셈기(917)의 출력을 뺀다.
누적기(943, 947)는 상기 감산기(939, 941)로 부터의 감산값들을 누적한다. 상기 감산기(939)에서 누적기(943)를 거쳐 출력된 제 1 누적값 R[Δ= -Tc/2]-wR[Δ= -Tc]과 상기 감산기(941)에서 누적기(947)를 거쳐 출력된 제 2 누적값 R[Δ= Tc/2]-wR[Δ= Tc]의 출력신호들은 기지국과 동기가 맞지 않아 위상에러성분이 존재하게 되므로 전력계산기(945,949)는 상기 누적값들로부터 위상 에러성분을 제거해 준다. 상기 전력계산기(945)로부터 출력된 제 1 보정값 {R[Δ= -Tc/2]-wR[Δ= -Tc]} 2와 상기 전력계산기(949)로부터 출력된 제 2 보정값 {R[Δ= Tc/2]-wR[Δ= Tc]} 2은 타이밍 에러 검출부(951)로 전달되고, 타이밍 에러 검출부(951)는 제 2 보정값에서 제 1보정값을 감산하여 타이밍 에러를 검출한다. 루프 필터(953)는 상기 타이밍 에러를 이용하여 타이밍 에러 제어신호를 발생하게 된다.
도 10 내지 도 13은 본 발명의 실시 예에 따른 경로 간 지연차에 따른 다중 경로 상황을 도시한 도면으로, 각 경로에 대한 자기 상관 함수는 삼각파로 가정하 였다.
도 10과 같이 경로 간 시간지연차(Td)가 1.5Tc 이상인 상황에서는 각 경로에 대한 상관값들 R[Δ= -Tc/2]과 R[Δ= Tc/2]은 인접경로에 의한 간섭을 가지지 않는다. 이와 같은 경우 w는 0으로 설정된다.
도 11과 같이 경로 간 시간지연차(Td)가 1Tc = Td < 1.5Tc 인 상황에서는 경로 1의 상관값 R[Δ= -Tc/2]은 경로 2에 의한 간섭을 가지지 않으나, 경로 2의 상관값 R[Δ= Tc/2]은 경로 1에 의한 간섭을 포함하고 그 크기는 R[Δ= =Tc]의 반에 해당한다. 이와같은 경우 w는 0.5로 설정된다.
도 12과 같이 경로 간 시간지연차가 0.5Tc = Td < 1Tc 인 상황에서는 경로 1의 상관값 R[Δ= -Tc/2]에는 경로 2에 의한 간섭이 없다. 그러나 경로 2의 상관값 R[Δ= Tc/2]에는 경로 1에 의한 간섭이 존재하며 그 크기는 R[Δ= Tc]의 0.5배이상 2배 미만이므로 w는 0.5~2로 설정될 수 있다. 예를 들어 특히 Td =0.75Tc이면 w=1로 설정하면 된다.
도 13과 같이 경로 간 시간지연차가 0Tc = Td < 0.5Tc 인 상황에서는 경로 1의 상관값 R[Δ= -Tc/2]에는 경로 2에 의한 간섭이 없다. 그러나 경로 2의 상관값 R[Δ= Tc/2]에는 경로 1에 의한 간섭이 존재하며, 그 크기는 R[Δ= Tc]의 2배에 해당한다. 이와 같은 경우 w는 2로 설정된다.
        
도 14에 롤-오프(roll-off)=0.22인 SRRC 필터를 펄스정형필터로 사용하는 코드분할 다중접속시스템에서 단일 경로 채널과 1칩 간격을 가지는 2개의 등가경로 환경에서 본 발명에 의한 비동기식 코드추적기의 S-곡선을 나타내었으며, 여기서 가중인자는 하드웨어 구현의 편의상 0.5로 설정하였다.
상기 도 14에서 코드 추적기가 타이밍 에러가 0인 시점에서 타이밍 에러도 0이 되어 각 경로를 구분할 수 있음을 알 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되지 않으며, 후술되는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
이상에서 상세히 설명한 바와 같이 동작하는 본 발명에 있어서, 개시되는 발명 중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.
본 발명은, 직접 시퀀스 코드분할다중접속 통신시스템에서 서로 다른 시간지연을 가지는 다중경로신호를 복조하는 핑거의 동일한 경로를 추적하는 팻 핑거 현상을 방지할 수 있으며, 이에 따라 시간 다기화 효과를 얻음으로써 수신 품질을 높일 수 있는 효과가 있다.

Claims (20)

  1. 직접시퀀스 부호분할다중접속 통신시스템에서 다중 경로 환경에서의 코드 추적 방법에 있어서,
    다중경로 수신신호를 소정 칩 속도로 샘플링하여 현재 샘플시점을 기준으로 현재시점 샘플과 이른 시점 샘플과 늦은 시점샘플을 출력하는 과정과,
    상기 현재 샘플 시점을 기준으로 스크램블링 코드를 발생시키는 과정과,
    상기 이른 시점 샘플과 상기 스크램블링코드를 상관시킨후 1칩 만큼 지연시켜 지연된 이른 상관값을 계산하는 과정과,
    상기 늦은 시점 샘플과 상기 스크램블링코드를 상관시킨후 1칩 만큼 지연시켜 지연된 늦은 상관값을 계산하는 과정과,
    상기 스크램블링코드와 1칩만큽 지연된 상기 현재 시점 샘플을 상관시킨 후 소정의 가중인자를 곱하여 제 1 가중 상관값을 구하는 과정과,
    상기 현재 시점 샘플과 1칩만큽 지연된 상기 스크램블링 코드를 상관시킨 후 상기 가중인자를 곱하여 제 2 가중 상관값을 구하는 과정과,
    상기 지연된 이른 상관값에서 상기 제 1 가중 상관값을 감산하여 제 1 감산값을 구하는 과정과,
    상기 지연된 늦은 상관값에서 상기 제 2 가중 상관값을 감산하여 제 2 감산값을 구하는 과정과,
    상기 제 2 감산값에서 상기 제 1 감산값을 감산하여 타이밍 에러를 검출하는 과정과,
    상기 타이밍 에러에 따라 상기 현재 샘플 시점을 조정하는 과정을 포함하는 것을 특징으로 하는 상기 방법.
  2. 제 1항에 있어서, 상기 상관 값을 계산하는 과정들은,
    상기 스크램블링 코드를 이용하여 상기 이른시점 샘플 및 상기 늦은 시점 샘플을 디스크램블러에 의해 디스크램블링 한 후, 누적기에 의해 누적하는 것을 특징으로 하는 상기 방법.
  3. 제 1항에 있어서, 상기 가중인자는,
    0 이상 2 이하의 범위임을 특징으로 하는 상기 방법.
  4. 직접시퀀스 부호분할다중접속 통신시스템에서 다중 경로 환경에서의 코드 추적 방법에 있어서,
    다중경로 수신신호를 소정 칩 속도로 샘플링하여 현재 샘플시점을 기준으로 현재시점 샘플과 이른 시점 샘플과 늦은 시점샘플을 출력하는 과정과,
    상기 현재 샘플 시점을 기준으로 스크램블링 코드를 발생시키는 과정과,
    상기 이른 시점 샘플과 상기 스크램블링코드를 상관시킨후 1칩 만큼 지연시켜 지연된 이른 상관값을 계산하는 과정과,
    상기 늦은 시점 샘플과 상기 스크램블링코드를 상관시킨후 1칩 만큼 지연시켜 지연된 늦은 상관값을 계산하는 과정과,
    상기 스크램블링코드와 1칩만큽 지연된 상기 현재 시점 샘플을 상관시킨 후 소정의 가중인자를 곱하여 제 1 가중 상관값을 구하는 과정과,
    상기 현재 시점 샘플과 1칩만큽 지연된 상기 스크램블링 코드를 상관시킨 후 상기 가중인자를 곱하여 제 2 가중 상관값을 구하는 과정과,
    상기 지연된 이른 상관값에서 상기 제 1 가중 상관값을 감산하여 제 1 감산값을 구하는 과정과,
    상기 지연된 늦은 상관값에서 상기 제 2 가중 상관값을 감산하여 제 2 감산값을 구하는 과정과,
    상기 제 1 감산값의 위상에러를 보정하여 제 1 보정값을 계산하고, 상기 제 2 감산값의 위상에러를 보정하여 제 2 보정값을 계산하는 과정과,
    상기 제 2 보정값에서 상기 제 1 보정값을 감산하여 타이밍 에러를 검출하는 과정과,
    상기 타이밍 에러에 따라 상기 현재 샘플 시점을 조정하는 과정을 포함하는 것을 특징으로 하는 상기 방법.
  5. 제 4항에 있어서, 상기 상관 값을 계산하는 과정들은,
    상기 스크램블링 코드를 이용하여 상기 이른시점 샘플 및 상기 늦은 시점 샘플을 디스크램블러에 의해 디스크램블링 한 후, 누적기에 의해 누적하는 것을 특징으로 하는 상기 방법.
  6. 제 4항에 있어서, 상기 가중인자는,
    0 이상 2 이하의 범위임을 특징으로 하는 상기 방법.
  7. 직접시퀀스 부호분할다중접속 통신시스템에서 다중 경로 환경에서의 코드 추적 방법에 있어서,
    다중경로 신호를 소정 칩 속도로 샘플링하여 현재 샘플시점을 기준으로 현재시점 샘플과 이른 시점 샘플과 늦은 시점샘플을 출력하는 과정과,
    상기 현재 샘플 시점을 기준으로 스크램블링 코드를 발생시키는 과정과,
    상기 이른 시점 샘플을 상기 스크램블링코드로 디스크램블링한 후 1칩만큼 지연시켜 지연된 이른 시점 디스크램블링값을 계산하는 과정과,
    상기 늦은 시점 샘플을 상기 스크램블링코드로 디스크램블링한 후 1칩만큼 지연시켜 지연된 늦은 시점 디스크램블링값을 계산하는 과정과,
    상기 스크램블링코드로 1칩만큽 지연된 상기 현재 시점 샘플을 디스크램블링 한 후 소정의 가중인자를 곱하여 제 1 가중 값을 구하는 과정과,
    상기 현재 시점 샘플을 1칩만큽 지연된 상기 스크램블링 코드로 디스크램블링한 후 상기 가중인자를 곱하여 제 2 가중값을 구하는 과정과,
    상기 지연된 이른 시점 디스크램블링값에서 상기 제 1 가중값을 감산하여 제 1 감산값을 구하는 과정과,
    상기 지연된 늦은 시점 디스크램블링값에서 상기 제 2 가중값을 감산하여 제 2 감산값을 구하는 과정과,
    상기 제 1 감산값과 제 2 감산값을 누적하여 제 1 누적값 및 제 2 누적값을 을 구하고, 상기 제 2 누적값에서 상기 제 1 누적값을 감산하여 타이밍 에러를 검출하는 과정과,
    상기 타이밍 에러에 따라 상기 현재 샘플 시점을 조정하는 과정을 포함하는 것을 특징으로 하는 상기 방법.
  8. 제 7항에 있어서, 상기 가중인자는,
    0 이상 2 이하의 범위임을 특징으로 하는 상기 방법.
  9. 직접시퀀스 부호분할다중접속 통신시스템에서 다중 경로 환경에서의 코드 추적 방법에 있어서,
    다중경로 수신신호를 소정 칩 속도로 샘플링하여 현재 샘플시점을 기준으로 현재시점 샘플과 이른 시점 샘플과 늦은 시점샘플을 출력하는 과정과,
    상기 현재 샘플 시점을 기준으로 스크램블링 코드를 발생시키는 과정과,
    상기 이른 시점 샘플을 상기 스크램블링코드로 디스크램블링한 후 1칩만큼 지연시켜 지연된 이른 시점 디스크램블링값을 계산하는 과정과,
    상기 늦은 시점 샘플을 상기 스크램블링코드로 디스크램블링한 후 1칩만큼 지연시켜 지연된 늦은 시점 디스크램블링값을 계산하는 과정과,
    상기 스크램블링코드로 1칩만큽 지연된 상기 현재 시점 샘플을 디스크램블링한 후 소정의 가중인자를 곱하여 제 1 가중값을 구하는 과정과,
    상기 현재 시점 샘플을 1칩만큽 지연된 상기 스크램블링 코드로 디스크램블링한 후 상기 소정의  가중인자를 곱하여 제 2 가중값을 구하는 과정과,
    상기 지연된 이른 시점 디스크램블링값에서 상기 제 1 가중값을 감산하여 제 1 감산값을 구하는 과정과,
    상기 지연된 늦은 시점 디스크램블링값에서 상기 제 2 가중값을 감산하여 제 2 감산값을 구하는 과정과,
    상기 제 1 감산값과 제 2 감산값을 누적하여 제 1 누적값 및 제 2 누적값을 구하고, 상기 제 1 누적값의 위상에러를 보정하여 1 보정값을 계산하고, 상기 제 2 누적값의 위상에러를 보정하여 제 2 보정값을 계산하는 과정과,
    상기 제 2 보정값에서 상기 제 1 보정값을 감산하여 타이밍 에러를 검출하는 과정과,
    상기 타이밍 에러에 따라 상기 현재 샘플 시점을 조정하는 과정을 포함하는 것을 특징으로 하는 상기 방법.
  10. 제 9항에 있어서, 상기 가중인자는,
    0 이상 2 이하의 범위임을 특징으로 하는 상기 방법.
  11. 직접시퀀스 부호분할다중접속 통신시스템에서 다중 경로 환경에서의 코드 추적 장치에 있어서,
    다중경로 수신신호를 소정 칩속도로 샘플링하여 현재 샘플 시점을 기준으로 현재시점 샘플과 이른 시점 샘플과 늦은 시점샘플을 출력하는 샘플러와,
    상기 현재 샘플 시점을 기준으로 스크램블링코드를 발생시키는 스크램블링코드 생성부와,
    상기 이른 시점 샘플을 상기 스크램블링코드로 상관시킨 후 1칩 만큼 지연시켜 지연된 이른 상관값을 구하는 이른 시점 상관기와,
    상기 늦은 시점 샘플을 상기 스크램블링코드로 상관시킨 후 1칩 만큼 지연시켜 지연된 늦은 상관값을 구하는 늦은 시점 상관기와,
    상기 현재 시점 샘플을 1칩 만큼 지연시키고, 상기 스크램블링 코드로 상관시킨 후 소정의 가중인자를 곱하여 제 1 가중 상관값을 구하는 제 1 상관기와,
    상기 스크램블링 코드를 1칩만큼 지연시키고, 상기 현재 시점 샘플을 상기 지연된 스트램블링코드로 상관 시킨 후, 상기 가중인자를 곱하여 제 2 가중 상관값을 구하는 제 2 상관기와,
    상기 지연된 이른 상관값에서 상기 제 1 가중 상관값을 감산하여 제 1 감산값을 구하는 제 1 감산기와,
    상기 지연된 늦은 상관값에서 상기 제 2 가중 상관값을  감산하여 제 2 감산값을 구하는 제 2 감산기와,
    상기 제 1 감산값과 상기 제 2 감산값의 차이를 계산하여 타이밍 에러를 검출하는 타이밍 에러 검출부와,
    상기 타이밍 에러를 입력 받아 상기 현재 샘플 시점을 조정하기 위한 타이밍 에러 제어신호를 발생시키는 루프 필터로 구성됨을 특징으로 하는 상기 장치.
  12. 제 11항에 있어서, 상기 상관기들은,
    상기 스크램블링 코드를 이용하여 디스크램블링하는 디스크램블러와, 상기 디스크램블러의 출력을 누적하는 누적기로 포함함을 특징으로 하는 상기 장치.
  13. 제 11항에 있어서, 상기 가중인자는,
    0 이상 2 이하의 범위임을 특징으로 하는 상기 장치.
  14. 직접시퀀스 부호분할다중접속 통신시스템에서 다중 경로 환경에서의 코드 추적 장치에 있어서,
    다중경로 수신신호를 소정 칩속도로 샘플링하여 현재 샘플 시점을 기준으로 현재시점 샘플과 이른 시점 샘플과 늦은 시점샘플을 출력하는 샘플러와,
    상기 현재 샘플 시점을 기준으로 스크램블링코드를 발생시키는 스크램블링코드 생성부와,
    상기 이른 시점 샘플을 상기 스크램블링코드로 상관시킨 후 1칩 만큼 지연시켜 지연된 이른 상관값을 구하는 이른 시점 상관기와,
    상기 늦은 시점 샘플을 상기 스크램블링코드로 상관시킨 후 1칩 만큼 지연시켜 지연된 늦은 상관값을 구하는 늦은 시점 상관기와,
    상기 현재 시점 샘플을 1칩 만큼 지연시키고, 상기 스크램블링 코드로 상관시킨 후 소정의 가중인자를 곱하여 제 1 가중 상관값을 구하는 제 1 상관기와,
    상기 스크램블링 코드를 1칩만큼 지연시키고, 상기 현재 시점 샘플을 상기 지연된 스트램블링코드로 상관 시킨 후, 상기 가중인자를 곱하여 제 2 가중 상관값을 구하는 제 2 상관기와,
    상기 지연된 이른 상관값에서 상기 제 1 가중 상관값을 감산하여 제 1 감산값을 구하는 제 1 감산기와,
    상기 지연된 늦은 상관값에서 상기 제 2 가중 상관값을  감산하여 제 2 감산값을 구하는 제 2 감산기와,
    상기 제 1 감산값에 대하여 위상에러 성분을 제거하여 제 1 보정값을 출력하는 제 1 보정기와,
    상기 제 2 감산값에 대하여 위상에러 성분을 제거하여 제 2 보정값을 출력하는 제 2 보정기와,
    상기 제 1 보정값에서 상기 제 2 보정값의 차이를 계산하여 타이밍 에러를 검출하는 타이밍 에러 검출부와,
    상기 타이밍 에러를 입력 받아 상기 현재 샘플 시점을 조정하기 위한 타이밍 에러 제어신호를 발생시키는 루프 필터로 구성됨을 특징으로 하는 상기 장치.
  15. 제 14항에 있어서, 상기 상관기들은,
    상기 스크램블링 코드를 이용하여 디스크램블링하는 디스크램블러와, 상기 디스크램블러의 출력을 누적하는 누적기로 포함함을 특징으로 하는 상기 장치.
  16. 제 14항에 있어서, 상기 가중인자는,
    0 이상 2 이하의 범위임을 특징으로 하는 상기 장치.
  17. 직접시퀀스 부호분할다중접속 통신시스템에서 다중 경로 환경에서의 코드 추 적 장치에 있어서,
    다중경로 수신신호를 소정 칩속도로 샘플링하여 현재 샘플 시점을 기준으로 현재시점 샘플과 이른 시점 샘플과 늦은 시점샘플을 출력하는 샘플러와,
    상기 현재 샘플 시점을 기준으로 스크램블링코드를 발생시키는 스크램블링코드 생성부와,
    상기 이른 시점 샘플을 상기 스크램블링코드로 디스크램블링한 후 1칩 만큼 지연시키는 이른 시점 디스크램블러와,
    상기 늦은 시점 샘플을 상기 스크램블링코드로 디스크램블링한 후 1칩 만큼 지연시키는 늦은 시점 디스크램블러와,
    상기 스크램블링코드로 1칩만큼 지연된 상기 현재 시점 샘플을 디스크램블링한 후 소정의 가중인자를 곱하는 제 1 가중디스크램블러와,
    상기 현재 시점 샘플을 1칩 만큼 지연된 상기 스크램블링 코드로 디스크램블링한 후 상기 가중인자를 곱하는 제 2 가중디스크램블러와,
    상기 이른 시점 디스크램블러의 출력값에서 상기 제 1 가중디스크램블러의 출력값을 감산하여 제 1 감산값을 구하는 제 1 감산기와,
    상기 늦은 시점 디스크램블러의 출력값에서 상기 제 2 가중디스크램블의 추력값을  감산하여 제 2 감산값을 구하는 제 2 감산기와,
    상기 제 1감산값을 누적하여 제 1 누적값을 구하는 제 1 누적기와,
    상기 제 2감산값을 누적하여 제 2 누적값을 구하는 제 2 누적기와,
    상기 제 1 누적값과 상기 제 2 누적값의 차이를 계산하여 타이밍 에러를 검 출하는 타이밍 에러 검출부와,
    상기 타이밍 에러를 입력 받아 상기 현재 샘플 시점을 조정하기 위한 타이밍 에러 제어신호를 발생시키는 루프 필터로 구성됨을 특징으로 하는 상기 장치.
  18. 제 17항에 있어서, 상기 가중인자는,
    0 이상 2 이하의 범위임을 특징으로 하는 상기 장치.
  19. 직접시퀀스 부호분할다중접속 통신시스템에서 다중 경로 환경에서의 코드 추적 장치에 있어서,
    다중경로 수신신호를 소정 칩속도로 샘플링하여 현재 샘플 시점을 기준으로 현재시점 샘플과 이른 시점 샘플과 늦은 시점샘플을 출력하는 샘플러와,
    상기 현재 샘플 시점을 기준으로 스크램블링코드를 발생시키는 스크램블링코드 생성부와,
    상기 이른 시점 샘플을 상기 스크램블링코드로 디스크램블링한 후 1칩 만큼 지연시키는 이른 시점 디스크램블러와,
    상기 늦은 시점 샘플을 상기 스크램블링코드로 디스크램블링한 후 1칩 만큼 지연시키는 늦은 시점 디스크램블러와,
    상기 스크램블링코드로 1칩만큼 지연된 상기 현재 시점 샘플을 디스크램블링 한 후 소정의 가중인자를 곱하는 제 1 가중디스크램블러와,
    상기 현재 시점 샘플을 1칩 만큼 지연된 상기 스크램블링 코드로 디스크램블링한 후 상기 가중인자를 곱하는 제 2 가중디스크램블러와,
    상기 이른 시점 디스크램블러의 출력값에서 상기 제 1 가중디스크램블러의 출력값을 감산하여 제 1 감산값을 구하는 제 1 감산기와,
    상기 늦은 시점 디스크램블러의 출력값에서 상기 제 2 가중디스크램블의 추력값을  감산하여 제 2 감산값을 구하는 제 2 감산기와,
    상기 제 1감산값을 누적하여 제 1 누적값을 구하는 제 1 누적기와,
    상기 제 2감산값을 누적하여 제 2 누적값을 구하는 제 2 누적기와,
    상기 제 1누적값의 위상에러를 보정하여 제 1 보정값을 계산하는 제 1 보정기와,
    상기 제 2누적값의 위상에러를 보정하여 제 2 보정값을 계산하는 제 2 보정기와,
    상기 제 1 보정값과 상기 제 2 보정값의 차이를 계산하여 타이밍 에러를 검출하는 타이밍 에러 검출부와,
    상기 타이밍 에러를 입력 받아 상기 현재 샘플 시점을 조정하기 위한 타이밍 에러 제어신호를 발생시키는 루프 필터로 구성됨을 특징으로 하는 상기 장치.
  20. 제 19항에 있어서, 상기 가중인자는,
    0 이상 2 이하의 범위임을 특징으로 하는 상기 장치.
KR1020040068565A 2004-08-30 2004-08-30 직접시퀀스 부호분할다중접속 통신시스템에서 다중 경로환경에서의 코드 추적 장치 및 방법 KR100651505B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040068565A KR100651505B1 (ko) 2004-08-30 2004-08-30 직접시퀀스 부호분할다중접속 통신시스템에서 다중 경로환경에서의 코드 추적 장치 및 방법
US11/148,171 US7586975B2 (en) 2004-08-30 2005-06-09 Code tracking apparatus and method under a multi-path environment in a DS-CDMA communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040068565A KR100651505B1 (ko) 2004-08-30 2004-08-30 직접시퀀스 부호분할다중접속 통신시스템에서 다중 경로환경에서의 코드 추적 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20060019882A true KR20060019882A (ko) 2006-03-06
KR100651505B1 KR100651505B1 (ko) 2006-11-29

Family

ID=35943019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040068565A KR100651505B1 (ko) 2004-08-30 2004-08-30 직접시퀀스 부호분할다중접속 통신시스템에서 다중 경로환경에서의 코드 추적 장치 및 방법

Country Status (2)

Country Link
US (1) US7586975B2 (ko)
KR (1) KR100651505B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100768103B1 (ko) * 2005-12-08 2007-10-17 한국전자통신연구원 직접 시퀀스 대역 확산 방식의 무선 피코셀 통신시스템에서의 샘플 타이밍 추적 장치 및 그 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703203B1 (ko) * 2005-10-26 2007-04-06 삼성전기주식회사 직접 시퀀스 확산 대역 신호의 코드 검출 장치 및 그 방법
US8275023B2 (en) * 2006-02-13 2012-09-25 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for shared parameter estimation in a generalized rake receiver
US8477830B2 (en) 2008-03-18 2013-07-02 On-Ramp Wireless, Inc. Light monitoring system using a random phase multiple access system
US20100195553A1 (en) 2008-03-18 2010-08-05 Myers Theodore J Controlling power in a spread spectrum system
US8520721B2 (en) 2008-03-18 2013-08-27 On-Ramp Wireless, Inc. RSSI measurement mechanism in the presence of pulsed jammers
US8958460B2 (en) 2008-03-18 2015-02-17 On-Ramp Wireless, Inc. Forward error correction media access control system
US8363699B2 (en) 2009-03-20 2013-01-29 On-Ramp Wireless, Inc. Random timing offset determination
US8442442B2 (en) * 2009-10-29 2013-05-14 Alcatel Lucent Methods for assigning scrambling codes and reducing interference in telecommunications networks
WO2016084998A1 (ko) * 2014-11-27 2016-06-02 엘지전자 주식회사 레이크 수신기 및 그 수신 방법
GB2575120B (en) * 2018-06-29 2020-09-30 Imagination Tech Ltd O-QPSK symbol timing estimation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1141141A (ja) * 1997-05-21 1999-02-12 Mitsubishi Electric Corp スペクトル拡散信号受信方法及びスペクトル拡散信号受信装置
US6628701B2 (en) * 1997-06-11 2003-09-30 Intel Corporation Method and apparatus for reducing spread spectrum noise
EP1117186A1 (en) * 2000-01-14 2001-07-18 Lucent Technologies Inc. Adaptive code-tracking RAKE receiver for direct-sequence code-division multiple access (cdma) communications
JP4265864B2 (ja) * 2000-08-15 2009-05-20 富士通株式会社 同期追跡回路
JP3462477B2 (ja) * 2001-04-05 2003-11-05 松下電器産業株式会社 相関検出装置および相関検出方法
KR100547737B1 (ko) * 2003-06-10 2006-01-31 삼성전자주식회사 직접시퀀스 부호분할다중접속 이동통신시스템에서 레이크수신장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100768103B1 (ko) * 2005-12-08 2007-10-17 한국전자통신연구원 직접 시퀀스 대역 확산 방식의 무선 피코셀 통신시스템에서의 샘플 타이밍 추적 장치 및 그 방법

Also Published As

Publication number Publication date
US7586975B2 (en) 2009-09-08
US20060045171A1 (en) 2006-03-02
KR100651505B1 (ko) 2006-11-29

Similar Documents

Publication Publication Date Title
US5982763A (en) Reception timing detection circuit of CDMA receiver and detection method
EP1303058B1 (en) Searching and tracking unit for determining the location and/or moving direction of a CDMA mobile station
US7333532B2 (en) Adaptive code-tracking receiver for direct-sequence code-division multiple access (CDMA) communications over multipath fading channels and method for signal processing in a rake receiver
US6154487A (en) Spread-spectrum signal receiving method and spread-spectrum signal receiving apparatus
JP5002838B2 (ja) スペクトル拡散レーキ受信器のアームにおけるサブチップ解像度サンプルの組合せ
US7586975B2 (en) Code tracking apparatus and method under a multi-path environment in a DS-CDMA communication system
EP1774670B1 (en) Use of adaptive filters in cdma wireless systems employing pilot signals
US6266365B1 (en) CDMA receiver
JP2000115131A (ja) Ｃｄｍａ通信用受信装置および伝搬路推定装置
WO2004001983A2 (en) Multipath channel tap delay estimation in a cdma spread spectrum receiver
MXPA04003019A (es) Circuito de rastreo de codigo con normamalizacion atumatica de energia.
CA2653507C (en) Simple and robust digital code tracking loop for wireless communication systems
JP2001352274A (ja) Ｄｓ−ｃｄｍａシステムにおける受信パスタイミング検出回路
JPH10190522A (ja) 直接拡散ｃｄｍａ伝送方式の受信機
EP1454421B1 (en) Interference suppression in a cdma radio receiver
US7023904B2 (en) Synchronization tracking circuit
US7072428B2 (en) Method and apparatus for synchronization
US7688774B2 (en) Interference cancellation in radio system receiver
JP2855170B2 (ja) Ｃｄｍａ復調回路および復調方法
JP2000216703A (ja) 直接拡散受信デ―タの誤り推定装置および直接拡散受信装置
KR100572675B1 (ko) 자기 간섭 제거를 이용한 핑거 장치 및 그 방법과 그를이용한 레이크 수신 장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121030

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131030

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151029

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee