KR20060017708A - 선도금 리드 프레임 및 그 제조방법 - Google Patents

선도금 리드 프레임 및 그 제조방법 Download PDF

Info

Publication number
KR20060017708A
KR20060017708A KR1020040066173A KR20040066173A KR20060017708A KR 20060017708 A KR20060017708 A KR 20060017708A KR 1020040066173 A KR1020040066173 A KR 1020040066173A KR 20040066173 A KR20040066173 A KR 20040066173A KR 20060017708 A KR20060017708 A KR 20060017708A
Authority
KR
South Korea
Prior art keywords
plating layer
lead
tin
nickel alloy
lead frame
Prior art date
Application number
KR1020040066173A
Other languages
English (en)
Inventor
김은희
김중도
최우석
이수봉
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020040066173A priority Critical patent/KR20060017708A/ko
Publication of KR20060017708A publication Critical patent/KR20060017708A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명에 따르면, 선도금 리드 프레임 및 그 제조방법이 개시된다. 상기 선도금 리드 프레임은, 내부리드부 및 외부리드부가 형성된 기저소재, 내부리드부의 소정영역 상에 형성된 은(Ag) 도금층, 적어도 외부리드부 상에 형성되고, 니켈(Ni) 및 니켈이외의 소정의 금속원소를 포함한 니켈합금 도금층, 및 니켈합금 도금층 상에 형성되고, 적어도 주석(Sn)을 포함하여 이루어진 주석 도금층을 구비한다. 상기 선도금 리드 프레임 및 그 제조방법에 의하면, 리드 프레임과 반도체 칩간의 와이어 본딩성 및 반도체 패키지와 외부회로간의 솔더 결합성이 향상되면서도, 주석 도금층의 수염결정(whisker)이 방지된다.

Description

선도금 리드 프레임 및 그 제조방법 {Pre-plated lead frame and the method for manufacturing the same}
도 1은 일반적인 리드 프레임의 구조를 도시한 평면도,
도 2 및 도 3은 서로 다른 수염결정 발생기구를 개략적으로 도시한 도면들,
도 4는 본 발명의 바람직한 실시예에 따른 선도금 리드 프레임의 제조방법을 도시한 흐름도,
도 5a 내지 도 5d는 각각 도 4에 도시된 선도금 리드 프레임의 제조단계를 설명하기 위한 단도면들,
도 6은 도 5d의 A부분을 확대하여 도시한 확대단면도,
도 7은 본 발명의 바람직한 실시예에 따른 선도금 리드 프레임을 포함하여 이루어진 반도체 패키지를 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
100 : 기저소재 110 : 다이패드부
120 : 내부리드부 130 : 외부리드부
140,240 : 은(Ag) 도금층 151,251 : 니켈합금 도금층
151a : 제1 니켈합금 도금층 151b : 제2 니켈합금 도금층
152,252 : 주석(Sn) 도금층 210 : 다이패드
220 : 내부리드 230 : 외부리드
260 : 반도체 칩
본 발명은 반도체 칩과 외부회로를 연결시키는 기능을 하는 리드 프레임 및 그 제조방법에 관한 것으로서, 더 상세하게는, 내부리드의 와이어 본딩성 및 외부리드의 솔더링 특성이 향상되면서도 수염결정이 방지되는 개선된 선도금 리드 프레임 및 그 제조방법에 관한 것이다.
리드 프레임은 반도체 칩과 함께 반도체 패키지를 구성하는 것으로서, 반도체 칩을 지지하는 동시에 상기 반도체 칩과 외부회로를 전기적으로 연결해 주는 기능을 한다. 도 1에는 일반적인 리드 프레임(10)의 구조가 도시되어 있다. 리드 프레임(10)은 다이패드(11), 및 리드(15)를 구비한다. 다이패드(11)는 타이바(12)에 의해 사이드 레일(17)에 연결되고 반도체 칩을 지지하는 기능을 한다. 또한, 리드(15)는 내부리드(inner lead;13) 및 외부리드(outer lead;14)를 구비하며, 상기 내부리드(13)와 외부리드(14) 사이에는 각 리드의 간격을 유지하고 지지하는 댐바(16)가 형성되어 있다. 반도체 패키지의 조립이 완료되면 사이드 레일(17) 및 댐바(16)는 제거된다.
상기한 바와 같이 구성된 리드 프레임은 반도체 칩과의 조립과정을 거쳐 반도체 패키지를 이루게 된다. 이러한 반도체 패키지의 조립에 있어서, 반도체 칩과 내부리드는 금(Au) 소재의 전도성 와이어에 의해 전기적으로 연결되는데, 와이어 본딩(wire-bonding)의 신뢰성을 높이기 위해, 내부리드의 단부에는 은(Ag) 도금층이 형성된다. 또한, 조립된 반도체 패키지는 외부회로, 주로 회로기판에 솔더링(soldering) 결합되는데, 반도체 패키지의 솔더 젖음성(solder wettability)을 향상시키기 위해, 외부리드에는 주석(Sn) 도금층이 형성된다. 그런데, EMC(Epoxy Molding Compound)와 같은 수지 절연체로 반도체 패키지를 몰딩한 후, 주석 도금을 행하면, 습식처리가 수반되는 도금공정에 의해 몰드수지가 손상되는 등 제품 신뢰도가 저하된다.
상기 문제점을 해결하기 위하여 제안된 것이 선도금 프레임(pre-plated frame)이다. 이는 반도체 패키지의 조립공정 전에 솔더 젖음성(solder wettability)이 양호한 소재를 리드 프레임의 상면에 미리 도금하는 것이다. 본 출원인이 출원한 미국특허 6518508호에는 선도금 프레임(Pre-Plated Frame)의 일례가 개시되어 있다. 개시된 기술에 따르면, 기저소재 상에 니켈(Ni) 도금층, 팔라듐(Pd) 도금층, 및 은(Ag) 도금층을 순차로 형성한다. 선도금 프레임 기술에 의하면, 와이어 본딩 및 외부회로 실장을 위한 도금공정이 하나의 도금공정으로 해결된다는 장점이 있으나, 귀금속의 사용에 따른 제조원가 상승의 문제점 및 기저소재가 철-니켈 합금으로 된 경우에는 갈바닉 부식으로 인해, 패키지 조립공정에 수반되는 절곡과정에서 균열이 발생하는 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여, 최근 리드 프레임의 내부리드와 외부리드를 서로 다른 금속을 이용하여 각각 독립적으로 도금하는 2색 선도금 프레임 (two-tone Pre-Plated Frame) 방법이 제안되고 있다. 이러한 2색 선도금 프레임 방법에서는, 예를 들면, 내부리드에는 은(Ag) 도금을 수행하고, 외부리드에는 주석(Sn) 도금을 수행한다. 따라서, 기저소재로서 철-니켈 합금을 사용할 수 있기 때문에 소재에 대한 적용성을 넓힐 수 있다. 상기 2색 선도금 프레임은 소재의 적용성, 재료의 가격, 조립 품질 등의 측면에서 기존의 선도금 프레임에 비하여 우수한 특성을 갖는다. 그러나, 이러한 2색 선도금 프레임에 있어서는, 주석 도금층에 수염결정(whisker)이 발생하는 문제점이 있다. 수염결정은 주석 도금층의 표면으로부터 돌출형상으로 성장한 비정상적인 단결정을 의미하는데, 리드들 사이에 단락을 일으켜 반도체 패키지의 정상적인 구동을 방해한다.
상기 수염결정은 주석 도금층에서 발생하는 내부 스트레스의 결과로 형성된다. 즉, 수염결정은 주석 도금층 내에 존재하는 불순물로 인한 격자 스트레스, 주석의 도금 조건에 의한 잔류 스트레스, 기계적인 부하 등에 의해 발생될 수 있는데, 대표적인 예로는, 기저소재와 주석 도금층 경계영역에서 생성되는 금속간 화합물(inter-metallic compound)에 의한 것이 있다. 도 2에는 이러한 수염결정의 발생기구가 개략적으로 도시되어 있다. 기저소재(30)를 이루는 원소가 기저소재(30) 상에 형성된 주석 도금층(52)의 격자 사이로 확산되어 금속간 화합물(inter-metallic compound, 52a)이 형성된다. 주석 도금층(52) 내부로 확산되는 금속간 화합물(52a)에 의해 주석 도금층(52) 내에는 압력장이 생성되고, 내부 압력이 커지면서 주석 도금층(52)의 표면으로부터 수염결정(54)이 성장하게 된다.
또한, 도 3에 도시된 바와 같이, 기저소재(30)와 기저소재(30) 상에 형성된 주석 도금층(52)의 열팽창율이 서로 다른 경우에는 두 금속(30,52) 사이에 열적인 스트레스(thermal stress)가 작용하게 되는바, 이러한 내부 스트레스도 대표적인 수염결정 발생원인의 하나이다. 특히, 철-니켈 합금인 얼로이 42(Alloy 42)가 기저소재로 사용되는 경우에, 주석(Sn)의 열팽창율(23x10-6/K)이 얼로이 42의 열팽창율(4.3x10-6/K)의 대략 5배에 이르는바, 수염결정으로 인한 문제점이 더욱 심화된다.
본 발명은 상기와 같은 문제점 등을 포함하여 여러 문제점을 해결하기 위한 것으로서, 내부리드의 와이어 본딩성 및 외부리드의 솔더링 결합성이 향상되는 개선된 선도금 리드 프레임 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은, 전술한 바와 같은 목적을 달성하면서도, 수염결정이 방지되는 개선된 선도금 리드 프레임 및 그 제조방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 측면에 따른 선도금 리드 프레임은,
내부리드부 및 외부리드부가 형성된 기저소재;
상기 내부리드부의 소정영역 상에 형성된 은(Ag) 도금층;
적어도 상기 외부리드부 상에 형성되고, 니켈(Ni) 및 니켈이외의 소정의 금속원소를 포함한 니켈합금 도금층; 및
상기 니켈합금 도금층 상에 형성되고, 적어도 주석(Sn)을 포함하여 이루어진 주석 도금층:을 구비한다.
상기 기저소재는 얼로이 42(Alloy 42)로 이루어질 수 있다.
상기 니켈합금 도금층에 포함된 소정의 금속원소는 주석(Sn)과 기저소재 사이의 열팽창율을 갖는 것이 바람직하다. 보다 구체적으로, 상기 니켈합금 도금층은 티타늄(Ti), 바나듐(V), 철(Fe), 팔라듐(Pd), 구리(Cu), 금(Au), 비스무스(Bi)로 이루어진 군으로부터 선택된 적어도 하나 이상의 금속원소를 포함하는 것이 바람직한데, 특히, 티타늄(Ti) 또는 바나듐(V)을 포함하는 것이 더욱 바람직하다.
상기 니켈합금 도금층의 두께는 상기 주석 도금층 두께의 10% 내지 50% 가 되는 것이 바람직하다.
한편, 본 발명의 다른 측면에 따른 선도금 리드 프레임의 제조방법은,
내부리드부 및 외부리드부가 형성된 기저소재를 준비하는 단계;
상기 내부리드부의 소정영역 상에 은(Ag) 도금을 수행하는 단계;
적어도 상기 외부리드부 상에 니켈(Ni) 및 소정의 금속원소를 포함한 니켈합금 도금층을 형성하는 단계; 및
상기 니켈합금 도금층 상에 주석(Sn) 도금층을 형성하는 단계;를 포함한다.
이 때, 상기 니켈합금 도금층은 티타늄(Ti), 바나듐(V), 철(Fe), 팔라듐(Pd), 구리(Cu), 금(Au), 비스무스(Bi)로 이루어진 군으로부터 선택된 적어도 하나 이상의 금속원소를 포함하는 것이 바람직한데, 티타늄(Ti)이나 바나듐(V)을 포함하는 것이 더욱 바람직하다.
이어서, 첨부된 도면들을 참조하여 본 발명의 선도금 리드 프레임 및 그 제조방법의 바람직한 실시예에 대해 상세히 설명하기로 한다.
도 4에는 본 발명의 바람직한 실시예에 따른 제조공정의 흐름도가 도시되어 있다. 기저소재 준비단계(S10)에서는 베어 프레임(bare frame)이 되는 기저소재가 제공되는데, 상기 기저소재로는 철-니켈 합금이 사용될 수 있고, 보다 구체적으로는, 니켈 42%, 철 58%, 및 소량의 다른 원소로 이루어진 얼로이 42(Alloy 42)가 사용될 수 있다. 다음에, 기저소재 성형단계(S20)를 거치는데, 도 5a에서 볼 수 있듯이, 기저소재(100)에 다이패드부(110), 내부리드부(120), 및 외부리드부(130)를 일체로 형성한다. 상기 다이패드부(110), 내부리드부(120), 및 외부리드부(130)는 각각 완성된 리드 프레임에 있어서의 내부리드, 외부리드, 및 다이패드에 대응된다. 상기 성형공정은, 스탬핑(stamping) 방법이나 에칭(etching) 방법으로 이루어질 수 있다. 상기 스탬핑 방법에 의하면, 순차 이송형 프레스 금형 장치에 의해 순차적으로 기저소재를 이송시키면서 타발하여, 소정의 형상을 형성한다. 상기 에칭방법에 의하면, 기저소재에 감광층을 형성하고, 소정의 패턴을 갖는 포토 마스크를 통해, 빛을 조사하여, 노광, 현상함으로써, 소정의 형상을 형성한다.
소정의 형상을 갖는 기저소재(100)가 마련되면, 도 5b에서 볼 수 있듯이, 내부리드부(120)의 선단부위에 은(Ag) 도금층(140)을 형성한다(S30). 다만, 상기 도금소재로는 은(Ag) 이외에도 금(Au) 또는 팔라듐(Pd)을 사용할 수도 있다. 은(Ag) 도금층(140)을 반도체 칩과 와이어 본딩되는 내부리드부(120)의 선단부위에 형성함으로써, 와이어 본딩(wire-bonding)의 신뢰성을 높인다. 상기 도금층(140)은 기저 소재(100)를 도금조에 담그고 소정의 도금층을 침작시키는 전해도금법으로 형성될 수 있다.
기저소재(100)의 내부리드부(120)에 은 도금층(140)을 형성한 후, 도 5c에 도시된 바와 같이, 기저소재(100)의 외부리드부(130)에 니켈합금 도금층(151)을 형성한다(S40). 본 발명에 의하면, 내부리드부(120)와 외부리드부(130)에 서로 다른 도금층을 형성하여야 하는바, 선택적인 도금을 위해, 마스킹(Masking) 방법이 이용될 수 있다. 즉, 니켈합금 도금층(151)은 외부리드부(130)에만 선택적으로 형성되므로, 도 5c에 도시된 바와 같이, 마스크(M)를 사용하여 외부리드부만이 도금용액에 노출되도록 다이패드부(110)와 내부리드부(120)를 마스크(M)로 감싼다.
니켈합금 도금층(151)은 니켈(Ni) 및 니켈 이외의 적어도 하나 이상의 특정 금속원소로 이루어진다. 상기 특정 금속원소는 기저소재(예를 들어, 얼로이 42)와 주석 사이의 열팽창율을 갖는 금속 중에서 선택되는 것이 바람직하다. 적합한 특정 금속원소로는 티타늄(Ti), 바나듐(V), 철(Fe), 팔라듐(Pd), 구리(Cu), 금(Au), 비스무스(Bi) 또는 이들의 합금 등이 있으나, 티타늄(Ti) 또는 바나듐(V)이 더욱 적합하다. 상기 특정 금속원소는 20wt% ~ 70wt%(니켈의 조성비율은 30wt% ~ 80wt%)의 조성비율로 존재하는 것이 바람직하다.
도 5d에서 볼 수 있듯이, 니켈합금 도금층(151) 상에는 주석 도금층(152)이 형성되는데, 상기 주석 도금층(152)은 주석(Sn)을 주 소재로 하고, 주석(Sn) 이외의 다른 합금성분을 포함할 수 있다. 주석 도금층(152)은 리드 프레임의 외부리드가 회로기판에 부착되는 과정에서 솔더 플럭스(solder flux)나 솔더 웨이브(solder wave)에 융합되고 그 결과, 니켈합금 도금층(151)의 솔더 젖음성(solder wettablilty)이 향상되어 반도체 패키지와 회로기판 사이에 견고한 결합이 이루어지도록 한다. 이를 위해, 주석 도금층(152)의 두께(tS, 도 6참조)는 2.5μm 이상으로 충분히 형성되는 것이 바람직하다. 다만, 이후에 진행되는 반도체 패키지 조립시 몰딩공정을 고려하여, 주석 도금층(152)의 두께(tS)는 25.4μm 이하로 설정되는 것이 바람직하다. 주석 도금층(152)은 반도체 패키지 외부로 노출되는 니켈합금 도금층(151)을 피복하여 부식을 방지한다. 본 발명의 주석 도금층(152)은 기저소재(100)의 전체 면에 걸쳐 형성되지 않고 외부리드부(130)에만 형성되므로, 그 만큼 주석 도금층(152)과 기저소재(100)간의 열팽창율 차이로 인한 스트레스 정도를 줄일 수 있고, 그 결과, 내부 스트레스에 의해 야기되는 수염결정의 발생을 감소시킬 수 있다.
도 6을 참조하면, 상기 주석 도금층(152)과 기저소재(100) 사이에 배치되어 있는 니켈합금 도금층(151)은 기저소재(100)를 이루는 원소가 주석 도금층(152)으로 확산하는 것을 방지하는 확산 방지막의 기능을 한다. 상기 니켈합금 도금층(151)이 기저소재(100)와 주석 도금층(152) 사이의 상호작용을 방지하기 위해서는, 그 두께(tN)가 적어도 주석 도금층(152) 두께(tS)의 10% 이상으로 두껍게 형성되는 것이 바람직하다.
한편, 도금 이후에 시간의 경과에 따라 서로 인접한 니켈합금 도금층(151)과 주석 도금층(152)은 확산작용을 통해 경계영역에 니켈-주석의 금속간 화합물 (inter-metallic compound)을 형성한다. 이 때, 주석(Sn)이 니켈합금 도금층(151) 내로 확산하는 속도가 더 빠르기 때문에 니켈-주석의 금속간 화합물은 니켈합금 도금층(151) 내부로 확산되고, 제1 니켈합금 도금층(151a)을 형성한다. 이는 수염결정의 성장기구와 반대되는 현상으로, 수염결정의 성장기구에서는 주석 도금층 내부로 확산되는 금속간 화합물에 의해 내부 압력이 받게 된 주석 도금층이 표면으로부터 돌출하여 수염결정으로 성장하는데 반해, 본 발명에서는 금속간 화합물이 주석 도금층(152)과 인접한 니켈합금 도금층(151) 내로 확산하는 것이므로, 주석 도금층(152)의 격자들은 압력과 반대개념의 분산력을 받게되고, 그 만큼 수염결정이 억제된다.
한편, 니켈합금 도금층(151)에 함유되어 있던 대부분의 니켈원소들은 표면 측으로 확산하여 제1 니켈합금 도금층(151a)을 형성하고, 제2 니켈합금 도금층(151b)은 주로 특정 금속원소로 이루어진다. 즉, 특정 금속원소는 주석과 반응하지 않는 안정한 원소들로 선택되는 바, 특정 금속원소는 제2 니켈합금 도금층(151b)에 잔존한다. 특정 금속원소는 주석 도금층(152)과 기저소재(100) 사이의 열팽창율을 가지므로, 열팽창율의 차이로 인해 주석 도금층(152) 내에 생성되는 열적 스트레스를 완화하고, 이로 인한 수염결정의 생성을 억제한다. 즉, 반도체 패키지의 조립공정에서 수반되는 열공정이나 반도체 칩의 구동 중에 변화하는 온도에 따라 신장, 압축되면서 기저소재(100)와 주석 도금층(152) 사이에서 열적 스트레스가 발생하게 되는데, 제2 니켈합금 도금층(151b)은 이러한 두 금속층(100,152) 간의 열변형율 차이를 완충함으로써, 주석 도금층(152) 내부의 스트레스를 감소시키고, 수염결장 의 성장을 억제한다.
인접한 주석 도금층(151)과 니켈합금 도금층(152)은 상온에서도 어느 정도 확산은 하지만 도금 이후에 열처리를 수행하면 더욱 효과적으로 확산될 수 있다. 이 때, 열처리는 도금 이후에 별도의 공정으로 진행될 수 있고, 또는 패키지 조립시에 수반되는 열공정, 예를 들어, 에폭시 몰딩의 큐어링(curing) 공정 등을 통해 확산되도록 할 수도 있다.
한편, 리드 프레임을 외부회로, 주로 회로기판에 부착하기 위해, 리드 프레임 성형공정에서는 외부리드의 소정부분(B, 도 7참조)을 절곡하게 되는데, 니켈(Ni)은 소재 특성상 주석(Sn) 또는 주석합금보다 그 연성이 떨어지므로 절곡된 부위에서 균열이 발생될 수 있다. 그러므로, 니켈합금 도금층(151)의 두께(tN)는 주석 도금층(152) 두께(tS)의 50% 이하로 형성되는 것이 바람직하다. 도 4에 도시되지는 않았으나, 외부리드부에 주석(Sn) 도금층을 형성한 후, 필요에 따라 주석(Sn) 도금층의 수염결정(whisker)을 방지하기 위해 공지의 리플로우(reflow) 공정을 실시할 수도 있다.
도 7은 본 발명의 선도금 리드 프레임에 반도체 칩이 실장된 반도체 패키지 구조의 일례를 도시한다. 다이패드(210) 상에는 접착제(262)를 매개로 하여 반도체 칩(260)이 부착되고, 상기 반도체 칩(260)의 본딩패드(261)와 내부리드(220)는 전도성 와이어(270)에 의해 와이어 본딩(wire-bonding)되는데, 내부리드(220)의 와이어 본딩되는 부분에는 은(Ag) 도금층(240)이 형성되어, 와이어 본딩이 보다 견고히 이루어지도록 한다. 외부리드(230)는 도시되지 않은 외부회로와 전기적으로 연결되는데, 솔더링 과정에서 외부리드(230) 상에 형성되어 있는 주석(Sn) 도금층(252)이 융해되어, 니켈합금 도금층(251)의 솔더 젖음성이 향상되는바, 반도체 패키지(200)가 외부회로에 견고하게 결합된다. 상기 니켈합금 도금층(251)은 주석 도금층(252)의 수염결정으로 인한 리드 사이의 단락(short)을 방지한다. 한편, 상기 반도체 칩(260)과 내부리드(220)는 EMC(Epoxy Molding Compound) 등과 같은 수지 절연체(280)로 몰딩된다.
이상과 같은 구조를 갖는 본 발명의 선도금 리드 프레임 및 그 제조방법에 의하면, 다음과 같은 효과를 거둘 수 있다.
첫째, 본 발명의 선도금 리드 프레임에 따르면, 내부리드에 은 도금층이 형성되고, 외부리드에 주석 도금층이 형성되므로, 반도체 칩과의 와이어 본딩성이 향상되고, 반도체 패키지와 회로기판 사이의 솔더 결합성이 향상된다.
둘째, 외부리드와 주석 도금층 사이에 니켈합금 도금층을 형성함으로써, 상기와 같은 목적을 달성하면서도, 주석 도금층의 수염결정(whisker)이 방지될 수 있다. 즉, 니켈합금 도금층이 기저소재와 주석 도금층 사이에서 확산 방지막의 역할을 하고, 열팽창율이 서로 다른 기저소재와 주석 도금층의 사이에서 발생하는 열적 스트레스를 완화시켜 주는 역할을 하는바, 주석 도금층의 수염결정이 방지된다.
셋째, 전술한 바와 같이 주석 도금층의 수염결정이 방지되는 바, 리드 프레임의 쇼트(short)가 방지되고, 미세 피치에 적합한 리드 프레임이 제공된다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 누구든지 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (7)

  1. 내부리드부 및 외부리드부가 형성된 기저소재;
    상기 내부리드부의 소정영역 상에 형성된 은(Ag) 도금층;
    적어도 상기 외부리드부 상에 형성되고, 니켈(Ni) 및 니켈이외의 소정의 금속원소를 포함한 니켈합금 도금층; 및
    상기 니켈합금 도금층 상에 형성되고, 적어도 주석(Sn)을 포함하여 이루어진 주석 도금층:을 구비한 선도금 리드 프레임.
  2. 제1항에 있어서,
    상기 기저소재는 얼로이 42(Alloy 42)로 이루어진 것을 특징으로 하는 선도금 리드 프레임.
  3. 제1항에 있어서,
    상기 니켈합금 도금층에 포함된 소정의 금속원소는 주석(Sn)과 기저소재 사 이의 열팽창율을 갖는 것을 특징으로 하는 선도금 리드 프레임.
  4. 제1항에 있어서,
    상기 니켈합금 도금층은 티타늄(Ti), 바나듐(V), 철(Fe), 팔라듐(Pd), 구리(Cu), 금(Au), 및 비스무스(Bi)로 이루어진 군으로부터 선택된 적어도 하나 이상의 금속원소를 포함한 것을 특징으로 하는 선도금 리드 프레임.
  5. 제1항에 있어서,
    상기 니켈합금 도금층의 두께는 상기 주석 도금층 두께의 10% 내지 50% 인 것을 특징으로 하는 선도금 리드 프레임.
  6. 내부리드부 및 외부리드부가 형성된 기저소재를 준비하는 단계;
    상기 내부리드부의 소정영역 상에 은(Ag) 도금을 수행하는 단계;
    적어도 상기 외부리드부 상에 니켈(Ni) 및 소정의 금속원소를 포함한 니켈합금 도금층을 형성하는 단계; 및
    상기 니켈합금 도금층 상에 주석(Sn) 도금층을 형성하는 단계;를 포함하는 선도금 리드 프레임의 제조방법.
  7. 제6항에 있어서,
    니켈합금 도금층은 티타늄(Ti), 바나듐(V), 철(Fe), 팔라듐(Pd), 구리(Cu), 금 (Au), 및 비스무스(Bi)로 이루어진 군으로부터 선택된 적어도 하나 이상의 금속원소를 포함한 것을 특징으로 하는 선도금 리드 프레임의 제조방법.
KR1020040066173A 2004-08-21 2004-08-21 선도금 리드 프레임 및 그 제조방법 KR20060017708A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040066173A KR20060017708A (ko) 2004-08-21 2004-08-21 선도금 리드 프레임 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040066173A KR20060017708A (ko) 2004-08-21 2004-08-21 선도금 리드 프레임 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20060017708A true KR20060017708A (ko) 2006-02-27

Family

ID=37125614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040066173A KR20060017708A (ko) 2004-08-21 2004-08-21 선도금 리드 프레임 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20060017708A (ko)

Similar Documents

Publication Publication Date Title
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
US8039317B2 (en) Aluminum leadframes for semiconductor QFN/SON devices
US20080087996A1 (en) Semiconductor device and manufacturing method of the same
US20110201159A1 (en) Semiconductor package and manufacturing method thereof
JP2543619B2 (ja) 半導体装置用リ―ドフレ―ム
US6583500B1 (en) Thin tin preplated semiconductor leadframes
KR100710090B1 (ko) 반도체 장치용 알루미늄 리드 프레임과 제조 방법
KR100702956B1 (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
US6747343B2 (en) Aluminum leadframes with two nickel layers
US8168890B2 (en) Printed circuit board and component package having the same
JPH11111909A (ja) 半導体装置用リードフレーム
KR100998042B1 (ko) 리드 프레임 및 이를 구비한 반도체 패키지의 제조방법
KR20100050640A (ko) 반도체 패키지 제조용 리드프레임 및 이의 도금 방법
KR20060017708A (ko) 선도금 리드 프레임 및 그 제조방법
JPS6242037B2 (ko)
JP2858197B2 (ja) 半導体装置用リードフレーム
KR100203334B1 (ko) 다층도금 리드프레임
KR100231832B1 (ko) 다중 도금층을 가진 반도체 리드프레임
KR100998036B1 (ko) 반도체 팩키지용 선도금 리드프레임 및 그 선도금 방법
KR20070015164A (ko) 반도체 부품의 외장 팔라듐 도금 구조 및 반도체 장치의제조 방법
KR20050003226A (ko) 반도체 팩키지용 리드프레임의 선도금 방법
KR100254271B1 (ko) 다층 도금 리이드 프레임
JPS63304654A (ja) リ−ドフレ−ム
KR19980076631A (ko) 다층 구조의 도금층을 갖는 반도체용 리드프레임
JPH11186483A (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid