KR20060017006A - 내부전압 구동회로 - Google Patents

내부전압 구동회로 Download PDF

Info

Publication number
KR20060017006A
KR20060017006A KR1020040065502A KR20040065502A KR20060017006A KR 20060017006 A KR20060017006 A KR 20060017006A KR 1020040065502 A KR1020040065502 A KR 1020040065502A KR 20040065502 A KR20040065502 A KR 20040065502A KR 20060017006 A KR20060017006 A KR 20060017006A
Authority
KR
South Korea
Prior art keywords
voltage
reference voltage
comparator
internal
self
Prior art date
Application number
KR1020040065502A
Other languages
English (en)
Other versions
KR100968147B1 (ko
Inventor
조용덕
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040065502A priority Critical patent/KR100968147B1/ko
Publication of KR20060017006A publication Critical patent/KR20060017006A/ko
Application granted granted Critical
Publication of KR100968147B1 publication Critical patent/KR100968147B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)

Abstract

본 발명은 출력단으로부터 피드백된 내부전압과 제 1 기준전압을 비교하는 제 1 비교기와; 상기 제 1 비교기의 비교결과에 응답하여 상기 출력단을 풀-업 구동하는 제 1 풀-업 수단과; 상기 내부전압과 제 2 기준전압을 비교하는 제 2 비교기와; 상기 제 2 비교기의 비교결과에 응답하여 상기 출력단을 풀-업 구동하는 제 2 풀-업 수단을 포함하여 구성되는 내부전압 구동회로에 관한 것이다.
코어 전압, 내부전압 구동회로

Description

내부전압 구동회로{Internal Voltage Driver Circuit}
도 1은 종래 기술에 의한 내부전압 구동회로의 구성을 도시한 것이다.
도 2는 본 발명에 의한 일 실시예에 따른 내부전압 구동회로의 구성을 도시한 것이다.
도 3은 디램(DRAM)의 셀프 리프레쉬 모드에서의 내부 코어전압과 소비 전류의 상관관계를 도시한 것이다.
도 4는 정상 모드와 셀프 리프레쉬 모드에서의 내부 코어 전압을 도시한 것이다.
<도면의 주요부분에 대한 부호의 설명>
100, 200 : 기준전압 발생부
101 : 비교부
201 : 제 1 비교부 202 : 제 2 비교부
본 발명은 내부전압 구동회로에 관한 것으로, 더욱 구체적으로는 셀프 리프레쉬 모드시 소모되는 전류를 감소시킴으로써 반도체 장치의 저전력 특성을 향상시킬 수 있는 내부전압 구동회로에 관한 것이다.
반도체 메모리 소자 중에서도 DRAM은 SRAM이나 플래쉬 메모리와 달리 시간이 흐름에 따라 셀(입력된 정보를 저장하는 단위 유닛)에 저장된 정보가 사라지는 현상이 발생한다. 디램에서는 이러한 현상을 방지하기 위하여 일정 주기마다 셀에 저장된 정보를 다시 기입해주는 동작을 수행하도록 하고 있으며, 이를 리프레시 모드라 한다.
한편, 종래 내부전압 구동회로, 특히 메모리 코어의 내부전압을 구동하는 회로에서는, 정상동작모드(셀프 리프레쉬 모드 외의 모드)와 셀프 리프레쉬 모드 하에서 메모리 코어에 전압을 공급함에 있어 그 모드에 상관없이 동일한 전압을 공급하였는 바, 이로 인하여 반도체 메모리 장치의 소비전류가 증가하는 문제점이 있었다. 즉, 셀프 리프레쉬 모드 하에서도 정상모드에서와 동일한 크기의 전압을 공급함으로 인해 소비 전류도 함께 증가하여 셀프 리프레쉬 모드하에서 전류 특성을 만족시키지 못하는 문제점이 있었던 것이다. 그리고, 이러한 문제점은 셀프 리프레쉬 모드에서 전류 소비가 수백 [㎂] 정도로 유지될 것이 요구되고 있는 휴대용 통신기기나 전자기기 등의 전자 부품들에서 더욱 두드러지게 나타나고 있다.
이하, 첨부한 도면을 참고로 하여 이러한 종래기술에 의한 내부 전압 구동회 로의 문제점을 더욱 상세히 설명하기로 한다.
도 1은 종래 기술에 의한 내부전압 구동회로의 구성을 도시한 것으로서, 도시된 바와 같이, 종래 내부전압 구동회로는 기준전압을 발생시키는 기준전압 발생부(100)와; 출력단으로부터 피드백된 내부전압(Vcore)과 상기 기준전압(Vrefc)을 비교하는 비교기(101)와; 상기 비교기(101)의 비교결과에 응답하여 상기 출력단을 풀-업 구동하는 PMOS(P100)를 포함하여 구성된다.
이와 같이 구성된 종래 내부전압 구동회로의 동작을 살펴 보면 다음과 같다.
우선, 기준전압 발생부(100)에 의해 발생된 기준전압(Vrefc)과 출력단으로부터의 내부전압, 특히 내부 코어전압(Vcore)이 비교기(101)의 비반전단자와 반전단자에 각각 공급된다. 상기 기준전압(Vrefc)은 기준전압 발생부(100)로부터 공급되며 외부전원이나 온도의 변화에 상관없이 일정한 레벨의 값을 가진다.
이어서, 비교기(101)는 기준전압(Vrefc)와 내부 코어전압(Vcore)을 비교하여 그 결과값을 풀-업 소자인 PMOS(P100)의 게이트에 공급한다. PMOS(P100)는 비교기(101)의 비교 결과값에 응답하여 구동됨으로써, 출력단 전압인 내부 코어전압(Vcore)을 상기 기준전압(Vrefc)과 동일한 레벨로 일정하게 유지시키는 역할을 수행한다. 즉, 출력단으로부터 피드백된 내부 코어전압(Vcore)이 기준전압(Vrefc)보다 낮은 경우에는 비교기(101)의 출력전압은 로우레벨이 되어 PMOS(100)를 턴-온시킴으로써 내부 코어전압(Vcore)을 상승시킨다. 반면, 내부 코어전압(Vcore)이 기준전압(Vrefc)보다 높은 경우에는 비교기(101)의 출력전압은 하이레벨이 되어 PMOS(100)를 턴-오프시킴으로써 내부 코어전압(Vcore)을 하강시킨다. 따라서, 상기 와 같은 비교기(101) 및 PMOS(P100)의 작용에 의하여 출력단 전압인 Vcore는 기준전압(Vrefc)과 동일한 레벨로 일정하게 유지된다.
그런데, 상기와 같은 내부전압 구동회로는 상기 비교기(101)가 항상 일정한 기준전압(Vrefc)을 인가받아 반도체 메모리 장치의 동작 모드에 상관없이 동일한 크기의 내부 코어전압(Vcore)을 발생시킴으로써, 셀프 리프레쉬 모드 하에서 소비전류를 증가시키는 문제점이 있었다. 즉, 종래 내부 전압 구동회로에서, 상기 기준전압(Vrefc)은 셀프 리프레쉬 모드와 정상모드에 상관없이 일정한 전압, 가령 1.9[V] 정도의 값을 가지므로, 내부 코어전압(Vcore) 또한 기준전압(Vrefc)에 따라 일정한 전압을 가지게 된다. 따라서, 종래 내부전압 구동회로는 정상모드에서와 동일한 전압을 셀프 리프레쉬 모드 하에서도 내부 코어전압(Vcore)으로 발생시켜 소비전류를 증가시킨다. 이로 인해, 종래 내부전압 발생회로는 저전류, 저전력 동작 특성이 요구되는 반도체 메모리 장치의 특성 요구치를 만족시키지 못하여 저전력 메모리 제조에 대한 수율 저하를 야기시킨다는 문제점을 가지고 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 높은 내부 코어전압으로 인해 셀프 리프레쉬 모드 하에서 전류 소비가 증가하는 것을 방지함으로써, 반도체 장치의 저전력 특성을 향상시키고 저전력 메모리 제조시의 수율을 향상시킬 수 있는 내부전압 구동회로를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 출력단으로부터 피드백된 내부전압과 제 1 기준전압을 비교하는 제 1 비교기와; 상기 제 1 비교기의 비교결과에 응답하여 상기 출력단을 풀-업 구동하는 제 1 풀-업 수단과; 상기 내부전압과 제 2 기준전압을 비교하는 제 2 비교기와; 상기 제 2 비교기의 비교결과에 응답하여 상기 출력단을 풀-업 구동하는 제 2 풀-업 수단을 포함하여 구성되는 내부전압 구동회로를 제공한다.
본 발명에서, 상기 내부전압 구동회로는 상기 제 1 기준 전압과 제 2 기준전압을 발생시키는 기준전압 발생부를 더 포함하는 것이 바람직하다.
본 발명에서, 상기 내부전압은 메모리의 내부 코어전압으로 사용되는 것을 특징으로 한다.
본 발명에서, 상기 제 1 및 제 2 비교기는 각각 제 1 및 제 2 제어신호에 응답하여 동작하되, 정상동작 모드시에는 상기 제 1 비교기만 동작하고, 셀프리프레쉬 모드에서는 상기 제 2 비교기만 동작하는 것이 바람직하다.
본 발명에서, 상기 제 1 기준전압은 정상동작 모드시 메모리 코어의 내부전압 발생을 위한 기준전압으로 사용되고, 상기 제 2 기준전압은 셀프 리프레쉬 모드시 메모리 코어의 내부전압 발생을 위한 기준전압으로 사용되는 것이 바람직하다.
본 발명에서, 상기 제 1 기준 전압과 제 2 기준전압의 차는 100 ~ 200[mV]인 것이 바람직하다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 2는 본 발명의 일실시예에 따른 내부전압 구동회로의 구성을 도시한 것으로서, 이를 참조하여 본 발명을 설명하면 다음과 같다.
도시된 바와 같이, 본 발명에 따른 내부전압 구동회로는 출력단으로부터 피드백된 내부전압(Vcore)과 제 1 기준전압(Vrefc)을 비교하는 제 1 비교기(201)와; 상기 제 1 비교기(201)의 비교결과에 응답하여 상기 출력단을 풀-업 구동하는 제 1 PMOS(P201)와; 상기 내부전압(Vcore)과 제 2 기준전압(Vrefc_self)을 비교하는 제 2 비교기(202)와; 상기 제 2 비교기(202)의 비교결과에 응답하여 상기 출력단을 풀-업 구동하는 제 2 PMOS(P202)를 포함하여 구성된다. 여기서, 상기 내부전압 구동회로는 상기 제 1 기준 전압(Vrefc)과 제 2 기준전압(Vrefc_self)을 발생시키는 기준전압 발생부(200)를 더 포함한다.
이와 같이 구성된 본 실시예의 동작을 구체적으로 설명하면 다음과 같다.
우선, 도 2에 도시된 바와 같이, 기준전압 발생부(200)로부터 생성된 제 1 기준전압(Vrefc)과 제 2 기준전압(Vrefc_self)은 제 1 비교기(201)와 제 2 비교기(202)의 비반전 단자에 각각 입력된다. 여기서, 제 2 기준전압(Vrefc_self)은 제 1 기준전압(REFC)보다 소정 전압만큼 낮은 것을 특징으로 하고, 특히 그 차는 100 ~ 200[mV]인 것을 특징으로 하며, 그 값은 시스템 환경에 따라 달리 설정될 수도 있 다.
다음으로, 제 1 비교기(201)는 상기 제 1 기준전압(Vrefc)과, 출력단으로부터 피드백된 내부 코어전압(Vcore)을 인가받아 이를 비교하여 그 결과값을 출력하되, 제 1 제어신호(normal_mode)를 인가받아 반도체 장치가 정상모드일 때 활성화된다. 반면, 제 2 비교기(202)는 상기 제 2 기준전압(Vrefc_self)과, 출력단으로부터 피드백된 내부 코어전압(Vcore)을 인가받아 이를 비교하여 그 결과값을 출력하되, 제 2 제어신호(selfrefresh_mode)를 인가받아 반도체 장치가 셀프 리프레쉬 모드일 때 활성화된다. 따라서, 내부 코어전압(Vcore)은 정상 모드일 때에는 제 1 비교기(201)의 출력에 의해 구동되는 제 1 PMOS(P201)에 의하여, 셀프 리프레쉬 모드일 때에는 제 2 비교기(202)의 출력에 의해 구동되는 제 2 PMOS(P202)에 의하여 생성된다. 상기에서 정상모드라 함은 셀프 리프레쉬 모드 이외의 모드를 말한다. 그리고, 상기 제 1 제어신호(normal_mode)는 정상모드 하에서 활성화되어 제 1 비교기(201)를 동작시키며, 상기 제 2 제어신호(selfrefresh_mode)는 셀프 리프레쉬 모드 하에서 활성화되어 제 2 비교기(202)를 동작시키는 제어신호이다.
정상 모드일 때와 셀프 리프레쉬 모드일 때 본 실시예의 동작을 살펴 본다.
먼저, 정상 모드일 때에는 제 1 비교기(201)는 제 1 제어신호(normal_mode)에 의하여 활성화되는 반면, 제 2 비교기(202)는 비활성화된다. 따라서, 제 1 비교기(201)는 제 1 기준전압(Vrefc)과 내부 코어전압(Vcore)을 비교하여 그 결과값을 풀-업 소자인 제 1 PMOS(P201)의 게이트에 공급하며, 제 1 PMOS(P201)는 제 1 비교기(201)의 비교 결과값에 응답하여 구동됨으로써 출력단 전압인 내부 코어전압 (Vcore)을 제 1 기준전압(Vrefc)과 동일한 레벨로 일정하게 유지시킨다. 즉, 출력단으로부터 피드백된 내부 코어전압(Vcore)이 제 1 기준전압(Vrefc)보다 낮은 경우에는 제 1 비교기(201)의 출력전압은 로우레벨이 되어 PMOS(201)를 턴-온시킴으로써 내부 코어전압(Vcore)을 상승시킨다. 반면, 내부 코어전압(Vcore)이 제 1 기준전압(Vrefc)보다 높은 경우에는 제 1 비교기(201)의 출력전압은 하이레벨이 되어 PMOS(201)를 턴-오프시킴으로써 내부 코어전압(Vcore)을 하강시킨다. 따라서, 상기와 같은 제 1 비교기(201) 및 제 1 PMOS(P201)의 작용에 의하여, 정상모드일 때에는 내부 코어전압(Vcore)은 제 1 기준전압(Vrefc)과 동일한 레벨로 일정하게 유지된다.
한편, 셀프 리프레쉬 모드일 때에는 제 2 비교기(202)는 제 2 제어신호(selfrefresh_mode)에 의하여 활성화되는 반면, 제 1 비교기(201)는 비활성화된다. 따라서, 제 2 비교기(202)는 제 2 기준전압(Vrefc_self)과 내부 코어전압(Vcore)을 비교하여 그 결과값을 풀-업 소자인 제 2 PMOS(P202)의 게이트에 공급하며, 제 2 PMOS(P202)는 제 2 비교기(202)의 비교 결과값에 응답하여 구동됨으로써 출력단 전압인 내부 코어전압(Vcore)을 제 2 기준전압(Vrefc_self)과 동일한 레벨로 일정하게 유지시키는 역할을 수행한다. 즉, 출력단으로부터 피드백된 내부 코어전압(Vcore)이 제 2 기준전압(Vrefc_self)보다 낮은 경우에는 제 2 비교기(202)의 출력전압은 로우레벨이 되어 제 2 PMOS(202)를 턴-온시킴으로써 내부 코어전압(Vcore)을 상승시킨다. 반면, 내부 코어전압(Vcore)이 제 2 기준전압(Vrefc_self)보다 높은 경우에는 제 2 비교기(202)의 출력전압은 하이레벨이 되어 제 2 PMOS(202)를 턴 -오프시킴으로써 내부 코어전압(Vcore)을 하강시킨다. 따라서, 상기와 같은 제 2 비교기(202) 및 제 2 PMOS(P202)의 작용에 의하여, 셀프 리프레쉬 모드일 때에는 내부 코어전압(Vcore)은 제 2 기준전압(Vrefc_self)과 동일한 레벨로 일정하게 유지된다.
결과적으로, 본 발명에 따른 내부전압 구동회로는 정상 모드일 때에는 제 1 기준전압(Vrefc)과 동일한 레벨의 내부 코어전압(Vcore)을 공급하되, 셀프 레프레쉬 모드일 때에는 제 1 기준전압(Vrefc)보다 낮은 제 2 기준전압(Vrefc_self)과 동일한 레벨의 내부 코어전압(Vcore)을 공급한다. 따라서, 본 발명의 내부전압 구동회로는 셀프 리프레쉬 모드 하에서는 정상모드 일때에 비하여 일정 전압만큼 더 낮은 코어전압을 공급할 수 있어 셀프 리프레쉬 모드하에서 전류 소비를 감소시킬 수 있으며, 반도체 장치의 저전력 특성을 향상시키고 저전력 메모리 제조시의 수율을 향상시킬 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 내부전압 구동회로는 반도체 장치에 사용되는 내부 전압, 특히 내부 코어전압을 공급함에 있어 셀프 리프레쉬 모드에서는 정상 모드일 때보다 더 낮은 코어전압을 공급함으로써, 높은 내부 코어전압으로 인해 셀프 리프레쉬 모드 하에서 전류 소비가 증가하는 것을 방지하여 반도체 장치의 저전력 특성을 향상시키고 저전력 메모리 제조시의 수율을 향상시킬 수 있는 효과를 가진다.

Claims (6)

  1. 출력단으로부터 피드백된 내부전압과 제 1 기준전압을 비교하는 제 1 비교기와;
    상기 제 1 비교기의 비교결과에 응답하여 상기 출력단을 풀-업 구동하는 제 1 풀-업 수단과;
    상기 내부전압과 제 2 기준전압을 비교하는 제 2 비교기와;
    상기 제 2 비교기의 비교결과에 응답하여 상기 출력단을 풀-업 구동하는 제 2 풀-업 수단을 포함하여 구성되는 내부전압 구동회로.
  2. 제 1 항에 있어서, 상기 제 1 기준 전압과 제 2 기준전압을 발생시키는 기준전압 발생부를 더 포함하는 내부전압 구동회로.
  3. 제 1 항에 있어서,
    상기 내부전압은 메모리의 내부 코어전압으로 사용되는 내부전압 구동회로.
  4. 제 1 항에 있어서,
    상기 제 1 및 제 2 비교기는 각각 제 1 및 제 2 제어신호에 응답하여 동작하되, 정상동작 모드시에는 상기 제 1 비교기만 동작하고, 셀프리프레쉬 모드에서는 상기 제 2 비교기만 동작하는 내부전압 구동회로.
  5. 제 1 항에 있어서,
    상기 제 1 기준전압은 정상동작 모드시 메모리 코어의 내부전압 발생을 위한 기준전압으로 사용되고,
    상기 제 2 기준전압은 셀프 리프레쉬 모드시 메모리 코어의 내부전압 발생을 위한 기준전압으로 사용되는 내부전압 구동회로.
  6. 제 1 항에 있어서, 상기 제 1 기준 전압과 제 2 기준전압의 차는 100 ~ 200[mV]인 내부전압 구동회로.
KR1020040065502A 2004-08-19 2004-08-19 내부전압 구동회로 KR100968147B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040065502A KR100968147B1 (ko) 2004-08-19 2004-08-19 내부전압 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040065502A KR100968147B1 (ko) 2004-08-19 2004-08-19 내부전압 구동회로

Publications (2)

Publication Number Publication Date
KR20060017006A true KR20060017006A (ko) 2006-02-23
KR100968147B1 KR100968147B1 (ko) 2010-07-06

Family

ID=37125145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040065502A KR100968147B1 (ko) 2004-08-19 2004-08-19 내부전압 구동회로

Country Status (1)

Country Link
KR (1) KR100968147B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668874B1 (ko) * 2006-01-12 2007-01-16 주식회사 하이닉스반도체 내부 전압 레벨 제어 회로
KR101226275B1 (ko) * 2011-02-28 2013-01-25 에스케이하이닉스 주식회사 내부전압생성회로

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100608341B1 (ko) * 1999-12-29 2006-08-09 주식회사 하이닉스반도체 디램 셀의 전원공급회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668874B1 (ko) * 2006-01-12 2007-01-16 주식회사 하이닉스반도체 내부 전압 레벨 제어 회로
KR101226275B1 (ko) * 2011-02-28 2013-01-25 에스케이하이닉스 주식회사 내부전압생성회로

Also Published As

Publication number Publication date
KR100968147B1 (ko) 2010-07-06

Similar Documents

Publication Publication Date Title
US7251170B2 (en) Peripheral voltage generator
KR100452323B1 (ko) 반도체 메모리 장치의 기준전압 선택회로 및 그 방법
US8125846B2 (en) Internal voltage generating circuit of semiconductor memory device
KR100631953B1 (ko) 메모리 장치
US7751230B2 (en) Negative voltage generating device
KR100812936B1 (ko) 스탠바이 모드에서 누설전류가 감소된 내부전원전압발생회로
KR100763331B1 (ko) 반도체 메모리 장치
KR20050053896A (ko) 반도체 메모리의 전원 공급장치
KR20040008333A (ko) 반도체 메모리 장치 내부전원전압발생기를 제어하는 회로및 방법
US20060274595A1 (en) Apparatus for supplying internal voltage
US7492646B2 (en) Internal voltage generator of semiconductor device
KR100968147B1 (ko) 내부전압 구동회로
US7672184B2 (en) Semiconductor memory device with refresh signal generator and its driving method
US8049554B2 (en) Integrated circuit
JPH07226075A (ja) 半導体記憶装置
KR101143396B1 (ko) 반도체 메모리 장치의 내부전압 발생기
KR20050099308A (ko) 내부 전압 발생회로 및 이를 이용하는 반도체 메모리 장치
US11830557B2 (en) Memory apparatus
KR100922885B1 (ko) 내부전압 발생회로
JP2008217577A (ja) 内部電圧発生回路
US20130033944A1 (en) Internal voltage generation circuit
KR100751649B1 (ko) 반도체 장치의 내부전압 발생회로
KR20060126080A (ko) 안정적인 내부 전압을 발생하는 반도체 메모리 장치의 내부전압 발생 회로
KR20060104206A (ko) 전압레벨 검출회로
KR20070063312A (ko) 디램의 내부전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee