KR20060016880A - 범용 양방향 인터페이스 장치 - Google Patents

범용 양방향 인터페이스 장치 Download PDF

Info

Publication number
KR20060016880A
KR20060016880A KR1020040065332A KR20040065332A KR20060016880A KR 20060016880 A KR20060016880 A KR 20060016880A KR 1020040065332 A KR1020040065332 A KR 1020040065332A KR 20040065332 A KR20040065332 A KR 20040065332A KR 20060016880 A KR20060016880 A KR 20060016880A
Authority
KR
South Korea
Prior art keywords
output
interface
directional
signal
pin
Prior art date
Application number
KR1020040065332A
Other languages
English (en)
Inventor
한재광
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040065332A priority Critical patent/KR20060016880A/ko
Publication of KR20060016880A publication Critical patent/KR20060016880A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 SoC(System On Chip)에 있어서의 범용 양방향(bi-directional) 인터페이스 장치에 관한 것으로, 특히 SoC 칩의 크기 감소를 위하여 모든 직렬 인터페이스 버스 형태를 지원할 수 있는 범용 양방향(bi-directional)인터페이스 장치에 관한 것이다. 이러한 목적을 달성하기 위하여 본 발명은 적어도 하나의 인터페이스 핀을 포함하는 범용 직렬 인터페이스 부; 상기 각각의 인터페이스 핀에 데이터를 출력하는 적어도 하나의 출력버퍼; 적어도 하나의 방향성 선택 제어신호를 생성하는 방향성 제어부; 적어도 하나의 출력값 선택 제어신호를 생성하는 출력포트 제어부; 상기 방향성 제어부의 방향성 선택 제어신호에 따라 상기 각각의 출력버퍼를 구동하는 적어도 하나의 멀티플렉서로 구성된 제 1 스위칭부; 및 상기 출력포트 제어부의 출력값 선택 제어신호에 따라 상기 각각의 출력버퍼로 전송되는 상기 시스템 칩의 출력값을 선택하는 적어도 하나의 멀티플렉서로 구성된 제 2스위칭부를 포함하여 이루어지는 것을 특징으로 한다.

SoC(System On Chip), 직렬 인터페이스, 양방향 인터페이스 장치,

Description

범용 양방향 인터페이스 장치{The apparatus for universe bi-directional interface}
도 1 a 는 종래기술에 의한 직렬 인터페이스에서 사용 될 수 있는 양방향 핀의 연결 구조를 도시한 도면
도 1 b 는 종래기술에 의한 직렬 인터페이스의 일 예인 I2C 인터페이스를 도시한 도면
도 1 c 는 종래기술에 의한 직렬 인터페이스의 다른 예인 UART 를 도시한 도면
도 2 는 본 발명에 의한 범용 직렬 인터페이스용 양방향 핀 구조를 개략적으로 나타낸 도면
도 3 은 본 발명에 의한 범용 직렬 인터페이스 구조를 가지는 SoC 회로를 나타낸 도면
도 4 는 본 발명에 의한 범용 직렬 인터페이스에 의하여 I2C 인터페이스 구조를 구현한 회로를 나타낸 도면
도 5 는 본 발명에 의한 범용 직렬 인터페이스에 의하여 UART 인터페이스 구조를 구현한 회로를 나타낸 도면
본 발명은 SoC(System On Chip)에 있어서의 범용 양방향(bi-directional) 인터페이스 장치에 관한 것으로, 특히 SoC 칩의 크기 감소를 위하여 모든 직렬 인터페이스 버스 형태를 지원할 수 있는 범용 양방향(bi-directional)인터페이스 장치에 관한 것이다.
최근 들어 여러 응용 기술의 발달 등으로 USB(Universal Serial Bus), IEEE1394, UART(Universal Asynchronous Receiver Transmitter), SBI, RS232, SPI(Serial Peripheral Interface), I2C등의 다양한 인터페이스가 공존하고 있으며 이를 이용한 많은 응용 제품들이 공존하고 있다.
또한 현재 휴대폰, PDA등의 휴대용 단말기에서 많은 멀티미디어 및 다양한 기능들이 사용자에 의하여 요구되며, 그에 따른 기능 등이 하나의 칩으로 구현된 SoC(System On Chip) 형태가 널리 이용되고 있다. 그러나 다양한 기능의 요구에 반하여 단말기의 소형화, 경량화의 필요 또한 중요하게 요구된다. 따라서, SoC 칩은 다양한 기능과 작은 칩 크기를 동시에 만족할 것을 요구받는다.
도 1 a 는 종래기술에 의한 직렬 인터페이스에서 사용 될 수 있는 양방향 핀의 연결 구조를 도시한 도면이다. 도시된 바와 같이 종래기술에 의한 직렬 인터페이스는 양방향 핀(10)을 통하여 SoC 칩 내외부간 데이터 교환이 이루어진다. 데이터 출력시에는 출력 인에이블 신호에 의하여 출력 버퍼(20)가 구동되면 칩 내부 데 이터가 양방향 핀(10)을 통하여 외부로 전송된다. 데이터 입력시에는 양방향 핀(10)을 통하여 SoC 칩 외부로부터 입력 버퍼(30)를 통하여 데이터가 칩 내부회로로 전송된다.
도 1 b, 도 1 c 는 종래기술에 의한 직렬 인터페이스 연결 구조의 예들을 도시한 도면이다. 도 1 b 는 종래기술에 의한 직렬 인터페이스의 일 예인 I2C 인터페이스를 도시한 도면이고, 도 1 c 는 종래기술에 의한 직렬 인터페이스의 다른 예인 UART 를 도시한 도면이다.
종래 기술에서는 SoC 칩에 각 인터페이스를 만족하는 별도의 핀(pin)들(11, 15)을 할당하여 외부(11, 14)와의 인터페이스 기능 등을 지원하며, 각 인터페이스는 프로토콜에 맞춰 방향성 및 사용 핀들이 서로 조금씩 다른 구조를 가진다. 보통 직렬 인터페이스 방식들은 데이터 핀(data pin), 제어핀(control pin), 클럭 핀(clock pin) 등을 각 프로토콜에 맞는 방향성을 가지고 서로 데이터를 전송한다.
도 1 b 에 도시된 바와 같이, I2C의 경우 인터페이스핀(12)은 오픈 드레인(open-drain) 형 양방향인 SCL, SDA 핀으로 구성된다. 따라서, 출력시는 SoC 칩 내부 코어 논리회로(13)의 인에이블 신호에 따라 항상 “0”값이 외부(11)로 출력된다.
도 1 c 에 도시된 바와 같이, UART의 경우 인터페이스핀(15)은 DP_TX_DATA(출력), RX_DATA_DATA(입력), CTS(입력), RFR(출력) 핀으로 구성된다. 즉, UART의 경우 SoC 칩 내부 코어 논리회로(16)가 외부(14)와의 데이터 입출력을 위해서는 입력 또는 출력 전용 핀이 이용됨을 알 수 있다.
전술한 바와 마찬가지로, USB의 경우 7 와이어 트랜시버 인터페이스(7-wire transceiver interface)에서는 7 개의 핀 즉, USB_VPO(출력), USB_VMO(출력), USB_VPI(입력), USB_VMI(입력), USB_DATA(입력), USB_OEN(출력), USB_SUSPND(출력)핀이 필요하다. 또한 SBI의 경우에는 3 개의 핀 즉, SBST(출력), SBCK(입출력), 오픈 드레인(open-drain)형 양방향 SBDT 핀이 필요하다.
따라서, SoC 칩에서 위에서 언급한 인터페이스를 모두 지원하려면 총 16개의 핀이 필요하다. 물론 현재 반드시 필요하지 않는 핀에 대하여는 옵션(option)지원이 가능하다. 즉, 특정 인터페이스로 사용하지 않는 경우에는 GPIO(general purpose I/O)와 멀티플렉싱(multiplexing)하여 GPIO 용도로 사용한다.
그러나 종래기술에서는 SBDT, SCL, SDA 와 같은 오픈 드레인(open-drain) 형 양방향 핀 경우, 출력 모드에서 출력 값이 논리 "0" 로 고정 되기 때문에 GPIO 핀과 멀티플렉싱하여 사용할 수 없다. 이러한 핀들의 경우 그 직렬 인터페이스를 사용하지 않는 경우 이에 대하여 할당한 핀의 경우는 사용하지 못하여 칩에서 핀 할당이 효율적이지 못하다. 결국 종래기술에서 다양한 인터페이스를 지원하기 위해서는 이에 따른 많은 핀을 제공함으로써 칩 사이즈가 증가된다는 문제점이 있었다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 범용 양방향 핀을 이용하여 각 직렬 인터페이스의 프로토콜에 맞는 핀 구조를 소프트웨어적으로 설정함으로써 필요한 기능의 모든 직렬 인터페이스를 지원하여 직렬 인터페이스 구조의 핀 수를 최소한으로 할당하고, 이에 따라 전체 SoC 칩의 필요한 핀 수를 줄여 칩 싸이즈를 감소하는 것을 목적으로 한다.
이러한 목적을 달성하기 위하여 본 발명은 적어도 하나의 인터페이스 핀을 포함하는 범용 직렬 인터페이스 부; 상기 각각의 인터페이스 핀에 데이터를 출력하는 적어도 하나의 출력버퍼; 적어도 하나의 방향성 선택 제어신호를 생성하는 방향성 제어부; 적어도 하나의 출력값 선택 제어신호를 생성하는 출력포트 제어부; 상기 방향성 제어부의 방향성 선택 제어신호에 따라 상기 각각의 출력버퍼를 구동하는 적어도 하나의 멀티플렉서로 구성된 제 1 스위칭부; 및 상기 출력포트 제어부의 출력값 선택 제어신호에 따라 상기 각각의 출력버퍼로 전송되는 상기 시스템 칩의 출력값을 선택하는 적어도 하나의 멀티플렉서로 구성된 제 2스위칭부를 포함하여 이루어지는 것을 특징으로 한다.
이러한 목적을 달성하기 위한 본 발명에 있어서, 상기 제 1스위칭부는 논리값“0”의 신호, 논리값“1”의 신호 또는 적어도 하나의 인터페이스 인에이블 신호 중 어느 하나를 선택함을 특징으로 한다. 이러한 목적을 달성하기 위한 본 발명에 있어서, 상기 출력버퍼는 상기 제 1스위칭부의 선택에 의하여 논리값 “0”의 신호 또는 인터페이스 인에이블 신호가 입력되는 경우 구동되는 것을 특징으로 한다. 이러한 목적을 달성하기 위한 본 발명에 있어서, 상기 출력버퍼는 상기 제 1스위칭부의 선택에 의하여 논리값 “1”의 신호가 입력되는 경우 구동되지 않는 것을 특징으로 한다. 이러한 목적을 달성하기 위한 본 발명에 있어서, 상기 출력버퍼는 입력된 상기 선택된 시스템 칩의 출력값을 연결된 상기 인터페이스 핀에 전송함을 특징으로 한다. 이러한 목적을 달성하기 위한 본 발명에 있어서, 상기 인터페이스 핀이 오픈드레인형 양방향 핀일 경우 상기 선택된 칩의 출력값은 “0”임을 특징으로 한다. 이러한 목적을 달성하기 위한 본 발명에 있어서, 상기 방향성 제어부는 플리플롭을 포함하여 이루어지는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의 내려진 용어들로서 이는 사용자의 의도 또는 관례 등에 따라 달라질 수 있으므로, 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 2 는 본 발명에 의한 범용 직렬 인터페이스 구조를 개략적으로 나타낸 도면이다. 도시된 바와 같이 본 발명은 범용 직렬 인터페이스 핀(100), 출력 버퍼(200), 입력 버퍼(300), 멀티플렉싱부(400), 방향성 제어부(500) 및 출력포트 제어부(600)를 포함하여 이루어진다.
범용 직렬 인터페이스 핀(100)은 각 인터페이스 프로토콜에 맞게 버스(Bus) 나 물리적 매체를 통하여 칩 외부 다른 매체에 연결되는 부분이다. 가령, USB 경우에는 각 인터페이스 핀을 USB 송수신부(transceiver)에 연결하여 USB 버스를 통하여 USB 호스트(HOST)와 통신을 한다.
출력 버퍼(200)는 외부 출력을 위하여 SoC 칩 내부의 데이터를 범용 직렬 인터페이스 핀(100)으로 전송한다. 출력 버퍼(200)는 트라이 스테이트 버퍼(TRI-STATE BUFFER)로서 인에이블 신호의 논리값“ 0”이 입력되면 인에이블 되어 출력모드로 구동된다. 반대로 인에이블 신호의 논리값“ 1”이 입력되면 디스에이블 되어 입력모드 구동이 가능하도록 한다. 한편, 입력 버퍼(300)는 범용 직렬 인터페이스 핀(100)을 통하여 전송된 외부 데이터를 SoC 칩 내부로 전송한다.
멀티플렉싱부(400)는 각 인터페이스를 지원하기 위해 코아 논리 회로를 방향성 제어부(500) 및 출력포트 제어부(600)의 제어 신호에 연결하는 스위칭 기능을 담당한다. 이때, 코아 논리 회로는 SoC 전체 칩의 일부 기능을 담당하고 있는 회로로서 인터페이스 형태를 결정하여 제공하는 회로를 말한다.
멀티플렉싱부(400)는 입출력 여부를 선택하는 제 1 스위칭부인 방향성 멀티플렉싱부와 출력값을 선택하는 제 2 스위칭부인 출력포트 멀티플렉싱부로 이루어지며, 범용 직렬 인터페이스 핀(100)들이 사용자가 원하는 목적에 따라서 이용될 수 있도록 입출력 값을 결정한다. 즉, 멀티플렉싱부(400)는 방향성 제어부(500) 및 출력포트 제어부(600)의 제어 신호에 따라 방향성 및 코아 논리 회로의 출력값을 선택하여 출력한다.
다시 말하면, 멀티플렉싱부(400)의 제 1 스위칭부는 방향성 제어부(500)의 제어 신호에 따라 출력모드“0”, 입력모드 “1”, “A 인터페이스 인에이블 신호” 및“B 인터페이스 인에이블 신호”중 사용자가 원하는 값을 선택하여 출력버퍼(200)의 구동여부를 결정한다.
가령, 코아 논리 회로로부터 전송된 값을 출력하기 원하는 경우 멀티플렉싱부(400)는 출력 모드 즉, 논리값“0”을 선택하여 출력버퍼(200)가 인에이블 될 수 있도록 한다. 만일, 입력모드로 동작하기 원하는 경우 멀티플렉싱부(400)는 논리값“1”을 선택하여 출력버퍼(200)가 디스에이블 되도록 한다.
한편, 입출력 모두를 지원하는 인터페이스 유형은 코아 논리 회로에 의하여 방향성이 결정된다. 따라서, 방향성이 출력으로 결정된 경우“A 인터페이스 인에이블 신호”를 제공하는 코아 논리 회로는 상기 “A 인터페이스 인에이블 신호”값을 “0”으로 설정하여 전송한다. 마찬가지로, 방향성이 입력으로 결정된 경우“A 인터페이스 인에이블 신호”를 제공하는 코아 논리 회로는 상기 “ A 인터페이스 인에이블 신호”값을 “1”로 설정하여 전송한다.
한편, 멀티플렉싱부(400)의 제 2 스위칭부는 출력포트 제어부(600)의 제어신호에 따라 출력값“0”, 출력값 “1”, “A 인터페이스 출력 신호” 및“B 인터페이스 출력 신호”중 사용자가 원하는 값을 선택하여 출력버퍼(200)에 전송한다.
사용자가 구현하기 원하는 인터페이스가 I2C 등과 같은 오픈 드레인(open-drain) 형 양방향 패드(bi-directional pad)인 경우 출력값은 항상 “0" 이 된다. 따라서, 멀티플렉싱부(400)는 출력포트 제어부(600)의 제어 신호에 따라 출력값“0”을 선택한다. 출력값 “1”역시 이 값을 지원하는 인터페이스를 가정한 값이다.
마찬가지로, “A 인터페이스 출력값”을 출력하기 원하는 경우 멀티플렉싱부(400)는 출력포트 제어부(600)의 제어신호에 따라 “A 인터페이스 출력값”을 선택한다. 멀티플렉싱부(400)는 복수의 인터페이스 기능을 구현하기 위하여 복수개의 멀티플렉서(MUX)로 구성할 수 있다.
방향성 제어부(500)는 각 직렬 인터페이스 프로토콜에 따라 입출력 방향성을 프로그램 가능하게 설정하는 부분으로서, 사용자는 소프트웨어 설정으로 각 핀의 방향성을 입력 또는 출력으로 제어할 수 있다. 또한, I2C 와 같은 고유 방향성을 가지는 인터페이스 경우 고유의 방향성을 신호가 선택되어 질수 있도록 하여 방향성 제어가 가능하게 된다.
방향성 제어부(500)는 사용자가 설정한 제어 신호를 멀티플렉싱부(400)로 전송하여 사용자가 원하는 인터페이스 조합을 만들 수 있도록 한다. 방향성 제어부(500)는 사용자 설정값을 갖는 플립플롭(Filp-flop)으로 구현할 수 있다. 이때 플립플롭은 제어해야할 멀티플렉싱부와 각 멀티플렉싱부의 입력 단자 조합수에 따라서 복수개로 구현할 수 있다.
출력포트 제어부(600)는 각 직렬 인터페이스 프로토콜에 따라 출력 포트 값을 설정하는 부분으로서, 설정값은 사용자에 의하여 프로그램 가능하다. 즉, 사용자는 소프트웨어 설정으로 출력값 "1" , 출력값 "0" 또는 각 인터페이스의 고유 출력값인 “A 인터페이스 출력 신호” 또는“B 인터페이스 출력 신호”가 나갈 수 있도록 제어한다.
출력포트 제어부(600)는 사용자가 설정한 제어 신호를 멀티플렉싱부(400)로 전송하여 사용자가 원하는 인터페이스 조합을 만들 수 있도록 한다. 출력포트 제어부(600)는 사용자 설정값을 갖는 플립플롭(Filp-flop)으로 구현할 수 있다. 이때 플립플롭은 제어해야할 멀티플렉싱부와 각 멀티플렉싱부의 입력 단자 조합수에 따라서 복수개로 구현할 수 있다.
도 3 은 본 발명에 의한 범용 직렬 인터페이스 구조를 가지는 SoC 회로를 나타낸 도면이다. 도시된 바와 같이 본 발명에 의한 범용 직렬 인터페이스 구조를 가지는 SoC 회로는 USB, UART, I2C, SBI, SPI 등의 모든 인터페이스를 지원할 수 있도록 구현된다. 또한 모든 핀이 직렬 인터페이스용으로 사용되지 않는 경우는 일부 핀을 GPIO 의 용도로 사용할 수도 있다.
종래기술에 있어서도 우선적으로 사용되지 않는 직렬 인터페이스 핀들을 GPIO로 사용하는 경우가 있지만, I2C와 같이 오픈 드레인 형 양방향 핀을 사용하는 경우에는 GPIO 와 멀티플렉싱하여 사용할 수 없었다. 이러한 핀들의 경우 그 직렬 인터페이스를 사용하지 않는 경우 이에 대하여 할당한 핀의 경우는 어떠한 용도로도 사용하지 못하므로 핀 할당이 효율적이지 못하다.
도 3 에서 플립플롭 F/F1(500)은 방향성 제어부, 플립플롭 F/F2(600)는 출력 포트 값을 사용자가 설정할 수 있는 출력포트 제어부에 해당하며 MUX1 ~ MUX8(400)는 멀티플렉싱부에 해당한다.
방향성 제어부 F/F1(500)은 양방향 핀이 가질 수 있는 모든 경우에 대하여 설정이 가능하며 멀티플렉싱부(400)가 어떤 입력을 선택할 것인가에 대한 제어신호를 만들어 준다. 따라서 만일 핀의 방향을 입력으로 사용하기 원하는 경우, 방향성 제어부 F/F1(500)는 MUX1, MUX3, MUX5, MUX7 가 논리값 "1"을 선택하도록 제어신호를 생성하여 멀티플렉싱부(400)에 전송한다. 이때 F/F1(500)은 복수개의 플립플롭으로 구현할 수 있다.
반대로 핀의 방향을 출력으로 사용하기 원하는 경우, 방향성 제어부 F/F1(500)는 MUX1, MUX3, MUX5, MUX7 가 논리값 "0"을 선택하도록 제어신호를 생성하여 멀티플렉싱부(400)에 전송한다. 만일, 특정 직렬 인터페이스 논리 회로에 의하여 방향성을 제어해야 한다면 방향성 제어부 F/F1(500)의 제어신호에서는 특정 직렬 인터페이스의 인에이블 신호가 선택될 수 있도록 제어신호를 만들어 준다.
출력포트 제어부 F/F2(600)는 멀티플렉싱부(400) MUX2, MUX4, MUX6, MUX8을 제어하여, 특정 직렬 인터페이스 로직의 출력값이 핀(101, 102, 103, 104)을 통하여 출력될 수 있도록 한다. 가령, 핀의 방향성이 출력으로 설정되고 그 출력값은 특정 직렬 인터페이스 로직의 출력값이 제공되는 경우, 출력포트 제어부 F/F2(600)는 이에 따른 제어신호를 생성하게 된다. 이때 F/F2(600)는 복수개의 플립플롭으로 구현할 수 있다. 만일, 오픈 드레인 형 출력의 경우에는 출력값 “0"가 선택되도록 제어신호를 생성한다.
따라서 방향성 제어부 F/F1(500), 출력포트 제어부 F/F2(600)에 의하여 방향성 및 그에 따른 출력값 연결을 제어할 수 있으며, 모든 직렬 인터페이스에 맞는 핀 구조를 사용자가 프로그램에 의하여 설정할 수 있다.
도 4 는 본 발명에 의한 범용 직렬 인터페이스에 의하여 I2C 인터페이스 구조를 구현한 회로를 나타낸 도면이다.
방향성 제어부 F/F1(500)는 I2C 의 방향성 제어를 위해 I2C 인에이블 신호가 출력되도록 멀티플렉싱부(400) MUX1 의 D1 단자에 대한 제어신호를 설정한다. 이때 만일, 방향성 제어부 F/F1(500)가 SCL 인에이블 신호가 출력되도록 제어신호를 설정하면 출력핀(101)은 SCL 핀으로 사용된다.
출력포트 제어부 F/F2(600)는 멀티플렉싱부(400) MUX2 를 제어하여 D1 단자가 출력 버퍼(201)와 연결되도록 한다. MUX2 의 D1 단자는 코아 논리 회로의 출력값을 핀(101)으로 전송한다. 이때, 코아 논리 회로의 출력값은 I2C 의 출력값이 되고, 따라서 출력 모드에서는 항상 "0"의 값을 가진다. 즉, 출력포트 제어부 F/F2(600)는 MUX2 의 D1 단자가 논리값“0”을 핀(101)으로 전송하도록 제어신호를 설정한다.
전술한 바와 마찬가지로, 방향성 제어부 F/F1(500)는 I2C 의 방향성 제어를 위해 I2C 인에이블 신호가 출력되도록 멀티플렉싱부(400) MUX3 의 D1 단자에 대한 제어신호를 설정한다. 이때 만일, 방향성 제어부 F/F1(500)가 SDA 인에이블 신호가 출력되도록 제어신호를 설정하면 출력핀(102)은 SDA 핀으로 사용된다.
출력포트 제어부 F/F2(600)는 멀티플렉싱부(400) MUX4 를 제어하여 D1 단자가 출력 버퍼(202)와 연결되도록 한다. D1 단자는 코아 논리 회로의 출력값을 핀(102)으로 전송한다. 이때, 코아 논리 회로의 출력값은 I2C 의 출력값이 되고, 따라서 출력 모드에서는 항상 "0"의 값을 가진다. 즉, 출력포트 제어부 F/F2(600)는 MUX4 의 D1 단자가 논리값“0”을 핀(102)으로 전송하도록 제어신호를 설정한다.
결국, 방향성 제어부 F/F1(500)와 출력포트 제어부 F/F2(600)는 사용자 정의 에 의하여 멀티플렉싱부(400) MUX1, MUX2, MUX3, MUX4 의 단자를 연결함으로써 사용자가 원하는 인터페이스 구현이 가능하게 된다. 즉, 전술한 바에 따라 PAD1(101), PAD2(102)는 I2C 인터페이스의 SCL 핀, SDA 핀을 각각 구현하게 된다.
따라서, I2C 직렬 인터페이스 구현을 위해서는 단지 2개의 핀 PAD1(101), PAD2(102)만이 요구되며, 나머지 핀(103, 104)은 사용자 의도에 따라 GPIO 또는 다른 직렬 인터페이스에 적합하도록 사용할 수 있다.
도 5 는 본 발명에 의한 범용 직렬 인터페이스에 의하여 UART 인터페이스 구조를 구현한 회로를 나타낸 도면이다.
방향성 제어부 F/F1(500)는 멀티플렉싱부(400) MUX1을 제어하며, 출력 모드로 설정하기 위하여 MUX1 의 D3 단자에 해당 제어 신호 즉, 논리값“0”을 설정한다. 출력포트 제어부 F/F2(600)는 MUX2 를 제어하며 UART 코어 논리회로에서 오는 DP_TX_DATA 출력을 선택할 수 있도록 D0 에 해당하는 제어 신호를 설정한다.
전술한 바와 마찬가지로, 방향성 제어부 F/F1(500) 및 출력포트 제어부 F/F2(600)는 UART의 RFR 구현을 위하여 MUX5, MUX6 의 단자 D3, D0 가 코어 논리회로와 연결되도록 제어 신호를 설정한다.
즉, 본 발명에 의한 UART 인터페이스 구조에 있어서 출력핀으로 사용되는 DP_TX_DATA 핀, RFR 핀을 구현하기 위해서는, 방향성 제어부 F/F1(500) 및 출력포트 제어부 F/F2(600)는 멀티플렉싱부(400) MUX1, MUX5 의 D3 단자가 연결되고, MUX2, MUX6 의 D0 단자가 연결되도록 제어신호를 설정하면 된다. 이에 따라 PAD 1(101)은 UART 인터페이스의 DP_TX_DATA 핀, PAD 3(103)은 RFR 핀을 구현하게 된 다.
한편, UART에서 입력 핀으로 사용되는 DP_RX_DATA 핀, CTS 핀을 구현하기 위해서는, 방향성 제어부 F/F1(500)는 핀의 방향성을 입력 모드로 설정하여야 한다. 즉, 방향성 제어부 F/F1(500)는 멀티플렉싱부(400) MUX3, MUX7 의 D2 단자가 연결되어 출력신호를 차단하는 제어 신호를 설정한다.이때 방향성 제어부 F/F1(500)는 출력 버퍼(202, 204)를 디스에이블 되도록 하기위해 MUX3, MUX7 의D2 단자를 연결하여 논리값“1”을 인에이블 신호로 출력 버퍼(202, 204)에 전송한다.
상기한 바에 따라 PAD 2(102)는 UART 인터페이스의 DP_RX_DATA 핀, PAD 4(104)는 CTS 핀을 구현하게 되며, 입력버퍼(302, 304)를 통하여 UART 입력값이 전송된다. 결국, 본 발명은 I2C 와 UART 가 동시에 사용되지 않음을 전제한 경우 범용 직렬 인터페이스 핀을 이용하여 6 핀이 아닌 4 핀만으로 모든 인터페이스 구현이 가능하게 된다. 따라서, 본 발명은 사용자 필요에 따라 적절한 소프트웨어 설정만으로 다양한 인터페이스 요구에 맞는 인터페이스 구조의 구현이 가능하게 된다.
이상에서 본 발명에 대한 기술사상을 첨부도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 이 기술분야의 통상의 지식을 가진 자라면 누구나 본 발명의 기술사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
본 발명은 전술한 바와 같이 범용 입출력 핀을 이용하여 각 인터페이스의 프로토콜에 맞는 핀 구조를 소프트웨어적으로 설정함으로써 필요한 기능의 모든 인터페이스를 지원하여 직렬 인터페이스 구조의 핀 수를 최소한으로 할당하고, 이에 따라 전체 SoC 칩의 필요한 핀 수를 줄여 칩 싸이즈 감소가 가능하게 되었다.

Claims (16)

  1. 시스템 칩과 외부 시스템 간 데이터 교환을 위한 범용 양방향 인터페이스 장치에 있어서,
    적어도 하나의 인터페이스 핀을 포함하는 범용 직렬 인터페이스 부;
    상기 각각의 인터페이스 핀에 데이터를 출력하는 적어도 하나의 출력버퍼;
    적어도 하나의 방향성 선택 제어신호를 생성하는 방향성 제어부;
    적어도 하나의 출력값 선택 제어신호를 생성하는 출력포트 제어부;
    상기 방향성 제어부의 방향성 선택 제어신호에 따라 상기 각각의 출력버퍼를 구동하는 적어도 하나의 멀티플렉서로 구성된 제 1 스위칭부; 및
    상기 출력포트 제어부의 출력값 선택 제어신호에 따라 상기 각각의 출력버퍼로 전송되는 상기 시스템 칩의 출력값을 선택하는 적어도 하나의 멀티플렉서로 구성된 제 2스위칭부를 포함하여 이루어지는 것을 특징으로 하는 범용 양방향 인터페이스 장치.
  2. 제 1항에 있어서, 상기 제 1스위칭부는 논리값“0”의 신호, 논리값“1”의 신호 또는 적어도 하나의 인터페이스 인에이블 신호 중 어느 하나를 선택함을 특징으로 하는 범용 양방향 인터페이스 장치.
  3. 제 2항에 있어서, 상기 출력버퍼는 상기 제 1스위칭부의 선택에 의하여 논리값 “0”의 신호 또는 인터페이스 인에이블 신호가 입력되는 경우 구동되는 것을 특징으로 하는 범용 양방향 인터페이스 장치.
  4. 제 1항에 있어서, 상기 출력버퍼는 상기 제 1스위칭부의 선택에 의하여 논리값 “1”의 신호가 입력되는 경우 구동되지 않는 것을 특징으로 하는 범용 양방향 인터페이스 장치.
  5. 제 2항에 있어서, 상기 출력버퍼는 입력된 상기 선택된 시스템 칩의 출력값을 연결된 상기 인터페이스 핀에 전송함을 특징으로 하는 범용 인터페이스 장치.
  6. 제 4항에 있어서, 상기 인터페이스 핀이 오픈드레인형 양방향 핀일 경우 상기 선택된 칩의 출력값은 “0”임을 특징으로 하는 범용 인터페이스 장치.
  7. 제 1항에 있어서, 상기 방향성 제어부는 플리플롭을 포함하여 이루어지는 것 을 특징으로 하는 범용 양방향 인터페이스 장치.
  8. 제 1항에 있어서, 상기 출력포트 제어부는 플리플롭을 포함하여 이루어지는 것을 특징으로 하는 범용 양방향 인터페이스 장치.
  9. 직렬 인터페이스 버스를 지원할 수 있는 범용 양방향 인터페이스 장치를 구비하는 시스템에 있어서,
    적어도 하나의 인터페이스 핀을 포함하는 범용 직렬 인터페이스 부;
    상기 각각의 인터페이스 핀에 데이터를 출력하는 적어도 하나의 출력버퍼;
    적어도 하나의 방향성 선택 제어신호를 생성하는 방향성 제어부;
    적어도 하나의 출력값 선택 제어신호를 생성하는 출력포트 제어부;
    상기 방향성 제어부의 방향성 선택 제어신호에 따라 상기 각각의 출력버퍼를 구동하는 적어도 하나의 멀티플렉서로 구성된 제 1 스위칭부; 및
    상기 출력포트 제어부의 출력값 선택 제어신호에 따라 상기 각각의 출력버퍼로 전송되는 상기 시스템 칩의 출력값을 선택하는 적어도 하나의 멀티플렉서로 구성된 제 2스위칭부를 포함하여 이루어지는 범용 양방향 인터페이스 장치를 구비하는 것을 특징으로 하는 시스템.
  10. 제 9 항에 있어서, 상기 제 1스위칭부는 논리값“0”의 신호, 논리값“1”의 신호 또는 적어도 하나의 인터페이스 인에이블 신호 중 어느 하나를 선택함을 특징으로 하는 시스템.
  11. 제 10 항에 있어서, 상기 출력버퍼는 상기 제 1스위칭부의 선택에 의하여 논리값 “0”의 신호 또는 인터페이스 인에이블 신호가 입력되는 경우 구동되는 것을 특징으로 하는 시스템.
  12. 제 9 항에 있어서, 상기 출력버퍼는 상기 제 1스위칭부의 선택에 의하여 논리값 “1”의 신호가 입력되는 경우 구동되지 않는 것을 특징으로 하는 시스템.
  13. 제 10 항에 있어서, 상기 출력버퍼는 입력된 상기 선택된 시스템 칩의 출력값을 연결된 상기 인터페이스 핀에 전송함을 특징으로 하는 시스템.
  14. 제 12 항에 있어서, 상기 인터페이스 핀이 오픈드레인형 양방향 핀일 경우 상기 선택된 칩의 출력값은 “0”임을 특징으로 하는 시스템.
  15. 제 9 항에 있어서, 상기 방향성 제어부는 플리플롭을 포함하여 이루어지는 것을 특징으로 하는 시스템.
  16. 제 9 항에 있어서, 상기 출력포트 제어부는 플리플롭을 포함하여 이루어지는 것을 특징으로 하는 시스템.
KR1020040065332A 2004-08-19 2004-08-19 범용 양방향 인터페이스 장치 KR20060016880A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040065332A KR20060016880A (ko) 2004-08-19 2004-08-19 범용 양방향 인터페이스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040065332A KR20060016880A (ko) 2004-08-19 2004-08-19 범용 양방향 인터페이스 장치

Publications (1)

Publication Number Publication Date
KR20060016880A true KR20060016880A (ko) 2006-02-23

Family

ID=37125041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040065332A KR20060016880A (ko) 2004-08-19 2004-08-19 범용 양방향 인터페이스 장치

Country Status (1)

Country Link
KR (1) KR20060016880A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100984477B1 (ko) * 2008-06-27 2010-09-30 김성규 데이터 송/수신의 동시성을 보장하기 위한 조명 모듈과, 그를 이용한 직렬 통신 기반의 조명 제어 장치
KR20140007324A (ko) * 2010-09-30 2014-01-17 소니 주식회사 송신 장치, 송신 방법, 수신 장치, 수신 방법, 송수신 시스템 및 케이블
KR20150001593A (ko) * 2013-06-27 2015-01-06 삼성전자주식회사 범용 직렬 인터페이스 및 이를 포함하는 반도체 장치
KR20190067332A (ko) * 2017-12-07 2019-06-17 (주)로보티즈 유니버설 입출력 인터페이스 장치 및 그 제어 방법
CN114374124A (zh) * 2020-10-15 2022-04-19 嘉雨思科技股份有限公司 双向信号传输连接线

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100984477B1 (ko) * 2008-06-27 2010-09-30 김성규 데이터 송/수신의 동시성을 보장하기 위한 조명 모듈과, 그를 이용한 직렬 통신 기반의 조명 제어 장치
KR20140007324A (ko) * 2010-09-30 2014-01-17 소니 주식회사 송신 장치, 송신 방법, 수신 장치, 수신 방법, 송수신 시스템 및 케이블
KR20150001593A (ko) * 2013-06-27 2015-01-06 삼성전자주식회사 범용 직렬 인터페이스 및 이를 포함하는 반도체 장치
KR20190067332A (ko) * 2017-12-07 2019-06-17 (주)로보티즈 유니버설 입출력 인터페이스 장치 및 그 제어 방법
CN114374124A (zh) * 2020-10-15 2022-04-19 嘉雨思科技股份有限公司 双向信号传输连接线

Similar Documents

Publication Publication Date Title
CA2443790C (en) Communication interface for an electronic device
US10642769B2 (en) Serial peripheral interface daisy chain mode system and apparatus
CN108885601B (zh) Usb多主机端点反射器集线器
US6931470B2 (en) Dual access serial peripheral interface
EP2179364B1 (en) 12c-bus interface with parallel operational mode
US7451257B2 (en) Universal serial bus device having logical circuit for conversive and immediate host reset operation
US20070239919A1 (en) Communication control semiconductor device and interface system
CA2446983A1 (en) Programmable logic device including programmable interface core and central processing unit
WO2015059654A1 (en) Universal serial bus (usb) hub for switching downstream ports between host mode and slave mode
TW200415828A (en) Interface integrated circuit device for a USB connection
US20140119463A1 (en) Scalable Multifunction Serial Link Interface
US20100272162A1 (en) Synchronous serial programmable interface
US5799208A (en) Apparatus for data communication between universal asynchronous receiver/transmitter (UART) modules and transceivers in a chip set by selectively connecting a common bus between multiplexer/demultiplexer units
KR20060016880A (ko) 범용 양방향 인터페이스 장치
CN113641610A (zh) 处理器接口电路及处理器接口分时复用方法、电子设备
US10725959B2 (en) Serial peripheral interface round robin mode system and apparatus
WO1988004808A1 (en) Data transfer circuit
KR100602204B1 (ko) 메인 제어부와 부 제어부로 구성된 제어 시스템 및 버스연결 방법
JP5536023B2 (ja) バスシステムおよび情報処理機器
CN115328845A (zh) 一种四线串行外设接口通信协议设计的方法
CN115668165A (zh) 控制电子设备中的通信模式的系统和方法
KR20120064518A (ko) Ｉ2ｃ 버스 프로토콜 기반의 직렬 클럭 버스 스위칭을 이용한 개별 또는 동시 접근 장치 및 그 방법
CN106354683B (zh) 微控制装置及应用于微控制装置的输入/输出系统
CN112817893A (zh) 具备扩充外部装置功能的桥接芯片以及扩充方法
CN214311734U (zh) 一种基于spi通讯接口的通信装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination