KR20060015181A - 나노 튜브를 갖는 전자소자의 제조방법 및 그에 의해제조된 전자소자 - Google Patents

나노 튜브를 갖는 전자소자의 제조방법 및 그에 의해제조된 전자소자 Download PDF

Info

Publication number
KR20060015181A
KR20060015181A KR1020040064031A KR20040064031A KR20060015181A KR 20060015181 A KR20060015181 A KR 20060015181A KR 1020040064031 A KR1020040064031 A KR 1020040064031A KR 20040064031 A KR20040064031 A KR 20040064031A KR 20060015181 A KR20060015181 A KR 20060015181A
Authority
KR
South Korea
Prior art keywords
contact hole
insulating film
conductive layer
layer
mask pattern
Prior art date
Application number
KR1020040064031A
Other languages
English (en)
Inventor
최영문
여인석
진용완
한인택
김하진
이선우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040064031A priority Critical patent/KR20060015181A/ko
Publication of KR20060015181A publication Critical patent/KR20060015181A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0004—Apparatus specially adapted for the manufacture or treatment of nanostructural devices or systems or methods for manufacturing the same
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

나노 튜브를 갖는 전자소자의 제조방법 및 그에 의해 제조된 전자소자를 제공한다. 상기 전자소자는 하부 도전층 상에 차례로 적층된 하부 절연막 및 상부 절연막을 구비한다. 상기 상부 절연막 내에 상부 콘택 홀이 배치된다. 상기 상부 콘택 홀의 바닦면을 통하여 상기 하부 도전층의 소정영역을 노출시키는 상기 상부 콘택 홀 보다 작은 폭을 갖는 하부 콘택 홀이 배치된다. 상기 하부 콘택 홀에 의하여 노출된 부분의 상기 하부 도전층 상에 촉매층 패턴이 배치된다. 상기 상부 절연막 상에 상기 상부 콘택 홀의 적어도 상부 영역을 채우도록 상부 도전층이 배치된다. 상기 촉매층 패턴 상에서 성장되어 상기 상부 도전층과 전기적으로 연결된 적어도 하나의 나노튜브를 포함한다.
나노튜브, 촉매층, 콘택홀

Description

나노 튜브를 갖는 전자소자의 제조방법 및 그에 의해 제조된 전자소자{methods of fabricating a electronic device having a nanotube and electronic device fabricated thereby}
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 나노 튜브를 갖는 전자소자의 제조방법을 설명하기 위한 단면도들이다.
도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 나노 튜브를 갖는 전자소자의 제조방법을 설명하기 위한 단면도들이다.
본 발명은 전자소자(electronic device)의 제조방법 및 그에 의하여 제조된 전자소자에 관한 것으로, 특히 나노 튜브를 갖는 전자소자의 제조방법들 및 그에 의하여 제조된 전자소자에 관한 것이다.
전자소자에서 특히, 반도체소자의 경우 하부 도전층과 상부 도전층을 연결하기 위하여 상기 하부 도전층과 상기 상부 도전층 사이에 형성된 층간 절연막 내에 콘택 홀을 형성하여 상기 콘택 홀 내에 도전성의 금속을 채워야 한다. 상기 콘택 홀 내에 채워진 도전성의 금속은 상기 하부 도전층과 상기 상부 도전층을 전기적으 로 접속시킨다. 그러나, 전자 소자가 스케일 다운 되면서 콘택 홀의 종횡비가 증가하고 있다. 즉 상기 콘택 홀의 직경은 감소하고 상기 콘택 홀의 수직 길이는 상기 직경에 비하여 상대적으로 더욱 길어지게 된다. 그 결과, 상기 콘택 홀을 금속으로 채우는 경우에 있어서, 상기 금속이 상기 콘택 홀을 완전히 채우지 못하게 되어 상기 하부 도전층과 상기 상부 도전층을 전기적으로 신뢰성 있게 연결하는데 문제가 발생될 수 있다. 이러한 문제를 해결하기 위한 방안 중 하나로 전기적 도체 성질을 갖는 탄소 나노 튜브를 전자 소자에서 상부 도전층 및 하부 도전층간의 전기적 연결 매개체로서 사용하는 방안이 제시되고 있다.
탄소 나노 튜브는 네이처(NATURE, Vol. 354, pp 56-58, 7 Nov(1991))에 "흑연 탄소의 나선형 미소관(HELICAL MICROTUBULES OF GRAPHITIC CARBON)" 이란 제목의 논문으로 이지마(Sumio Iijima)씨에 의해 최초로 소개된 이후 많은 연구가 이루어졌고, 또한 진행되고 있다. 탄소 나노 물질을 제조하는 방법으로 레이저 조사(laser ablation), 전기화학법(electro-chemical method), 화학기상증착법(chemical vapor deposition method; CVD) 및 플라즈마 화학기상증착법(plasma enhanced CVD; PECVD)등이 소개되었다. 탄소는 다이아몬드, 흑연, 훌러렌(fullerene) 및 탄소 나노튜브(carbon nanotube)의 네 가지 결정 구조를 갖는다. 이중 훌러렌과 탄소 나노 튜브를 탄소 나노물질이라 한다. 훌러렌은 탄소 원자 60개로 이루어진 64면체의 축구공 모양이고, 탄소 나노 튜브는 육각형 벌집 무늬의 구조가 둥글게 감겨서 만들어진 관(tube) 모양으로 단일벽(single wall), 다중벽(multi-wall)과 다발(rope) 모양이 있다. 탄소 나노 튜브는 감긴 모양에 따라 전기 적 도체 또는 반도체의 성질을 나타내며, 기계적, 전기적, 화학적 특성이 우수하다. 그러므로, 탄소 나노 튜브는 고집적 메모리 소자, 초고용량 커패시터, 2차 전지, 고감도 센서(sensor), 고강도-초경량 복합재료, 전자파 차폐 재료, 전계방출 소자(field emission display, FED) 등에 이용될 수 있는 재료로서 주목 받는 물질이다.
이와 같은 탄소 나노 튜브가 전자 소자에서 절연막에 의하여 서로 이격된 상부 도전층 및 하부 도전층 간의 전기적 연결 매개체로서 사용되기 위하여 상기 절연막 내에 미세한 콘택 홀을 형성하여 상기 콘택 홀 내에 상기 서로 이격된 상부 도전층 및 하부 도전층을 전기적으로 연결시키는 탄소 나노 튜브를 형성해야 한다.
본 발명이 이루고자 하는 기술적 과제는 나노 튜브를 성장시키기 위하여 사용되는 촉매층 패턴을 콘택 홀 내부에 효과적으로 형성할 수 있는 방법들을 이용한 전자소자의 제조방법들을 제공하는데 있다.
본 발명의 이루고자 하는 다른 기술적 과제는 나노 튜브를 구비한 전자소자를 제공하는데 있다.
상기 기술적 과제를 이루기 위하여, 본 발명은 나노 튜브를 구비한 전자소자의 제조 방법들 및 그에 의해 제조된 전자소자를 제공한다.
본 발명의 일 양태에 따르면, 나노 튜브를 구비한 전자소자의 제조방법들을 제공한다. 상기 전자소자의 제조방법은 하부 도전층 상에 하부 절연막 및 상부 절 연막을 형성하는 것을 구비한다. 상기 상부 절연막 상에 상기 상부 절연막의 소정영역을 노출시키는 개구부를 갖는 마스크 패턴을 형성한다. 상기 마스크 패턴을 식각 마스크로 사용하여 상기 상부 절연막을 등방성 식각하여 상부 콘택홀을 형성한다. 상기 마스크 패턴을 식각마스크로 사용한 이방성 식각을 수행하여 상기 하부 도전층의 소정영역을 노출시키되, 상기 상부 콘택홀 보다 작은 폭을 갖는 하부 콘택홀을 형성한다. 상기 마스크 패턴 상에 그리고 상기 노출된 부분의 상기 하부 도전층 상에 촉매층을 형성한다. 상기 마스크 패턴을 제거하여 상기 노출된 부분의 하부 도전층 상에 잔존하는 촉매층 패턴을 형성한다. 상기 촉매층 패턴 상에 적어도 하나의 나노 튜브를 성장시킨다. 상기 상부 절연막 상에 상기 상부 콘택홀의 적어도 상부 영역을 채우고 상기 나노 튜브와 전기적으로 연결되는 상부 도전층을 형성한다.
상기 전자소자의 다른 제조방법은 하부 도전층 상에 하부 절연막 및 상부 절연막을 차례로 형성하는 것을 구비한다. 상기 상부 절연막 상에 상기 상부 절연막의 소정영역을 노출시키는 개구부를 갖는 마스크 패턴을 형성한다. 상기 마스크 패턴을 식각마스크로 사용하여 상기 상부 절연막 및 상기 하부 절연막을 이방성 식각하여 상기 하부 도전층의 소정영역을 노출시키는 예비 콘택홀을 형성한다. 상기 마스크 패턴을 식각마스크로 사용하여 상기 상부 절연막을 선택적으로 등방성 식각하여 상기 상부 절연막 내에 상기 예비 콘택홀 보다 큰 폭을 갖는 상부 콘택홀을 형성함과 동시에 상기 상부 콘택홀 하부에 잔존하는 하부 콘택홀을 한정한다. 상기 마스크 패턴 상에 그리고 상기 노출된 부분의 하부 도전층 상에 촉매층을 형성한 다. 상기 마스크 패턴을 제거하여 상기 노출된 부분의 하부 도전층 상에 잔존하는 촉매층 패턴을 형성한다. 상기 촉매층 패턴 상에 적어도 하나의 나노 튜브를 성장시킨다. 상기 상부 절연막 상에 상기 상부 콘택홀의 적어도 상부 영역을 채우고 상기 나노 튜브와 전기적으로 연결되는 상부 도전층을 형성한다.
본 발명의 다른 양태에 따르면, 나노 튜브를 구비한 전자소자를 제공한다. 상기 전자소자는 하부 도전층 상에 차례로 적층된 하부 절연막 및 상부 절연막을 구비한다. 상기 상부 절연막 내에 상부 콘택홀이 배치된다. 상기 상부 콘택홀의 바닦면을 통하여 상기 하부 도전층의 소정영역을 노출시키는 상기 상부 콘택홀 보다 작은 폭을 갖는 하부 콘택홀이 배치된다. 상기 하부 콘택홀에 의하여 노출된 부분의 상기 하부 도전층 상에 촉매층 패턴이 배치된다. 상기 상부 절연막 상에 상기 상부 콘택홀의 적어도 상부 영역을 채우도록 상부 도전층이 배치된다. 상기 촉매층 패턴 상에서 성장되어 상기 상부 도전층과 전기적으로 연결된 적어도 하나의 나노튜브를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 나노 튜브를 갖는 전자소자의 제조방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 하부 도전층(101) 상에 차례로 적층된 하부 절연막(103) 및 상부 절연막(105)을 형성한다. 상기 하부 절연막(103) 및 상기 상부 절연막(105)은 절연막(106)을 구성한다. 상기 하부 도전층(101)은 도전성을 갖는 금속막으로 형성될 수 있다. 예를 들면, 상기 하부 도전층(101)은 알루미늄(Al), 구리(Cu), 금(Au), 백금(Pt), 텅스텐(W), 타이타늄(Ti), 타이타늄 질화물(TiN), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 루비듐(Ru) 또는 루비듐 산화물(RuO)로 이루어진 일군의 그룹으로부터 선택된 적어도 하나의 막으로 형성될 수 있다. 상기 상부 절연막(105)은 상기 하부 절연막(103)에 대하여 식각 선택비를 갖는다. 예를 들어, 상기 상부 절연막(105) 및 상기 하부 절연막(103)을 실리콘 산화막으로 형성하는 경우에, 상기 하부 절연막(103)은 HDP CVD (hign density plasma CVD)에 의한 SiO2 막으로 형성하고, 상기 상부 절연막(105)은 USG(undoped silicate glass)막 또는 PSG(phosphorous silicate glass)막으로 형성할 수 있다.
이와는 달리, 상기 절연막(106)은 단일 절연막으로 형성될 수 있다. 이 경우에, 상기 절연막(106)은 실리콘 산화막으로 형성될 수 있다.
도 1b를 참조하면, 상기 상부 절연막(105) 상에 상기 상부 절연막(105)의 소정영역을 노출시키는 개구부를 갖는 마스크 패턴(107)을 형성한다. 상기 마스크 패턴(107)은 포토레지스트 패턴으로 형성될 수 있다. 상기 마스크 패턴(107)을 식각 마스크로 사용하여 상기 상부 절연막(105)을 등방성 식각하여 상부 콘택 홀(109)을 형성한다. 즉, 언더 컷 현상이 생기도록 상기 마스크 패턴(107)을 식각마스크로 사용하여 상기 상부 절연막(105)을 등방성 식각한다. 그 결과, 상기 마스크 패턴(107) 하부면의 일부 영역이 노출되는 언더 컷 영역이 형성된다. 예를 들어, 상기 상부 절연막(105)이 PSG막 또는 USG막과 같은 산화막으로 형성되는 경우에, 불소(HF)를 포함하는 식각용액을 사용하는 습식식각을 수행하여 상기 상부 절연막(105)의 노출된 영역을 등방성 식각할 수 있다. 상기 상부 절연막(105)의 상부 영역은 등방성 식각에 의하여 라운드 형태로 식각될 수 있다.
한편, 상기 절연막(106)이 단일 절연막으로 형성되는 경우에도 같은 공정으로 진행될 수 있다. 즉 상기 마스크 패턴(107)을 식각 마스크로 사용하여 상기 절연막(106)의 상부 영역을 등방성 식각한다. 그 결과, 상기 상부 콘택 홀(109)은 상기 절연막(106)의 상부 영역 내에 형성된다. 상기 마스크 패턴(107)에 의하여 노출된 절연막에 인접한 마스크 패턴의 하부면은 상기 노출된 절연막이 식각되면서 노출된다.
도 1c를 참조하면, 상기 마스크 패턴(107)을 식각 마스크로 사용하여 상기 하부 절연막(103)을 이방성 식각 한다. 상기 이방성 식각은 건식 식각으로 수행될 수 있다. 상기 하부 절연막(103)을 식각하는 상기 이방성 식각에 의하여 상기 하부 도전층(101)의 소정영역을 노출시키는 하부 콘택 홀(111)이 형성된다. 그 결과, 상부 콘택 홀(109) 및 하부 콘택 홀(111)은 최종 콘택 홀(113)을 구성한다.
상기 노출된 하부 도전층 상에 그리고 상기 마스크 패턴(107) 상에 촉매층 (115)을 형성한다. 이 경우에, 상기 촉매층은 상기 최종 콘택 홀(113)의 측벽들 및 상기 마스크 패턴(107)의 측벽들에 형성될 수 있다. 이 경우에, 상기 최종 콘택 홀(113)의 측벽들에 형성된 촉매층은 도시하지 않았다. 상기 최종 콘택홀(113)에 의하여 노출된 상기 마스크 패턴의 하부면에는 촉매층이 형성되지 않는다. 상기 촉매층(115)은 차례로 적층된 계면층 및 결정핵 형성층으로 형성될 수 있다. 예를 들어, 상기 계면층은 알루미늄막(Al), 타이타늄막(Ti) 타이타늄 질화막(TiN), 탄탈륨막(Ta) 또는 탄탈륨 질화막(TaN)으로 이루어진 일군의 그룹으로부터 선택된 적어도 하나의 막으로 형성될 수 있다. 상기 결정핵 형성층은 니켈(Ni), 코발트(Co), 철(Fe), 이트륨(Y), 란탄(La) 또는 백금(Pt)으로 이루어진 일군의 그룹으로부터 선택된 적어도 하나의 막으로 형성될 수 있다. 상기 계면층은 상기 결정핵 형성층이 상기 노출된 하부 도전층과의 접착력을 좋게 하는 역할을 한다. 상기 결정핵 형성층은 추후 형성될 나노 튜브의 성장에 필요한 촉매로서의 역할을 하는 활성 금속 입자층이다. 이 경우에, 상기 계면층은 생략될 수도 있다. 상기 촉매층(115a, 115b)은 화학 기상 증착법(chemical vapor deposition), 스퍼터링법(physical vapor deposition) 또는 물리적 증기 증착법(evaporator)에 의하여 형성될 수 있다.
한편, 상기 절연막(106)이 단일 절연막으로 형성되는 경우에도 같은 공정으로 진행된다. 즉, 상기 상부 콘택 홀(109)을 갖는 절연막(106)을 상기 마스크 패턴(107)을 식각 마스크로 사용하여 이방성 식각 하여 상기 하부 도전층(101)의 소정영역을 노출시키는 하부 콘택 홀(111)을 형성한다. 그 결과, 상부 콘택 홀(109) 및 하부 콘택 홀(111)은 최종 콘택 홀(113)을 구성한다. 이어서, 상기 노출된 하부 도 전층 상에 그리고 상기 마스크 패턴(107) 상에 촉매층(115)을 형성한다.
도 1d를 참조하면, 상기 마스크 패턴(도 1c의 107)을 제거하여 상기 노출된 부분의 상기 하부 도전층 상에 잔존하는 촉매층 패턴(115′)을 형성한다. 즉, 상기 마스크 패턴(107) 상의 촉매층은 리프트 오프(lift-off) 방식에 의하여 상기 마스크 패턴과 함께 제거된다. 보다 구체적으로, 상기 마스크 패턴(107) 상의 촉매층(115b)은 상기 마스크 패턴(107)의 상부면과 측벽에만 형성되어 있고, 상기 최종 콘택 홀(113) 상의 마스크 패턴(107)의 하부면은 노출되어 있다. 그 결과, 상기 습식 용액이 노출된 상기 마스크 패턴의 하부면을 통하여 식각 하면서, 상기 마스크 패턴이 제거되고, 이에 따라 상기 마스크 패턴 상의 촉매층도 같이 제거된다.
상기 촉매층 패턴(115a)을 결정핵 형성 촉매층으로 사용하여 적어도 하나의 나노 튜브(nanotube; 117)를 성장시킨다. 상기 나노 튜브(117)는 탄소 나노 튜브(carbon nanotube; CNT)로 형성될 수 있다. 예를 들면, 상기 탄소 나노 튜브는 탄화수소(hydrocarbon)를 이용하는 플라즈마 화학기상증착법(plasma enhanced chemical vapor deposition; PECVD) 또는 열 화학기상증착법(thermal chemical vapor deposition)에 의하여 형성될 수 있다. 이 경우에, 상기 탄소 나노 튜브는 도체의 특성을 갖도록 형성되며, 단일벽 나노 튜브(single wall nanotube), 다중벽 나노 튜브(multi wall nanotube) 또는 다발형 나노 튜브(rope nanotube)로 형성될 수 있다.
한편, 상기 나노 튜브(117) 대신에 촉매층을 이용하여 형성되는 나노 와이어(nano-wire)를 성장시킬 수도 있다.
상기 상부 절연막(105) 상에 상기 상부 콘택 홀(109)의 적어도 상부 영역을 채우고, 상기 나노 튜브(117)와 전기적으로 연결되는 상부 도전층(119)을 형성한다. 상기 상부 도전층(119)은 도전성을 갖는 금속막으로 형성될 수 있다. 예들 들면, 상기 상부 도전층(119)은 알루미늄(Al), 구리(Cu), 금(Au), 백금(Pt), 텅스텐(W), 타이타늄(Ti), 타이타늄 질화물(TiN), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 루비듐(Ru) 또는 루비듐 산화물(RuO)로 이루어진 일군의 그룹으로부터 선택된 적어도 하나의 막으로 형성될 수 있다.
한편, 상기 절연막(106)이 단일 절연막으로 형성되는 경우에도 같은 공정으로 진행된다.
도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 전자소자의 제조방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 하부 도전층(201) 상에 차례로 적층된 하부 절연막(203) 및 상부 절연막(205)을 형성한다. 상기 하부 도전층(201)은 도전성을 갖는 금속막으로 형성될 수 있다. 예를 들면, 상기 하부 도전층(201)은 알루미늄(Al), 구리(Cu), 금(Au), 백금(Pt), 텅스텐(W), 타이타늄(Ti), 타이타늄 질화물(TiN), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 루비듐(Ru) 또는 루비듐 산화물(RuO)로 이루어진 일군의 그룹으로부터 선택된 적어도 하나의 막으로 형성될 수 있다.
상기 상부 절연막(205)은 상기 하부 절연막(203)에 대하여 식각 선택비를 갖는다. 예를 들어, 상기 상부 절연막(205) 및 상기 하부 절연막(203)을 실리콘 산화 막으로 형성하는 경우에, 상기 하부 절연막(203)은 HDP CVD SiO2막으로 형성하고, 상기 상부 절연막(205)은 PSG막 또는 USG막으로 형성할 수 있다.
상기 상부 절연막(205) 상에 상기 상부 절연막(205)의 소정영역을 노출시키는 개구부를 갖는 마스크 패턴(207)을 형성한다. 상기 마스크 패턴(207)은 포토레지스트 패턴으로 형성될 수 있다. 상기 마스크 패턴(207)을 식각마스크로 사용하여 상기 상부 절연막(205) 및 상기 하부 절연막(203)을 이방성 식각하여 상기 하부 도전층(201)의 소정영역을 노출시키는 예비 콘택 홀(209)을 형성한다. 상기 이방성 식각은 건식 식각에 의하여 수행될 수 있다.
도 2b를 참조하면, 상기 마스크 패턴(207)을 식각마스크로 사용하여 상기 상부 절연막(205)을 선택적으로 등방성 식각하여, 상기 상부 절연막 내에 상기 예비 콘택홀 보다 큰 폭을 갖는 상부 콘택 홀(211)을 형성함과 동시에 상기 상부 콘택홀(211) 하부에 잔존하는 하부 콘택홀(209′)을 한정한다. 그 결과, 상기 상부 콘택홀(211) 상의 마스크 패턴 하부면은 노출된다. 상기 상부 콘택 홀(211) 및 상기 하부 콘택 홀(209′)은 최종 콘택 홀(213)을 구성한다.
상기 노출된 부분의 하부 도전층 상에 그리고 상기 마스크 패턴(207) 상에 촉매층(215)을 형성한다. 이 경우에, 상기 촉매층(215)은 상기 최종 콘택 홀(213)의 측벽들 및 상기 마스크 패턴(207)의 측벽들에도 형성될 수 있다. 상기 최종 콘택 홀(213)의 측벽들에 형성되는 촉매층은 도시하지 않았다. 상기 최종 콘택 홀(213)에 의하여 노출된 상기 마스크 패턴의 하부면에는 촉매층이 형성되지 않는다. 상기 촉매층(215)은 차례로 적층된 계면층 및 결정핵 형성층으로 형성될 수 있다. 예를 들어, 상기 계면층은 알루미늄막(Al), 타이타늄 질화막(TiN) 또는 탄탈륨 질화막(TaN)으로 이루어진 일군의 그룹으로부터 일군 중 선택된 적어도 하나의 막으로 형성될 수 있다. 상기 결정핵 형성층은 니켈(Ni), 코발트(Co), 철(Fe), 이트륨(Y), 란탄(La) 또는 백금(Pt)으로 이루어진 일군의 그룹으로부터 선택된 적어도 하나의 막으로 형성될 수 있다. 상기 계면층은 상기 결정핵 형성층이 상기 노출된 하부 도전층과의 접착력을 좋게 하는 역할을 한다. 상기 결정핵 형성층은 추후 형성될 나노 튜브의 성장에 필요한 촉매로서의 역할을 하는 활성 금속 입자층이다. 이 경우에, 상기 계면층은 생략될 수도 있다. 상기 촉매층(215a, 215b)은 화학 기상 증착법(chemical vapor deposition), 스퍼터링법(physical vapor deposition) 또는 물리적 증기 증착법(evaporator)에 의하여 형성될 수 있다.
도 2c를 참조하면, 상기 마스크 패턴(도 2b의 207)을 제거하여 상기 노출된 부분의 하부 도전층 상에 잔존하는 촉매층 패턴(215′)을 형성한다. 상기 마스크 패턴(도 2b의 207) 상의 촉매층은 리프트 오프(lift-off) 방식에 의하여 상기 마스크 패턴과 함께 제거된다. 상기 촉매층 패턴(215′)을 결정핵 형성 촉매층으로 사용하여 적어도 하나의 나노 튜브(217)를 성장시킨다. 상기 나노 튜브(217)는 탄소 나노 튜브로 형성될 수 있다.
상기 상부 절연막(205) 상에 상기 상부 콘택 홀(211)의 적어도 상부 영역을 채우고, 상기 나노 튜브(217)와 전기적으로 연결되는 상부 도전층(219)을 형성한다. 상기 상부 도전층(219)은 도전성을 갖는 금속막으로 형성될 수 있다. 예들 들 면, 상기 상부 도전층(219)은 알루미늄(Al), 구리(Cu), 금(Au), 백금(Pt), 텅스텐(W), 타이타늄(Ti), 타이타늄 질화물(TiN), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 루비듐(Ru) 또는 루비듐 산화물(RuO)로 이루어진 일군의 그룹으로부터 선택된 적어도 하나의 막으로 형성될 수 있다.
한편, 상기 나노 튜브(217) 대신에 촉매층을 이용하여 형성되는 나노 와이어(nano-wire)를 사용할 수도 있다.
상술한 바와 같이, 본 발명의 실시예들에 의하면, 상기 상부 콘택홀은 상기 마스크 패턴을 식각마스크로 사용한 식각 공정에 의하여 형성된다. 그 결과, 상기 상부 콘택 홀의 가장자리 부분에 상기 마스크 패턴의 하부면을 노출시키는 언더컷 영역이 형성된다. 따라서, 상기 마스크 패턴 상에 촉매층을 형성하는 경우에 상기 촉매층은 상기 마스크 패턴과 상기 상부 절연막 사이에서 불연속적으로 형성되어 후속의 마스크 패턴을 제거하는 과정에서 리프트 오프 방식으로 용이하게 제거될 수 있다. 또한, 상기 상부 도전층은 상기 상부 콘택 홀을 채우도록 형성됨으로써 상기 나노 튜브와 보다 안정적인 전기적 접촉을 이룰 수 있다.
도 2c를 다시 참조하여, 본 발명의 실시예들에 따른 전자소자를 설명하기로 한다.
도 2c를 참조하면, 하부 도전층(201) 상에 차례로 적층된 하부 절연막(203) 및 상부 절연막(205)이 배치된다. 상기 하부 도전층(201)은 도전성을 갖는 금속막일 수 있다. 예를 들면, 상기 하부 도전층(201)은 알루미늄(Al), 구리(Cu), 금(Au), 백금(Pt), 텅스텐(W), 타이타늄(Ti), 타이타늄 질화물(TiN), 탄탈륨(Ta), 탄 탈륨 질화물(TaN), 루비듐(Ru) 또는 루비듐 산화물(RuO)로 이루어진 일군의 그룹으로부터 선택된 적어도 하나의 막일 수 있다. 상기 상부 절연막(205)은 상기 하부 절연막(203)에 대하여 식각 선택비를 가질 수 있다. 예를 들어, 상기 상부 절연막(205) 및 상기 하부 절연막(203)이 실리콘 산화막인 경우에, 상기 하부 절연막(203)은 HDP CVD SiO2막이고, 상기 상부 절연막(205)은 PSG막 또는 USG막 일 수 있다. 한편, 상기 하부 절연막(203) 및 상기 상부 절연막(205)은 단일 절연막으로 이루어질 수도 있다.
상기 상부 절연막(205) 내에 상부 콘택 홀(211)이 배치된다. 상기 상부 콘택 홀(211)의 바닦면을 통하여 상기 하부 도전층(201)의 소정영역을 노출시키는 하부 콘택 홀(209′)이 배치된다. 이 경우에, 상기 하부 콘택 홀(209′)의 폭은 상기 상부 콘택 홀(211)의 폭보다 작다. 상기 하부 콘택 홀(209′) 및 상기 상부 콘택 홀(211)은 최종 콘택 홀(213)을 구성한다. 상기 하부 콘택 홀(209′)은 양의 기울기를 갖는 측벽 또는 수직에 가까운 측벽을 가질 수 있다. 상기 하부 콘택 홀(209′)에 의하여 노출된 상기 하부 도전층 상에 촉매층 패턴(215′)이 배치된다. 상기 촉매층 패턴(215′)은 차례로 적층된 계면층 및 결정핵 형성층일 수 있다. 예를 들어, 상기 계면층은 알루미늄막(Al), 타이타늄막(Ti), 타이타늄 질화막(TiN), 탄탈륨막(Ta) 또는 탄탈륨 질화막(TaN)으로 이루어진 일군의 그룹으로부터 일군 중 선택된 적어도 하나의 막일 수 있다. 상기 결정핵 형성층은 니켈(Ni), 코발트(Co), 철(Fe), 이트륨(Y), 란탄(La) 또는 백금(Pt)으로 이루어진 일군의 그룹으로부터 선 택된 적어도 하나의 막일 수 있다. 상기 계면층은 상기 결정핵 형성층이 상기 노출된 하부 도전층과의 접착력을 좋게 하는 역할을 한다. 상기 결정핵 형성층은 나노 튜브의 성장에 필요한 촉매로서의 역할을 하는 활성 금속 입자층이다. 이 경우에, 상기 계면층은 생략될 수도 있다. 상기 상부 절연막(205) 상에 상기 상부 콘택 홀(211)의 적어도 상부 영역을 채우도록 상부 도전층(219)이 배치된다. 상기 상부 도전층(219)은 도전성을 갖는 금속막으로 형성될 수 있다. 예들 들면, 상기 상부 도전층(219)은 알루미늄(Al), 구리(Cu), 금(Au), 백금(Pt), 텅스텐(W), 타이타늄(Ti), 타이타늄 질화물(TiN), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 루비듐(Ru) 또는 루비듐 산화물(RuO)로 이루어진 일군의 그룹으로부터 선택된 적어도 하나의 막으로 형성될 수 있다.
상기 촉매층 패턴(215′) 상에서 성장되어 상기 상부 도전층(219)과 전기적으로 연결되는 적어도 하나의 나노 튜브(217)가 배치된다. 상기 나노 튜브(217)는 탄소 나노 튜브일 수 있다. 이 경우에, 상기 나노 튜브(217) 대신에 촉매층을 이용하여 형성되는 나노 와이어(nano-wire)가 배치될 수도 있다.
상술한 바와 같이 본 발명에 따르면, 촉매층은 마스크 패턴과 상부 절연막 사이에서 불연속적으로 형성되어 후속의 마스크 패턴을 제거하는 과정에서 리프트 오프 방식으로 용이하게 제거될 수 있다. 그 결과, 콘택 홀 기저에 잔존하는 촉매층 패턴을 형성함에 있어서, 불량 발생 없이 공정을 용이하게 진행할 수 있다.

Claims (14)

  1. 하부 도전층 상에 하부 절연막 및 상부 절연막을 형성하고,
    상기 상부 절연막 상에 상기 상부 절연막의 소정영역을 노출시키는 개구부를 갖는 마스크 패턴을 형성하고,
    상기 마스크 패턴을 식각 마스크로 사용하여 상기 상부 절연막을 등방성 식각하여 상부 콘택 홀을 형성하고,
    상기 마스크 패턴을 식각마스크로 사용한 이방성 식각을 수행하여 상기 하부 도전층의 소정영역을 노출시키되, 상기 상부 콘택 홀 보다 작은 폭을 갖는 하부 콘택 홀을 형성하고,
    상기 마스크 패턴 상에 그리고 상기 노출된 부분의 상기 하부 도전층 상에 촉매층을 형성하고,
    상기 마스크 패턴을 제거하여 상기 노출된 부분의 하부 도전층 상에 잔존하는 촉매층 패턴을 형성하고,
    상기 촉매층 패턴 상에 적어도 하나의 나노 튜브를 성장시키고,
    상기 상부 절연막 상에 상기 상부 콘택 홀의 적어도 상부 영역을 채우고 상기 나노 튜브와 전기적으로 연결되는 상부 도전층을 형성하는 것을 포함하는 전자소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 상부 절연막 및 상기 하부 절연막은 동일한 절연막으로 형성되는 것을 특징으로 하는 전자 소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 마스크 패턴은 포토레지스트 패턴으로 형성되는 것을 특징으로 하는 전자소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 촉매층은 니켈(Ni), 코발트(Co), 철(Fe), 이트륨(Y), 란탄(La) 및 백금(Pt)으로 이루어진 일군의 그룹으로부터 선택된 적어도 하나의 막으로 형성되는 것을 특징으로 하는 전자소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 나노 튜브는 탄소 나노 튜브로 형성되는 것을 특징으로 하는 전자소자의 제조방법.
  6. 하부 도전층 상에 하부 절연막 및 상부 절연막을 차례로 형성하고,
    상기 상부 절연막 상에 상기 상부 절연막의 소정영역을 노출시키는 개구부를 갖는 마스크 패턴을 형성하고,
    상기 마스크 패턴을 식각마스크로 사용하여 상기 상부 절연막 및 상기 하부 절연막을 이방성 식각하여 상기 하부 도전층의 소정영역을 노출시키는 예비 콘택홀을 형성하고,
    상기 마스크 패턴을 식각마스크로 사용하여 상기 상부 절연막을 선택적으로 등방성 식각하여 상기 상부 절연막 내에 상기 예비 콘택홀보다 큰 폭을 갖는 상부 콘택홀을 형성함과 동시에 상기 상부 콘택홀 하부에 잔존하는 하부 콘택홀을 한정하고,
    상기 마스크 패턴 상에 그리고 상기 노출된 부분의 하부 도전층 상에 촉매층을 형성하고,
    상기 마스크 패턴을 제거하여 상기 노출된 부분의 하부 도전층 상에 잔존하는 촉매층 패턴을 형성하고,
    상기 촉매층 패턴 상에 적어도 하나의 나노 튜브를 성장시키고,
    상기 상부 절연막 상에 상기 상부 콘택홀의 적어도 상부 영역을 채우고 상기 나노 튜브와 전기적으로 연결되는 상부 도전층을 형성하는 것을 포함하는 전자소자의 제조방법.
  7. 제 6 항에 있어서,
    상기 상부 절연막은 상기 하부 절연막에 대하여 식각선택비를 갖는 것을 특징으로 하는 전자소자의 제조방법.
  8. 제 6 항에 있어서,
    상기 마스크 패턴은 포토레지스트 패턴으로 형성되는 것을 특징으로 하는 전작소자의제조방법.
  9. 제 6 항에 있어서,
    상기 촉매층은 니켈(Ni), 코발트(Co), 철(Fe), 이트륨(Y), 란탄(La) 및 백금(Pt)으로 이루어진 일군의 그룹으로부터 선택된 적어도 하나의 막으로 형성되는 것을 특징으로 하는 전자소자의 제조방법.
  10. 제 6 항에 있어서,
    상기 나노 튜브는 탄소 나노 튜브로 형성되는 것을 특징으로 하는 전자소자의 제조방법.
  11. 하부 도전층 상에 차례로 적층된 하부 절연막 및 상부 절연막;
    상기 상부 절연막 내에 배치된 상부 콘택홀;
    상기 상부 콘택홀의 바닦면을 통하여 상기 하부 도전층의 소정영역을 노출시키되, 상기 상부 콘택홀보다 작은 폭을 갖는 하부 콘택홀;
    상기 하부 콘택홀에 의하여 노출된 부분의 상기 하부 도전층 상에 배치된 촉매층 패턴;
    상기 상부 절연막 상에 상기 상부 콘택홀의 적어도 상부 영역을 채우도록 배치된 상부 도전층;
    상기 촉매층 패턴 상에서 성장되어 상기 상부 도전층과 전기적으로 연결된 적어도 하나의 나노튜브를 포함하는 전자소자.
  12. 제 11 항에 있어서,
    상기 상부 절연막 및 상기 하부 절연막은 동일한 절연막인 것을 특징으로 하는 전자 소자.
  13. 제 11 항에 있어서,
    상기 나노 튜브는 탄소 나노 튜브인 것을 특징으로 하는 전자소자.
  14. 제 11 항에 있어서,
    상기 촉매층 패턴은 니켈(Ni), 코발트(Co), 철(Fe), 이트륨(Y), 란탄(La) 및 백금(Pt)으로 이루어진 일군의 그룹으로부터 선택된 적어도 하나의 막인 것을 특징으로 하는 전자소자.
KR1020040064031A 2004-08-13 2004-08-13 나노 튜브를 갖는 전자소자의 제조방법 및 그에 의해제조된 전자소자 KR20060015181A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040064031A KR20060015181A (ko) 2004-08-13 2004-08-13 나노 튜브를 갖는 전자소자의 제조방법 및 그에 의해제조된 전자소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040064031A KR20060015181A (ko) 2004-08-13 2004-08-13 나노 튜브를 갖는 전자소자의 제조방법 및 그에 의해제조된 전자소자

Publications (1)

Publication Number Publication Date
KR20060015181A true KR20060015181A (ko) 2006-02-16

Family

ID=37124026

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040064031A KR20060015181A (ko) 2004-08-13 2004-08-13 나노 튜브를 갖는 전자소자의 제조방법 및 그에 의해제조된 전자소자

Country Status (1)

Country Link
KR (1) KR20060015181A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713936B1 (ko) * 2006-04-14 2007-05-07 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
KR100959452B1 (ko) * 2007-12-27 2010-05-25 주식회사 동부하이텍 반도체 소자의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713936B1 (ko) * 2006-04-14 2007-05-07 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US7589342B2 (en) * 2006-04-14 2009-09-15 Hynix Semiconductor Inc. Phase change memory device having carbon nano tube lower electrode material and method of manufacturing the same
KR100959452B1 (ko) * 2007-12-27 2010-05-25 주식회사 동부하이텍 반도체 소자의 제조 방법

Similar Documents

Publication Publication Date Title
Graham et al. Towards the integration of carbon nanotubes in microelectronics
US8993448B2 (en) Methods of manufacturing semiconductor structures and devices including nanotubes, and semiconductor structures, devices, and systems fabricated using such methods
TW200904746A (en) Triodes using nanofabric articles and methods of making the same
US7777291B2 (en) Integrated circuits having interconnects and heat dissipators based on nanostructures
Graham et al. How do carbon nanotubes fit into the semiconductor roadmap?
JP5550515B2 (ja) グラフェン配線およびその製造方法
US9312223B2 (en) Method for fabricating a carbon nanotube interconnection structure
EP2586744A1 (en) Nanostructure and precursor formation on conducting substrate
Nihei et al. Carbon nanotube vias for future LSI interconnects
US8394664B2 (en) Electrical device fabrication from nanotube formations
EP1946833A1 (en) Catalyst nanoparticles for obtaining carbon nanotubes
TW200527667A (en) Vertical nanotube semiconductor device structures and methods of forming the same
JP2009508325A (ja) ナノ構造体に基づく相互接続および熱の散逸体
EP2587514B1 (en) Nanostructure-based electron beam writer
JP4208668B2 (ja) 半導体装置およびその製造方法
CN103456677A (zh) 半导体器件及其制造方法
JP5233125B2 (ja) 半導体装置
Ramos et al. Nanocarbon interconnects combining vertical CNT interconnects and horizontal graphene lines
Choi et al. Integration and electrical properties of carbon nanotube array for interconnect applications
KR20060015181A (ko) 나노 튜브를 갖는 전자소자의 제조방법 및 그에 의해제조된 전자소자
US20100068828A1 (en) Method of forming a structure having a giant resistance anisotropy or low-k dielectric
JP5572944B2 (ja) 配線構造体の製造方法及び配線構造体
Lee et al. Carbon nanotube interconnection and its electrical properties for semiconductor applications
KR20080032518A (ko) 나노 물질이 채워진 콘택구조체 및 그의 형성방법들.
US8048785B2 (en) Method of fabricating nanosized filamentary carbon devices over a relatively large-area

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination