KR20060014106A - 질화 갈륨계 반도체 발광소자 및 그 제조 방법 - Google Patents

질화 갈륨계 반도체 발광소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20060014106A
KR20060014106A KR1020040062686A KR20040062686A KR20060014106A KR 20060014106 A KR20060014106 A KR 20060014106A KR 1020040062686 A KR1020040062686 A KR 1020040062686A KR 20040062686 A KR20040062686 A KR 20040062686A KR 20060014106 A KR20060014106 A KR 20060014106A
Authority
KR
South Korea
Prior art keywords
layer
gallium nitride
based semiconductor
forming
emitting device
Prior art date
Application number
KR1020040062686A
Other languages
English (en)
Other versions
KR100568308B1 (ko
Inventor
채승완
곽준섭
신현수
서준호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040062686A priority Critical patent/KR100568308B1/ko
Priority to JP2005014511A priority patent/JP4091048B2/ja
Priority to US11/049,876 priority patent/US20060033116A1/en
Publication of KR20060014106A publication Critical patent/KR20060014106A/ko
Application granted granted Critical
Publication of KR100568308B1 publication Critical patent/KR100568308B1/ko
Priority to JP2007337879A priority patent/JP5251121B2/ja
Priority to US12/166,113 priority patent/US20080286894A1/en
Priority to US13/165,203 priority patent/US20110248240A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 높은 투과율을 가짐과 동시에 p형 GaN층과의 접촉저항 문제를 개선할 수 있는 질화갈륨계 반도체 발광소자 및 그 제조방법에 관한 것으로서, 본 발명은 p-GaN으로 이루어지는 상부클래드층의 상부에 MIO, ZIO, CIO(Mg, Zn, Cu 중 하나를 포함하는 In2O3)로 오믹형성층을 더 형성한 후, ITO등으로 구현되는 투명전극층과 제2전극을 형성함으로서, 상기 상부클래드층과 제2전극간의 접촉저항 문제를 개선하면서, 높은 투과율을 얻은 것이다.
질화갈륨, 반도체 발광소자, 오믹콘택, 구동전압, 투과율, 휘도, 전극

Description

질화 갈륨계 반도체 발광소자 및 그 제조 방법{GALLIUM NITRIDE BASED SEMICONDUCTOR LIGHT EMITTING DIODE AND METHOD OF PRODUCING THE SAME}
도 1의 종래 질화 갈륨계 반도체 발광소자의 대표적인 예를 도시한 사시도이다.
도 2는 본 발명에 따른 질화 갈륨계 반도체 발광소자를 나타낸 사시도이다.
도 3 (a) 및 (b)는 본 발명에 따른 질화 갈륨계 반도체 발광소자의 응용예를 나타낸 사시도이다.
도 4는 본 발명에 의한 질화 갈륨계 반도체 발광 소자의 제조 방법을 나타낸 플로우챠트이다.
도 5는 본 발명에 의한 질화갈륨계 반도체 발광소자에 있어서, 오믹형성층의 두께별 열처리 온도별 투과율을 비교한 실험결과를 나타낸 그래프이다.
도 6은 본 발명의 MIO를 이용한 질화갈륨계 반도체 발광소자에 대한 투과율, 휘도, 및 비접촉 저항을 비교한 실험 결과를 나타낸 그래프이다.
도 7은 본 발명의 CIO를 이용한 질화갈륨계 반도체 발광소자에 대한 투과율을 비교한 실험 및 결과를 도시한 것이다.
도 8은 본 발명에 의한 질화갈륨계 반도체 발광소자에 있어서, 반사층의 다양한 실시예를 나타낸 상면도이다.
도 9는 본 발명에 의한 질화갈륨계 반도체 발광소자에 있어서, 반사층의 유무에 따른 소자 특성을 비교한 실험의 결과를 보인 표이다.
도 10은 본 발명에 의한 질화갈륨계 반도체 발광소자에 있어서, 반사층의 유무에 따른 PO, VF 특성의 경향을 나타낸 그래프이다.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 사파이어 기판 22 : 하부 클래드층
23 : 활성층 24 : 상부 클래드층
25 : 오믹형성층 26 : 투명전극층
27 : 제1전극 28 : 제2전극
29 : 반사층
본 발명은 질화갈륨계 반도체 발광 소자에 관한 것으로, 보다 상세하게는 전극의 투과율을 개선함과 동시에 투명전극층과 상부 클래드층 사이에 양질의 오믹콘택을 형성함으로써 양호한 휘도 특성을 가지면서 낮은 구동전압에서 작동할 수 있는 반도체 발광소자 및 그 제조방법에 관한 것이다.
근래에 LCD등과 같은 평면형 디스플레이 장치의 백라이트 광원으로서, 질화갈륨(GaN)계 반도체를 이용한 발광다이오드가 부각되고 있다. 더구나, 질화갈륨(GaN)계의 반도체를 이용한 고휘도 청색 LED 까지 등장함에 따라 적색, 황록색, 청 색을 이용한 총 천연색 표시가 가능하게 되었다.
이와 같은 질화갈륨계 화합물 반도체 발광소자는 일반적으로 절연성 기판(대표적으로 사파이어 기판을 사용함)상에 성장되어 형성되기 때문에, GaAs계 발광소자와 같이 기판의 배면에 전극을 설치할 수 없으며, 전극 모두를 결정 성장된 반도체층 상에 형성해야 한다. 이러한 질화갈륨계 발광소자의 종래 구조가 도 1에 예시되어 있다.
도 1을 참조하면, 질화갈륨계 발광소자는 사파이어 성장 기판(11)과 상기 사파이어 성장 기판(11) 상에 순차적으로 형성된 제1 도전형 반도체 물질로 이루어진 하부 클래드층(12), 활성층(13) 및 제2 도전형 반도체 물질로 이루어진 상부 클래드층(14)을 포함한다.
상기 하부 클래드층(12)은 n형 GaN층(12a)과 n형 AlGaN층(12b)으로 이루어질 수 있으며, 상기 활성층(13)은 다중양자우물(Multi-Quantum Well)구조의 언도프 InGaN층으로 이루어질 수 있다. 또한, 상기 상부 클래드층(14)은 p형 GaN층(14a)과 p형 AlGaN층(14b)으로 구성될 수 있다.
일반적으로, 상기 반도체 결정으로 이루어진 하부클래드층/활성층/상부클래드층(12, 13, 14)은 MOCVD(Metal Organic Chemical Vapor Deposition)법 등의 공정을 이용하여 성장될 수 있다. 이 때, 상기 하부 클래드층(12)의 n형 GaN층(12a)을 성장하기 전에 사파이어 기판(11)과의 격자정합을 향상시키기 위해, AlN/GaN와 같은 버퍼층(미도시)을 그 사이에 형성할 수도 있다.
앞서 설명한 바와 같이, 상기 사파이어 기판(11)은 전기적 절연성 물질이므 로, 전극을 모두 반도체층의 상면에 형성하기 위해, 상부 클래드층(14)과 활성층(13)의 소정 영역을 에칭하여 하부 클래드층(12), 보다 구체적으로는 n형 GaN층(12a)의 일부 상면을 노출시키고, 그 노출된 n형 GaN(12a)층 상면에 제1 전극(16)을 형성한다.
한편, 상기 상부 클래드층(14)은 상대적으로 높은 저항을 갖고 있기 때문에, 제2전극(17)을 형성하기 전에, 통상의 전극으로 오믹콘택(Ohmic Contact)을 형성할 수 있는 추가적인 층이 요구된다. 이에 대하여, 미국특허번호 5,563,422호(출원인 : 일본 니치아, 등록공고일 : 1996.10.08)에서는, p형 GaN층(14b)의 상면에 제2 전극(22)을 형성하기 전에, 오믹콘택을 형성하기 위해 Ni/Au로 구성된 투명전극(15)을 형성하는 방안을 제안하였다.
상기 투명전극(15)은 p형 GaN층(14b)에 대한 전류주입면적을 증가시키면서도 오믹콘택을 형성하여 순방향 전압(Vf)을 저하시키고자 한다. 그러나, Ni/Au로 구성된 투명전극(18)은 열처리되더라도 약 60% 내지 70%의 낮은 투과율을 보이며, 이러한 낮은 투과율은, 해당 발광소자를 이용하여 와이어 본딩으로 패키지를 구현할 때에, 전체 발광효율을 저하시키게 된다.
상기와 같은 낮은 투과율 문제를 극복하기 위한 방안으로, 종래에는 상기 투명전극층(15)을 Ni/Au층을 대신하여 투과율이 약 90% 이상인 것으로 알려진 ITO(Indium Tin Oxide)로 형성하는 방안이 제안되었다. 그런데, ITO는 GaN 결정에 대해 접착력이 약할 뿐만 아니라 p형 GaN의 일함수는 7.5eV인데 반해 ITO의 일함수 는 4.7~5.2eV이기 때문에, ITO를 p형 GaN층에 직접 증착하는 경우에, 오믹 콘택이 형성되지 않는다.
이에, 종래에는 일함수의 차이를 완화시켜 오믹콘택을 형성하기 위해서, 상기 p-GaN(14b) 위에 Zn 등의 일함수가 낮은 물질을 도핑하거나 C를 하이(high) 도핑하여 p-GaN의 일함수를 감소시켜 ITO의 증착을 시도하였다. 그러나, 도프된 Zn 또는 C는 높은 이동성을 갖고 있어, 장기간 사용 시 p형 GaN층의 하부로 확산될 수 있으며, 이로 인해 발광 소자의 신뢰성을 저하시킨다는 문제점이 발생하였다.
따라서, 당 기술분야에서는 GaN 발광소자의 전극을 형성하기 위해 높은 투과율을 유지하는 것과 동시에 p-GaN층과 전극간의 양호한 오믹콘택을 형성할 수 있는 질화갈륨계 반도체 발광 소자 및 그 제조방법이 요구되고 있는 실정이다.
본 발명은 상술한 종래의 문제점들을 해결하기 위하여 제안된 것으로서, 그 목적은 높은 투과율을 가짐과 동시에 p형 GaN층과의 접촉저항 문제를 개선한 질화갈륨계 반도체 발광소자를 제공하는데 있다.
또한, 본 발명의 다른 목적은 상기 질화갈륨계 반도체 발광소자를 제조하기 위한 방법을 제공하는데 있다.
본 발명은 상술한 목적을 달성하기 위한 구성수단으로서, 질화갈륨계 반도체 발광소자에 있어서, 질화갈륨계 반도체 물질을 성장시키기 위한 기판; 상기 기판 상에 형성되며 제1 도전성의 질화갈륨계 반도체 물질로 이루어진 하부 클래드층; 상기 하부 클래드층의 일부 영역에 형성되며, 언도프된 질화갈륨계 반도체 물질로 이루어진 활성층; 상기 활성층 상에 형성되며 제2 도전성의 질화갈륨계 반도체 물질로 이루어진 상부 클래드층; 상기 상부 클래드층 상에 형성되며, Zn, Mg, Cu 중 적어도 1종 이상을 포함하는 In2O3으로 이루어진 오믹형성층; 상기 오믹형성층의 상부에 형성되는 투명전극층; 및 각각 상기 하부클래드층과 상부 클래드층 상에 형성되는 제1,2전극을 포함한다. 상기 오믹형성층은 투과율 특성을 개선하면서 상부클래드층과 제2전극간의 오믹콘택을 형성할 수 있다.
또한, 본 발명에 의한 질화갈륨계 반도체 발광 소자에 있어서, 상부 클래드층은 상기 활성층의 상부에 순차적으로 형성되는 p형 GaN층과 p형 AlGaN층을 포함하여 이루어지며, 상기 투명전극층은 ITO(Indium Tin Oxide), ZnO, MgO중 적어도 하나로 이루어질 수 있다.
더하여, 본 발명에 의한 질화갈륨계 반도체 발광소자는 상기 오믹형성층과 투명전극층의 사이에 형성되며, Ag, Pt, Au, Co, 및 Ir 로 구성된 그룹으로부터 선택된 일 금속으로 이루어진 한층 이상의 금속층을 더 포함함으로서, 오믹콘택을 더 용이하게 형성할 수 있다.
또한, 본 발명에 의한 질화갈륨계 반도체 발광소자에 있어서, 상기 오믹형성층은 대략 100Å 이하의 두께를 갖는 것이 바람직하며, 상기 투명전극층은 수천 Å 이하의 두께를 갖을 수 있다.
더하여, 본 발명에 의한 질화갈륨계 반도체 발광소자는 상기 기판의 하면에 형성되어, 기판방향으로 방사되는 빛을 상부로 반사시키는 반사층을 더 포함함으로서, 소자의 휘도를 향상시킬 수 있다. 상기 반사층은 다수의 고굴절율의 광학박막과 저굴절율의 광학 박막이 교대로 적층되어 이루어질 수 있으며, 제 8 항에 있어서, 상기 고굴절율/저굴절율 광학 박막은 Si, Zr, Ta, Ti, Al중 하나와 O 또는 N의 화합물인 산화막 또는 질화막으로 이루어질 수 있으며, 그 단일 두께는 대략 300Å~800Å로서, 반사층의 전체 두께는 광학박막의 굴절율에 따라 결정된다.
상기 목적을 달성하기 위한 다른 구성수단으로서, 본 발명은 질화갈륨계 반도체 물질을 성장시키기 위한 기판을 마련하는 단계; 상기 기판 상에 제1 도전형 질화갈륨계 반도체 물질로 하부 클래드층을 형성하는 단계; 상기 하부 도전형 클래드층 상에 언도프된 질화갈륨계 반도체 물질로 활성층을 형성하는 단계; 상기 활성층 상에 제2 도전형 질화갈륨계 반도체 물질로 상부 클래드층을 형성하는 단계; 상기 적어도 상부 클래드층과 활성층의 일부영역을 제거하여 상기 하부 클래드층의 일부를 노출시키는 단계; 및 상기 상부 클래드층 상면에 Zn, Mg, Cu 중 적어도 1종 이상을 포함하는 In2O3으로 이루어진 오믹형성층을 형성하는 단계를 포함한 질화갈륨계 반도체 발광소자 제조방법을 제안한다.
상기에서, 오믹형성층을 형성하는 단계는, 상기 상부 클래드층 상에 100 Å 이하의 두께로 합금층을 형성할 수 있으며, 또한, Mg, Zn, Cu 중 한 물질을 포함하는 In2O3를 소정 두께로 증착한 후, 열처리하는 단계일 수 도 있고, 여기서 열처리 조건은 대략 200℃ 이상에서 10초 이상 수행하는 것이 바람직하다.
더하여, 상기 본 발명의 질화갈륨계 반도체 발광 소자 제조방법은 상기 오믹형성층의 상부에 투명전극층을 형성하는 단계를 더 포함할 수 있으며, 이때, 상기 오믹형성층은 상부클래드층의 일함수를 낮추어 투명전극층과의 오믹콘택을 형성할 수 있다.
또한, 상기 상기 본 발명의 질화갈륨계 반도체 발광 소자 제조방법은 오믹형성층의 상부에 Ag, Pt, Au, Co, 및 Ir 로 구성된 그룹으로부터 선택된 일 금속으로 이루어진 금속층을 한 층 이상 형성하는 단계를 더 포함할 수 있으며, 상기 기판의 하면에 기판방향으로 방사되는 빛을 상부로 반사시키는 반사층을 형성하는 단계를 더 포함한다. 상기 반사층은 고굴절율 광학박막과 저굴절율 광학 박막을 교대로 다수 층 적층 형성되며, 이때, 광학박막은 Si, Zr, Ta, Ti, Al중 하나와 O 또는 N의 화합물인 산화막 또는 질화막중에서 고굴절율 광학박막과 저굴절율 광학박막을 설정할 수 있다.
이하, 첨부된 도면을 참조하여, 본 발명에 따른 질화갈륨계 반도체 발광소자에 대해 보다 상세하게 설명하기로 한다.
도 2는 본 발명의 일실시형태에 따른 질화갈륨계 반도체 발광소자의 구조를 나타내는 단면도이다. 도 2를 참조하면, 본 발명에 의한 질화갈륨계 반도체 발광소자는, 질화갈륨계 반도체 물질의 성장을 위한 사파이어 기판(21)과, 상기 사파이어 기판(21) 상에 순차적으로 형성된 제1 도전형의 반도체 물질로 이루어진 하부 클래드층(22)과, 활성층(23)과, 제2 도전형의 반도체 물질로 이루어진 상부 클래드층(24)과, 오믹형성층(25)과, 투명전극층(26)과, 제1,2전극(27,28)을 포함한다.
상기 하부 클래드층(22)은 n형 GaN층(22a)과 n형 AlGaN층(22b)으로 이루어질 수 있으며, 상기 활성층(23)은 다중양자우물구조(Multi-Quantum Well)의 언도프 InGaN층으로 이루어질 수 있다. 또한, 상부 클래드층(24)은 p형 GaN층(24a)과 p형 AlGaN층(24b)으로 구성될 수 있다. 상술한 반도체 결정층(22, 23, 24)은 앞서 설명한 바와 같이, MOCVD(Metal Organic Chemical Vapor Deposition)법 등의 공정을 이용하여 성장될 수 있다. 이 때, n형 GaN층(22a)과 사파이어 기판(11)과의 격자정합을 향상시키기 위해, 상기 사파이어기판(11)의 상부에 AlN/GaN와 같은 버퍼층(미도 시)을 더 형성할 수도 있다.
상기 상부 클래드층(24)과 활성층(23)이 제거된 소정의 영역에서 상기 하부 클래드층(22)의 상면 일부가 노출된다. 그 노출된 하부 클래드층(22), 특히 n형 GaN층(22a)의 상면에 제1 전극(27)이 배치된다.
또한, 제2 전극(28)과 상부클래드층(24)의 사이에는 투명전극층(26)과 오믹형성층(25)이 형성된다.
상기 투명전극층(26)과 오믹형성층(25)은 n형 GaN층(33a)에 비해 상대적으로 높은 저항과 큰 일함수(약 7.5eV)를 가지는 p형 GaN층(24b)과 제2 전극(28) 사이에 오믹콘택을 형성하고 전류 주입량은 증가시키면서, 동시에 일정 수준 이상의 투과율을 유지하여 발광소자의 휘도특성을 향상시키기 위한 것이다.
더 구체적으로, 상기 투명전극층(26)은 ITO, ZnO, MgO중 하나로 형성될 수 있는데, 상기 물질, 특히 ITO는 투과율을 좋으나 GaN 결정에 대해 접착력이 약할 뿐만 아니라 p형 GaN보다 일함수가 낮기 때문에, 상부클래드층(24)과 오믹형성이 어렵다. 이를 위하여, 본 발명의 발광소자는 그 사이에 오믹형성층(25)을 형성하여 상부클래드층(24)과 투명전극층(26)간의 오믹콘택을 가능케하는데, 상기 오믹형성층(25)은 Mg, Zn, Cu중 하나를 포함하는 In2O3(각각, MIO, ZIO, CIO라 한다)로 형성된다. 상기 오믹형성층(25)은 상기 상부클래드층(24)의 일함수를 감소시켜 일함수 차이에 의한 순방향 전압(VF)의 상승을 억제함으로서, 오믹을 형성하여 접촉 저항을 개선시킬 수 있다.
즉, 상기 p형 GaN층(24b)의 표면에서는 Mg, Cu, Zn을 불순물로 사용하여 매우 낮은 농도로 도프된다. 이로 인해 상기 p형 GaN층(24b)의 오믹 저항은 더욱 증가하게 된다. 더하여, 본 발명의 발광 소자는 상기 오믹형성층(25) 및 투명전극층(26)을 각각 수백Å와 수천 Å의 두께로 상기 p형 GaN층(24b)의 상면에 증착한 후 열처리를 함으로서, 투과율을 더 향상시킬 수 있다. 상기 오믹형성층(25)은 바람직하게는 100Å이하의 두께를 갖는다.
또한, 본 발명에 따른 질화갈륨계 반도체 발광소자는 상기 오믹형성층(25)과 투명전극층(26)의 사이에 금속층(미도시)을 더 형성할 수 있다. 상기 금속층은 반도체 발광소자가 와이어 본딩 방식에 의해 패키징되는 경우, 상기 오믹형성층(25) 상에 Ag, Pt, Au, Co, 및 Ir로 구성된 그룹으로부터 선택된 일 금속으로 이루어진 금속층을 한 층이상 형성함에 의해 이루어진다. 상기와 같은 금속층의 추가로 전류확산 증가, 청색 및 녹색 영역에서의 투과율 증가를 도모할 수 있다.
도 3 (a) 및 (b)는 본 발명의 다른 실시형태에 따른 질화갈륨계 반도체 발광소자의 구조를 나타내는 단면도이다. 상기 질화갈륨계 반도체 발광소자는, 질화갈륨계 반도체 물질의 성장을 위한 사파이어 기판(21)과, 상기 사파이어 기판(21) 상 에 순차적으로 형성된 제1 도전형의 반도체 물질로 이루어진 하부 클래드층(22)과, 활성층(23)과, 제2 도전형의 반도체 물질로 이루어진 상부 클래드층(24)과, 오믹형성층(25)과, 투명전극층(26)과, 제1,2전극(27,28)을 포함하여 이루어진다.
이에 더하여, 도 3 (a)에 보인 질화갈륨계 반도체 발광소자는 상기 기판(21)의 하면에 형성되어 기판(21)을 투과하는 빛을 상부로 반사시키는 반사층(29)을 포함한다.
또한, 상기 도 3 (b)에 보인 질화갈륨계 반도체 발광소자는 소자의 빛 방출방향(상기 예에서는 상면)을 제외한 나머지 하면 및 측면에 형성되어 해당 방향으로 오는 빛을 상부로 반사시키는 반사층(29)을 포함한다.
상기 소자의 하면, 또는 하면 및 측면상에 형성되는 반사층(29)은 활성층(23)에서 전체 방향으로 발생된 빛을 상부로 반사시킴으로서, 패키징된 발광 소자의 휘도 특성을 더 향상시킬 수 있다.
상기 반사층(29)은 한쌍의 고굴절율의 광학박막과 저굴절율의 광학 박막으로 이루어지는 미러코팅막을 이용하여 형성할 수 있는데, 고굴절율의 광학박막과 저굴절율의 광학 박막을 교대로 다수 층 적층하여 이루어진다. 상기 미러코팅구조로 이루어진 반사층(29)은 빛을 반사시키는 특성을 갖으며, 반사율은 굴절율차가 클 수록 더 커진다. 이때, 한쌍의 광학 박막은 Si, Zr, Ta, Ti, Al중 하나와 O 또는 N의 화합하여 된 금속막, 산화막 또는 질화막으로 할 수 있으며, 이러한 산화막 또는 질화막은 단일 층의 두께가 300Å~800Å으로 하여 증착되며, 반사층(29)의 두께는 상기 산화막 또는 질화막의 굴절율에 따라서 결정된다.
예를 들어, 굴절율이 1.47인 SiO2와 굴절율이 2이상인 Si3N4를 한쌍으로 하여 미러코팅구조를 형성하는 경우, 상기 반사층(29)에서의 반사율은 98%이상이 된다.
더하여, 상기 반사층(29)을 기판(21)의 하면 뿐만아니라 발광소자의 측면상에까지 연장하여 형성할 수 있다.
도 4는 본 발명에 따른 질화갈륨계 반도체 발광소자의 제조방법을 순차적으로 나타낸 플로우챠트이다.
상기 도 4를 참조하면, 우선, 질화갈륨계 반도체 물질을 성장시키기 위한 기판(21)을 마련하고(401), 상기 기판(21)의 상부에 제1 도전형 반도체 물질로 구성된 하부 클래드층(22)과 활성층(23) 및 제2 도전형 반도체 물질로 구성된 상부 클래드층(24)을 순차적으로 형성한다(402).
상기에서 성장용 기판으로는 사파이어 기판을 사용할 수 있으며, 상기 하부 클래드층(22) 및 상부 클래드층(24)은 앞서의 실시형태와 같이 각각 GaN층과 AlGaN층을 연속적으로 형성하여 이루어질 수 있으며, MOCVD 공정으로 형성될 수 있다.
이어, 상기 하부 클래드층(22)의 일부영역이 노출되도록 상부 클래드층(23)과 활성층(23)의 일부를 제거한다(403). 상기 공정에 의하여 마련된 하부 클래드층(21)의 노출 영역은 전극과 하부 클래드층(21)과의 접촉을 가능케 한다. 본 제거공 정에 따른 구조물의 형상은 전극을 형성하고자 하는 위치, 전극 형상 및 크기에 따라 다양한 형태로 변경될 수 있다. 예를 들어, 본 실시예에서와 같이 한 모서리에 접하는 영역의 상부클래드층(24) 및 활성층(23)을 제거하는 방식으로 구현될 수도 있으며, 전류 밀도를 분산시키기 위하여 전극의 길이가 연장되는 경우, 상기 제거 영역은 해당 전극과 대응하여 연장될 수 있다.
다음으로, 본 발명에 의한 제조 방법에서는, 상기 상부 클래드층(21) 상에 순차적으로 오믹형성층(25) 및 투명전극층(26)을 형성한다(404). 상기 오믹형성층(25)은 오믹형성을 위하여, Mg, Zn, Cu 중 하나를 포함하는 In2O3를 소정 두께로 증착시킴에 의하여 형성될 수 있다. 이때, 상기 오믹형성층(25)은 두께는 수백Å이하로서, 바람직하게는 100Å이하가 된다. 또한, 투명전극층(26)의 형성은 상기 오믹형성층(25) 상에 ITO, MgO, ZnO를 수천 Å의 두께로 증착함에 의해 이루어진다. 상기 오믹형성층(25)과 투명전극층(26)이 모두 증착된 후, 투과율의 향상을 위하여, 소정 온도로 열처리를 실시할 수 있다. 이때, 열처리 조건은 200℃ 이상에서 10초 이상으로 이루어지는 것이 바람직하다.
상기와 같이, 투명전극층(26)까지 형성되면, 상기 하부 클래드층(22)과 투명전극층(26)의 상부에 제1,2전극(27,28)을 동시에 형성한다(406).
이때, 투명전극층(26)의 형성전 오믹형성층(25) 상에 Ag, Pt, Au, Co, Ir 등의 금속으로 이루어진 그룹으로부터 선택된 금속으로 이루어진 금속층을 1회 이상 적층형성하는 단계를 더 포함시킬 수 있다. 상기와 같이 형성된 금속층은 전류 확산을 증가시키고, 청색 및 녹색 영역의 빛에 대한 투과율을 증가시킬 수 있다.
더하여, 본 발명에 의한 발광소자 제조방법은, 해당 발광소자가 와이어 본딩에 의해 패키징되는 경우, 상기 기판(21)의 하면상에 반사층(29)을 형성하는 단계(407)를 더 수행할 수 있다.
상기 반사층(29)은 고굴절율을 갖는 광학박막과 저굴절율을 갖는 광학막을 교대로 다수층 적층하여 형성할 수 있다.
이때, 상기 광학박막은 산화막 또는 질화막으로 구현될 수 있으며, 상기 산화막 또는 질화막은 Si, Zr, Ta, Ti, Al중 하나와 O 또는 N의 화합물이다.
이렇게 형성된 반사층(29)은 기판(21)을 투과하여 산란되는 빛을 상부로 반사시킴으로서, 와이어본딩타입 발광소자에 대한 휘도 특성을 더 향상시킬 수 있다.
다음으로, 다양한 실험결과를 통해 본 발명에 의한 질화갈륨계 반도체 발광소자의 특성에 대하여 설명한다.
도 5a 및 도 5b는 본 발명에 의한 질화갈륨계 반도체 발광 소자에 있어서, 상기 오믹형성층(25)의 두께와 열처리 온도별로 투과율 특성을 측정하여 비교한 그 래프이다. 도 5a의 그래프는 CIO(Cu가 포함된 In2O3)로 30Å의 두께로 오믹형성층을 형성한 후, 각각 400℃~700℃의 대기(Air)와 N2 분위기로 열처리한 후, 투과율을 비교한 것이며, 도 5b는 CIO(Cu가 포함된 In2O3)로 100Å의 두께로 오믹형성층을 형성한 후, 각각 400℃~700℃의 대기(Air)와 N2 분위기로 열처리한 후, 투과율을 비교한 것이다. 상기 두 그래프를 볼때, 본 발명에 의한 질화갈륨계 반도체 발광 소자에 있어서, 투과율은 어떤 조건이든 80% 이상으로 양호한 특성을 가졌으며, 두께가 더 적을수록 투과율이 더 크게 나타나며, 적정 온도로 열처리한 경우, 100% 이상의 투과율이 나타남을 알 수 있다.
도 6a 및 도 6b는 본 발명에 의한 질화갈륨계 반도체 발광 소자에 대한 다른 실험 결과를 나타낸 도면이다. 상기 실험에서는, 오믹형성층(25)을 MIO(Mg를 포함한 In2O3)로 30Å의 두께로 형성한 후, 종래의 Pt/ITO, Ag/ITO로 형성된 발광소자와 특성을 비교하였다. 먼저, 도 6a는 본 발명의 발광소자와 종래 발광소자의 투과율을 비교한 것으로서, MIO의 오믹형성층을 형성함으로서, 청색과 녹색 영역에서 투과율을 높혀 빛의 손실을 최소화할 수 있다. 도 6b는 MIO의 오믹형성층으로 형성된 본 발명의 질화갈륨계 반도체 발광소자와 종래의 발광 소자들의 오믹형성을 비교한 것으로서, 종래와 대비하여 볼때, 본 발명의 질화갈륨계 반도체 발광소자에서 동등한 정도의 오믹이 형성됨을 알 수 있다.
다음으로, 도 7은 종래의 질화갈륨계 반도체 발광소자와 본 발명의 질화갈륨계 반도체 발광소자의 특성(투과율 및 비접촉저항)을 비교한 다른 실험 결과를 도시한 것이다. 먼저, 도 7a는 비접촉저항의 측정에 사용된 TLM(Transmission Length Mode) 패턴으로서, p-GaN 웨이퍼에 Ni/Au, Pt/ITO 및 본 발명에 따른 CIO/ITO를 도 7a에 도시된 것과 같이 패턴 형성하여 각 패턴 간격간의 저항을 측정하는 실험을 하였다. 그 결과는 도 7b, 도 7c 및 아래의 표 1,2에 나타낸다.
아래의 표 1은 1차 실험결과로서, CIO로 이루어진 오믹형성층을 100Å의 두께로 형성한 경우와, 종래의 특성을 측정하여 비교한 테이블이다.
접촉저항(Ω-㎠) 450nm에서의 투과율
CIO/ITO 2.08 ×10-2 102.0%
1.85 ×10-2 100.0%
8.29 ×10-3 104.6%
1.63 ×10-2 108.3%
Ni/Au 1.66 ×10-2 81.25%
Pt/ITO 1.66 ×10-3 65.3%
9.42 ×10-2 96.0%
상기 표 1의 실험데이타에 근거하여, 본 발명과 종래의 접촉저항 및 투과율을 각각 도 7b와 같이 그래프로 비교하였다.
상기를 볼때, 본 발명의 오믹형성층을 갖는 반도체 발광소자은 Pt/ITO 및, Ni/Au로 구성된 종래의 발광소자에 비하여, 접촉저항 및 투과율이 모두 양호한 특성을 나타내었다.
다음으로, 표 2는 2차 실험결과의 데이타를 나타낸 테이블이다.
접촉저항(Ω-㎠) 450nm에서의 투과율
CIO/ITO 9.98 ×10-3 89.6%
1.93 ×10-2 101.3%
2.57 ×10-2 102.3%
3.56 ×10-2 106.3%
Pt/IT 4.05 ×10-2 85.33%
Ni/Au 1.66 ×10-2 80.75%
도 7c는 상기 표 2에 보인 데이타에 근거하여, 파장별 투과율과, 순바향전압 대비 전류치를 비교한 그래프이다.
상기 표 2 및 도 7c의 그래프로부터 비교하여 볼때, 본 발명에 의한 발광소자가 Pt/ITO, Ni/Au로 이루어진 종래의 발광소자와 대비하여 투과율이 우수하며, 접촉저항이 대략 동등하게 나타남을 알 수 있다.
이상의 도 5 내지 도 7에 보인 실험결과들로부터 볼 때, 본 발명과 같이 오믹형성층을 갖는 질화갈륨계 반도체 발광소자는 종래의 Ag/ITO 또는 Pt/ITO로 이루어진 질화갈륨계 반도체 발광소자와 대비하여, 동등 이상 수준의 오믹 특성을 나타내면서 투과율은 개선되었음을 알 수 있다.
특히,CIO로 이루어진 오믹형성층을 형성하는 경우, MIO로 이루어진 오믹형성층을 형성하는 경우에 대비하여, 높은 접촉저항 및 동등 수준 이상의 투과율 특성을 나타내었으며, 종래의 Pt/ITO, Ag/ITO에 대비하여서도 높은 투과율특성을 나타내어, 고휘도에 적용이 가능하다. 또한, 상기 CIO를 이용한 경우, 패턴 고휘도 에피 실험중 가장 낮은 순방향 전압 특성을 나타내었다.
다음으로, 상기에 더하여, 기판(21)의 하면에 반사층(29)의 형성한 실시형태에 대하여 그 특성변화를 실험해보았다.
상기 실험에서는 도 8의 (a) 내지 (j)에 도시된 바와 같이, 다양한 형태로 반사층(29)을 형성하여 각각의 경우에 대한, 특성을 측정하였으며, 상기 실험 결과는 다음의 표 3와 같다.
Figure 112004035581741-PAT00001
도 9은 본 발명에 의한 질화갈륨계 반도체 발광소자에 있어서, 반사층(29)의 형성유무에 따른 특성 차이를 비교한 테이블로서, (a)는 도 2의 실시형태와 같이 반사층(29)을 형성하지 않은 질화갈륨계 반도체 발광소자에 대하여, 각각의 순방향 전압(forward voltage) VF1, 턴온 전압(turn on voltage) VF2, 누설전류(leakage current) Ir, 광파워 PO, 피크 파장(peak wavelength) WP(측정기준 20mA) 를 다수회 측정한 결과를 보인 것이고, (b)는 상기 측정된 VF1, VF2, IR, PO, WP의 평균값을 구한 것이다.
이와 관련하여, 도 10는 상기 도 9의 실험 데이타에 근거하여, 반사층(29)의 유무에 따른 각 특성의 변화 추이를 그래프로 정리한 것이다.
먼저, 도 10의 (a)는 반사층(29)의 유무에 따른 PO 변화 추이를 비교한 것으로서, 반사층(29)을 더 형성할 경우 PO 값이 훨씬 감소됨을 알 수 있다.
도 10의 (b)는 도 8에 보인 바와 같은 형상의 패턴별 20mA에서의 VF1의 경향을 나타낸 그래프이다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
이상 설명한 바와 같이, 본 발명은 질화갈륨계 반도체 발광소자에 있어서, 상부클래드층과 전극간의 오믹 특성을 일정 수준 유지시키면서, 빛의 투과율 특성을 개선하고, 그 결과 소자의 휘도를 향상시킬 수 있는 우수한 효과가 있다.
더하여, 와이어본딩타입의 질화갈륨계 반도체 발광소자에 있어서, 기판을 투과하여 산란되는 빛을 다시 상부방향으로 반사시킴으로서, 소자의 전체 휘도 특성을 더 향상시킬 수 있는 우수한 효과가 있다.

Claims (23)

  1. 질화갈륨계 반도체 물질을 성장시키기 위한 기판;
    상기 기판 상에 형성되며 제1 도전성의 질화갈륨계 반도체 물질로 이루어진 하부 클래드층;
    상기 하부 클래드층의 일부 영역에 형성되며, 언도프된 질화갈륨계 반도체 물질로 이루어진 활성층;
    상기 활성층 상에 형성되며 제2 도전성의 질화갈륨계 반도체 물질로 이루어진 상부 클래드층;
    상기 상부 클래드층 상에 형성되며, Zn, Mg, Cu 중 적어도 1종 이상을 포함하는 In2O3으로 이루어진 오믹형성층;
    상기 오믹형성층의 상부에 형성되는 투명전극층; 및
    각각 상기 하부클래드층과 상부 클래드층 상에 형성되는 제1,2전극을 포함하는 질화갈륨계 반도체 발광소자.
  2. 제1항에 있어서, 상기 상부 클래드층은
    상기 활성층의 상부에 순차적으로 형성되는 p형 GaN층과 p형 AlGaN층을 포함하여 이루어지는 질화갈륨계 반도체 발광소자.
  3. 제1항에 있어서, 상기 투명전극층은
    ITO(Indium Tin Oxide), ZnO, MgO중 적어도 하나로 이루어지는 것을 특징으로 하는 질화갈륨계 반도체 발광소자.
  4. 제1항에 있어서,
    상기 오믹형성층과 투명전극층의 사이에 형성되며, Ag, Pt, Au, Co, 및 Ir 로 구성된 그룹으로부터 선택된 일 금속으로 이루어진 한층 이상의 금속층을 더 포함하는 것을 특징으로 하는 질화갈륨계 반도체 발광소자.
  5. 제1항에 있어서,
    상기 오믹형성층은 대략 100Å 이하의 두께를 갖는 것을 특징으로 하는 질화갈륨계 반도체 발광소자.
  6. 제1항에 있어서,
    상기 투명전극층은 수천 Å 이하의 두께를 갖는 것을 특징으로 하는 질화갈륨계 반도체 발광소자.
  7. 제1항에 있어서,
    상기 기판의 하면에 형성되어, 기판방향으로 방사되는 빛을 상부로 반사시키는 반사층을 더 포함하는 질화갈륨계 반도체 발광소자.
  8. 제 1 항에 있어서, 상기 소자의 기판 하면 및 측면상에 형성되어 발생된 빛을 상부로 반사시키는 반사층을 더 포함하는 질화갈륨계 반도체 발광소자.
  9. 제 7 항 또는 제 8 항에 있어서, 상기 반사층은
    다수의 고굴절율의 광학박막과 저굴절율의 광학 박막이 교대로 적층되어 이루어지는 것을 특징으로 하는 질화갈륨계 반도체 발광소자.
  10. 제 9 항에 있어서, 상기 고굴절율/저굴절율 광학 박막은
    Si, Zr, Ta, Ti, Al중 하나와 O 또는 N의 화합물인 산화막 또는 질화막과 Al, Ag를 포함하는 금속막중 하나인 것을 특징으로 하는 질화갈륨계 반도체 발광소자.
  11. 제 9 항에 있어서,
    상기 반사층을 이루는 단일의 광학박막 두께가 300Å~800Å이며, 반사층의 전체 두께는 광학박막의 굴절율에 따라 결정되는 것을 특징으로 하는 질화갈륨계 반도체 발광소자.
  12. 질화갈륨계 반도체 물질을 성장시키기 위한 기판을 마련하는 단계;
    상기 기판 상에 제1 도전형 질화갈륨계 반도체 물질로 하부 클래드층을 형성 하는 단계;
    상기 하부 도전형 클래드층 상에 언도프된 질화갈륨계 반도체 물질로 활성층을 형성하는 단계;
    상기 활성층 상에 제2 도전형 질화갈륨계 반도체 물질로 상부 클래드층을 형성하는 단계;
    상기 적어도 상부 클래드층과 활성층의 일부 영역을 제거하여 상기 하부 클래드층의 일부를 노출시키는 단계;
    상기 상부 클래드층 상면에 Zn, Mg, Cu 중 적어도 1종 이상을 포함하는 In2O3으로 이루어진 오믹형성층을 형성하는 단계를 포함하는 질화갈륨계 반도체 발광소자 제조방법.
  13. 제12항에 있어서, 상기 오믹형성층을 형성하는 단계는,
    상기 상부 클래드층 상에 100 Å 이하의 두께로 합금층을 형성하는 단계인 것을 특징으로 하는 질화갈륨계 반도체 발광소자의 제조방법.
  14. 제12항에 있어서, 상기 오믹형성층을 형성하는 단계는,
    Mg, Zn, Cu 중 한 물질을 포함하는 In2O3를 소정 두께로 증착한 후, 열처리하는 단계인 것을 특징으로 하는 질화갈륨계 반도체 발광소자의 제조방법.
  15. 제14항에 있어서, 상기 오믹형성층을 형성하는 단계는
    증착된 Mg, Zn, Cu 중 한 물질을 포함하는 In2O3를 대략 200℃ 이상에서 10초 이상 열처리하는 것을 특징으로 하는 질화갈륨계 반도체 발광소자 제조방법.
  16. 제 14 항에 있어서,
    상기 오믹형성층의 상부에 투명전극층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 질화갈륨계 반도체 발광소자 제조방법.
  17. 제16항에 있어서, 상기 투명전극층을 형성하는 단계는
    ITO(Indium Tin Oxide), ZnO, MgO중 하나를 상기 오믹형성층의 상부에 증착하는 단계인 것을 특징으로 하는 질화갈륨계 반도체 발광소자 제조방법.
  18. 제16항에 있어서, 상기 투명전극층을 형성하는 단계는
    ITO(Indium Tin Oxide), ZnO, MgO중 하나를 상기 오믹형성층의 상부에 증착하고, 증착된 ITO(Indium Tin Oxide), ZnO, MgO를 200℃ 이상에서 10초이상 열처리하는 단계인 것을 특징으로 하는 질화갈륨계 반도체 발광소자 제조방법.
  19. 제12항에 있어서,
    상기 오믹형성층의 상부에 Ag, Pt, Au, Co, 및 Ir 로 구성된 그룹으로부터 선택된 일 금속으로 이루어진 금속층을 한 층 이상 형성하는 단계를 더 포함하는 것을 특징으로 하는 질화갈륨계 반도체 발광소자 제조 방법.
  20. 제12항에 있어서,
    상기 기판의 하면에 기판방향으로 방사되는 빛을 상부로 반사시키는 반사층을 형성하는 단계를 더 포함하는 질화갈륨계 반도체 발광소자 제조 방법.
  21. 제 12 항에 있어서,
    상기 소자의 기판 하면 및 측면에 반사층을 형성하는 단계를 더 포함하는 질화갈륨계 반도체 발광소자 제조 방법.
  22. 제 20 항 또는 제 21 항에 있어서, 상기 반사층을 형성하는 단계는
    고굴절율 광학박막과 저굴절율 광학 박막을 교대로 다수 층 적층 형성하는 단계인 것을 특징으로 하는 질화갈륨계 반도체 발광소자 제조 방법.
  23. 제 20 항 또는 제 21 항에 있어서, 상기 반사층을 형성하는 단계는
    Si, Zr, Ta, Ti, Al중 하나와 O 또는 N의 화합물인 산화막, 질화막, 또는 금속막중에서 선택 형성하는 것을 특징으로 하는 질화갈륨계 반도체 발광소자 제조 방법.
KR1020040062686A 2004-08-10 2004-08-10 질화 갈륨계 반도체 발광소자 및 그 제조 방법 KR100568308B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040062686A KR100568308B1 (ko) 2004-08-10 2004-08-10 질화 갈륨계 반도체 발광소자 및 그 제조 방법
JP2005014511A JP4091048B2 (ja) 2004-08-10 2005-01-21 窒化ガリウム系半導体発光素子及びその製造方法
US11/049,876 US20060033116A1 (en) 2004-08-10 2005-02-04 Gallium nitride based semiconductor light emitting diode and process for preparing the same
JP2007337879A JP5251121B2 (ja) 2004-08-10 2007-12-27 窒化ガリウム系半導体発光素子及びその製造方法
US12/166,113 US20080286894A1 (en) 2004-08-10 2008-07-01 Gallium nitride based semiconductor light emitting diode and process for preparing the same
US13/165,203 US20110248240A1 (en) 2004-08-10 2011-06-21 Gallium nitride based semiconductor light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040062686A KR100568308B1 (ko) 2004-08-10 2004-08-10 질화 갈륨계 반도체 발광소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060014106A true KR20060014106A (ko) 2006-02-15
KR100568308B1 KR100568308B1 (ko) 2006-04-05

Family

ID=35799177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040062686A KR100568308B1 (ko) 2004-08-10 2004-08-10 질화 갈륨계 반도체 발광소자 및 그 제조 방법

Country Status (3)

Country Link
US (3) US20060033116A1 (ko)
JP (2) JP4091048B2 (ko)
KR (1) KR100568308B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100676286B1 (ko) * 2006-02-16 2007-01-30 서울옵토디바이스주식회사 ＺｎＯ층을 갖는 수직형 발광다이오드 및 그 제조방법
KR100862366B1 (ko) * 2007-05-11 2008-10-13 (주)더리즈 발광 다이오드 소자의 제조 방법
KR100903821B1 (ko) * 2006-07-28 2009-06-25 후가 옵토테크 인크. 반도체 발광 장치 및 그 제조방법
KR100946102B1 (ko) * 2008-03-31 2010-03-10 삼성전기주식회사 질화물 반도체 발광소자
KR101449035B1 (ko) * 2008-04-30 2014-10-08 엘지이노텍 주식회사 반도체 발광소자
KR101483230B1 (ko) * 2008-11-18 2015-01-16 삼성전자주식회사 질화물 반도체 발광 소자
WO2015047300A1 (en) * 2013-09-27 2015-04-02 Intel Corporation Forming led structures on silicon fins

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI292630B (en) * 2004-10-22 2008-01-11 Univ Nat Taiwan Light emitting device covered with reflective structure and method of making the same
KR100809236B1 (ko) * 2006-08-30 2008-03-05 삼성전기주식회사 편광 발광 다이오드
JP2010003804A (ja) * 2008-06-19 2010-01-07 Sharp Corp 窒化物半導体発光ダイオード素子およびその製造方法
CN103222074B (zh) * 2010-11-18 2016-06-01 首尔伟傲世有限公司 具有电极焊盘的发光二极管芯片
US9166116B2 (en) 2012-05-29 2015-10-20 Formosa Epitaxy Incorporation Light emitting device
JP6055316B2 (ja) * 2013-01-15 2016-12-27 日本放送協会 発光素子
JP2014204000A (ja) * 2013-04-05 2014-10-27 株式会社アルバック 半導体装置
KR101771461B1 (ko) * 2015-04-24 2017-08-25 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2017023502A1 (en) * 2015-08-03 2017-02-09 Koninklijke Philips N.V. Semiconductor light emitting device with reflective side coating
WO2019012350A1 (en) * 2017-07-14 2019-01-17 King Abdullah University Of Science And Technology NITRIDE-BASED ELECTRONIC DEVICE HAVING OXIDE-CUTTING LAYER AND METHOD OF PRODUCING THE SAME
KR102621592B1 (ko) 2018-08-23 2024-01-08 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
CN109216523A (zh) * 2018-08-30 2019-01-15 武汉华星光电技术有限公司 发光单元及其制造方法
CN112768582B (zh) * 2021-02-26 2022-03-25 南京大学 包含高反射n-GaN欧姆接触的倒装LED芯片及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326545B2 (ja) * 1994-09-30 2002-09-24 ローム株式会社 半導体発光素子
JP3917223B2 (ja) * 1996-12-06 2007-05-23 ローム株式会社 半導体発光素子の製法
JP3955156B2 (ja) * 1998-08-31 2007-08-08 エルジー フィリップス エルシーディー カンパニー リミテッド 電子機器用構成基板と電子機器
TW439304B (en) * 2000-01-05 2001-06-07 Ind Tech Res Inst GaN series III-V compound semiconductor devices
JP3864670B2 (ja) * 2000-05-23 2007-01-10 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
TW488088B (en) * 2001-01-19 2002-05-21 South Epitaxy Corp Light emitting diode structure
KR20040081783A (ko) * 2002-02-12 2004-09-22 이데미쓰 고산 가부시키가이샤 유기 전기 발광 표시 장치 및 그 제조방법
US6720570B2 (en) * 2002-04-17 2004-04-13 Tekcore Co., Ltd. Gallium nitride-based semiconductor light emitting device
US7041529B2 (en) * 2002-10-23 2006-05-09 Shin-Etsu Handotai Co., Ltd. Light-emitting device and method of fabricating the same
KR100506730B1 (ko) * 2002-12-10 2005-08-08 삼성전기주식회사 발광 다이오드의 제조방법
JP2004311845A (ja) * 2003-04-09 2004-11-04 National Institute Of Advanced Industrial & Technology 発電機能を有する可視光透過構造体
US7122827B2 (en) * 2003-10-15 2006-10-17 General Electric Company Monolithic light emitting devices based on wide bandgap semiconductor nanostructures and methods for making same
US20050167681A1 (en) * 2004-02-04 2005-08-04 Samsung Electronics Co., Ltd. Electrode layer, light emitting device including the same, and method of forming the electrode layer

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100676286B1 (ko) * 2006-02-16 2007-01-30 서울옵토디바이스주식회사 ＺｎＯ층을 갖는 수직형 발광다이오드 및 그 제조방법
KR100903821B1 (ko) * 2006-07-28 2009-06-25 후가 옵토테크 인크. 반도체 발광 장치 및 그 제조방법
KR100862366B1 (ko) * 2007-05-11 2008-10-13 (주)더리즈 발광 다이오드 소자의 제조 방법
KR100946102B1 (ko) * 2008-03-31 2010-03-10 삼성전기주식회사 질화물 반도체 발광소자
KR101449035B1 (ko) * 2008-04-30 2014-10-08 엘지이노텍 주식회사 반도체 발광소자
KR101483230B1 (ko) * 2008-11-18 2015-01-16 삼성전자주식회사 질화물 반도체 발광 소자
WO2015047300A1 (en) * 2013-09-27 2015-04-02 Intel Corporation Forming led structures on silicon fins
US9847448B2 (en) 2013-09-27 2017-12-19 Intel Corporation Forming LED structures on silicon fins

Also Published As

Publication number Publication date
US20080286894A1 (en) 2008-11-20
KR100568308B1 (ko) 2006-04-05
US20060033116A1 (en) 2006-02-16
JP5251121B2 (ja) 2013-07-31
JP4091048B2 (ja) 2008-05-28
US20110248240A1 (en) 2011-10-13
JP2008153676A (ja) 2008-07-03
JP2006054417A (ja) 2006-02-23

Similar Documents

Publication Publication Date Title
JP4091048B2 (ja) 窒化ガリウム系半導体発光素子及びその製造方法
KR100631840B1 (ko) 플립칩용 질화물 반도체 발광소자
KR100586949B1 (ko) 플립칩용 질화물 반도체 발광소자
EP2763192B1 (en) Nitride semiconductor element and method for producing same
US7173277B2 (en) Semiconductor light emitting device and method for fabricating the same
US8541807B2 (en) Semiconductor light emitting device and light emitting apparatus having the same
KR101041843B1 (ko) 질화물계 화합물 반도체 발광소자 및 그 제조방법
KR100631967B1 (ko) 플립칩용 질화물 반도체 발광소자
KR100967841B1 (ko) 질화갈륨계 화합물 반도체 발광소자
JP2005183911A (ja) 窒化物半導体発光素子及び製造方法
KR100616591B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100506736B1 (ko) 질화갈륨계 반도체 발광 소자 및 그 제조방법
KR100721158B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100586973B1 (ko) 돌기부가 형성된 기판을 구비한 질화물 반도체 발광소자
KR20100137524A (ko) 발광 다이오드 구조, 램프 장치 및 발광 다이오드 구조를 형성하는 방법
KR100691264B1 (ko) 수직구조 질화물 반도체 발광소자
KR100631842B1 (ko) 질화물 반도체 발광소자
KR100631970B1 (ko) 플립칩용 질화물 반도체 발광소자
US7183579B2 (en) Gallium nitride (GaN)-based semiconductor light emitting diode and method for manufacturing the same
KR20050042715A (ko) 전극 구조체, 이를 구비하는 반도체 발광 소자 및 그제조방법
KR100616515B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100635159B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
KR101353577B1 (ko) 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee