KR20060012584A - 보안 메시지 인증 제어 명령어의 처리 방법 - Google Patents

보안 메시지 인증 제어 명령어의 처리 방법 Download PDF

Info

Publication number
KR20060012584A
KR20060012584A KR1020057019453A KR20057019453A KR20060012584A KR 20060012584 A KR20060012584 A KR 20060012584A KR 1020057019453 A KR1020057019453 A KR 1020057019453A KR 20057019453 A KR20057019453 A KR 20057019453A KR 20060012584 A KR20060012584 A KR 20060012584A
Authority
KR
South Korea
Prior art keywords
storage space
authentication code
calculating
storage
unit
Prior art date
Application number
KR1020057019453A
Other languages
English (en)
Other versions
KR100745889B1 (ko
Inventor
샨 런드밸
로날드 스미쓰
필 치-정 예
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20060012584A publication Critical patent/KR20060012584A/ko
Application granted granted Critical
Publication of KR100745889B1 publication Critical patent/KR100745889B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30018—Bit or string instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/3017—Runtime instruction translation, e.g. macros
    • G06F9/30174—Runtime instruction translation, e.g. macros for non-native instruction set, e.g. Javabyte, legacy code
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/3017—Runtime instruction translation, e.g. macros
    • G06F9/30178—Runtime instruction translation, e.g. macros of compressed or encrypted instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/342—Extension of operand address space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/355—Indexed addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • G06F9/3879—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Bioethics (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Health & Medical Sciences (AREA)
  • Computational Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Pure & Applied Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Storage Device Security (AREA)
  • Debugging And Monitoring (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
  • Multi Processors (AREA)
  • Communication Control (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Control Of Ac Motors In General (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Massaging Devices (AREA)
  • Percussion Or Vibration Massage (AREA)

Abstract

컴퓨팅 환경에서 저장 공간 내의 데이터에 대해 메시지 인증 코드를 계산하는 방법, 시스템 및 컴퓨터 프로그램 제품이 제공된다. 명령어가, 인증 코드가 계산될 저장 유닛을 지정한다. 컴퓨팅 연산이 저장 유닛에 대한 인증 코드를 계산한다.
메시지 인증, 보안, 명령어 포맷, 저장 공간, 데이터 구조

Description

보안 메시지 인증 제어 명령어의 처리 방법{PROCESSING A SECURITY MESSAGE AUTHENTICATION CONTROL INSTRUCTION}
본 발명은 컴퓨터 시스템 아키텍처에 관한 것이며, 구체적으로는 IBM z/Architecture를 증강시키고 기타 다른 아키텍처에 의해서도 에뮬레이팅될 수 있는 새로운 명령어에 관한 것이다.
본 발명에 앞서서, IBM은 1960년대 IBM System 360으로 알려진 머신들로 시작하여 지금까지, 많은 재능있는 엔지니어들의 작업을 통해서, 컴퓨팅 시스템에 대한 그 본질적 속성으로 인하여 "메인프레임"이라고 알려진 특수 아키텍처를 만들어 내었으며, 그 메인프레임의 연산 원리는 IBM 발명자들이 창작한 명령어들의 메인프레임 구현시 실행될 수 있는 명령어들(그 "메인프레임"으로 표현되는 컴퓨팅 머신의 상태를 개선하는데 크게 공헌하였기 때문에 여러 해에 걸쳐 지정된 IBM's Principles of Operation에 포함시켜 중요한 공헌으로 채택됨)을 기술함으로써 그 머신의 아키텍처를 나타낸다. 2000년 12월에 발간된 z/Architecture Principles of Operation의 제1 판은 SA22-7832-00이라는 표준 공개 참조번호를 갖는다.
이제는, 본 명세서에서 기술되는 바와 같이, 새로운 추가적 명령어들이 본 기술 분야에 도움이 될 것이고 z/Architecture 머신에 포함될 수 있으며, 다른 보 다 간단한 머신들에 의해서도 에뮬레이팅될 수 있음을 알 수 있다.
본 발명은 청구항 1항에서 청구되는 방법을 제공한다. 당업자라면, 첨부도면을 참조하여 본 명세서의 다음 상세한 설명에 의하여 본 발명의 바람직한 실시예들을 명백히 파악할 수 있을 것이다.
도 1은 RRE 명령어 포맷의 계산 메시지 인증 코드(KMAC) 명령어를 도시한 도면,
도 2는 도 1의 KMAC 명령어에 대한 함수 코드를 나타내는 테이블,
도 3은 도 1의 KMAC 명령어에 대한 일반적 레지스터 할당을 도시한 도면,
도 4는 Fit-Wise Exclusive Or에 이용되는 심볼을 도시한 도면,
도 5는 DEA 암호화 및 암호해독을 위한 심볼을 도시한 도면,
도 6은 KMAC-Query를 위한 파라미터 블록의 포맷을 도시한 도면,
도 7은 KMAC-DEA를 위한 파라미터 블록의 포맷을 도시한 도면,
도 8은 KMAC-DEA의 연산을 도시한 도면,
도 9는 KMAC-TDEA-128을 위한 파라미터 블록의 포맷을 도시한 도면,
도 10은 KMAC-TDEA-128의 연산을 도시한 도면,
도 11은 KMAC-TDEA-192를 위한 파라미터 블록의 포맷을 도시한 도면,
도 12는 KMAC-TDEA-192의 연산을 도시한 도면,
도 13은 KMAC의 실행 우선 순위를 보여주는 표,
도 14는 암호 코프로세서를 도시한 도면,
도 15는 바람직한 실시예에 따른 명령어들과 데이터를 포함한 컴퓨터 메모리 저장 장치, 그리고 이들 구조형 명령어를 채택하는 컴퓨터 시스템 상에서 이들 명령어들을 페치하고 디코딩하고 실행하기 위한 메카니즘이나 이들 구조형 명령어들의 에뮬레이션에 이용되는 것과 같은 메카니즘에 관한 일반적인 바람직한 실시예를 도시한 도면.
계산 메시지 인증 코드(KMAC) 명령어에 대해 먼저 논의할 것이고, 그 다음 바람직한 컴퓨터 시스템, 또는 그 명령어 실행을 위한 다양한 아키텍처를 갖는 컴퓨터 시스템을 에뮬레이팅하기 위한 컴퓨터 시스템에 관하여 논의할 것이다.
계산 메시지 인증 코드(COMPUTE MESSAGE AUTHENTICATION CODE:KMAC)
도 1은 RRE 명령어 포맷의 계산 메시지 인증 코드(KMAC)를 도시한 도면이다.
범용 레지스터 0 내에 함수 코드로써 지정되어 있는 함수가 수행된다. 명령어의 비트 16-23과 R1 필드는 무시된다.
범용 레지스터 0의 비트 위치 57-63이 함수 코드를 포함한다. 도 2는 그 할당된 함수 코드를 보여준다. 그외 다른 모든 함수 코드들은 할당되어 있지 않다. 범용 레지스터 0의 비트 56은 제로여야 하고, 그렇지 않으면 지정 예외(specification exception)가 인식된다. 범용 레지스터의 모든 다른 비트들은 무시된다.
범용 레지스터 1은 저장장치 내의 파라미터 블록에서 최좌측 바이트의 논리 주소를 포함한다. 24 비트 어드레싱 모드에서, 범용 레지스터 1의 비트 위치 40- 63의 내용은 어드레스를 이루고, 비트 위치 0-39의 내용은 무시된다. 31 비트 어드레싱 모드에서, 범용 레지스터 1의 비트 위치 33-63의 내용은 어드레스를 이루며, 비트 위치 0-32의 내용은 무시된다.
64 비트 어드레싱 모드에서, 범용 레지스터 1의 비트 위치 0-63의 내용은 어드레스를 이룬다.
도 2에는, 계산 메시지 인증 코드에 대한 함수 코드가 도시되어 있다.
모든 다른 함수 코드들은 할당되어 있지 않다. 질의 함수는 다른 함수의 가용성을 표시하는 수단을 제공한다. 범용 레지스터 R2 및 R2+1의 내용은 무시된다.
모든 다른 함수들에 있어서, 두 번째 오퍼랜드는 파라미터 블록 내의 초기 체이닝 값(chaining value)을 이용하여 함수 코드로써 지정된 대로 처리되고 그 결과가 체이닝 값을 대체한다. 그 연산은 또한 파라미터 블록 내의 암호 키(cryptographic key)를 이용한다. 두 번째 오퍼랜드 위치의 끝에 도달하거나 CPU가 정한 수의 바이트가 처리되거나, 둘 중 어느 것이라도 먼저 발생하게 될 때까지 연산이 진행한다. 그 결과는 조건 코드에 표시된다.
R2 필드는 짝수-홀수 쌍의 범용 레지스터들을 지정하고 짝수 번호 레지스터를 지정해야 하는데, 그렇지 않으면 지정 예외가 인식된다.
두 번째 오퍼랜드의 최좌측 바이트의 위치는 R2 범용 레지스터의 내용에 의하여 지정된다. 두 번째 오퍼랜드 위치의 바이트 수가 범용 레지스터 R2+1에 지정된다.
연산의 일부로서, 범용 레지스터 R2 내의 어드레스는 두 번째 오퍼랜드로부 터 처리된 바이트 수만큼 증가되고, 범용 레지스터 R2+1 내의 길이는 동일한 수만큼 감소된다. 어드레스와 길이의 구성 및 갱신은 어드레싱 모드에 의존한다.
24 비트 어드레싱 모드에서, 범용 레지스터 R2의 비트 위치 40-63의 내용은 두 번째 오퍼랜드의 어드레스를 이루고, 무시되며, 갱신된 어드레스의 비트 40-63은 범용 레지스터 R_ 내의 대응 비트들을 대체하고, 그 갱신된 어드레스의 비트 위치 40으로부터의 캐리는 무시되며, 범용 레지스터 R_의 비트 위치 32-39의 내용은 제로로 설정된다. 31 비트 어드레싱 모드에서, 범용 레지스터 R_의 비트 위치 33-63의 내용은 두 번째 오퍼랜드의 어드레스를 이루고, 비트 위치 0-32의 내용은 무시되며, 갱신된 어드레스의 비트 33-63은 범용 레지스터 R_의 대응 비트들을 대체하고, 그 갱신된 어드레스의 비트 위치 33으로부터의 캐리는 무시되며, 범용 레지스터 R_의 비트 위치 32의 내용이 제로로 설정된다. 64 비트 어드레싱 모드에서, 범용 레지스터 R_의 비트 위치 0-63의 내용은 두 번째 오퍼랜드의 어드레스를 이루고, 갱신된 어드레스의 비트 0-63은 범용 레지스터 R_의 내용을 대체하며 비트 위치 0으로부터의 캐리는 무시된다.
24 비트 및 31 비트 어드레싱 모드에서, 범용 레지스터 R2+1의 비트 위치 32-63의 내용은, 두 번째 오퍼랜드에서의 바이트 수를 지정하는 32 비트 비부호형 이진 정수를 구성하고, 그 갱신된 값은 범용 레지스터 R2+1의 비트 위치 32-63의 내용을 대체한다. 64 비트 어드레싱 모드에서, 범용 레지스터 R2+1의 비트 위치 0-63의 내용은, 두 번째 오퍼랜드에서의 바이트 수를 지정하는 64 비트 비부호형 이진 정수를 구성하고, 그 갱신된 값은 범용 레지스터 R2+1의 비트 위치 32-63의 내용을 대체한다.
24 비트 또는 34 비트 어드레싱 모드에서, 범용 레지스터 R2와 R2+1의 비트 위치 0-31의 내용은 항상 변경되지 않고 유지된다.
도 3은 앞서 기술된 범용 레지스터의 내용을 보여준다.
액세스 레스스터 모드에 있어서, 액세스 레지스터 1 및 R2는 파라미터 블록과 두 번째 오퍼랜드를 포함하고 있는 어드레스 공간을 각각 지정한다. 블록 별로, 두 번째 오퍼랜드의 최좌측에서 프로세싱이 시작되어 오른쪽으로 진행하는 것처럼 결과가 얻어진다. 연산은 두 번째 오퍼랜드 내의 모든 소스 바이트들이 처리된 경우나, CPU가 정한, 두 번째 오퍼랜드 길이보다는 작은 수의 블록이 처리된 경우에 종료하며 전자를 정상 완료, 후자를 불완전 완료라 한다. CPU가 정한 블록의 수 블록은 모델에 따라 다르고, 명령어가 실행될 때마다 상이한 수일 수 있다. CPU가 정한 블록 수는 일반적으로 제로가 아니다. 어떠한 이례적 상황에서는, 그 수가 제로일 수 있고, 조건 코드 3은 비진행 상태(no-progress) 설정될 수 있다. 그러나, CPU는 이와 같은 비진행 상태가 끝없이 반복되지 않도록 보호한다.
체이닝 값 필드가 두 번째 오퍼랜드의 임의의 부분에 중첩되는 경우, 체이닝 값 필드 내의 결과가 예측 가능하지 않다.
정상 완료는 범용 레지스터 R2+1에 지정된 만큼의 두 번째 오퍼랜드 내의 바이트 수가 처리된 때 발생한다.
정상 완료로 인하여 동작이 종료된 경우, 조건 코드 0이 설정되고 R2+1의 결과 값이 제로가 된다. 불완전 완료로 인하여 동작이 종료된 경우, 조건 코드 3이 설정되고 R2+1의 결과 값은 제로가 아니게 된다.
처음에 두 번째 오퍼랜드의 길이가 제로인 경우, 그 두 번째 오퍼랜드와 파라미터 블록은 액세스되지 않고, 범용 레지스터 R2 및 R2+1은 변경되지 않으며, 조건 코드 0이 설정된다.
다른 CPU와 채널 프로그램에 의하여 관찰되는 것처럼, 파라미터 블록과 저장 오퍼랜드에 대한 참조는 복수-액세스 참조가 될 수 있고, 이들 저장 위치에 대한 액세스가 반드시 블록-동시적이지는 않으며, 이들 액세스나 참조의 순서는 정해져 있지 않다.
한 번의 명령어 실행에서 처리되는 것보다 더 많은 부분의 두 번째 오퍼랜드에 대해 액세스 예외가 보고될 수는 있지만, 두 번째 오퍼랜드의 길이를 넘는 위치에 대해서나 처리 중인 현재 위치를 넘어서 4K 바이트를 넘어서는 위치에 대해서는 액세스 예외가 인식되지 않는다.
함수 기술에 이용되는 심볼들
도 4 및 도 5의 심볼들은 계산 메시지 인증 코드 함수들에 대한 다음의 기술에서 이용된다. 데이터-암호화-알고리즘(DEA) 함수에 있어서는, DEA 키의 각 바이트에 속한 DEA-키-패리티 비트가 무시되고, 그 키의 DEA-키 패리티와 무관하게, 상기 동작이 정상적으로 진행된다.
데이터 암호화 알고리즘에 관한 추가적 설명은 Data Encryption Algorithm, ANSI-X3.92.1981, American National Standard for Informaion Systems에서 찾을 수 있다.
KMAC-Query(함수 코드 0)
명령어에 의해서 이용되는 오퍼랜드와 어드레스의 위치는 도 3에 도시된 것과 같다. KMAC-Query 함수에 이용되는 파라미터 블록은 도 6에 도시된 포맷을 갖는다.
128 비트의 상태 워드가 그 파라미터 블록에 저장되어 있다. 이 필드의 비트 0 내지 127은 KMAC 명령어의 함수 코드 0 내지 127에 각각 대응한다. 비트가 1이면, 대응 함수가 인스톨되고, 그렇지 않으면 그 함수가 인스톨되지 않는다.
KMAC-Qurey 함수의 실행이 완료되면 조건 코드 0이 설정되고, 조건 코드 3은 이 함수에 적용 가능하지 않다.
KMAC-DEA(함수 코드 1)
명령어에 의하여 이용되는 오퍼랜드와 어드레스의 위치는 도 3에 도시된 것과 같다.
KMAC-DEA 함수에 이용되는 파라미터 블록은 도 7에 도시된 포맷을 갖는다.
오퍼랜드 2 내의 8-바이트 메시지 블록(M1, M2,...,Mn)에 대한 메시지 인증 코드는 그 파라미터 블록 내의 64 비트 체이닝 값 및 64 비트 암호화 키와 함께 DEA 알고리즘을 이용하여 계산된다.
출력 체이닝 값(OCV)이라고도 불리는 메시지 인증 코드가 그 파라미터 블록의 체이닝 값 필드에 저장된다. KMAC-DEA 연산은 도 8에 도시되어 있다.
KMAC-TDEA-128(함수 코드 2)
명령어에 의해 이용되는 오퍼랜드와 어드레스의 위치는 도 3에 도시된 것과 같다.
KMAC-TDEA-128 함수에 대해 이용되는 파라미터 블록은 도 9에 도시된 포맷을 갖는다.
오퍼랜드 2 내의 8-바이트 메시지 블록(M1, M2,...,Mn)에 대한 메시지 인증 코드는 그 파라미터 블록 내의 64 비트 체이닝 값 및 두 개의 64 비트-암호화 키와 함께 TDEA 알고리즘을 이용하여 계산된다.
출력 체이닝 값(OCV)이라고도 불리는 메시지 인증 코드가 그 파라미터 블록의 체이닝 값 필드에 저장된다. KMAC-TDEA-128 연산이 도 10에 도시되어 있다.
KMAC-TDEA-192(함수 코드 3)
명령어에 의해 이용되는 오퍼랜드와 어드레스의 위치는 도 3에 도시된 것과 같다.
KMAC-TDEA-192 함수에 대해 이용되는 파라미터 블록은 도 11에 도시된 포맷을 갖는다.
오퍼랜드 2 내의 8-바이트 메시지 블록(M1, M2,...,Mn)에 대한 메시지 인증 코드는 그 파라미터 블록 내의 64 비트 체이닝 값 및 세 개의 64 비트-암호화 키와 함께 TDEA 알고리즘을 이용하여 계산된다.
출력 체이닝 값(OCV)이라고도 불리는 메시지 인증 코드가 그 파라미터 블록의 체이닝 값 필드에 저장된다. KMAC-TDEA-192 연산이 도 12에 도시되어 있다.
KMAC에 대한 특수 조건
다음 중 임의의 조건이 발생할 경우 지정 예외가 인식되고 아무런 다른 동작 도 일어나지 않는다.
1. 범용 레지스터 0의 비트 56이 제로가 아닌 경우
2. 범용 레지스터 0의 비트 57-63이 할당되지 않았거나 인스톨되지 않은 함수 코드를 지정하는 경우
3. R_필드가 홀수-번호의 레지스터나 범용 레지스터 0을 지정하는 경우
4. 두 번째 오퍼랜드 길이가 지정된 함수의 데이터 블록 사이즈의 배수가 아닌 경우(계산 메시지 인증 코드 함수들을 위한 데이터 블록 사이즈를 결정하기 위한 페이지 7-92 상의 도면 7-54 참조)
결과 조건 코드
0 정상 완료
1 --
2 --
3 부분적 완료
프로그램 예외
·액세스(페치, 오퍼랜드 2, 암호화 키; 페치 및 저장, 체이닝 값)
·연산(메시지-보안 어시스트가 인스톨되지 않은 경우)
·사양(specification)
프로그래밍 노트
1. 범용 레지스터 0의 비트 56은 추후의 확장을 위해 예약되어 있고 제로로 설정되어야 한다.
2. 조건 코드 3이 설정되어 있으면, 일반적으로 범용 레지스터 R2 및 R2+1에서의 두 번째 오퍼랜드 어드레스 및 길이 각각과, 파라미터 블록 내의 체이닝 값은, 프로그램이 간단하게 명령어로 다시 분기하여 그 연산을 지속할 수 있도록 갱신된다. 이례적 상황에 있어서, CPU는 비진행 상태(non-progress case)가 계속하여 재발하지 않도록 보호한다. 따라서, 프로그램은 조건 코드 3이 설정되어 있는 경우에도 무한 루프에 노출되지 않고서 언제나 명령어로 안전하게 다시 분기할 수 있다.
3. 초기에 두 번째 오퍼랜드의 길이가 0이 아니고 조건 코드 0이 설정된 경우, 레지스터들은 조건 코드 3에 관한 것과 동일한 방식으로 갱신되고, 이러한 경우 체이닝 값은 부가 오퍼랜드들이 해당 체인의 일부인 것처럼 처리될 수 있다.
4. 메시지의 첫 번째 부분을 처리하기 이전에, 프로그램은 체이닝값 필드에 대한 초기 값을 설정해야 한다. ANSI X9.9 또는 X9.19에 따르기 위하여, 초기 체이닝 값은 모두 이진 값 제로로 설정될 것이다.
암호 코프로세서
바람직한 실시예에 의하면, 본 명세서에서 기술된 명령어들과 함께 사용될 수 있고, 적절한 명령어들을 이용하여 체인형의 암호식 사용에 이용될 수 있는 다양한 체이닝 메시지 태스크들을 지원할 수 있고 암호 메시지(cipher message)를 실행할 수 있는 암호 코프로세서가 제공된다.
도 14는 범용 마이크로프로세서 상의 전체 내부 실행 유닛에 대해 공통적인 데이터 경로에 직접 부착된 암호 코프로세서를 도시하고 있는데, 이는 복수의 실행 파이프라인을 가지고 있다. 마이크로프로세서 내부 버스(1)는, 그 암호 제어 유닛(2)에 부착된 모든 다른 실행 유닛들에 공통적이고, 그 제어 유닛은 실행해야 하는 프로세서 명령어들에 대해 버스를 감시한다.
암호 제어 유닛은, 범용 마이크로프로세서 상의 중앙 처리 장치의 전체 내부 실행 유닛들에 공통적인, 그 중앙 처리 장치에 대해 가용 하드웨어(복수의 실행 파이프라인을 갖는 바람직한 실시예에서는 E0,...,En 또는 이들의 조합)를 제공하는 데이터 경로에 직접 부착된 암호 코프로세서를 제공한다. 명령 레지스터(3) 내에서 암호 명령어를 만나면, 제어 유닛(2)은 가용 하드웨어로부터 적절한 알고리즘을 호출한다. 오퍼랜드 데이터가 동일한 내부 이크로프로세서 버스를 통하여 입력 FIFO 레지스터(4)를 거쳐 전달된다. 동작이 완료되면 상태 레지스터(6) 내에 플래그가 설정되고 그 결과가 이용 가능해져서 출력 FIFO 레지스터(5)로부터 판독된다.
본 발명에 관하여 설명된 바람직한 실시예는 시스템의 성능 목표에 따른 구체적 구현마다에 의해 요구되는 수 만큼의 하드웨어를 포함하도록 확장 가능하게 설계된다. 입력 및 출력 레지스터(7)로의 데이터 경로가 전체 엔진들 간에 공통적이다. 본 발명의 암호 함수들에 관한 바람직한 실시예는 CPU 상의 실행 유닛 하드웨어로써 구현되고 이러한 구현은 암호화 연산을 호출하고 실행하는데 있어서 지연 시간을 줄일 수 있게 하며 효율을 증가시킨다.
이와 같은 지연 감소는 자주 암호화 동작들을 많이 행하는 시스템들에 있어서 범용 프로세서들의 능력을 강화시키고, 특히 적은 양의 데이터만을 처리하는 경 우 그러하다. 이는 안전한 온라인 트랜잭션 수행에 관련된 프로세스들을 크게 가속시킬 수 있는 구현을 가능하게 한다. 가장 일반적인 온란인 트랜잭션 보호 방법은 세 가지 알고리즘 세트로 이루어진다. 첫째 알고리즘은 한 세션에 있어서 오직 한 번만 이용되고, 하드웨어 또는 소프트웨어로 구현될 수 있는 반면, 다른 연산들은 모든 세션의 트랜잭션마다 호출되고, 소프트웨어로써 그 알고리즘을 실행하기 위한 시간에 있어서의 비용뿐만 아니라 외부 하드웨어 호출에 의한 지연에 있어서의 비용도 본 발명에 의해 모두 제거된다.
도 15에는, 실질적으로 IBM 안에서 실험적으로 증명했던 것과 같이, 프로그래머들(오늘날은 보통 "C" 프로그래머들)에 의해서 이용되는 명령어들에 대한 롱 디스플레이스먼트 설비(long displacement facility)의 컴퓨터 구조형 명령어(computer architected instruction) 포맷의 상용(commercial) 구현에 있어서, 이용될 수 있는 전술한 마이크로프로세서를 갖는 메인프레임 컴퓨터에서 구현했던 것을 구현하는 방법을 개념적으로 도시하고 있다. 이들 저정 매체에 저장된 명령어 포맷은 본래 Z/Architecture IBM Server 내에서 실행될 수 있고, 또는 이와 달리 다른 아키텍처를 실행하는 머신들에서도 실행될 수 있다. 이들은 기존의, 그리고 장래의 IBM 메인프레임 서버들 내에서, 그리고 기타 다른 IBM 머신들(예컨대, pSerise Servers 및 xSeries Servers) 상에서 에뮬레이팅될 수 있다. IBM, Intel, AMD, Sun Microsystems 및 기타 회사들에 의해 제조된 하드웨어를 이용하는 광범위한 머신들 상에서 Linux를 실행하는 머신들로써 이들이 실행될 수도 있다. Z/Architecture 하의 하드웨어 상에서의 실행에 더하여, Hercules, UMX, FXI 또는 Platform Solutions에 의한 에뮬레이션을 이용하는 머신들뿐만 아니라 Linux가 이용될 수 있는데, 일반적으로 실행은 에뮬레이션 모드에서 이루어진다. 에뮬레이션 모드에서는, 에뮬레이팅되는 특정 명령어가 디코딩되고, 각각의 명령어를 구현하기 위한 서브루틴이, C 서브루틴이나 드라이버로서, 또는 바람직한 실시예에 관한 설명을 이해한 후에는 당업자들의 기술범위에 속한 특정 하드웨어에 대한 드라이버를 제공하는 소정의 기타 다른 방법으로써, 구축된다. US5551013, US6009261, US5574873, US6308255, US6463582 및 US5790825를 포함(이로써 제한되는 것은 아님)한 다양한 소프트웨어 및 하드웨어 에뮬레이션 특허들은, 당업자들에게 있어서 이용 가능한 타겟 머신을 위하여 각기 다른 머신에 대해 구조화된 명령어 포맷의 에뮬레이션을 달성할 수 있게 하는 다양한 주지의 방법들과, 앞서 참조된 것들에 의하여 이용되는 상용 소프트웨어 기법들을 보여주고 있다.
바람직한 실시예에서, 비수퍼스칼라 명령어에 대한 기존의 프리-롱 디스플레이스먼트(pre-long displacement)의 명령어 포맷은 기존의 베이스 레지스터와 12 비트 비부호형 디스플레이스먼트의 합산이나, 베이스 레지스터, 인덱스 레지스터 및 12 비트 비부호형 디스플레이스먼트의 합산에 의하여 오퍼랜드 저장 어드레스를 구성하고, 새로운 롱 디스플레이스먼트 명령어 포맷이 베이스 레지스터와 20 비트 부호형 디스플레이스먼트를 합산하거나 베이스 레지스터, 인덱스 레지스터 및 20 비트 부호형 디스플레이스먼트를 합산함으로써 오퍼랜드 저장 어드레스를 형성한다.
도 15에 도시된 바와 같이, 이들 명령어는 프로세서에 의하여 하드웨어 내에 서 실행되거나 다양한 네이티브 명령어 세트를 포함하는 컴퓨터 상에서 실행되는 소프트웨어에 의해 상기 명령어 세트의 에뮬레이션에 의해 실행된다.
도 15에서, 참조번호(501)는 명령어들과 데이터를 포함한 컴퓨터 메모리 저장장치를 도시하고 있다. 본 발명에서 기술된 롱 디스플레이스먼트의 명령어들이 이 컴퓨터 내에 먼저 저장되어 있을 것이다. 참조번호(502)는 컴퓨터 메모리로부터 명령어들을 페치하기 위한 메카니즘을 도시한 것이고 페치한 이들 명령어들의 국부적 버퍼링도 포함할 수 있다. 그 다음 그 원시 명령어들을 명령어 디코더(503)로 전달하는데, 그 명령어 디코더(503)는 어떤 유형의 명령어가 페치되었는지를 결정한다. 참조번호(504)는 명령어 실행을 위한 메치니즘을 도시하고 있다. 이는 데이터를 저장한 메모리(501)로부터 레지스터로, 그리고 다시 레지스터로부터 메모리로의 데이터를 로딩하는 과정이나, 소정 유형의 산술 연산이나 논리 연산을 수행하는 과정을 포함할 수 있다. 이와 같이, 수행될 해당 타입의 동작은 명령어 디코더에 의해 앞서 결정되어 있다. 본 발명에서 기술된 롱 디스플레이스먼트의 명령어들이 여기서 실행될 것이다. 롱 디스플레이스먼트의 명령어들이 컴퓨터 시스템 상에서 그대로 수행된다면, 이 다이어그램은 앞서 기술한 바와 같이 완전한 것이 된다. 그러나, 롱 디스플레이스먼트의 명령어들을 포함한 명령어 세트 아키텍처가 또 다른 컴퓨터 상에서 에뮬레이팅될 경우, 앞서의 프로세스는 호스트 컴퓨터(505) 상의 소프트웨어로써 구현될 것이다. 이러한 경우, 앞서 설명된 메카니즘들은 대개 에뮬레이터 소프트웨어 내의 하나 이상의 소프트웨어나 서브루틴으로 구현될 것이다. 양 경우 모두에서, 명령어가 페치되고 디코딩되고 실행된다.
보다 구체적으로, 이들 구조형 명령어들은 오퍼랜드 저장 어드레스를 구성하는데 이용되는 12 비트 비부호형 디스플레이스먼트를 포함한 기존의 명령어 포맷을 갖는 컴퓨터 아키텍처에 의하여 이용될 수 있고, 오퍼랜드 저장 어드레스를 구성하는데 이용되는 확장된 부호형 디스플레이스먼트를 포함한, 부가적 디스플레이스먼트 비트들, 바람직하게는 20 비트를 제공하는 부가적 명령어 포맷들을 갖는 컴퓨터 아키텍처에서도 이용될 수 있다. 이들 컴퓨터 구조형 명령어들은 컴퓨터 저장 매체에 저장된 컴퓨터 소프트웨어를 구성하는데, 이는 그 컴퓨터 소프트웨어를 활용한 프로세서 실행시 코드를 생성하기 위한 것이고, 또한 컴퓨터 저장 매체(501)에 저장된 컴파일러나 에뮬레이터/인터프리터에 의하여 이용될 명령어 코드를 형성하기 위한 것이며, 그 명령어 코드의 첫번째 부분은 수행될 연산을 지정한 연산 코드이고 두번째 부분은 관련된 오퍼랜드를 지정한다. 롱 디스플레이스먼트의 명령어들은 부가적 어드레스들이 그 롱 디스플레이스먼트의 설비 명령어들을 이용하여 직접 어드레싱될 수 있도록 한다.
도 15에 도시된 바와 같이, 이들 명령어들은 프로세서에 의해서 하드웨어 내에서 실행되거나 다양한 네이티브 명령어 세트를 갖춘 컴퓨터 상에서 실행되는 소프트웨어에 의한 상기 명령어 세트의 에뮬레이션에 의해서 실행된다.
바람직한 실시예의 컴퓨터 아키텍처에 따르면 디스플레이스먼트 필드는 두 부분으로 정의되는데, 그 최하위 부분이 DL, 오퍼랜드 1에 대해서는 DL1 또는 오퍼랜드 2에 대해서는 DL2라 불리는 12 비트이고, 최상위 부분은 DH, 오퍼랜드 1에 대해서는 DH1 또는 오퍼랜드 2에 대해서는 DH2라 불리는 8비트이다.
또한, 바람직한 컴퓨터 아키텍처는 op 코드가 비트 위치 0 내지 7 그리고 40 내지 47에 있고, 비트 위치 8 내지 11에는 R1이라 불리는 타겟 레지스터, 비트 위치 12 내지 15에는 X2라 불리는 인덱스 레지스터, 비트 위치 16 내지 19에는 B2라 불리는 베이스 레지스터, 비트 위치 20 내지 31에는 DL2라 불리는 첫번째 부분과 비트 위치 32 내지 39에는 DH2라 불리는 두번째 부분을 갖춘 두 부분으로 이루어진 디스플레이스먼트 부분이 있는 명령어 포맷을 갖는다.
이러한 컴퓨터 아키텍처는 op 코드가 비트 위치 0 내지 7 그리고 40 내지 47에 있고, 비트 위치 8 내지 11에는 R1이라 불리는 타겟 레지스터, 비트 위치 12 내지 15에는 R3라 불리는 소스 레지스터, 비트 위치 16 내지 19에는 B2라 불리는 베이스 레지스터, 비트 위치 20 내지 31에는 DL2라 불리는 첫번째 부분과 비트 위치 32 내지 39에는 DH2라 불리는 두번째 부분을 갖춘 두 부분으로 이루어진 디스플레이스먼트 부분이 있는 명령어 포맷을 갖는다.
또한, 롱 디스플레이스먼트의 설비를 갖는 컴퓨터 아키텍처 명령어들은 op 코드가 비트 위치 0 내지 7 그리고 40 내지 47에 있고, 비트 위치 8 내지 11에는 R1이라 불리는 타겟 레지스터, 비트 위치 12 내지 15에는 M3이라 불리는 마스크값, 비트 위치 16 내지 19에는 B2라 불리는 베이스 레지스터, 비트 위치 20 내지 31에는 DL2라 불리는 첫 번째 부분과 비트 위치 32 내지 39에는 DH2라 불리는 두 번째 부분을 갖춘 두 부분으로 이루어진 디스플레이스먼트 부분이 있는 명령어 포맷을 갖는다.
도시된 바와 같이, 롱 디스플레이스먼트의 설비를 갖춘 바람직한 컴퓨터 아 키텍처는 op 코드가 비트 위치 0 내지 7 그리고 40 내지 47에 있고, 비트 위치 8 내지 15에는 I2라 불리는 중간값, 비트 위치 16 내지 19에는 B2라 불리는 베이스 레지스터, 비트 위치 20 내지 31에는 DL1이라 불리는 첫 번째 부분과 비트 위치 32 내지 39에는 DH2라 불리는 두 번째 부분을 갖춘 두 부분으로 이루어진 디스플레이스먼트 부분이 있는 명령어 포맷을 포함한다.
본 발명의 롱 디스플레이스먼트 설비의 컴퓨터 아키텍처는 오직 새로운 20 비트의 비부호형 디스플레이스먼트를 갖춘 명령어 포맷만을 이용하는, 새로이 생성된 명령어들을 이용할 때 효과적으로 동작한다.
본 발명의 컴퓨터 아키텍처에 관한 구체적 실시예에서는 단지 12 비트 비부호형 디스플레이스먼트 만을 갖춘 명령어 포맷을 갖는 기존의 명령어들을 이용하고, 또한 이제는 고차의 8 비트 디스플레이스먼트, 필드 DH가 모두 제로일 때 기존의 12 비트 비부호형 디스플레이스먼트 값을 갖거나, 그 고차의 8 비트 디스플레이스먼트, 필드 DH가 모두 제로가 아닐 때 20 비트 부호형 값을 갖는 새로운 명령어 포맷이 되도록 정의되어 있다.
컴퓨팅 환경의 저장 공간 내의 데이터에 대한 메시지 인증 코드를 컴퓨팅하기 위한 장치로서, 명령어를 통해 인증 코드가 컴퓨팅될 저장 유닛을 지정하기 위한 수단과, 그 저장 유닛에 대해 인증 코드를 계산하기 위한 수단을 포함한다.

Claims (18)

  1. 컴퓨팅 환경에서 저장 공간 내의 데이터에 대해 메시지 인증 코드(message authentication code)를 계산하는 방법으로서,
    명령어를 통하여, 인증 코드가 계산될 저장 공간 유닛(unit of storage)을 지정하는 단계와,
    상기 저장 공간 유닛에 대하여 인증 코드를 계산하는 단계
    를 포함하는 인증 코드 계산 방법.
  2. 제1항에 있어서,
    상기 지정 단계는 상기 저장 공간 유닛에 관한 데이터 구조의 위치 정보를 제공하는 단계를 포함하는 인증 코드 계산 방법.
  3. 제2항에 있어서,
    상기 위치 정보는 상기 데이터 구조의 시작(origin)을 포함하는 인증 코드 계산 방법.
  4. 제3항에 있어서,
    상기 위치 정보는 상기 데이터 구조의 엔트리의 인덱스를 더 포함하고, 상기 엔트리는 상기 저장 공간 유닛에 대응하는 인증 코드 계산 방법.
  5. 제1항에 있어서,
    상기 인증 코드 계산 단계는 상기 명령어와 함께 암호 키(cryptographic key)를 제공하는 단계 - 상기 명령어는 상기 인증 코드 계산에 상기 암호 키를 이용함 - 를 포함하는 인증 코드 계산 방법.
  6. 제1항에 있어서,
    상기 저장 공간 유닛은 하나의 저장 공간 세그먼트(segment of storage)와 하나의 저장 공간 영역(region of storage) 중 하나를 갖고, 상기 데이터 구조는 세그먼트 데이터 구조와 영역 데이터 구조 중 하나를 갖는 인증 코드 계산 방법.
  7. 제1항에 있어서,
    상기 인증 코드 계산 단계가 상기 명령어를 통하여 수행되는 인증 코드 계산 방법.
  8. 제1항에 있어서,
    상기 인증 코드 계산 단계는 상기 저장 공간 유닛과 연관된 암호 키를 제공하는 단계를 포함하는 인증 코드 계산 방법.
  9. 제1항에 있어서,
    상기 데이터 구조는 복수의 엔트리를 포함하고, 상기 인증 코드 계산 단계는 처리 대상이 되는 상기 저장 공간 유닛과 연관된 엔트리 - 상기 엔트리는 암호 키를 포함함 - 를 얻기 위하여 인덱스를 사용하는 단계를 더 포함하는 인증 코드 계산 방법.
  10. 제1항에 있어서,
    상기 저장 공간 유닛은 하나의 저장 공간 세그먼트를 갖고, 상기 저장 공간 세그먼트는 복수의 저장 공간 페이지를 포함하는 인증 코드 계산 방법.
  11. 제1항에 있어서,
    상기 저장 공간 유닛은 하나의 저장 공간 영역을 갖고, 상기 저장 공간 영역은 복수의 저장 공간 세그먼트를 포함하며, 하나의 저장 공간 세그먼트는 복수의 저장 공간 페이지를 갖는 인증 코드 계산 방법.
  12. 제1항에 있어서,
    상기 지정 단계는 복수의 저장 공간 유닛을 지정하는 단계를 포함하고, 상기 인증 코드 계산 단계는 상기 복수의 저장 공간 유닛에 대해 상기 인증 코드를 계산하는 단계를 포함하는 인증 코드 계산 방법.
  13. 제12항에 있어서,
    상기 인증 코드 계산 단계는 상기 복수의 저장 공간 유닛 인증 코드를 계산하기 위한 체이닝 동작을 포함하는 인증 코드 계산 방법.
  14. 제1항에 있어서,
    상기 저장 공간은 가상 저장 공간을 포함하는 인증 코드 계산 방법.
  15. 제1항에 있어서, 상기 명령어는 하드웨어, 펌웨어 및 소프트웨어 중 적어도 하나로 구현되는 인증 코드 계산 방법.
  16. 제1항에 있어서,
    상기 명령어는 상기 명령어의 아키텍처를 에뮬레이팅하는 처리 유닛에 의하여 실행되고, 상기 명령어의 아키텍처는 상기 처리 유닛의 아케틱처와는 다른 인증 코드 계산 방법.
  17. 컴퓨팅 환경의 저장 공간에서 인증 코드 계산을 위한 시스템으로서, 제1항 내지 제16항 중 어느 한 항의 방법을 이루는 단계들을 수행하기 위한 수단들을 포함하는 시스템.
  18. 제1항 내지 제16항 중 어느 한 항의 방법을 수행하기 위한 컴퓨터 판독가능 프로그램 코드를 갖는 적어도 하나의 컴퓨터 사용 가능 매체를 포함하는 컴퓨터 프 로그램 제품.
KR1020057019453A 2003-05-12 2004-04-30 보안 메시지 인증 제어 명령어의 처리 방법 KR100745889B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/435,910 2003-05-12
US10/435,910 US7356710B2 (en) 2003-05-12 2003-05-12 Security message authentication control instruction

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020067015918A Division KR20060103282A (ko) 2003-05-12 2004-04-30 보안 메시지 인증 제어 명령어의 처리 방법

Publications (2)

Publication Number Publication Date
KR20060012584A true KR20060012584A (ko) 2006-02-08
KR100745889B1 KR100745889B1 (ko) 2007-08-02

Family

ID=33417040

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020057019453A KR100745889B1 (ko) 2003-05-12 2004-04-30 보안 메시지 인증 제어 명령어의 처리 방법
KR1020067015918A KR20060103282A (ko) 2003-05-12 2004-04-30 보안 메시지 인증 제어 명령어의 처리 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020067015918A KR20060103282A (ko) 2003-05-12 2004-04-30 보안 메시지 인증 제어 명령어의 처리 방법

Country Status (15)

Country Link
US (2) US7356710B2 (ko)
EP (2) EP1588255B1 (ko)
KR (2) KR100745889B1 (ko)
CN (2) CN100363887C (ko)
AT (2) ATE350701T1 (ko)
AU (1) AU2004236860B2 (ko)
CA (1) CA2522995C (ko)
DE (2) DE602004008933D1 (ko)
ES (1) ES2278317T3 (ko)
GB (2) GB2414840B (ko)
IL (1) IL171907A0 (ko)
PL (1) PL1588255T3 (ko)
RU (2) RU2327204C2 (ko)
TW (2) TWI354929B (ko)
WO (1) WO2004099976A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100889127B1 (ko) * 2006-04-17 2009-03-16 가부시끼가이샤 르네사스 테크놀로지 메시지 인증자 생성 장치, 메시지 인증자 검증 장치, 및메시지 인증 시스템

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7802108B1 (en) * 2002-07-18 2010-09-21 Nvidia Corporation Secure storage of program code for an embedded system
US7284100B2 (en) * 2003-05-12 2007-10-16 International Business Machines Corporation Invalidating storage, clearing buffer entries, and an instruction therefor
US20040230813A1 (en) * 2003-05-12 2004-11-18 International Business Machines Corporation Cryptographic coprocessor on a general purpose microprocessor
US8300806B2 (en) * 2005-02-03 2012-10-30 Yottamark, Inc. Duo codes for product authentication
US8649512B2 (en) * 2005-02-03 2014-02-11 Yottamark, Inc. Duo codes for product authentication
US7614546B2 (en) 2005-02-03 2009-11-10 Yottamark, Inc. Method and system for deterring product counterfeiting, diversion and piracy
US8155313B2 (en) * 2005-02-03 2012-04-10 Yottamark, Inc. Systems and methods for employing duo codes for product authentication
KR101123742B1 (ko) * 2005-12-23 2012-03-16 삼성전자주식회사 사용자 인터페이스와 소프트웨어 간의 신뢰 경로 설정 방법및 장치
US8342393B2 (en) * 2007-09-07 2013-01-01 Yottamark, Inc. Attributing harvest information with unique identifiers
WO2009033174A1 (en) 2007-09-07 2009-03-12 Yottamark, Inc. Attributing harvest information with unique identifiers
US8210430B1 (en) 2011-02-24 2012-07-03 Yottamark, Inc. Methods for assigning traceability information to and retrieving traceability information from a store shelf
US8887990B2 (en) 2007-09-07 2014-11-18 Yottamark, Inc. Attributing harvest information with unique identifiers
US8196827B1 (en) 2009-05-22 2012-06-12 Yottamark, Inc. Case labeling for field-packed produce
US8428773B1 (en) 2008-02-12 2013-04-23 Yottamark, Inc. Systems and methods of associating individual packages with harvest crates
US8240564B2 (en) 2008-07-11 2012-08-14 Yottamark, Inc. Mobile table for implementing clamshell-to-case association
US9182984B2 (en) 2012-06-15 2015-11-10 International Business Machines Corporation Local clearing control
US10313129B2 (en) * 2015-06-26 2019-06-04 Intel Corporation Keyed-hash message authentication code processors, methods, systems, and instructions

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2458331A1 (de) 1973-12-13 1975-06-19 Honeywell Inf Systems Datenverarbeitungssystem zur adressierung eines in einem sekundaerspeicher abgelegten datensatzes
JPS56121138A (en) 1980-02-28 1981-09-22 Nippon Telegr & Teleph Corp <Ntt> Buffer memory controlling system
JPS56149645A (en) * 1980-04-21 1981-11-19 Nec Corp Instruction word deciphering device of information processor
US4578530A (en) 1981-06-26 1986-03-25 Visa U.S.A., Inc. End-to-end encryption system and method of operation
US4432053A (en) * 1981-06-29 1984-02-14 Burroughs Corporation Address generating apparatus and method
JPS6110411A (ja) * 1984-06-19 1986-01-17 Daicel Chem Ind Ltd 樹脂組成物
DE3686984T2 (de) * 1985-06-28 1993-03-11 Hewlett Packard Co Verfahren und mittel zum laden und speichern von daten in einem rechner mit beschraenktem befehlssatz.
US4829424A (en) 1985-06-28 1989-05-09 Hewlett-Packard Company Maximal length immediates with fixed sign position
JP2545789B2 (ja) * 1986-04-14 1996-10-23 株式会社日立製作所 情報処理装置
DE68926200T2 (de) 1988-08-11 1996-10-17 Ibm Geheime Datenübertragung mittels Steuervektoren
US5666411A (en) 1994-01-13 1997-09-09 Mccarty; Johnnie C. System for computer software protection
US5673319A (en) 1995-02-06 1997-09-30 International Business Machines Corporation Block cipher mode of operation for secure, length-preserving encryption
US5765030A (en) * 1996-07-19 1998-06-09 Symantec Corp Processor emulator module having a variable pre-fetch queue size for program execution
US5787302A (en) 1996-05-15 1998-07-28 Philips Electronic North America Corporation Software for producing instructions in a compressed format for a VLIW processor
US20010025337A1 (en) 1996-06-10 2001-09-27 Frank Worrell Microprocessor including a mode detector for setting compression mode
JPH11249873A (ja) 1998-03-02 1999-09-17 Mitsubishi Electric Corp ドライバ機能の動的管理方式及び動的管理方法
CN1163018C (zh) 1999-08-09 2004-08-18 高通股份有限公司 用来产生消息鉴别码的方法和设备
US6542981B1 (en) * 1999-12-28 2003-04-01 Intel Corporation Microcode upgrade and special function support by executing RISC instruction to invoke resident microcode
JP2002353960A (ja) * 2001-05-30 2002-12-06 Fujitsu Ltd コード実行装置およびコード配布方法
US7266703B2 (en) * 2001-06-13 2007-09-04 Itt Manufacturing Enterprises, Inc. Single-pass cryptographic processor and method
US20030002666A1 (en) 2001-06-13 2003-01-02 Takahashi Richard J. Method and apparatus for creating a message digest using a parallel, one-way hash algorithm
US20030028765A1 (en) 2001-07-31 2003-02-06 Cromer Daryl Carvis Protecting information on a computer readable medium
US6996725B2 (en) * 2001-08-16 2006-02-07 Dallas Semiconductor Corporation Encryption-based security protection for processors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100889127B1 (ko) * 2006-04-17 2009-03-16 가부시끼가이샤 르네사스 테크놀로지 메시지 인증자 생성 장치, 메시지 인증자 검증 장치, 및메시지 인증 시스템

Also Published As

Publication number Publication date
CN100363887C (zh) 2008-01-23
TW200506719A (en) 2005-02-16
DE602004008933D1 (de) 2007-10-25
AU2004236860B2 (en) 2010-05-20
US7356710B2 (en) 2008-04-08
US20080201557A1 (en) 2008-08-21
GB0516205D0 (en) 2005-09-14
PL1588255T3 (pl) 2007-05-31
EP1588255A3 (en) 2005-11-02
GB2413877B (en) 2006-01-11
TWI332158B (en) 2010-10-21
TWI354929B (en) 2011-12-21
IL171907A0 (en) 2006-04-10
CN1967470A (zh) 2007-05-23
DE602004004079D1 (de) 2007-02-15
ATE350701T1 (de) 2007-01-15
KR100745889B1 (ko) 2007-08-02
US20040230796A1 (en) 2004-11-18
CA2522995A1 (en) 2004-11-18
ATE373264T1 (de) 2007-09-15
GB2413877A (en) 2005-11-09
EP1588255B1 (en) 2007-01-03
RU2005138549A (ru) 2007-06-20
US7770024B2 (en) 2010-08-03
RU2007123775A (ru) 2009-01-10
ES2278317T3 (es) 2007-08-01
CN100561423C (zh) 2009-11-18
AU2004236860A1 (en) 2004-11-18
GB2414840A (en) 2005-12-07
KR20060103282A (ko) 2006-09-28
GB0518900D0 (en) 2005-10-26
EP1650648B1 (en) 2007-09-12
RU2327204C2 (ru) 2008-06-20
TW200708985A (en) 2007-03-01
WO2004099976A3 (en) 2005-09-15
WO2004099976A2 (en) 2004-11-18
EP1650648A3 (en) 2006-05-17
EP1588255A2 (en) 2005-10-26
GB2414840B (en) 2006-04-19
DE602004004079T2 (de) 2007-06-28
EP1650648A2 (en) 2006-04-26
CN1788251A (zh) 2006-06-14
CA2522995C (en) 2012-05-29

Similar Documents

Publication Publication Date Title
JP4817185B2 (ja) 埋め込み符号を持ったコンピュータ命令値フィールド
US7770024B2 (en) Security message authentication instruction
US8103860B2 (en) Optional function multi-function instruction
EP1684167A2 (en) Method of processing signed displacement computer instruction

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130627

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140627

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150625

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160628

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170628

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 12