DE602004004079T2 - Befehl zur berechnung eines sicherheits-nachricht-authentifizierungskodes - Google Patents

Befehl zur berechnung eines sicherheits-nachricht-authentifizierungskodes Download PDF

Info

Publication number
DE602004004079T2
DE602004004079T2 DE602004004079T DE602004004079T DE602004004079T2 DE 602004004079 T2 DE602004004079 T2 DE 602004004079T2 DE 602004004079 T DE602004004079 T DE 602004004079T DE 602004004079 T DE602004004079 T DE 602004004079T DE 602004004079 T2 DE602004004079 T2 DE 602004004079T2
Authority
DE
Germany
Prior art keywords
bit
command
code
data
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE602004004079T
Other languages
English (en)
Other versions
DE602004004079D1 (de
Inventor
Shawn Poughkeepsie LUNDVALL
Ronald Wappingers Falls SMITH
Chi-Chung Phil Poughkeepsie YEH
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE602004004079D1 publication Critical patent/DE602004004079D1/de
Application granted granted Critical
Publication of DE602004004079T2 publication Critical patent/DE602004004079T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30018—Bit or string instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/3017—Runtime instruction translation, e.g. macros
    • G06F9/30174—Runtime instruction translation, e.g. macros for non-native instruction set, e.g. Javabyte, legacy code
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/3017—Runtime instruction translation, e.g. macros
    • G06F9/30178—Runtime instruction translation, e.g. macros of compressed or encrypted instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/342—Extension of operand address space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/355—Indexed addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • G06F9/3879—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Bioethics (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Health & Medical Sciences (AREA)
  • Computational Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Pure & Applied Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Storage Device Security (AREA)
  • Debugging And Monitoring (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
  • Multi Processors (AREA)
  • Communication Control (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Control Of Ac Motors In General (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Massaging Devices (AREA)
  • Percussion Or Vibration Massage (AREA)

Description

  • Diese Erfindung betrifft eine Computersystemarchitektur und insbesondere neue Befehle, die die IBM z/Architektur erweitern und durch andere Architekturen emuliert werden können.
  • Vor unserer Erfindung hat IBM durch die Arbeit vieler hochtalentierter Ingenieure, beginnend in den 60er Jahren mit den als IBM System 360 bekannten Maschinen bis hin zur Gegenwart, eine spezielle Architektur geschaffen, die aufgrund ihrer Beschaffenheit als Datenverarbeitungssystem als „Großrechner" bekannt wurde, dessen Arbeitsweise die Architektur der Maschine durch Beschreibung der Befehle darlegt, die in der „Großrechner"-Realisierung der Befehle ausgeführt werden können, die von Erfindern der IBM erfunden und aufgrund ihres erheblichen Beitrags zur Verbesserung des Zustands der durch den „Großrechner" dargestellten Datenverarbeitungsmaschine im Lauf der Jahre in die Funktionsprinzipien (Principles of Operation) von IBM aufgenommen wurden. Die im Dezember 2000 veröffentlichte erste Ausgabe von „z/Architecture Principles of Operation" wurde zur Standardquellenangabe als SA22-7832-00.
  • Wir stellten fest, dass weitere neue Befehle den Stand der Technik unterstützen würden und in eine Maschine der z/Architektur aufgenommen sowie auch von anderen Architekturen in einfacheren Maschinen emuliert werden könnten, wie hierin beschrieben wird.
  • Ein bekannter Befehl zum Berechnen eines Nachrichten-Berechtigungsüberprüfungscodes, der einen zugeordneten Funktionscode aufweist, ist aus dem am 14. Februar 1990 veröffentlichten Dokument EP 035 477 4 bekannt.
  • Die vorliegende Erfindung stellt ein Verfahren bereit, wie es in Anspruch 1 beansprucht wird.
  • Die Merkmale der bevorzugten Ausführungsformen der Erfindung gehen für Fachleute aus der folgenden ausführlichen Beschreibung in Verbindung mit den begleitenden Zeichnungen hervor, in denen:
  • 1 eine Darstellung des Befehls „Nachrichten-Berechtigungsüberprüfungscode berechnen" (Compute Message Authentication Code – KMAC) im RRE-Befehlsformat ist;
  • 2 eine Tabelle ist, die die Funktionscodes für den Befehl KMAC von 1 zeigt;
  • 3 eine Darstellung der Allgemeinregisterzuordnung für den Befehl KMAC von 1 ist;
  • 4 das für die geeignete EXKLUSIV-ODER-Verknüpfung verwendete Symbol darstellt;
  • 5 das Symbol für die DEA-Verschlüsselung und -Entschlüsselung darstellt;
  • 6 das Format für den Parameterblock für eine KMAC-Abfrage (KMAC-Query) darstellt;
  • 7 das Format für den Parameterblock für KMAC-DEA darstellt;
  • 8 die Funktionsweise von KMAC-DEA darstellt;
  • 9 das Format für den Parameterblock für KMAC-TDEA-128 darstellt;
  • 10 die Funktionsweise von KMAC-TDEA-128 darstellt;
  • 11 das Format für den Parameterblock für KMAC-TDEA-192 darstellt;
  • 12 die Funktionsweise von KMAC-TDEA-192 darstellt;
  • 13 eine Tabelle ist, die die Ausführungspriorität für KMAC darstellt;
  • 14 unseren Verschlüsselungscoprozessor darstellt; und
  • 15 die verallgemeinerte bevorzugte Ausführungsform eines Computerspeichers, der Befehle gemäß der bevorzugten Ausführungsform und Daten enthält, sowie den Mechanismus zum Abrufen, Entschlüsseln und Ausführen dieser Befehle zeigt, entweder in einem Computersystem, das diese architekturdefinierten Befehle verwendet, oder gemäß der Verwendung in der Emulation unserer architekturdefinierten Befehle.
  • Als Erstes wird der Befehl NACHRICHTEN-BERECHTIGUNGSÜBERPRÜFUNGSCODE BERECHNEN (COMPUTE MESSAGE AUTHENTICATION CODE – KMAC) erläutert, anschließend ein bevorzugtes Computersystem und als Alternative ein Computersystem zum Emulieren eines Computersystems mit einer anderen Architektur zum Ausführen des Befehls.
  • NACHRICHTEN-BERECHTIGUNGSÜBERPRÜFUNGSCODE BERECHNEN (KMAC)
  • 1 ist eine Darstellung des Befehls „Nachrichten-Berechtigungsüberprüfungscode berechnen" (KMAC) in RRE-Befehlsformat.
  • Eine durch den Funktionscode im Allgemeinregister 0 angegebene Funktion wird ausgeführt. Die Bits 16 bis 23 des Befehls und das Feld R1 werden ignoriert.
  • Die Bitpositionen 57 bis 63 des Allgemeinregisters 0 enthalten den Funktionscode. 2 zeigt die zugeordneten Funktionscodes. Alle anderen Funktionscodes werden nicht zugeordnet. Das Bit 56 des Allgemeinregisters 0 muss null sein; andernfalls wird ein Spezifikationsfehler (specification exception) erkannt. Alle anderen Bits des Allgemeinregisters 0 werden ignoriert.
  • Das Allgemeinregister 1 enthält die logische Adresse des höchstwertigen Bytes des Parameterblocks im Speicher. Im 24-Bit-Adressiermodus stellt der Inhalt der Bitpositionen 40 bis 63 des Allgemeinregisters 1 die Adresse dar, und der Inhalt der Bitpositionen 0 bis 39 wird ignoriert. Im 31-Bit-Adressiermodus stellt der Inhalt der Bitpositionen 33 bis 63 des Allgemeinregisters 1 die Adresse dar, und der Inhalt der Bitpositionen 0 bis 32 wird ignoriert.
  • Im 64-Bit-Adressiermodus stellt der Inhalt der Bitpositionen 0 bis 63 des Allgemeinregisters 1 die Adresse dar.
  • Der Funktionscode für NACHRICHTEN-BERECHTIGUNGSÜBERPRÜFUNGSCODE BERECHNEN wird in 2 gezeigt.
  • Alle anderen Funktionscodes werden nicht zugeordnet. Die Abfragefunktion stellt das Mittel zum Angeben der Verfügbarkeit aller anderen Funktionen bereit. Der Inhalt der Allgemeinregister R2 und R2 + 1 wird ignoriert.
  • Für alle anderen Funktionen wird der zweite Operand verarbeitet, wie durch den Funktionscode angegeben wird, wobei ein anfänglicher Verkettungswert im Parameterblock verwendet wird und das Ergebnis den Verkettungswert ersetzt. Der Vorgang verwendet außerdem einen Verschlüsselungsschlüssel im Parameterblock. Der Vorgang wird fortgesetzt, bis das Ende der Position des zweiten Operanden erreicht wird oder eine von der CPU festgelegte Anzahl von Bytes verarbeitet wurde, je nachdem welches von beiden Ereignissen zuerst eintritt. Das Ergebnis wird im Bedingungscode (condition code) angegeben.
  • Das Feld R2 bezeichnet ein gerades/ungerades Paar von Allgemeinregistern und muss Register mit einer geraden Nummerierung bezeichnen; andernfalls wird ein Spezifikationsfehler erkannt.
  • Die Position des höchstwertigen Bytes des zweiten Operanden wird durch den Inhalt des Allgemeinregisters R2 angegeben. Die Anzahl von Bytes an der Position des zweiten Operanden wird im Allgemeinregister R2 + 1 angegeben.
  • Als Teil des Vorgangs wird die Adresse im Allgemeinregister R2 um die Anzahl der vom zweiten Operanden verarbeiteten Bytes erhöht, und die Länge im Allgemeinregister R2 + 1 wird um die gleiche Anzahl vermindert. Die Bildung und Aktualisierung der Adresse und der Länge ist abhängig vom Adressiermodus.
  • Im 24-Bit-Adressiermodus bildet der Inhalt der Bitpositionen 40 bis 63 des Allgemeinregisters R2 die Adresse des zweiten Operanden und wird ignoriert; die Bits 40 bis 63 der aktualisierten Adresse ersetzen die entsprechenden Bits im Allgemeinregister R_, Übertragungsausgänge (carries out) der Bitposition 40 der aktualisierten Adresse werden ignoriert, und der Inhalt der Bitpositionen 32 bis 39 des Allgemeinregisters R_ wird auf null gesetzt. Im 31-Bit-Adressiermodus bildet der Inhalt der Bitpositionen 33 bis 63 des Allgemeinregisters R_ die Adresse des zweiten Operanden, und der Inhalt der Bitpositionen 0 bis 32 wird ignoriert; die Bits 33 bis 63 der aktualisierten Adresse ersetzen die entsprechenden Bits im Allgemeinregister R_, Übertragungsausgänge der Bitposition 33 der aktualisierten Adresse werden ignoriert, und der Inhalt der Bitposition 32 des Allgemeinregisters R_ wird auf null gesetzt. Im 64-Bit-Adressiermodus bildet der Inhalt der Bitpositionen 0 bis 63 des Allgemeinregisters R_ die Adresse des zweiten Operanden; die Bits 0 bis 63 der aktualisierten Adresse ersetzen den Inhalt des Allgemeinregisters R_, und Übertragungsausgänge der Bitposition 0 werden ignoriert.
  • Sowohl im 24-Bit- als auch im 31-Bit-Adressiermodus bildet der Inhalt der Bitpositionen 32 bis 63 des Allgemeinregisters R2 + 1 eine vorzeichenlose binäre ganze Zahl mit 32 Bit (32-bit unsigned binary integer), die die Anzahl von Bytes im zweiten Operanden angibt; und der aktualisierte Wert ersetzt den Inhalt der Bitpositionen 32 bis 63 des Allgemeinregisters R2 + 1. Im 64-Bit-Adressiermodus bildet der Inhalt der Bitpositionen 0 bis 63 des Allgemeinregisters R2 + 1 eine vorzeichenlose binäre ganze Zahl mit 64 Bit, die die Anzahl von Bytes im zweiten Operanden angibt; und der aktualisierte Wert ersetzt den Inhalt des Allgemeinregisters R2 + 1.
  • Im 24-Bit- oder im 31-Bit-Adressiermodus bleibt der Inhalt der Bitpositionen 0 bis 31 der Allgemeinregister R2 und R3 stets unverändert.
  • 3 zeigt den Inhalt der gerade beschriebenen Allgemeinregister.
  • Im Zugriffsregistermodus (access-register mode) geben die Zugriffsregister 1 und R2 die Adressbereiche an, die den Parameterblock bzw. den zweiten Operanden enthalten.
  • Das Ergebnis wird erhalten, als ob die Verarbeitung auf der linken Seite des zweiten Operanden beginnt und Block für Block nach rechts weitergeht. Der Vorgang ist beendet, wenn alle Quellenbytes im zweiten Operanden verarbeitet wurden (als normale Beendigung bezeichnet) oder wenn eine von der CPU festgelegte Anzahl von Blöcken, die geringer als die Länge des zweiten Operanden ist, verarbeitet wurden (als teilweise Beendigung bezeichnet). Die von der CPU festgelegte Anzahl von Blöcken hängt vom Modell ab, und es kann sich bei jeder Ausführung des Befehls um eine andere Anzahl handeln. Die von der CPU festgelegte Anzahl von Blöcken ist normalerweise verschieden von null. In bestimmten unüblichen Situationen kann diese Anzahl null sein, und der Bedingungscode 3 kann ohne Fortschritt gesetzt werden. Die CPU schützt jedoch vor einem endlosen Wiederholung dieses Falles ohne Fortschritt.
  • Wenn das Feld für den Verkettungswert einen Teil des zweiten Operanden überlagert, ist das Ergebnis in diesem Feld nicht vorhersehbar.
  • Eine normale Beendigung findet statt, wenn die im Allgemeinregister R + 1 angegebene Anzahl von Bytes im zweiten Operanden verarbeitet wurde.
  • Wenn der Vorgang aufgrund einer normalen Beendigung endet, wird der Bedingungscode 0 gesetzt, und der sich ergebende Wert in R2 + 1 ist null. Wenn der Vorgang aufgrund einer teilweisen Beendigung endet, wird der Bedingungscode 3 gesetzt, und der sich ergebende Wert in R2 + 1 ist verschieden von null.
  • Wenn die Länge des zweiten Operanden anfänglich null ist, wird auf den zweiten Operanden und den Parameterblock nicht zugegriffen, die Allgemeinregister R2 und R2 + 1 werden nicht geändert, und der Bedingungscode 0 wird gesetzt.
  • Im Falle einer Überwachung durch andere CPUs und Kanalprogramme können Bezugnahmen auf den Parameterblock und Speicheroperanden Bezugnahmen mit Mehrfachzugriff sein, Zugriffe auf diese Speicherpositionen laufen bezüglich der Blöcke nicht unbedingt gleichzeitig ab, und die Abfolge dieser Zugriffe oder Bezugnahmen ist nicht festgelegt.
  • Zugriffsfehlers können für einen größeren Teil des zweiten Operanden berichtet werden, als in einer einzigen Ausführung des Befehls verarbeitet wird; Zugriffsfehler werden jedoch weder für Positionen erkannt, die über die Länge des zweiten Operanden hinausgehen, noch für Positionen, die um mehr als 4 Kilobyte über die gerade verarbeitete Position hinausgehen.
  • In Funktionsbeschreibungen verwendete Symbole
  • Die Symbole der 4 und 5 werden in der nachfolgenden Beschreibung der Funktionen NACHRICHTEN-BERECHTIGUNGSÜBERPRÜFUNGSCODE BERECHNEN verwendet. Für Datenverschlüsselungsalgorithmus-Funktionen (data-encryptionalgorithm (DEA) functions) wird das DEA-Schlüsselparitätsbit (DEA-key-parity bit) in jedem Byte des DEA-Schlüssels ignoriert, und der Vorgang wird unabhängig von der DEA-Schlüsselparität des Schlüssels normal fortgesetzt.
  • Eine weitere Beschreibung des Datenverschlüsselungsalgorithmus ist in Data Encryption Algorithm, ANSI-X3.92.1981, American National Standard for Information Systems, zu finden.
  • KMAC-Abfrage (Funktionscode 0)
  • Die Positionen der vom Befehl verwendeten Operanden und Adressen werden in 3 gezeigt. Der für die KMAC-Abfragefunktion verwendete Parameterblock hat das in 3 gezeigte Format.
  • Ein 128-Bit-Statuswort wird im Parameterblock gespeichert. Die Bits 0 bis 127 dieses Feldes entsprechen jeweils den Funktionscodes 0 bis 127 des KMAC-Befehls. Wenn ein Bit eins ist, wird die entsprechende Funktion installiert, andernfalls wird die Funktion nicht installiert.
  • Der Bedingungscode 0 wird gesetzt, wenn die Ausführung der KMAC-Abfragefunktion beendet ist; der Bedingungscode 3 kann auf diese Funktion nicht angewandt werden.
  • KMAC-DEA (Funktionscode 1)
  • Die Positionen der vom Befehl verwendeten Operanden und Adressen werden in 3 gezeigt.
  • Der für die KMAC-DEA-Funktion verwendete Parameterblock hat das in 7 gezeigte Format.
  • Der Nachrichten-Berechtigungsüberprüfungscode für die 8-Byte-Nachrichtenblöcke (M1, M2,..., Mn) im Operand 2 wird unter Verwendung des DEA-Algorithmus mit dem 64-Bit-Verschlüsselungsschlüssel und dem 64-Bit-Verkettungswert im Parameterblock berechnet.
  • Der auch als Ausgabeverkettungswert (output chaining value – OCV) bezeichnete Nachrichten-Berechtigungsüberprüfungscode wird im Feld „Verkettungswert" des Parameterblocks gespeichert. Der KMAC-DEA-Vorgang wird in 8 gezeigt.
  • KMAC-TDEA-128 (Funktionscode 2)
  • Die Positionen der vom Befehl verwendeten Operanden und Adressen entsprechen den in 3 gezeigten.
  • Der für die Funktion KMAC-TDEA-128 verwendete Parameterblock hat das in 9 gezeigte Format.
  • Der Nachrichten-Berechtigungsüberprüfungscode für die 8-Byte-Nachrichtenblöcke (M1, M2,..., Mn) im Operand 2 wird unter Verwendung des TDEA-Algorithmus mit den beiden 64-Bit-Verschlüsselungsschlüsseln und dem 64-Bit-Verkettungswert im Parameterblock berechnet.
  • Der auch als Ausgabeverkettungswert (OCV) bezeichnete Nachrichten-Berechtigungsüberprüfungscode wird im Feld „Verkettungswert" des Parameterblocks gespeichert. Der KMAC-TDEA-128-Vorgang wird in 10 gezeigt.
  • KMAC-TDES-192 (Funktionscode 3)
  • Die Positionen der vom Befehl verwendeten Operanden und Adressen entsprechen den in 3 gezeigten.
  • Der für die Funktion KMAC-TDEA-192 verwendete Parameterblock hat das in 11 gezeigte Format.
  • Der Nachrichten-Berechtigungsüberprüfungscode für die 8-Byte-Nachrichtenblöcke (M1, M2,..., Mn) im Operand 2 wird unter Verwendung des TDEA-Algorithmus mit den drei 64-Bit-Verschlüsselungsschlüsseln und dem 64-Bit-Verkettungswert im Parameterblock berechnet.
  • Der auch als Ausgabeverkettungswert (OCV) bezeichnete Nachrichten-Berechtigungsüberprüfungscode wird im Feld „Verkettungswert" des Parameterblocks gespeichert. Der KMAC-TDEA-192-Vorgang wird in 12 gezeigt.
  • Spezielle Bedingungen für KMAC
  • Ein Spezifikationsfehler wird erkannt und keine andere Maßnahme ergriffen, falls eine der folgenden Bedingungen auftritt:
    • 1. Das Bit 56 des Allgemeinregisters 0 ist nicht null.
    • 2. Die Bits 57 bis 63 des Allgemeinregisters 0 geben einen nichtzugewiesenen oder nichtinstallierten Funktionscode an.
    • 3. Das Feld R_ bezeichnet ein Register mit ungerader Nummerierung oder das Allgemeinregister 0.
    • 4. Die Länge des zweiten Operanden ist kein Vielfaches der Datenblockgröße der bezeichneten Funktion (siehe 7 -54 auf Seite 7–92 zur Ermittlung der Datenblockgröße für. Funktionen NACHRICHTEN-BERECHTIGUNGSÜBERPRÜFUNGSCODE BERECHNEN).
  • Resultierender Bedingungscode:
    • 0
      Normale Beendigung
      1
      –
      2
      –
      3
      Teilweise Beendigung
  • Programmfehler:
    • • Zugriff (Abrufen, Operand 2, Verschlüsselungsschlüssel; Abrufen und Speichern, Verkettungswert)
    • • Vorgang (falls die Nachrichtensicherheitsunterstützung (message security assist) nicht installiert ist)
    • • Spezifikation
  • Programmierhinweise:
    • 1. Das Bit 56 des Allgemeinregisters 0 ist für eine zukünftige Erweiterung reserviert und muss auf null gesetzt werden.
    • 2. Wenn der Bedingungscode 3 gesetzt ist, werden die Adresse und die Länge des zweiten Operanden in den Allgemeinregistern R2 bzw. R2 + 1 und der Verkettungswert im Parameterblock normalerweise aktualisiert, so dass das Programm einfach zurück zum Befehl verzweigen kann, um den Vorgang fortzusetzen. Bei ungewöhnlichen Situationen schützt die CPU gegen ein endloses Wiederauftreten im Falle eines fehlenden Fortschritts. Folglich kann das Programm bei jedem Setzen des Bedingungscodes 3 sicher zum Befehl zurück verzweigen, ohne einer Endlosschleife ausgesetzt zu sein.
    • 3. Falls die Länge des zweiten Operanden anfänglich verschieden von null ist und der Bedingungscode 0 gesetzt wird, werden die Register auf dieselbe Weise aktualisiert wie beim Bedingungscode 3; der Verkettungswert ist in diesem Fall so, dass zusätzliche Operanden verarbeitet werden können, als wären sie Teil derselben Kette.
    • 4. Vor der Verarbeitung des ersten Teils einer Nachricht muss das Programm die Anfangswerte für das Feld „Verkettungswert" einstellen. Um ANSI X9.9 oder X9.19 zu erfüllen, muss der anfängliche Verkettungswert auf binäre Nullen gesetzt werden.
  • VERSCHLÜSSELUNGSCOPROZESSOR (CRYPTO COPROCESSOR):
  • Die bevorzugte Ausführungsform stellt einen Verschlüsselungscoprozessor bereit, der mit den hierin beschriebenen Befehlen sowie zur Ausführung chiffrierter Nachrichten und zur Unterstützung in einer Vielfalt von Verkettungsnachrichten-Tasks verwendet werden kann, die mit den entsprechenden Befehlen für Verkettungen und Verschlüsselungen verwendet werden können.
  • 14 stellt unseren Verschlüsselungscoprozessor dar, der direkt mit einem Datenpfad verbunden ist, der allen internen Ausführungseinheiten im Universalmikroprozessor mit mehreren Befehlsausführungsketten (execution pipelines) gemeinsam ist. Der interne Bus (1) des Mikroprozessors ist allen anderen mit der Verschlüsselungssteuereinheit (2) verbundenen Ausführungseinheiten gemeinsam, und die Steuereinheit überwacht den Bus auf Prozessorbefehle, die sie ausführen muss.
  • Die Verschlüsselungssteuereinheit stellt einen Verschlüsselungscoprozessor bereit, der direkt mit einem Datenpfad verbunden ist, der allen internen Ausführungseinheiten der Zentraleinheit in einem Universalmikroprozessor gemeinsamen ist, der die verfügbare Hardware (E0... En oder eine Kombination davon in der bevorzugten Ausführungsform mit mehreren Befehlsausführungsketten) für die Zentraleinheit bereitstellt. Wenn ein Verschlüsselungsbefehl im Befehlsregister (3) gefunden wird, ruft die Steuereinheit (2) den entsprechenden Algorithmus aus der verfügbaren Hardware auf. Die Operandendaten werden über denselben internen Mikroprozessorbus über ein Eingabe-FIFO-Register (4) bereitgestellt. Wenn ein Vorgang ausgeführt worden ist, wird eine Markierung in einem Statusregister (6) gesetzt, und die Ergebnisse können aus dem Ausgabe-FIFO-Register (5) gelesen werden.
  • Die dargestellte bevorzugte Ausführungsform der vorliegenden Erfindung ist erweiterbar gestaltet, so dass sie so viele Hardwareeinrichtungen aufnehmen kann, wie von einer bestimmten Ausführung in Abhängigkeit von der gewünschten Leistungsfähigkeit des Systems benötigt werden. Die Datenpfade zu den Eingangs- und Ausgangsregistern (7) sind allen Einrichtungen gemeinsam.
  • Die Verschlüsselungsfunktionen der bevorzugten Ausführungsform der Erfindung werden in der Ausführungseinheit-Hardware in der CPU realisiert, und diese Realisierung ermöglicht eine kürzere Latenzzeit zum Aufrufen und Ausführen von Verschlüsselungsvorgängen und erhöht die Leistungsfähigkeit.
  • Diese verminderte Latenzzeit verbessert in hohem Maße die Funktionseigenschaften von Universalprozessoren in Systemen, die häufig viele Verschlüsselungsvorgänge ausführen, insbesondere wenn es sich nur um geringe Datenmengen handelt. Dies ermöglicht eine Ausführung, die die an sicheren Online-Transaktionen beteiligten Prozesse deutlich beschleunigen kann. Die meisten allgemeinen Verfahren zur Sicherung von Online-Transaktionen beinhalten einen Satz von drei Algorithmen. Der erste Algorithmus wird nur einmal in einer Sitzung verwendet und kann in Form von Hardware oder Software realisiert werden, während die anderen Vorgänge mit jeder Transaktion der Sitzung aufgerufen werden, und die Latenzzeit zum Aufrufen von externer Hardware sowie der Zeitaufwand zum Ausführen des Software-Algorithmus entfallen bei dieser Erfindung.
  • In 15 wurde konzeptionell die Realisierung dessen gezeigt, was in einer bevorzugten Ausführungsform in einem Großrechner mit dem oben beschriebenen Mikroprozessor realisiert wurde, der, wie wir innerhalb der IBM experimentell bewiesen haben, in einer handelsüblichen Ausführung des computerarchitekturdefinierten Befehlsformates der Einrichtung mit langer Verschiebung (long displacement facility) wirkungsvoll verwendet werden kann, wobei die Befehle von Programmierern verwendet werden, heutzutage normalerweise von „C"-Programmierern. Diese im Speichermedium gespeicherten Befehlsformate können ursprünglich in einem Server der IBM z/Architekur oder alternativ in Maschinen mit anderen Architekturen ausgeführt werden. Sie können in den vorhandenen und in künftigen IBM Großrechnern und in anderen Maschinen von IBM (z.B. Server der pSerie und der xSerie) emuliert werden. Sie können in Maschinen mit dem Betriebsystem Linux in einer großen Vielfalt von Maschinen unter Verwendung von Hardware von IBM, Intel, AMD, Sun Microsystems u.a. ausgeführt werden. Neben der Ausführung in dieser Hardware in einer z/Architektur kann Linux ebenso verwendet werden wie Maschinen, die eine Emulation von Hercules, UMX, FXI oder Platform Solutions verwenden, wobei die Ausführung im Allgemeinen in einem Emulationsmodus erfolgt. Im Emulationsmodus wird der spezifische emulierte Befehl decodiert und eine Teilroutine zum Ausführen des einzelnen Befehls erstellt, wie in einer „C"-Teilroutine oder einem Treiber oder in einem anderen Verfahren zur Bereitstellung eines Treibers für die spezifische Hardware, wie Fachleute nach dem Lesen der Beschreibung der bevorzugten Ausführungsform verstehen werden. Verschiedene Software- und Hardwareemulationspatente, darunter – jedoch nicht ausschließlich – US 5 551 013 , US 6 009 261 , US 5 574 873 , US 6 308 255 , US 6 463 582 und US 5 790 825 , veranschaulichen die Vielfalt bekannter Möglichkeiten zum Ausführen einer Emulation eines Befehlsformates, dessen Architektur für eine andere Maschine, für eine für Fachleute erhältliche Zielmaschine sowie jene von den oben erwähnten Herstellern verwendeten handelsüblichen Softwareverfahren definiert wurde.
  • In der bevorzugten Computerarchitektur bilden die bestehenden Befehlsformate mit langer Verschiebung für einen nichtsuperskalaren Befehl die Speicheradresse des Operanden durch Addition des Basisregisters und der vorzeichenlosen 12-Bit-Verschiebung (12 bit unsigned displacement) oder des Basisregisters, des Indexregisters und der vorzeichenlosen 12-Bit-Verschiebung, und die neuen Befehlsformate mit langer Verschiebung bilden die Speicheradresse des Operanden durch das Addieren des Basisregisters und der vorzeichenbehafteten 20-Bit-Verschiebung oder des Basisregisters, des Indexregisters und der vorzeichenbehafteten 20-Bit-Verschiebung.
  • Wie durch 15 gezeigt wird, werden diese Befehle in Hardware von einem Prozessor oder durch die Emulation des Befehlssatzes durch Software ausgeführt, die in einem Computer mit einem anderen ursprünglichen Befehlssatz ausgeführt wird.
  • In 15 wird bei 501 ein Computerspeicher gezeigt, der Befehle und Daten enthält. Die in dieser Computerarchitektur beschriebenen Befehle mit langer Verschiebung würden anfangs in diesem Computer gespeichert. Bei 502 wird ein Mechanismus zum Abrufen von Befehlen aus einem Computerspeicher gezeigt, dies kann außerdem die lokale Zwischenspeicherung dieser abgerufenen Befehle beinhalten. Anschließend werden die unbearbeiteten Befehle an einen Befehlsdecodierer 503 übertragen, wo festgestellt wird, welcher Typ von Befehl abgerufen wurde. Bei 504 wird ein Mechanismus zum Ausführen von Befehlen gezeigt. Dazu kann das Laden von Daten aus dem Speicher 501 in ein Register, das Rückspeichern von Daten aus einem Register in den Speicher oder das Ausführen eines bestimmten Typs von arithmetischem oder logischem Vorgang gehören. Der genaue Typ von auszuführendem Vorgang wurde zuvor vom Befehlsdecodierer festgelegt. Die in dieser Computerarchitektur beschriebenen Befehle mit langer Verschiebung würden hier ausgeführt werden. Falls die Befehle mit langer Verschiebung in einem Computersystem ursprünglich ausgeführt werden, ist diese Darstellung gemäß der obigen Beschreibung vollständig. Falls jedoch eine Befehlssatzarchitektur, die Befehle mit langer Verschiebung enthält, in einem anderen Computer emuliert wird, würde der obige Prozess in Form von Software in einem Hostcomputer 505 realisiert werden. In diesem Fall würde der oben dargelegte Mechanismus normalerweise als eine oder mehrere Software-Teilroutinen innerhalb der Emulationssoftware realisiert werden. In beiden Fällen wird ein Befehl abgerufen, decodiert und ausgeführt.
  • Insbesondere können diese architekturdefinierten Befehle in einer Computerarchitektur mit vorhandenen Befehlsformaten mit einer vorzeichenlosen 12-Bit-Verschiebung, die zum Bilden der Operandenspeicheradresse verwendet wird, sowie in einer Architektur mit zusätzlichen Befehlsformaten verwendet werden, die zusätzliche Verschiebungsbits bereitstellen, vorzugsweise 20 Bits, die eine erweiterte vorzeichenbehaftete Verschiebung (extended signed displacement) umfassen, die zum Bilden der Operandenspeicheradresse verwendet wird. Diese computerarchitekturdefinierten Befehle umfassen in einem Computerspeichermedium gespeicherte Computersoftware zum Erzeugen des Codes, der in dem die Computersoftware verwendenden Prozessor ausgeführt wird, und den Befehlscode zur Verwendung durch einen Compiler oder Emulator/Interpreter, der in einem Computerspeichermedium 501 gespeichert ist, und wobei der erste Teil des Befehlscodes einen Operationscode umfasst, der den auszuführenden Vorgang angibt, und der zweite Teil die beteiligten Operanden bezeichnet. Die Befehle mit langer Verschiebung ermöglichen die direkte Adressierung zusätzlicher Adressen unter Verwendung der Einrichtung für Befehle mit langer Verschiebung.
  • Wie in 15 gezeigt wird, werden diese Befehle in Hardware von einem Prozessor oder durch die Emulation des Befehlssatzes durch Software ausgeführt, die in einem Computer mit einem anderen ursprünglichen Befehlssatz ausgeführt wird.
  • Gemäß der bevorzugten Computerarchitektur wird das Verschiebungsfeld als zweiteilig definiert, wobei der aus 12 Bits bestehende niedrigstwertige Teil als DL bezeichnet wird, DL1 für den Operand 1 oder DL2 für den Operand 2, und der aus 8 Bits bestehende höchstwertige Teil als DH bezeichnet wird, DH1 für den Operand 1 oder DH2 für den Operand 2.
  • Außerdem weist die bevorzugte Computerarchitektur das folgende Befehlsformat auf: der Operationscode befindet sich in den Bitpositionen 0 bis 7 und 40 bis 47, ein als R1 bezeichnetes Zielregister in den Bitpositionen 8 bis 11, ein als X2 bezeichnetes Indexregister in den Bitpositionen 12 bis 15, ein als B2 bezeichnetes Basisregister in den Bitpositionen 16 bis 19, eine aus zwei Teilen bestehende Verschiebung, wobei der erste als DL2 bezeichnete Teil sich in den Bitpositionen 20 bis 31 und der als DH2 bezeichnete Teil sich in den Bitpositionen 32 bis 39 befindet.
  • Diese Computerarchitektur hat das folgende Befehlsformat: der Operationscode befindet sich in den Bitpositionen 0 bis 7 und 40 bis 47, ein als R1 bezeichnetes Zielregister in den Bitpositionen 8 bis 11, ein als R3 bezeichnetes Quellenregister in den Bitpositionen 12 bis 15, ein als B2 bezeichnetes Basisregister in den Bitpositionen 16 bis 19, eine aus zwei Teilen bestehende Verschiebung, wobei der erste als DL2 bezeichnete Teil sich in den Bitpositionen 20 bis 31 und der als DH2 bezeichnete Teil sich in den Bitpositionen 32 bis 39 befindet.
  • Außerdem weist die vorliegende Computerarchitektur mit einer Einrichtung für lange Verschiebung das folgende Befehlsformat auf: der Operationscode befindet sich in den Bitpositionen 0 bis 7 und 40 bis 47, ein als R1 bezeichnetes Zielregister in den Bitpositionen 8 bis 11, ein als M3 bezeichneter Maskenwert (mask value) in den Bitpositionen 12 bis 15, ein als B2 bezeichnetes Basisregister in den Bitpositionen 16 bis 19, eine aus zwei Teilen bestehende Verschiebung, wobei der erste als DL2 bezeichnete Teil sich in den Bitpositionen 20 bis 31 und der als DH2 bezeichnete Teil sich in den Bitpositionen 32 bis 39 befindet.
  • Wie dargestellt wird, hat unsere bevorzugte Computerarchitektur mit ihrer Einrichtung für lange Verschiebung das folgende Befehlsformat: der Operationscode befindet sich in den Bitpositionen 0 bis 7 und 40 bis 47, ein als I2 bezeichneter Direktwert (immediate value) in den Bitpositionen 8 bis 15, ein als B2 bezeichnetes Basisregister in den Bitpositionen 16 bis 19, eine aus zwei Teilen bestehende Verschiebung, wobei der erste als DL1 bezeichnete Teil sich in den Bitpositionen 20 bis 31 und der als DH1 bezeichnete Teil sich in den Bitpositionen 32 bis 39 befindet.
  • Unsere Computerarchitektur mit der Einrichtung für lange Verschiebung arbeitet leistungsfähig, wenn neu erzeugte Befehle verwendet werden, die ausschließlich das Befehlsformat mit der neuen vorzeichenlosen 20-Bit-Verschiebung verwenden.
  • Ein spezifisches Beispiel unserer Computerarchitektur verwendet vorhandene Befehle mit Befehlsformaten, die nur die vorzeichenlose 12-Bit-Verschiebung aufweisen und nun in den neuen Befehlsformaten definiert werden, so dass sie den vorhandenen vorzeichenlosen 12-Bit-Verschiebungswert aufweisen, wenn die 8 höchstwertigen Bits der Verschiebung, Feld DH, alle null sind, oder einen vorzeichenbehafteten 20-Bit-Wert aufweisen, wenn die höchstwertigen 8 Bits der Verschiebung, Feld DH, verschieden von null sind.

Claims (11)

  1. Verfahren zur Berechnung eines Nachrichten-Berechtigungsüberprüfungscodes für Daten im Speicher einer Datenverarbeitungsumgebung, wobei das Verfahren Folgendes umfasst: Festlegen einer Dateneinheit, für die ein Berechtigungsüberprüfungscode berechnet werden muss, über einen Mikroprozessorbefehl; und Berechnen eines Berechtigungsüberprüfungscodes für die Dateneinheit über den Befehl; wobei der Befehl einem Feld zugeordnet ist, das einen Funktionscodewert kennzeichnet, und wobei ein den Befehl ausführender Prozessor erkennt, welches Verschlüsselungsverfahren verwendet werden muss, um den Berechtigungsüberprüfungscode auf der Grundlage des Funktionscodewertes zu berechnen; dadurch gekennzeichnet, dass ein zusätzlicher Funktionscodewert einem Abfragevorgang entspricht, der die Speicherung eines Statuswortes in einem Parameterblock veranlasst, wobei das Statuswort eine Vielzahl von Bits aufweist, wobei ein Bit des Statuswortes einem einer installierten Funktion entsprechenden Funktionscodewert entspricht, wenn es einen ersten Binärwert hat, und wobei ein Bit des Statuswortes einem einer nichtinstallierten Funktion entsprechenden Funktionscodewert entspricht, wenn es einen zweiten Binärwert hat.
  2. Verfahren nach Anspruch 1, wobei der Befehl bei Ausführung durch den Prozessor den berechneten Berechtigungsüberprüfungscode in einem ersten Operanden speichert.
  3. Verfahren nach Anspruch 1, wobei die den Funktionscodewerten entsprechenden Verschlüsselungsverfahren einen DEA-Verschlüsselungsvorgang mit einem 64-Bit-Schlüssel, einen Dreifach-DEA-Verschlüsselungsvorgang mit zwei 64-Bit-Schlüsseln und einen Dreifach-DEA-Verschlüsselungsvorgang mit drei 64-Bit-Schlüsseln beinhalten.
  4. Verfahren nach Anspruch 1, wobei die Berechnung des Berechtigungsüberprüfungsschlüssels die Bereitstellung eines der Dateneinheit zugeordneten Verschlüsselungsschlüssels umfasst.
  5. Verfahren nach Anspruch 1, wobei der Befehl von einer Verarbeitungseinheit ausgeführt wird, die eine Architektur des Befehls emuliert, wobei die Architektur des Befehls sich von einer Architektur der Verarbeitungseinheit unterscheidet.
  6. Verfahren nach Anspruch 1, wobei der Schritt des Festlegens das Festlegen einer Vielzahl von Dateneinheiten umfasst und die Berechnung des Berechtigungsüberprüfungscodes die Berechnung des Berechtigungsüberprüfungscodes für die Vielzahl von Dateneinheiten umfasst.
  7. Verfahren nach Anspruch 6, wobei die Berechnung des Berechtigungsüberprüfungscodes einen Verkettungsvorgang zur Berechnung des Berechtigungsüberprüfungscodes für die Vielzahl von Dateneinheiten umfasst.
  8. Verfahren nach Anspruch 1, wobei der Befehl in Form von Hardware und/oder Software implementiert wird.
  9. Verfahren nach Anspruch 1, wobei der Schritt des Festlegens die Bereitstellung von Positionsdaten einer der Dateneinheit zugeordneten Datenstruktur umfasst.
  10. Vorrichtung, die ein Mittel umfasst, das für die Ausführung aller Schritte des Verfahrens nach irgendeinem vorhergehenden Verfahrensanspruch geeignet ist.
  11. Computerprogramm, das Befehle zum Ausführen aller Schritte des Verfahrens nach irgendeinem vorhergehenden Verfahrensanspruch umfasst, wenn das Computerprogramm in einem Computersystem ausgeführt wird.
DE602004004079T 2003-05-12 2004-04-30 Befehl zur berechnung eines sicherheits-nachricht-authentifizierungskodes Expired - Lifetime DE602004004079T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/435,910 US7356710B2 (en) 2003-05-12 2003-05-12 Security message authentication control instruction
US435910 2003-05-12
PCT/GB2004/001925 WO2004099976A2 (en) 2003-05-12 2004-04-30 Instruction for computing a security message authentication code

Publications (2)

Publication Number Publication Date
DE602004004079D1 DE602004004079D1 (de) 2007-02-15
DE602004004079T2 true DE602004004079T2 (de) 2007-06-28

Family

ID=33417040

Family Applications (2)

Application Number Title Priority Date Filing Date
DE602004008933T Withdrawn - After Issue DE602004008933D1 (de) 2003-05-12 2004-04-30 Verfahren zur Verarbeitung eines Rechnerbefehls mit vorgezeichneter Versetzung
DE602004004079T Expired - Lifetime DE602004004079T2 (de) 2003-05-12 2004-04-30 Befehl zur berechnung eines sicherheits-nachricht-authentifizierungskodes

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE602004008933T Withdrawn - After Issue DE602004008933D1 (de) 2003-05-12 2004-04-30 Verfahren zur Verarbeitung eines Rechnerbefehls mit vorgezeichneter Versetzung

Country Status (15)

Country Link
US (2) US7356710B2 (de)
EP (2) EP1588255B1 (de)
KR (2) KR100745889B1 (de)
CN (2) CN100363887C (de)
AT (2) ATE350701T1 (de)
AU (1) AU2004236860B2 (de)
CA (1) CA2522995C (de)
DE (2) DE602004008933D1 (de)
ES (1) ES2278317T3 (de)
GB (2) GB2414840B (de)
IL (1) IL171907A0 (de)
PL (1) PL1588255T3 (de)
RU (2) RU2327204C2 (de)
TW (2) TWI354929B (de)
WO (1) WO2004099976A2 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7802108B1 (en) * 2002-07-18 2010-09-21 Nvidia Corporation Secure storage of program code for an embedded system
US7284100B2 (en) * 2003-05-12 2007-10-16 International Business Machines Corporation Invalidating storage, clearing buffer entries, and an instruction therefor
US20040230813A1 (en) * 2003-05-12 2004-11-18 International Business Machines Corporation Cryptographic coprocessor on a general purpose microprocessor
US8300806B2 (en) * 2005-02-03 2012-10-30 Yottamark, Inc. Duo codes for product authentication
US8649512B2 (en) * 2005-02-03 2014-02-11 Yottamark, Inc. Duo codes for product authentication
US7614546B2 (en) 2005-02-03 2009-11-10 Yottamark, Inc. Method and system for deterring product counterfeiting, diversion and piracy
US8155313B2 (en) * 2005-02-03 2012-04-10 Yottamark, Inc. Systems and methods for employing duo codes for product authentication
KR101123742B1 (ko) * 2005-12-23 2012-03-16 삼성전자주식회사 사용자 인터페이스와 소프트웨어 간의 신뢰 경로 설정 방법및 장치
JP4810289B2 (ja) * 2006-04-17 2011-11-09 ルネサスエレクトロニクス株式会社 メッセージ認証子生成装置、メッセージ認証子検証装置、及びメッセージ認証システム
US8342393B2 (en) * 2007-09-07 2013-01-01 Yottamark, Inc. Attributing harvest information with unique identifiers
WO2009033174A1 (en) 2007-09-07 2009-03-12 Yottamark, Inc. Attributing harvest information with unique identifiers
US8210430B1 (en) 2011-02-24 2012-07-03 Yottamark, Inc. Methods for assigning traceability information to and retrieving traceability information from a store shelf
US8887990B2 (en) 2007-09-07 2014-11-18 Yottamark, Inc. Attributing harvest information with unique identifiers
US8196827B1 (en) 2009-05-22 2012-06-12 Yottamark, Inc. Case labeling for field-packed produce
US8428773B1 (en) 2008-02-12 2013-04-23 Yottamark, Inc. Systems and methods of associating individual packages with harvest crates
US8240564B2 (en) 2008-07-11 2012-08-14 Yottamark, Inc. Mobile table for implementing clamshell-to-case association
US9182984B2 (en) 2012-06-15 2015-11-10 International Business Machines Corporation Local clearing control
US10313129B2 (en) * 2015-06-26 2019-06-04 Intel Corporation Keyed-hash message authentication code processors, methods, systems, and instructions

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2458331A1 (de) 1973-12-13 1975-06-19 Honeywell Inf Systems Datenverarbeitungssystem zur adressierung eines in einem sekundaerspeicher abgelegten datensatzes
JPS56121138A (en) 1980-02-28 1981-09-22 Nippon Telegr & Teleph Corp <Ntt> Buffer memory controlling system
JPS56149645A (en) * 1980-04-21 1981-11-19 Nec Corp Instruction word deciphering device of information processor
US4578530A (en) 1981-06-26 1986-03-25 Visa U.S.A., Inc. End-to-end encryption system and method of operation
US4432053A (en) * 1981-06-29 1984-02-14 Burroughs Corporation Address generating apparatus and method
JPS6110411A (ja) * 1984-06-19 1986-01-17 Daicel Chem Ind Ltd 樹脂組成物
DE3686984T2 (de) * 1985-06-28 1993-03-11 Hewlett Packard Co Verfahren und mittel zum laden und speichern von daten in einem rechner mit beschraenktem befehlssatz.
US4829424A (en) 1985-06-28 1989-05-09 Hewlett-Packard Company Maximal length immediates with fixed sign position
JP2545789B2 (ja) * 1986-04-14 1996-10-23 株式会社日立製作所 情報処理装置
DE68926200T2 (de) 1988-08-11 1996-10-17 Ibm Geheime Datenübertragung mittels Steuervektoren
US5666411A (en) 1994-01-13 1997-09-09 Mccarty; Johnnie C. System for computer software protection
US5673319A (en) 1995-02-06 1997-09-30 International Business Machines Corporation Block cipher mode of operation for secure, length-preserving encryption
US5765030A (en) * 1996-07-19 1998-06-09 Symantec Corp Processor emulator module having a variable pre-fetch queue size for program execution
US5787302A (en) 1996-05-15 1998-07-28 Philips Electronic North America Corporation Software for producing instructions in a compressed format for a VLIW processor
US20010025337A1 (en) 1996-06-10 2001-09-27 Frank Worrell Microprocessor including a mode detector for setting compression mode
JPH11249873A (ja) 1998-03-02 1999-09-17 Mitsubishi Electric Corp ドライバ機能の動的管理方式及び動的管理方法
CN1163018C (zh) 1999-08-09 2004-08-18 高通股份有限公司 用来产生消息鉴别码的方法和设备
US6542981B1 (en) * 1999-12-28 2003-04-01 Intel Corporation Microcode upgrade and special function support by executing RISC instruction to invoke resident microcode
JP2002353960A (ja) * 2001-05-30 2002-12-06 Fujitsu Ltd コード実行装置およびコード配布方法
US7266703B2 (en) * 2001-06-13 2007-09-04 Itt Manufacturing Enterprises, Inc. Single-pass cryptographic processor and method
US20030002666A1 (en) 2001-06-13 2003-01-02 Takahashi Richard J. Method and apparatus for creating a message digest using a parallel, one-way hash algorithm
US20030028765A1 (en) 2001-07-31 2003-02-06 Cromer Daryl Carvis Protecting information on a computer readable medium
US6996725B2 (en) * 2001-08-16 2006-02-07 Dallas Semiconductor Corporation Encryption-based security protection for processors

Also Published As

Publication number Publication date
CN100363887C (zh) 2008-01-23
TW200506719A (en) 2005-02-16
DE602004008933D1 (de) 2007-10-25
AU2004236860B2 (en) 2010-05-20
US7356710B2 (en) 2008-04-08
US20080201557A1 (en) 2008-08-21
GB0516205D0 (en) 2005-09-14
PL1588255T3 (pl) 2007-05-31
EP1588255A3 (de) 2005-11-02
GB2413877B (en) 2006-01-11
TWI332158B (en) 2010-10-21
TWI354929B (en) 2011-12-21
IL171907A0 (en) 2006-04-10
CN1967470A (zh) 2007-05-23
DE602004004079D1 (de) 2007-02-15
ATE350701T1 (de) 2007-01-15
KR100745889B1 (ko) 2007-08-02
US20040230796A1 (en) 2004-11-18
CA2522995A1 (en) 2004-11-18
ATE373264T1 (de) 2007-09-15
GB2413877A (en) 2005-11-09
EP1588255B1 (de) 2007-01-03
RU2005138549A (ru) 2007-06-20
US7770024B2 (en) 2010-08-03
RU2007123775A (ru) 2009-01-10
ES2278317T3 (es) 2007-08-01
CN100561423C (zh) 2009-11-18
AU2004236860A1 (en) 2004-11-18
GB2414840A (en) 2005-12-07
KR20060103282A (ko) 2006-09-28
GB0518900D0 (en) 2005-10-26
KR20060012584A (ko) 2006-02-08
EP1650648B1 (de) 2007-09-12
RU2327204C2 (ru) 2008-06-20
TW200708985A (en) 2007-03-01
WO2004099976A3 (en) 2005-09-15
WO2004099976A2 (en) 2004-11-18
EP1650648A3 (de) 2006-05-17
EP1588255A2 (de) 2005-10-26
GB2414840B (en) 2006-04-19
EP1650648A2 (de) 2006-04-26
CN1788251A (zh) 2006-06-14
CA2522995C (en) 2012-05-29

Similar Documents

Publication Publication Date Title
DE602004005025T2 (de) Instruktionen zur verarbeitung einer verschlusselten nachricht
DE602004004101T2 (de) Bearbeitung von message-digest-befehlen
DE602004004079T2 (de) Befehl zur berechnung eines sicherheits-nachricht-authentifizierungskodes
DE102018005977A1 (de) Gleitkomma- zu festkomma-umwandlung
DE112012007063B4 (de) Zusammenfügen von benachbarten Sammel-/Streuoperationen
DE102018006757A1 (de) Festkomma-zu-gleitkomma-umwandlung
DE102015002215A1 (de) Sortierbeschleunigungsprozessor, -Verfahren, -Systeme und -Befehle
DE112014000252T5 (de) Anweisung &#34;Vector floating point test data class immediate&#34;
DE112017001766T5 (de) Power-side-channel-angriffsresistenter advanced-encryption-standard-beschleunigungsprozessor
DE112013005466T5 (de) Anweisung &#34;Vector generate mask&#34;
DE112013005428T5 (de) Befehle, Prozessoren, Verfahren und Systeme zum Verarbeiten sicherer Hash-Algorithmen
DE102009041176B4 (de) Compiler-System und Verfahren zum Kompilieren eines Quellencodes zu einem verschlüsselten Maschinensprachcode
DE112017004843T5 (de) Technologien für deterministischen Codeflussintegritätsschutz
DE112014000329T5 (de) Anweisung zum Ausführen einer Operation zum Generieren einer pseudozufälligen Zahl
DE112014000845T5 (de) Anweisung zum Ausführen einer Seed-Operation für eine pseudozufällige Zahl
DE102018125530A1 (de) Verfahren und Anordnungen für impliziete Integrität
DE112013005343T5 (de) Befehle für Codierungsalgorithemen mit gleitendem Fenster
EP0155399A2 (de) Schutzanordnung zur Verhinderung der unerlaubten Ausführung eines Programms
DE112013005500T5 (de) Anweisung zum Drehen und Einfügen eines Vektorelements unter einer Maske
DE112013001466T5 (de) Vergleichen von Gruppen von Zeichendaten, die Abschlusszeichen aufweisen
DE102019109845A1 (de) Vereinheitlichte Beschleunigung eines Blockgeheimcodes eines symmetrischen Schlüssels für AES-SMS4-Camellia
DE102018125232A1 (de) Einrichtung und Verfahren für komplexe Multiplikation und Akkumulation
DE112011105122T5 (de) Systeme, Vorrichtungen und Verfahren zum Vermischen zweier Quelloperanden in einem einzigen Ziel unter Verwendung einer Schreibmaske
DE102018006744A1 (de) Bitmatrixmultiplikation
DE102015006670A1 (de) Befehle und logik zum bereitstellen von kryptographischer allzweck-gf(256)-simd- arithmetikfunktionalität

Legal Events

Date Code Title Description
8364 No opposition during term of opposition