KR20060007879A - 반도체소자의 패턴 형성방법 - Google Patents

반도체소자의 패턴 형성방법 Download PDF

Info

Publication number
KR20060007879A
KR20060007879A KR1020040057302A KR20040057302A KR20060007879A KR 20060007879 A KR20060007879 A KR 20060007879A KR 1020040057302 A KR1020040057302 A KR 1020040057302A KR 20040057302 A KR20040057302 A KR 20040057302A KR 20060007879 A KR20060007879 A KR 20060007879A
Authority
KR
South Korea
Prior art keywords
pattern
resist
film
electron beam
chemically amplified
Prior art date
Application number
KR1020040057302A
Other languages
English (en)
Other versions
KR100587083B1 (ko
Inventor
김명수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040057302A priority Critical patent/KR100587083B1/ko
Publication of KR20060007879A publication Critical patent/KR20060007879A/ko
Application granted granted Critical
Publication of KR100587083B1 publication Critical patent/KR100587083B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)

Abstract

본 발명은 반도체소자의 패턴 형성방법에 관해 개시한 것으로서, 소정의 하지막이 구비된 반도체기판 위에 화학증폭형 레지스트를 도포하는 단계와, 레지스트의 상부에 이머젼 리쏘그라피 공정을 진행하여 레지스트 패턴을 형성하는 단계와, 레지스트 패턴에 전자빔 전면 조사를 실시하여 큐어링하는 단계와, 큐어링된 레지스트 패턴을 이용하여 상기 하지막을 식각하여 하지막 패턴을 형성하는 단계를 포함한다.
따라서, 본 발명은 최소양의 노광에너지를 적용하여 레지스트막의 상부만 노광하고 현상함으로써, 노광 시 발생되는 가스의 양을 최소화하여 물 또는 다른 유체 등의 중간매체에서 발생되는 난반사현상을 방지한다. 또한, 전자빔 전면 조사공정을 적용하여 레지스트막을 큐어링시킴으로써, 레지스트막의 에칭 내성을 향상시킬 수 있다.

Description

반도체소자의 패턴 형성방법{method for pattern in semiconductor device}
도 1a 내지 도 1d는 본 발명의 제 1실시예에 따른 반도체소자의 패턴 형성방법을 설명하기 위한 공정별 단면도.
도 2는 하기의 실험예 1에 따른 공정조건을 적용한 결과 얻어진 85nm의 미세한 하지막 패턴의 평면도.
도 3은 하기의 실험예 2에 따른 공정조건을 적용한 결과 얻어진 75nm의 미세한 하지막 패턴의 평면도.
도 4a 내지 도 4e는 본 발명의 제 2실시예에 따른 반도체소자의 패턴 형성방법을 설명하기 위한 공정별 단면도.
본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 구체적으로는 이머젼 리소그라피(immersion lithography)공정과 전자빔(e-beam) 조사 공정을 적용하여 미세한 패턴을 패터닝할 수 있는 반도체소자의 패턴 형성방법에 관한 것이다.
반도체소자가 고집적화됨에 따라, 패턴의 사이즈(size)도 점차 작아지고 있는 추세이다. 현재, 패터닝이 가능한 밀집 라인 또는 단일라인 형태의 패턴 형성을 위하여 적용되는 노광파장으로는 248nm 또는 193nm가 주로 사용되고 있으며, 157nm파장을 적용한 패터닝에 대한 많은 연구가 진행되고 있다. 일반적으로는 이러한 파장을 이용하는 경우 노광장비와 레지스트 표면의 중간 노광빔의 매체로서 굴절율 1.0의 값을 갖는 공기가 사용되어 왔으나 최근에는 중간 매체로서 1.0이상의 굴절율을 갖는 물또는 다른 유기용매를 적용하여 상대적으로 노광장비의 어퍼쳐(aperture)값을 상향시키며, 또한 적용파장의 파장치를 본래 수치보다 더 작은 값으로 입사될 수 있도록 함으로써 패턴의 해상력을 증가시킬 수 있는 이머젼 리쏘그라피 공정이 평가되고 있다.
이러한 이머젼 리쏘그라피 공정을 적용하게 될 경우, 기존 노광 파장 적용 시에 더 작은 미세패턴을 형성할 수 있는 장점이 있으나, 중간 매체로서 레지스트 표면 위에 물(H2O)을 적용하여 이머젼 리쏘그라피 공정을 적용하게 되면, 노광에너지에 의해 화학증폭형 레지스트의 탈보호화(deprotection)가 진행되며, 이때 이소부텐, 메탄, 에탄 또는 기타 다른 유기물질들이 가스 형태로 발생하게 된다. 따라서, 이러한 가스 형태의 물질이 물속에서 버블(bubble)형태로 형성되어 노광 시 입사되는 빛을 불균일하게 회절시킴으로써, 레지스트 표면에 불균일한 광을 입사시켜 결국 불균일한 패턴을 형성하게 된다. 그러므로, 반도체소자 제조 시 반도체소자의 특성에 부정적 영향을 유발하며, 원하는 반도체소자의 특성을 얻을 수 없게 되는 문제점이 있다.
따라서, 상기 문제점을 해결하고자, 본 발명의 목적은 이머젼 리소그라피 공정과 전자빔 전면 조사 공정을 적용하여 미세한 패턴을 패터닝함으로써, 이머젼 리쏘그라피 공정에서 중간매체로서 물 또는 다른 매체를 적용할 경우 노광 중에 발생되는 버블에 의한 난반사를 개선할 수 있는 반도체소자의 패턴 형성방법을 제공하려는 것이다.
상기 목적을 달성하고자, 본 발명에 따른 반도체소자의 패턴 형성방법은 소정의 하지막이 구비된 반도체기판 위에 화학증폭형 레지스트를 도포하는 단계와, 레지스트의 상부에 이머젼 리쏘그라피 공정을 진행하여 레지스트 패턴을 형성하는 단계와, 레지스트 패턴에 전자빔 전면 조사를 실시하여 큐어링하는 단계와, 큐어링된 레지스트 패턴을 이용하여 상기 하지막을 식각하여 하지막 패턴을 형성하는 단계를 포함한 것을 특징으로 한다.
상기 기판의 크기는 60∼300nm이다.
상기 하지막은 SiON막, 다결정실리콘막, 질화막, 산화막, BPSG, PSG, USG 중 PE-TEOS 어느 하나를 이용하며, 200∼10000Å두께로 형성한다.
상기 화학증폭형 레지스트는 폴리하이드록시 스타일렌계, 폴리 아크릴레이트계, 폴리메타 아크릴레이트계,폴리 노르보넨계, 폴리 말레익 안하이드로계, 폴리 비닐페놀계, 폴리 아다만계, 폴리 이미드계, 폴리 플로오린계, F로 치환된 단중합체 및 F로 치환된 공중합체 중 어느 하나를 이용한다. 이때, 상기 화학증폭형 레지스트는 포지티브 타입 및 네거티브 타입 중 어느 하나를 이용한다. 또한, 상기 화 학증폭형 레지스트는 700∼10000Å두께로 도포한다.
상기 이머젼 리쏘그라피 공정은 노광렌즈와 화학증폭형 레지스트 사이에 중간매체로서 물, 핵산, 크실렌, 시클로옥탄 및 펄플루오로폴리에테르 중 어느 하나를 사용한다. 또한, 광원으로서 아이라인, KrF, ArF, 157nm 및 EUV 중 어느 하나를 이용한다. 한편, 상기 이머젼 리쏘그라피 공정은 질소, 산소, 아르곤, 헬륨 분위기 하에서 진행한다.
상기 전자빔 전면 조사공정은 1∼50KeV의 전압조건 하에서 10∼50mTorr의 압력범위, 10∼400℃의 온도범위에서 진행한다. 또한, 상기 전자빔 전면 조사공정에서, 조사영역은 0.10∼12㎛범위로 진행한다. 한편, 상기 전자빔 전면 조사공정은 질소,산소,아르곤 및 헬륨 분위기에서 진행한다.
상기 패턴은 밀집된 라인들, 스페이서, 단일라인 및 콘택홀 패턴 중 어느 하나를 이용한다.
상기 화학증폭형 레지스트의 용매로는 에틸3-에톡시프로피오네이트, 메틸3-메톡시 프로피오네이트, 사이클로헥사논, 프로필렌글리콜메틸에테르아세테이트, 메틸에일케톤,벤젠, 톨루엔, 디옥산, 디메텔 포름아미드 중 어느 하나의 단일 용매 또는 이들의 혼합용매를 사용한다.
본 발명에 따른 반도체소자의 패턴 형성방법은 소정의 하지막이 구비된 반도체기판 위에 레진을 도포하는 단계와, 레진을 포함한 기판 전면에 전자빔을 전면 조사하여 큐어링을 실시하는 단계와, 큐어링이 완료된 기판 결과물 위에 화학증폭형 레지스트를 도포하는 단계와, 레지스트에 이머젼 리쏘그라피 공정을 진행하여 레지스트 패턴을 형성하는 단계와, 레지스트 패턴을 이용하여 상기 하지막을 식각하여 하지막 패턴을 형성하는 단계를 포함한 것을 특징으로 한다.
상기 레진은 노볼락 레진 및 폴리 아크릴레이트 레진 중 어느 하나를 이용한다.
상기 화학증폭형 레지스트는 폴리하이드록시 스타일렌계, 폴리 아크릴레이트계, 폴리메타 아크릴레이트계,폴리 노르보넨계, 폴리 말레익 안하이드로계, 폴리 비닐페놀계, 폴리 아다만계, 폴리 이미드계, 폴리 플로오린계, F로 치환된 단중합체 및 F로 치환된 공중합체 중 어느 하나를 이용한다.
상기 이머젼 리쏘그라피 공정은 20∼30℃온도범위에서 진행한다.
상기 이머젼 리쏘그라피 공정은 노광렌즈와 화학증폭형 레지스트 사이에 중간매체로서 물, 핵산, 크실렌, 시클로옥탄 및 펄플루오로폴리에테르 중 어느 하나를 사용한다. 여기서, 상기 중간매체에 0.01∼2wt%의 LiOH, NaOH, KOH 및 CsOH 중 어느 하나를 첨가한다.
(실시예)
이하, 첨부된 도면을 참고로 하여 본 발명에 따른 반도체소자의 패턴 형성방법을 자세하게 설명하기로 한다.
도 1a 내지 도 1d는 본 발명의 제 1실시예에 따른 반도체소자의 패턴 형성방법을 설명하기 위한 공정별 단면도이다.
본 발명의 제 1실시예에 따른 반도체소자의 패턴 형성방법은, 도 1a에 도시된 바와 같이, 먼저 반도체기판(1) 상에 하지막(3) 및 화학증폭형 레지스트막(5)을 차례로 형성한다. 이때, 상기 반도체기판(1)은 60∼300nm크기를 가진다. 또한, 하지막(3)은 SiON막, 다결정실리콘막, 질화막, 산화막, BPSG, PSG, USG 중 PE-TEOS 어느 하나를 이용하여 200∼10000Å두께로 형성한다. 그리고, 도면에는 도시되지 않았지만, 기판(1)과 하지막(3) 사이에는 텅스텐막, 텅스텐 실리사이드막, 코발트막, 코발트 실리사이드막, 티아이 실리사이드막 또는 알루미늄막 등과 같은 금속막이 형성된다.
한편, 상기 화학증폭형 레지스트막(5)는 폴리하이드록시 스타일렌계, 폴리 아크릴레이트계, 폴리메타 아크릴레이트계,폴리 노르보넨계, 폴리 말레익 안하이드로계, 폴리 비닐페놀계, 폴리 아다만계, 폴리 이미드계, 폴리 플로오린계, F로 치환된 단중합체 및 F로 치환된 공중합체 중 어느 하나를 이용하여 700∼10000Å두께로 도포한다. 여기서, 상기 화학증폭형 레지스트는 포지티브 타입 및 네거티브 타입 중 어느 하나를 이용한다.
이어, 도 1b에 도시된 바와 같이, 상기 화학증폭형 레지스트막의 상부에 이머젼 리쏘그라피 공정(10)을 진행하여 레지스트 패턴(5a)을 형성한다. 이때, 상기 이머젼 리쏘그라피 공정(10)에서, 노광렌즈(미도시)와 화학증폭형 레지스트막 사이에 중간매체로서 물, 핵산, 크실렌, 시클로옥탄 및 펄플루오로폴리에테르 중 어느 하나를 사용하고, 용매로는 에틸3-에톡시프로피오네이트, 메틸3-메톡시 프로피오네이트, 사이클로헥사논, 프로필렌글리콜메틸에테르아세테이트, 메틸에일케톤,벤젠, 톨루엔, 디옥산, 디메텔 포름아미드 중 어느 하나의 단일 용매 또는 이들의 혼합용매를 사용한다. 여기서, 상기 중간매체는 20∼30℃온도를 유지하며, 상기 중간매체 에 0.01∼2wt%의 LiOH,NaOH 및 CsOH 중 어느 하나를 첨가하도록 한다. 또한, 상기 이머젼 리쏘그라피 공정(10)은 노광 광원으로서 아이라인(Ⅰ-ine), KrF, ArF, 157nm 및 EUV 중 어느 하나를 이용한다. 한편, 상기 이머젼 리쏘그라피 공정(10)은 질소, 산소, 아르곤, 헬륨 분위기 하에서 진행한다.
그런다음, 도 1c에 도시된 바와 같이, 상기 결과물에 전자빔 전면 조사공정(12)을 실시하여 레지스트 패턴(5a)을 큐어링(curing)시킨다. 이때, 전자빔 전면 조사공정(12)은 프록시머티(proximity) 또는 콘택방식으로 조사된 것으로서, 1∼50KeV의 전압조건 하에서 10∼50mTorr의 압력 및 10∼400℃의 온도로 진행하며, 전자빔이 조사되는 영역은 0.10∼12㎛범위가 되도록 한다. 또한, 상기 전자빔 전면 조사공정은 질소,산소,아르곤 및 헬륨 분위기에서 진행한다.
이후, 도 1d에 도시된 바와 같이, 상기 큐어링된 레지스트 패턴(5a1)을 이용하여 상기 하지막을 식각하여 하지막 패턴(3a)을 형성한다. 이때, 상기 하지막 패턴(3a)은 밀집된 라인들, 스페이서, 단일라인 및 콘택홀 패턴 중 어느 하나에 해당된다.
상술한 바와 같이, 본 발명의 제 1실시예에서는, 최소양의 노광에너지를 적용하여 레지스트막의 상부만 노광하고 현상함으로써, 노광 시 발생되는 가스의 양을 최소화하여 물 또는 다른 유체 등의 중간매체에서 발생되는 난반사현상을 방지한다. 또한, 전자빔 전면 조사공정을 적용하여 레지스트막을 큐어링시킴으로써, 레지스트막의 에칭 내성을 향상시킬 수 있다.
실험예 1,2,3 및 4는 상술한 본 발명의 제 1실시예에 따른 반도체소자의 패 턴 형성방법을 적용한 것으로서, 화학증폭형 레지스트막 및 하지막의 종류, 이머젼 리쏘그라피 공정 및 전자빔 전면 조사공정의 공정 조건을 각각 달리하여 안정된 하지막 패턴을 형성한 것을 보인 것이다.
도 2는 하기의 실험예 1에 따른 공정조건을 적용한 결과 얻어진 85nm의 미세한 하지막 패턴의 평면도이다.
(실험예 1)
반도체 기판 위에 하지막으로서 SiON막을 증착하고 나서, 상기 SiON막 위에 KrF 폴리하이드록시 스타일렌계 화학증폭형 레지스트막을 1500Å 두께로 도포한다. 이어, 레지스트막의 상부에 이머젼 노광 방식의 노광장비를 이용하여 노광하고 나서, 현상하여 미세한 레지스트 패턴을 형성한다. 이때, 이머젼 리쏘그라피 공정 시 적용되는 중간매체로서 물을 사용한다. 그런다음, 상기 결과물에 전자빔 전면 조사 공정을 진행하여 레지스트 패턴을 큐어링시킨다. 이때, 전자빔 전면 조사 공정은 50KeV의 전압 조건에서 15초동안 3단계로 나눠 실시한다. 이후, 전자빔 전면 조사공정이 완료된 레지스트 패턴을 이용하여 하지막을 식각하여, 도 2에 도시된 바와 같이, 85nm의 미세한 하지막 패턴을 형성한다.
도 3은 하기의 실험예 2에 따른 공정조건을 적용한 결과 얻어진 75nm의 미세한 하지막 패턴의 평면도이다.
(실험예 2)
반도체기판 위에 하지막으로서 다결정실리콘막을 증착하고 나서, 상기 다결정실리콘막 위에 ArF용 폴리 아크릴레이트계 화학증폭형 레지스트막을 1200Å두께 로 도포한다. 이어, 이머젼 노광방식의 노광장비를 이용하여 레지스트막의 상부만을 노광한 후, 현상하여 레지스트 패턴을 형성한다. 이때, 이머젼 노광 시 적용되는 중간매체로서 물을 사용한다. 그런다음, 상기 결과물에 전자빔 전면 조사공정을 실시하여 레지스트 패턴을 큐어링시킨다. 이때, 전자빔 전면 조사공정은 90KeV의 전압 조건 하에서 10초동안 3단계로 나눠 진행한다. 이후, 상기 큐어링된 레지스트 패턴을 이용하여 하지막을 식각하여 도 3에 도시된 바와 같이, 75nm의 미세한 하지막 패턴을 형성한다.
(실험예 3)
반도체기판 위에 하지막으로서 다결정실리콘막을 증착한 후, 상기 다결정실리콘막 위에 ArF용 폴리 노르보넨계 화학증폭형 레지스트막을 1400Å 두께로 도포한다. 이어, 이머젼 노광방식의 노광장비를 이용하여 레지스트막의 상부만을 노광한 후, 현상하여 레지스트 패턴을 형성한다. 이때, 이머젼 노광 시 적용되는 중간매체로서 물을 사용한다. 그런다음, 상기 결과물에 전자빔 전면 조사공정을 실시하여 레지스트 패턴을 큐어링시킨다. 이때, 전자빔 전면 조사공정은 45KeV의 전압 조건 하에서 12초동안 3단계로 나눠 진행한다. 이후, 상기 큐어링된 레지스트 패턴을 이용하여 하지막을 식각하여 미세한 크기의 하지막 패턴을 형성한다.
(실험예 4)
반도체기판 위에 하지막으로서 유기 난반사방지막을 형성한 후, 상기 유기 난반사방지막 위에 ArF용 폴리 말레익 안하이드로계 화학증폭형 레지스트막을 1100Å 두께로 도포한다. 이어, 이머젼 노광방식의 노광장비를 이용하여 레지스트막의 상부만을 노광한 후, 현상하여 레지스트 패턴을 형성한다. 이때, 이머젼 노광 시 적용되는 중간매체로서 물을 사용한다. 그런다음, 상기 결과물에 전자빔 전면 조사공정을 실시하여 레지스트 패턴을 큐어링시킨다. 이때, 전자빔 전면 조사공정은 35KeV의 전압 조건 하에서 20초동안 3단계로 나눠 진행한다. 이후, 상기 큐어링된 레지스트 패턴을 이용하여 하지막을 식각하여 미세한 크기의 하지막 패턴을 형성한다.
따라서, 상술한 실험예 1,2,3 및 4를 통해 공정마진 개선과 함께 에칭 시 에칭선택비가 향상된 결과를 얻을 수 있다.
도 4a 내지 도 4e는 본 발명의 제 2실시예에 따른 반도체소자의 패턴 형성방법을 설명하기 위한 공정별 단면도이다.
도 4a에 도시된 바와 같이, 반도체기판(21) 위에 하지막(23), 레진막(25)을 차례로 형성한다. 이때, 상기 반도체기판(21)은 60∼300nm크기를 가진다. 또한, 하지막(23)은 SiON막, 다결정실리콘막, 질화막, 산화막, BPSG, PSG, USG 중 PE-TEOS 어느 하나를 이용하여 200∼10000Å두께로 형성한다. 한편, 상기 레진막(25)은 노볼락 레진 및 폴리 아크릴레이트 레진 중 어느 하나를 이용한다.
이어, 도 4b에 도시된 바와 같이, 상기 레진막에 전자빔 전면 조사공정(40)을 진행하여 레진막을 큐어링한다. 이때, 전자빔 전면 조사공정(40)은 1∼50KeV의 전압조건 하에서 10∼50mTorr의 압력 및 10∼400℃의 온도로 진행하며, 전자빔이 조사되는 영역은 0.10∼12㎛범위가 되도록 한다. 또한, 상기 전자빔 전면 조사공정은 질소,산소,아르곤 및 헬륨 분위기에서 진행한다. 한편, 도 4b에서, 도면부호 25a는 큐어링이 진행된 레진막을 나타낸 것이다.
그런다음, 도 4c에 도시된 바와 같이, 상기 큐어링된 레진막(25a) 위에 화학증폭형 레지스트막(27)을 도포한다. 이때, 상기 화학증폭형 레지스트막(27)은 폴리하이드록시 스타일렌계, 폴리 아크릴레이트계, 폴리메타 아크릴레이트계,폴리 노르보넨계, 폴리 말레익 안하이드로계, 폴리 비닐페놀계, 폴리 아다만계, 폴리 이미드계, 폴리 플로오린계, F로 치환된 단중합체 및 F로 치환된 공중합체 중 어느 하나를 이용하여 700∼10000Å두께로 도포한다. 여기서, 상기 화학증폭형 레지스트막(27)은 포지티브 타입 및 네거티브 타입 중 어느 하나를 이용한다.
이후, 도 4d에 도시된 바와 같이, 상기 화학증폭형 레지스트막에 이머젼 리쏘그라피 공정(42)을 진행하여 레지스트 패턴(27a)을 형성한다. 이때, 상기 이머젼 리쏘그라피 공정(42)에서, 노광렌즈(미도시)와 화학증폭형 레지스트막 사이에 중간매체로서 물, 핵산, 크실렌, 시클로옥탄 및 펄플루오로폴리에테르 중 어느 하나를 사용하고, 용매로는 에틸3-에톡시프로피오네이트, 메틸3-메톡시 프로피오네이트, 사이클로헥사논, 프로필렌글리콜메틸에테르아세테이트, 메틸에일케톤,벤젠, 톨루엔, 디옥산, 디메텔 포름아미드 중 어느 하나의 단일 용매 또는 이들의 혼합용매를 사용한다. 여기서, 상기 중간매체에 0.01∼2wt%의 LiOH,NaOH 및 CsOH 중 어느 하나를 첨가한다. 또한, 상기 이머젼 리쏘그라피 공정(42)은 노광 광원으로서 아이라인(Ⅰ-ine), KrF, ArF, 157nm 및 EUV 중 어느 하나를 이용한다. 게다가, 상기 이머젼 리쏘그라피 공정(42)은 질소, 산소, 아르곤, 헬륨 분위기 하에서 진행한다.
한편, 도면에는 도시되지 않았지만, 상기 레지스트 패턴(27a)에 전자빔 전면 조사공정을 실시하여 견고한 막질을 갖도록 할 수도 있다.
이어, 도 4e에 도시된 바와 같이, 상기 레지스트 패턴(27a)을 베리어로 상기 큐어링된 레진막 및 하지막을 식각하여 하지막 패턴(23a)을 형성한다. 이때, 상기 하지막 패턴(23a)은 밀집된 라인들, 스페이서, 단일라인 및 콘택홀 패턴 중 어느 하나에 해당된다.
실험예 5,6 및 7은 상술한 본 발명의 제 2실시예에 따른 반도체소자의 패턴 형성방법을 적용한 것으로서, 레진막, 화학증폭형 레지스트막 및 하지막의 종류, 전자빔 전면 조사공정의 공정 조건을 달리하여 안정된 하지막 패턴을 형성한 것을 보인 것이다.
(실험예 5)
반도체기판 위에 하지막으로서 다결정실리콘막을 증착하고 나서, 다결정실리콘막 위에 노볼락 레진막을 도포한다. 이어, 상기 레진막에 전자빔 전면 조사공정을 실시하여 상기 레진막을 경화시킨다. 이때, 상기 전자빔 전면 조사공정은 40KeV의 전압 조건 하에서 15초동안 3단계로 나눠 진행한다. 그런다음, 상기 경화된 레진막 위에 ArF용 폴리 말레익 안하이드로계 레지스트막을 1400Å두께로 도포하고 나서, 이머젼 리쏘그라피 공정을 진행하여 레지스트 패턴을 형성한다. 이때, 상기 이머젼 리쏘그라피 공정 시 적용되는 중간매체로는 물을 사용하며, 23℃온도에서 진행한다. 이후, 상기 레지스트 패턴을 이용하여 경화된 레진막 및 하지막을 식각하여 미세한 크기의 하지막 패턴을 형성한다.
상술한 바와 같이, 본 발명의 제 2실시예에서는 소정의 하지막을 구비한 기 판 위에 레진막을 도포하고 나서, 전자빔 전면 조사공정을 실시하여 상기 레진막을 큐어링시켜 막질을 견고하게 하고, 이어 큐어링된 레지막 위에 화학증폭형 레지스트막을 도포하고 최소량의 노광 에너지를 이용하여 이머젼 리쏘그라피 공정을 적용하여 레지스트 패턴을 형성하고, 레지스트 패턴을 베리어로 큐어링된 레진막을 1차 식각하고, 다시 하지막을 2차 식각하는 방법으로 미세한 하지막 패턴을 얻을 수 있다.
(실험예 6)
반도체기판 위에 하지막으로서 다결정실리콘막을 증착하고 나서, 다결정실리콘막 위에 노볼락 레진막을 도포한다. 이어, 상기 레진막에 전자빔 전면 조사공정을 실시하여 상기 레진막을 경화시킨다. 이때, 상기 전자빔 전면 조사공정은 50KeV의 전압 조건 하에서 15초동안 4단계로 나눠 진행한다. 그런다음, 상기 경화된 레진막 위에 ArF용 폴리 아크릴레이트계 화학증폭형 레지스트막을 1500Å두께로 도포하고 나서, 이머젼 리쏘그라피 공정을 진행하여 레지스트 패턴을 형성한다. 이때, 상기 이머젼 리쏘그라피 공정 시 적용되는 중간매체로는 물을 사용하며, 23℃온도에서 진행한다. 이후, 상기 레지스트 패턴을 이용하여 경화된 레진막 및 하지막을 식각하여 미세한 크기의 하지막 패턴을 형성한다.
(실험예 7)
반도체기판 위에 하지막으로서 산화막을 증착하고 나서, 산화막 위에 폴리 아크릴레이트 레진막을 도포한다. 이어, 상기 레진막에 전자빔 전면 조사공정을 실시하여 상기 레진막을 경화시킨다. 이때, 상기 전자빔 전면 조사공정은 45KeV의 전 압 조건 하에서 20초동안 2단계로 나눠 진행한다. 그런다음, 상기 경화된 레진막 위에 ArF용 폴리 아크릴레이트계 화학증폭형 레지스트막을 1200Å두께로 도포하고 나서, 이머젼 리쏘그라피 공정을 진행하여 레지스트 패턴을 형성한다. 이때, 상기 이머젼 리쏘그라피 공정 시 적용되는 중간매체로는 물을 사용하며, 23℃온도에서 진행한다. 이후, 상기 레지스트 패턴을 이용하여 경화된 레진막 및 하지막을 식각하여 미세한 크기의 하지막 패턴을 형성한다.
상술한 바와 같이, 본 발명의 제 1실시예에서는, 최소양의 노광에너지를 적용하여 레지스트막의 상부만 노광하고 현상함으로써, 노광 시 발생되는 가스의 양을 최소화하여 물 또는 다른 유체 등의 중간매체에서 발생되는 난반사현상을 방지한다. 또한, 전자빔 전면 조사공정을 적용하여 레지스트막을 큐어링시킴으로써, 레지스트막의 에칭 내성을 향상시킬 수 있다.
한편, 본 발명의 제 2실시예에서는 소정의 하지막을 구비한 기판 위에 레진막을 도포하고 나서, 전자빔 전면 조사공정을 실시하여 상기 레진막을 큐어링시켜 막질을 견고하게 하고, 이어 큐어링된 레지막 위에 화학증폭형 레지스트막을 도포하고 최소량의 노광 에너지를 이용하여 이머젼 리쏘그라피 공정을 적용하여 레지스트 패턴을 형성하고, 레지스트 패턴을 베리어로 큐어링된 레진막을 1차 식각하고, 다시 하지막을 2차 식각하는 방법을 적용하여 미세한 하지막 패턴을 형성한다. 따라서, 100nm이하의 미세패턴 형성 시, 버블에 의한 불균일한 패턴 형성의 문제점없이 균일한 CD의 안정된 패턴을 얻을 수 있으며, 또한 얇은 레지스트막을 적용하여 패턴의 무너짐 현상을 방지하여 해상력을 향상시킬 수 있다. 한편, 본 발명은 좁고 깊은 단차의 토폴로지를 용이하게 형성할 수 있으며, 이로써 반도체소자 특성의 효율 및 수율을 극대화할 수 있는 이점이 있다.

Claims (23)

  1. 소정의 하지막이 구비된 반도체기판 위에 화학증폭형 레지스트를 도포하는 단계와,
    상기 레지스트의 상부에 이머젼 리쏘그라피 공정을 진행하여 레지스트 패턴을 형성하는 단계와,
    상기 레지스트 패턴에 전자빔 전면 조사를 실시하여 큐어링하는 단계와,
    상기 큐어링된 레지스트 패턴을 이용하여 상기 하지막을 식각하여 하지막 패턴을 형성하는 단계를 포함한 것을 특징으로 하는 반도체소자의 패턴 형성방법.
  2. 제 1항에 있어서, 상기 반도체기판의 크기는 60∼300nm인 것을 특징으로 하는 반도체소자의 패턴 형성방법.
  3. 제 1항에 있어서, 상기 하지막은 SiON막, 다결정실리콘막, 질화막, 산화막, BPSG, PSG, USG 중 PE-TEOS 어느 하나를 이용한 것을 특징으로 하는 반도체소자의 패턴 형성방법.
  4. 제 3항에 있어서, 상기 하지막은 200∼10000Å두께로 형성하는 것을 특징으로 하는 반도체소자의 패턴 형성방법.
  5. 제 1항에 있어서, 상기 화학증폭형 레지스트는 폴리하이드록시 스타일렌계, 폴리 아크릴레이트계, 폴리메타 아크릴레이트계,폴리 노르보넨계, 폴리 말레익 안하이드로계, 폴리 비닐페놀계, 폴리 아다만계, 폴리 이미드계, 폴리 플로오린계, F로 치환된 단중합체 및 F로 치환된 공중합체 중 어느 하나를 이용하는 것을 특징으로 하는 반도체소자의 패턴 형성방법.
  6. 제 1항에 있어서, 상기 화학증폭형 레지스트는 포지티브 타입 및 네거티브 타입 중 어느 하나를 이용하는 것을 특징으로 하는 반도체소자의 패턴 형성방법.
  7. 제 1항에 있어서, 상기 화학증폭형 레지스트는 700∼10000Å두께로 도포하는 것을 특징으로 하는 반도체소자의 패턴 형성방법.
  8. 제 1항에 있어서, 상기 이머젼 리쏘그라피 공정은 노광렌즈와 화학증폭형 레지스트 사이에 중간매체로서 물, 핵산, 크실렌, 시클로옥탄 및 펄플루오로폴리에테르 중 어느 하나를 사용하는 것을 특징으로 하는 반도체소자의 패턴 형성방법.
  9. 제 1항에 있어서, 상기 이머젼 리쏘그라피 공정은 광원으로서 아이라인, KrF, ArF, 157nm 및 EUV 중 어느 하나를 이용하는 것을 특징으로 하는 반도체소자의 패턴 형성방법.
  10. 제 1항에 있어서, 상기 이머젼 리쏘그라피 공정은 질소, 산소, 아르곤, 헬륨 분위기 하에서 진행하는 것을 특징으로 하는 반도체소자의 패턴 형성방법.
  11. 제 1항에 있어서, 상기 전자빔 전면 조사공정은 1∼50KeV의 전압조건 하에서 진행하는 것을 특징으로 하는 반도체소자의 패턴 형성방법.
  12. 제 1항에 있어서, 상기 전자빔 전면 조사공정은 10∼50mTorr의 압력범위에서 진행하는 것을 특징으로 하는 반도체소자의 패턴 형성방법.
  13. 제 1항에 있어서, 상기 전자빔 전면 조사공정은 10∼400℃의 온도범위에서 진행하는 것을 특징으로 하는 반도체소자의 패턴 형성방법.
  14. 제 1항에 있어서, 상기 전자빔 전면 조사공정에서, 조사영역은 0.10∼12㎛범위로 진행하는 것을 특징으로 하는 반도체소자의 패턴 형성방법.
  15. 제 1항에 있어서, 상기 전자빔 전면 조사공정은 질소,산소,아르곤 및 헬륨 분위기에서 진행하는 것을 특징으로 하는 반도체소자의 패턴 형성방법.
  16. 제 1항에 있어서, 상기 패턴은 밀집된 라인들, 스페이서, 단일라인 및 콘택홀 패턴 중 어느 하나인 것을 특징으로 하는 반도체소자의 패턴 형성방법.
  17. 제 1항에 있어서, 상기 화학증폭형 레지스트의 용매로는 에틸3-에톡시프로피오네이트, 메틸3-메톡시 프로피오네이트, 사이클로헥사논, 프로필렌글리콜메틸에테르아세테이트, 메틸에일케톤,벤젠, 톨루엔, 디옥산, 디메텔 포름아미드 중 어느 하나의 단일 용매 또는 이들의 혼합용매를 사용하는 것을 특징으로 하는 반도체소자의 패턴 형성방법.
  18. 소정의 하지막이 구비된 반도체기판 위에 레진을 도포하는 단계와,
    상기 레진을 포함한 기판 전면에 전자빔을 전면 조사하여 큐어링을 실시하는 단계와,
    상기 큐어링이 완료된 기판 결과물 위에 화학증폭형 레지스트를 도포하는 단계와,
    상기 레지스트에 이머젼 리쏘그라피 공정을 진행하여 레지스트 패턴을 형성하는 단계와,
    상기 레지스트 패턴을 이용하여 상기 하지막을 식각하여 하지막 패턴을 형성하는 단계를 포함한 것을 특징으로 하는 반도체소자의 패턴 형성방법.
  19. 제 18항에 있어서, 상기 레진은 노볼락 레진 및 폴리 아크릴레이트 레진 중 어느 하나를 이용한 것을 특징으로 하는 반도체소자의 패턴 형성방법.
  20. 제 18항에 있어서, 상기 화학증폭형 레지스트의 용매로는 에틸3-에톡시프로피오네이트, 메틸3-메톡시 프로피오네이트, 사이클로헥사논, 프로필렌글리콜메틸에테르아세테이트, 메틸에일케톤,벤젠, 톨루엔, 디옥산, 디메텔 포름아미드 중 어느 하나의 단일 용매 또는 이들의 혼합용매를 사용한다.
  21. 제 18항에 있어서, 상기 이머젼 리쏘그라피 공정은 20∼30℃온도범위에서 진행하는 것을 특징으로 하는 반도체소자의 패턴 형성방법.
  22. 제 18항에 있어서, 상기 이머젼 리쏘그라피 공정은 노광렌즈와 화학증폭형 레지스트 사이에 중간매체로서 물, 핵산, 크실렌, 시클로옥탄 및 펄플루오로폴리에테르 중 어느 하나를 사용하는 것을 특징으로 하는 반도체소자의 패턴 형성방법.
  23. 제 22항에 있어서, 상기 중간매체에 0.01∼2wt%의 LiOH, NaOH, KOH 및 CsOH 중 어느 하나를 첨가하는 것을 특징으로 하는 반도체소자의 패턴 형성방법.
KR1020040057302A 2004-07-22 2004-07-22 반도체소자의 패턴 형성방법 KR100587083B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040057302A KR100587083B1 (ko) 2004-07-22 2004-07-22 반도체소자의 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040057302A KR100587083B1 (ko) 2004-07-22 2004-07-22 반도체소자의 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20060007879A true KR20060007879A (ko) 2006-01-26
KR100587083B1 KR100587083B1 (ko) 2006-06-08

Family

ID=37119053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040057302A KR100587083B1 (ko) 2004-07-22 2004-07-22 반도체소자의 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100587083B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100207445B1 (ko) * 1995-07-06 1999-07-15 윤종용 포토마스크 제조방법
JPH1174232A (ja) 1997-08-29 1999-03-16 Fujitsu Ltd 膜のパターニング方法

Also Published As

Publication number Publication date
KR100587083B1 (ko) 2006-06-08

Similar Documents

Publication Publication Date Title
KR100855845B1 (ko) 반도체 소자의 미세패턴 형성방법
US7959818B2 (en) Method for forming a fine pattern of a semiconductor device
CN102667623B (zh) 定向自组装方法以及由此形成的分层结构
JP5047728B2 (ja) 半導体素子の微細パターン形成方法
US6803176B2 (en) Methods for forming line patterns in semiconductor substrates
US8178287B2 (en) Photoresist composition and method of forming a resist pattern
KR100861172B1 (ko) 반도체 소자의 미세패턴 형성방법
JP3506248B2 (ja) 微小構造の製造方法
US9874812B2 (en) Methods of forming hardmask material film
US20090298291A1 (en) Method for forming a pattern of a semiconductor device
KR100587083B1 (ko) 반도체소자의 패턴 형성방법
US20230274940A1 (en) Method to form narrow slot contacts
US11022886B2 (en) Bottom-up material formation for planarization
KR100551075B1 (ko) 침수 리소그래피 공정을 이용한 반도체 소자의 미세 패턴형성방법
US20100099261A1 (en) Method for forming pattern of semiconductor device
US20200146154A1 (en) Material composition and methods thereof
KR100687858B1 (ko) 반도체소자의 패터닝 방법
KR100499411B1 (ko) 반도체소자의 다중층 레지스트패턴 형성방법
KR20080071328A (ko) 반도체 소자의 미세 패턴 형성 방법
KR100265361B1 (ko) 포토레지스트의 식각 선택비 개선방법
KR100518231B1 (ko) 이온주입패턴 형성방법
KR20040087459A (ko) 반도체소자의 미세패턴 형성방법
CN118215986A (zh) 半导体图案化中的化学选择性粘合性和强度促进剂
KR20020002137A (ko) 반도체 장치의 패턴 형성 방법
KR20070071630A (ko) 이머전 리소그라피 공정을 이용한 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040722

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060222

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060522

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060529

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060530

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090427

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100423

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20110429

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee