JPH1174232A - 膜のパターニング方法 - Google Patents
膜のパターニング方法Info
- Publication number
- JPH1174232A JPH1174232A JP9235003A JP23500397A JPH1174232A JP H1174232 A JPH1174232 A JP H1174232A JP 9235003 A JP9235003 A JP 9235003A JP 23500397 A JP23500397 A JP 23500397A JP H1174232 A JPH1174232 A JP H1174232A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- film
- region
- charge
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 40
- 238000000059 patterning Methods 0.000 title claims description 31
- 238000010884 ion-beam technique Methods 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 17
- 230000001678 irradiating effect Effects 0.000 claims description 15
- 238000009825 accumulation Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 230000005684 electric field Effects 0.000 claims description 2
- 230000005641 tunneling Effects 0.000 claims description 2
- 206010021143 Hypoxia Diseases 0.000 claims 1
- 238000010894 electron beam technology Methods 0.000 abstract description 115
- 239000010410 layer Substances 0.000 description 134
- 239000010408 film Substances 0.000 description 49
- 239000000758 substrate Substances 0.000 description 25
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 239000000463 material Substances 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 10
- 239000000523 sample Substances 0.000 description 9
- 229910002367 SrTiO Inorganic materials 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 230000005865 ionizing radiation Effects 0.000 description 3
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- -1 for example Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- WNLOJEUKHREVLZ-UHFFFAOYSA-N [Ba].[Ti].[O] Chemical compound [Ba].[Ti].[O] WNLOJEUKHREVLZ-UHFFFAOYSA-N 0.000 description 1
- ROLJWXCAVGNMAK-UHFFFAOYSA-N [Ce]=O Chemical compound [Ce]=O ROLJWXCAVGNMAK-UHFFFAOYSA-N 0.000 description 1
- ANYNLKBYFRTNQP-UHFFFAOYSA-N [O].[Ti].[Sr] Chemical compound [O].[Ti].[Sr] ANYNLKBYFRTNQP-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 239000006258 conductive agent Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/7045—Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
- Y10S430/143—Electron beam
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】膜のパターニング方法に関し、パターニング精
度を高くすること。 【解決手段】被加工膜２２の第１領域Ａに第１電荷を蓄
積した後に、被加工膜２２の上にレジスト２３を塗布
し、次いで、レジスト２３のうち第１領域Ａに隣接した
第２領域に第１電荷を照射することを含む。
度を高くすること。 【解決手段】被加工膜２２の第１領域Ａに第１電荷を蓄
積した後に、被加工膜２２の上にレジスト２３を塗布
し、次いで、レジスト２３のうち第１領域Ａに隣接した
第２領域に第１電荷を照射することを含む。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、膜のパターニング
方法に関し、より詳しくは、レジストの露光、現像工程
を含む膜のパターニング方法に関する。
方法に関し、より詳しくは、レジストの露光、現像工程
を含む膜のパターニング方法に関する。
【０００２】
【従来の技術】半導体装置の製造工程は、半導体、導電
材又は絶縁材よりなる膜のパターニング工程を有し、そ
の膜のパターニングは、レジストをマスクに使用してマ
スクに覆われない部分をエッチングすることによりなさ
れるのが一般的である。レジストからマスクを作成する
ためには、レジストを膜の上に塗布した後に、露光によ
りレジストに潜像を形成し、続いて、レジストを現像し
て潜像を顕像化するといった工程を経ることになる。
材又は絶縁材よりなる膜のパターニング工程を有し、そ
の膜のパターニングは、レジストをマスクに使用してマ
スクに覆われない部分をエッチングすることによりなさ
れるのが一般的である。レジストからマスクを作成する
ためには、レジストを膜の上に塗布した後に、露光によ
りレジストに潜像を形成し、続いて、レジストを現像し
て潜像を顕像化するといった工程を経ることになる。
【０００３】その露光方法としては電離放射線をレジス
トに照射する方法が一般的であり、電離放射線は、紫外
線、ｉ線などの光だけでなく電子ビーム、イオンビーム
などの荷電粒子ビームを含む概念である。そして、レジ
ストは、照射されるべき電離放射線の種類に応じた材料
が選択される。電子ビームを露光に用いる場合には電子
線（ＥＢ）レジストが用いられ、ＥＢレジストのパター
ニングは次のようにして行われる。
トに照射する方法が一般的であり、電離放射線は、紫外
線、ｉ線などの光だけでなく電子ビーム、イオンビーム
などの荷電粒子ビームを含む概念である。そして、レジ
ストは、照射されるべき電離放射線の種類に応じた材料
が選択される。電子ビームを露光に用いる場合には電子
線（ＥＢ）レジストが用いられ、ＥＢレジストのパター
ニングは次のようにして行われる。
【０００４】まず、図１０(a) に示すように、半導体基
板101 の上に下側絶縁膜102 、配線103 、上側絶縁膜10
4 を形成した後に、上側絶縁膜104 上にポジ型の電子線
レジスト105 を塗布する。その後に、電子線レジスト10
5 に電子ビームを照射して、電子線レジスト105 に潜像
を形成する。次に、図１０(b) に示すように、電子線レ
ジスト105 を現像してパターンを形成する。
板101 の上に下側絶縁膜102 、配線103 、上側絶縁膜10
4 を形成した後に、上側絶縁膜104 上にポジ型の電子線
レジスト105 を塗布する。その後に、電子線レジスト10
5 に電子ビームを照射して、電子線レジスト105 に潜像
を形成する。次に、図１０(b) に示すように、電子線レ
ジスト105 を現像してパターンを形成する。
【０００５】その後に、レジストパターンをマスクに使
用して、上側絶縁膜104 をエッチングすることになる。
絶縁膜のパターニングとしては、例えばコンデンサの誘
電体膜の整形や層間絶縁膜のコンタクトホールの形成な
どがある。
用して、上側絶縁膜104 をエッチングすることになる。
絶縁膜のパターニングとしては、例えばコンデンサの誘
電体膜の整形や層間絶縁膜のコンタクトホールの形成な
どがある。
【０００６】
【発明が解決しようとする課題】以上のような電子ビー
ムを用いて電子線レジスト105 を露光する場合には、図
１１に示すように、電子線レジスト105 を通過した負電
荷が絶縁膜に蓄積するので、続いて照射される電子がク
ーロン力を受けて横方向に広がってしまい、この結果、
電子ビーム照射領域を実質的に拡張してしまうといった
不都合がある。
ムを用いて電子線レジスト105 を露光する場合には、図
１１に示すように、電子線レジスト105 を通過した負電
荷が絶縁膜に蓄積するので、続いて照射される電子がク
ーロン力を受けて横方向に広がってしまい、この結果、
電子ビーム照射領域を実質的に拡張してしまうといった
不都合がある。
【０００７】また、電子線レジストは、ｉ線、紫外線等
の光露光用レジストに比べると、反応性イオンエッチン
グ（ＲＩＥ）、イオンミリング等のドライエッチングに
対する耐性が弱い。このため、エッチング速度が遅い材
料からなる絶縁膜をパターニングしようとする場合には
電子線レジストを厚く塗布するのが一般的である。しか
し、電子線レジストを厚く形成すると、その厚さの増加
分だけ電子の広がりが大きくなるので、電子線レジスト
に形成される潜像のパターン幅が広がってしまい、パタ
ーンの微細化を困難にする。
の光露光用レジストに比べると、反応性イオンエッチン
グ（ＲＩＥ）、イオンミリング等のドライエッチングに
対する耐性が弱い。このため、エッチング速度が遅い材
料からなる絶縁膜をパターニングしようとする場合には
電子線レジストを厚く塗布するのが一般的である。しか
し、電子線レジストを厚く形成すると、その厚さの増加
分だけ電子の広がりが大きくなるので、電子線レジスト
に形成される潜像のパターン幅が広がってしまい、パタ
ーンの微細化を困難にする。
【０００８】以上のような問題は、陽イオンビームを使
用してレジストをパターニングする場合にも生じる。本
発明の目的は、電子ビーム照射又は陽イオンビーム照射
によりレジストを露光する場合に、潜像パターンの広が
りを抑制して、潜像パターンの微細化を図ることができ
るレジスト露光工程を有する膜のパターニング方法を提
供することを目的とする。
用してレジストをパターニングする場合にも生じる。本
発明の目的は、電子ビーム照射又は陽イオンビーム照射
によりレジストを露光する場合に、潜像パターンの広が
りを抑制して、潜像パターンの微細化を図ることができ
るレジスト露光工程を有する膜のパターニング方法を提
供することを目的とする。
【０００９】
【課題を解決するための手段】上記した課題は、図２に
例示するように、被加工膜２２の表面において互いに隣
接する第１領域Ａと第２領域Ｂのうち、該第１領域Ｂに
第１電荷を蓄積する工程と、前記被加工膜２２の表面に
レジスト２３を塗布する工程と、前記レジスト２３のう
ち前記第２領域Ｂの上の部分に第１電荷を照射して前記
レジスト２３を露光する工程と、前記レジスト２３を現
像して、前記レジスト２３をパターニングする工程と、
パターニングされた前記レジスト２３に覆われない部分
の前記被加工膜２２をエッチングして前記被加工膜をパ
ターニングする工程とを有することを特徴とする膜のパ
ターニング方法によって解決する。
例示するように、被加工膜２２の表面において互いに隣
接する第１領域Ａと第２領域Ｂのうち、該第１領域Ｂに
第１電荷を蓄積する工程と、前記被加工膜２２の表面に
レジスト２３を塗布する工程と、前記レジスト２３のう
ち前記第２領域Ｂの上の部分に第１電荷を照射して前記
レジスト２３を露光する工程と、前記レジスト２３を現
像して、前記レジスト２３をパターニングする工程と、
パターニングされた前記レジスト２３に覆われない部分
の前記被加工膜２２をエッチングして前記被加工膜をパ
ターニングする工程とを有することを特徴とする膜のパ
ターニング方法によって解決する。
【００１０】または、前記課題は、図９に例示するよう
に、被加工膜６２の表面の第１領域に第１電荷を蓄積す
る工程と、前記被加工膜６２の表面にレジスト６３を塗
布する工程と、前記レジスト６３のうち前記第１領域の
上の部分に第２電荷を照射して前記レジスト６３を露光
する工程と、前記レジストを現像して前記レジスト６３
をパターニングする工程と、パターニングされた前記レ
ジスト６３に覆われない部分の前記被加工膜をエッチン
グして前記被加工膜６２をパターニングする工程とを有
することを特徴とする膜のパターニング方法によって解
決する。
に、被加工膜６２の表面の第１領域に第１電荷を蓄積す
る工程と、前記被加工膜６２の表面にレジスト６３を塗
布する工程と、前記レジスト６３のうち前記第１領域の
上の部分に第２電荷を照射して前記レジスト６３を露光
する工程と、前記レジストを現像して前記レジスト６３
をパターニングする工程と、パターニングされた前記レ
ジスト６３に覆われない部分の前記被加工膜をエッチン
グして前記被加工膜６２をパターニングする工程とを有
することを特徴とする膜のパターニング方法によって解
決する。
【００１１】次に本願発明の作用について説明する。上
記したように、本発明は、加工しようとする膜（被加工
膜）の表面に予め負電荷又は正電荷を蓄積し、その後に
被加工膜の上にレジストを塗布し、次いでレジストを電
子、ビーム、イオンビームなどによって露光し、さらに
現像するようにした。
記したように、本発明は、加工しようとする膜（被加工
膜）の表面に予め負電荷又は正電荷を蓄積し、その後に
被加工膜の上にレジストを塗布し、次いでレジストを電
子、ビーム、イオンビームなどによって露光し、さらに
現像するようにした。
【００１２】これにより、レジストに照射された負電荷
又は正電荷は、予め蓄積された被加工膜表面の電荷との
クーロン力によって被加工膜表面での拡散が規制される
ことになり、レジスト内に形成される潜像のぼけが減
り、精度の高いレジストパターンの形成が可能になる。
なお、被加工膜に蓄積する電荷とレジストに照射する電
荷を同じ極性にする場合にはクーロン力は反発力となる
ので、被加工膜に電荷を蓄積する第１領域とレジストに
電荷を照射する領域とは隣接させる必要がある。また、
被加工膜に蓄積する電荷とレジストに照射する電荷を逆
極性にする場合には、被加工膜での電荷蓄積領域とレジ
ストへの電荷照射領域は一致することになる。
又は正電荷は、予め蓄積された被加工膜表面の電荷との
クーロン力によって被加工膜表面での拡散が規制される
ことになり、レジスト内に形成される潜像のぼけが減
り、精度の高いレジストパターンの形成が可能になる。
なお、被加工膜に蓄積する電荷とレジストに照射する電
荷を同じ極性にする場合にはクーロン力は反発力となる
ので、被加工膜に電荷を蓄積する第１領域とレジストに
電荷を照射する領域とは隣接させる必要がある。また、
被加工膜に蓄積する電荷とレジストに照射する電荷を逆
極性にする場合には、被加工膜での電荷蓄積領域とレジ
ストへの電荷照射領域は一致することになる。
【００１３】
【発明の実施の形態】そこで、以下に本発明の実施形態
を図面に基づいて説明する。 （第１の実施の形態）本発明の実施形態に使用される電
子ビーム露光装置は、例えば図１に示すような構造を有
している。図１の露光室１０においては、電子源１の出
力部からウェハステージ２にかけて、第１のコンデンサ
レンズ３、ビームブランカ４、第２のコンデンサレンズ
５、第３のコンデンサレンズ６及び第４のコンデンサレ
ンズ７が順に配置されている。また、第３のコンデンサ
レンズ６と第４のコンデンサレンズ７の間にはデフレク
ションコイル８が配置されている。
を図面に基づいて説明する。 （第１の実施の形態）本発明の実施形態に使用される電
子ビーム露光装置は、例えば図１に示すような構造を有
している。図１の露光室１０においては、電子源１の出
力部からウェハステージ２にかけて、第１のコンデンサ
レンズ３、ビームブランカ４、第２のコンデンサレンズ
５、第３のコンデンサレンズ６及び第４のコンデンサレ
ンズ７が順に配置されている。また、第３のコンデンサ
レンズ６と第４のコンデンサレンズ７の間にはデフレク
ションコイル８が配置されている。
【００１４】また、第１〜第４のコンデンサレンズ３，
５，６，７の中の電子ビームの透過領域とデフレクショ
ンコイル８の近傍には、それぞれアパーチャ９ａ〜９ｅ
が配置され、これによって電子ビームの整形が行われ
る。それらの電子源１からの負電荷の放出と第１〜第４
のコンデンサレンズ３，５，６，７の焦点位置の調整な
どは、画像データに基づいて制御回路１１からの制御信
号によって制御されており、電子源１から照射された電
子ビームはウェハステージ２上の試料Ｗに向けて照射さ
れる。また、ウェハステージ２は、互いに直交するＸ方
向とＹ方向に移動可能な構造を有し、その移動は制御回
路１１によって制御される。なお、画像データは、通常
のレジスト露光用の画像データの他に予備露光用の画像
データが含まれる。
５，６，７の中の電子ビームの透過領域とデフレクショ
ンコイル８の近傍には、それぞれアパーチャ９ａ〜９ｅ
が配置され、これによって電子ビームの整形が行われ
る。それらの電子源１からの負電荷の放出と第１〜第４
のコンデンサレンズ３，５，６，７の焦点位置の調整な
どは、画像データに基づいて制御回路１１からの制御信
号によって制御されており、電子源１から照射された電
子ビームはウェハステージ２上の試料Ｗに向けて照射さ
れる。また、ウェハステージ２は、互いに直交するＸ方
向とＹ方向に移動可能な構造を有し、その移動は制御回
路１１によって制御される。なお、画像データは、通常
のレジスト露光用の画像データの他に予備露光用の画像
データが含まれる。
【００１５】次に、上記した電子ビーム露光装置を用い
た露光について説明する。第１例 まず、図２(a) に示すように、導電材、絶縁材又は半導
体よりなる下地層２１上に誘電体層２２を形成し、これ
を試料Ｗとして用いる。その誘電体層２２を構成する材
料として、例えば酸化シリコン（SiO2）、窒化シリコン
（Si3N4 ）の他に、ストロンチウム・チタン酸素（SrTi
O3）、セリウム酸素（CeO2）、バリウムチタン酸素（Ba
TiO3）、チタン酸ジルコン酸鉛（ＰＺＴ( Pb(Zr x Ti
1-x )O3)）のような強誘電体材料がある。
た露光について説明する。第１例 まず、図２(a) に示すように、導電材、絶縁材又は半導
体よりなる下地層２１上に誘電体層２２を形成し、これ
を試料Ｗとして用いる。その誘電体層２２を構成する材
料として、例えば酸化シリコン（SiO2）、窒化シリコン
（Si3N4 ）の他に、ストロンチウム・チタン酸素（SrTi
O3）、セリウム酸素（CeO2）、バリウムチタン酸素（Ba
TiO3）、チタン酸ジルコン酸鉛（ＰＺＴ( Pb(Zr x Ti
1-x )O3)）のような強誘電体材料がある。
【００１６】その後に、図１に示す電子ビーム露光装置
のウェハステージ２上に試料Ｗを載置し、ついで予備露
光用の画像データに基づいて誘電体層２２の上部の第１
領域Ａに電子ビームを照射する。その第１領域Ａは、後
述するパターニング工程によって誘電体層２２を残そう
とする第２領域Ｂに隣接した領域である。また、電子ビ
ームの電流量は、例えば１×１０-11 〜１×１０-9Ａの
範囲内であり、この範囲内で電子ビームが照射された誘
電体層２２表面には電荷密度９０〜２００μＣ／cm2 で
負電荷が残ることになり、その電荷密度は、電子ビーム
の照射時間を変化させることによって調整される。
のウェハステージ２上に試料Ｗを載置し、ついで予備露
光用の画像データに基づいて誘電体層２２の上部の第１
領域Ａに電子ビームを照射する。その第１領域Ａは、後
述するパターニング工程によって誘電体層２２を残そう
とする第２領域Ｂに隣接した領域である。また、電子ビ
ームの電流量は、例えば１×１０-11 〜１×１０-9Ａの
範囲内であり、この範囲内で電子ビームが照射された誘
電体層２２表面には電荷密度９０〜２００μＣ／cm2 で
負電荷が残ることになり、その電荷密度は、電子ビーム
の照射時間を変化させることによって調整される。
【００１７】誘電体層２２への電子ビームの照射を終え
た後に、図２(b) に示すように、試料Ｗを電子ビーム露
光装置から取り出して、図示しないレジスト塗布装置に
試料Ｗを置く。そして、誘電体層２２の上にネガ型のＥ
Ｂレジスト層２３を２００〜４００nmの厚さに塗布す
る。ネガ型ＥＢレジスト材としては、例えば、東京応化
社の商品名ＯＥＢＲ１００、東レ社の商品名ＣＭＳなど
がある。
た後に、図２(b) に示すように、試料Ｗを電子ビーム露
光装置から取り出して、図示しないレジスト塗布装置に
試料Ｗを置く。そして、誘電体層２２の上にネガ型のＥ
Ｂレジスト層２３を２００〜４００nmの厚さに塗布す
る。ネガ型ＥＢレジスト材としては、例えば、東京応化
社の商品名ＯＥＢＲ１００、東レ社の商品名ＣＭＳなど
がある。
【００１８】次に、試料Ｗを再び電子ビーム露光装置の
ウェハステージ２に載置し、図２(c) に示すように、誘
電体層２２を残そうとする第２領域Ｂに向けて電子ビー
ムを照射し、これによりＥＢレジスト層２３を露光す
る。この場合、第２領域Ｂは第１領域Ａの周囲にあるの
で、第２領域Ｂに向けて照射された電子ビームは、誘電
体層２２の第１領域Ａでの負電荷によって第１領域Ａへ
の侵入が抑制されることになる。即ち、第２領域Ｂに向
けて照射された電子ビームはクーロンの法則の反発力に
よって第１領域Ａには広がり難くなるので、ＥＢレジス
ト層２３のうち第２領域Ｂの上の部分に電子ビームが絞
り込まれることになる。これによって、ＥＢレジスト層
２３の露光によって形成される潜像のパターン精度が向
上することになる。
ウェハステージ２に載置し、図２(c) に示すように、誘
電体層２２を残そうとする第２領域Ｂに向けて電子ビー
ムを照射し、これによりＥＢレジスト層２３を露光す
る。この場合、第２領域Ｂは第１領域Ａの周囲にあるの
で、第２領域Ｂに向けて照射された電子ビームは、誘電
体層２２の第１領域Ａでの負電荷によって第１領域Ａへ
の侵入が抑制されることになる。即ち、第２領域Ｂに向
けて照射された電子ビームはクーロンの法則の反発力に
よって第１領域Ａには広がり難くなるので、ＥＢレジス
ト層２３のうち第２領域Ｂの上の部分に電子ビームが絞
り込まれることになる。これによって、ＥＢレジスト層
２３の露光によって形成される潜像のパターン精度が向
上することになる。
【００１９】なお、露光の最中にはＥＢレジスト層２３
を貫通した負電荷が誘電体層２２の第２領域Ｂに蓄積す
るが、誘電体層２２の第１領域Ａの電荷量は誘電体層２
２の第２領域Ｂに徐々に蓄積される負電荷の量よりも多
いか又は等しいので、第２領域Ｂでの負電荷によって電
子ビームによって照射される負電荷がその周囲に散乱し
にくい状態が維持される。
を貫通した負電荷が誘電体層２２の第２領域Ｂに蓄積す
るが、誘電体層２２の第１領域Ａの電荷量は誘電体層２
２の第２領域Ｂに徐々に蓄積される負電荷の量よりも多
いか又は等しいので、第２領域Ｂでの負電荷によって電
子ビームによって照射される負電荷がその周囲に散乱し
にくい状態が維持される。
【００２０】そのような電子ビーム露光工程が終了した
後に、ＥＢレジスト層２３を現像液に浸漬すると、図２
(c) に示すように、第２領域Ｂの上のＥＢレジスト層２
３だけが残り、これにより、ＥＢレジスト層２３の潜像
が顕像化されてレジストパターン２３ｐが形成される。
さらに、レジストパターン２３ｐをマスクに使用して、
その下の誘電体層２２をエッチングする。これにより、
レジストパターン２３ｐの形状が誘電体層２２に転写さ
れることになる。この後に、レジスト剥離液を用いてＥ
Ｂレジスト層２３を除去することになる。
後に、ＥＢレジスト層２３を現像液に浸漬すると、図２
(c) に示すように、第２領域Ｂの上のＥＢレジスト層２
３だけが残り、これにより、ＥＢレジスト層２３の潜像
が顕像化されてレジストパターン２３ｐが形成される。
さらに、レジストパターン２３ｐをマスクに使用して、
その下の誘電体層２２をエッチングする。これにより、
レジストパターン２３ｐの形状が誘電体層２２に転写さ
れることになる。この後に、レジスト剥離液を用いてＥ
Ｂレジスト層２３を除去することになる。
【００２１】なお、ＥＢレジスト層２３は高抵抗材料か
ら構成されるので、誘電体層２２の第１領域Ａに蓄積さ
れた負電荷が殆どＥＢレジスト層２３に移動しないの
で、ＥＢレジスト層２３のパターン形状に悪影響を与え
ることはない。以上のような工程によって得られた誘電
体層２２のパターンは、例えば図３の顕微鏡写真のよう
になる。図３は、誘電体層２２としてSrTiO3よりなる基
板を使用した実験例であり、上記したレジストパターン
形成方法とイオンミリングによってその基板の上層部に
パターンを形成した場合の像を示している。そのSrTiO3
基板での第１領域Ａはドット状であり、第２領域Ｂは第
１領域Ａを迂回するストライプ状のパターンである。
ら構成されるので、誘電体層２２の第１領域Ａに蓄積さ
れた負電荷が殆どＥＢレジスト層２３に移動しないの
で、ＥＢレジスト層２３のパターン形状に悪影響を与え
ることはない。以上のような工程によって得られた誘電
体層２２のパターンは、例えば図３の顕微鏡写真のよう
になる。図３は、誘電体層２２としてSrTiO3よりなる基
板を使用した実験例であり、上記したレジストパターン
形成方法とイオンミリングによってその基板の上層部に
パターンを形成した場合の像を示している。そのSrTiO3
基板での第１領域Ａはドット状であり、第２領域Ｂは第
１領域Ａを迂回するストライプ状のパターンである。
【００２２】その顕微鏡写真によれば、ストライプ状の
SrTiO3パターンのうちドット状の第１領域Ａに隣接した
部分ではその側縁部が切り立っていて、パターン精度が
向上していることがわかる。ところで、上記した説明で
は、第１領域Ａに負電荷を蓄積させる方法として、誘電
体層２２の第１領域Ａに電子ビームを照射しているが、
この方法に限るものではない。例えば、SrTiO3よりなる
誘電体層２２を１×１０-6Torrの減圧雰囲気中に置いて
誘電体層２２にエキシマレーザ（波長２４８nm）を照射
すると、誘電体層２２のレーザ照射領域の酸素が欠損し
て負電荷が発生して蓄えられることになる。
SrTiO3パターンのうちドット状の第１領域Ａに隣接した
部分ではその側縁部が切り立っていて、パターン精度が
向上していることがわかる。ところで、上記した説明で
は、第１領域Ａに負電荷を蓄積させる方法として、誘電
体層２２の第１領域Ａに電子ビームを照射しているが、
この方法に限るものではない。例えば、SrTiO3よりなる
誘電体層２２を１×１０-6Torrの減圧雰囲気中に置いて
誘電体層２２にエキシマレーザ（波長２４８nm）を照射
すると、誘電体層２２のレーザ照射領域の酸素が欠損し
て負電荷が発生して蓄えられることになる。
【００２３】なお、誘電体層のパターニングは、例えば
コンデンサを構成する誘電体層のパターニングなどに適
用される。ところで、ＥＢレジスト層はポジ型を採用し
てもよく、ポジ型のＥＢレジスト層を用いた一例とし
て、半導体装置の層間絶縁層にコンタクトホールを形成
する工程を次に説明する。
コンデンサを構成する誘電体層のパターニングなどに適
用される。ところで、ＥＢレジスト層はポジ型を採用し
てもよく、ポジ型のＥＢレジスト層を用いた一例とし
て、半導体装置の層間絶縁層にコンタクトホールを形成
する工程を次に説明する。
【００２４】即ち、図４(a) に示すように、ｐ型不純物
を含むシリコン基板２４のうち素子分離絶縁層２５に囲
まれた領域にゲート絶縁層２６ａ、ゲート電極２６ｇ、
ソース領域２６ｓ、ドレイン領域２６ｄを形成し、これ
によりシリコン基板２４にＭＯＳトランジスタ２６を形
成する。次に、ＭＯＳトランジスタ２６の上にSiO2より
なる層間絶縁膜２７を成長する。
を含むシリコン基板２４のうち素子分離絶縁層２５に囲
まれた領域にゲート絶縁層２６ａ、ゲート電極２６ｇ、
ソース領域２６ｓ、ドレイン領域２６ｄを形成し、これ
によりシリコン基板２４にＭＯＳトランジスタ２６を形
成する。次に、ＭＯＳトランジスタ２６の上にSiO2より
なる層間絶縁膜２７を成長する。
【００２５】続いて、層間絶縁膜２７のうちソース領域
２６ｓ、ドレイン領域２６ｄをそれぞれ囲む部分の上面
に負電荷を蓄積する。その後に、図４(b) に示すよう
に、ポジ型ＥＢレジスト２８を層間絶縁膜２７の上に塗
布し、さらにＥＢレジスト２８のうちソース領域２６ｓ
とドレイン領域２６ｄの上の部分に電子ビーム露光装置
を用いて電子ビームを照射する。
２６ｓ、ドレイン領域２６ｄをそれぞれ囲む部分の上面
に負電荷を蓄積する。その後に、図４(b) に示すよう
に、ポジ型ＥＢレジスト２８を層間絶縁膜２７の上に塗
布し、さらにＥＢレジスト２８のうちソース領域２６ｓ
とドレイン領域２６ｄの上の部分に電子ビーム露光装置
を用いて電子ビームを照射する。
【００２６】次に、図４(c) に示すように、ＥＢレジス
ト２８を現像してソース領域２６ｓとドレイン領域２６
ｄの上にそれぞれ窓２８ｓ，２８ｄを形成し、それらの
窓２８ｓ，２８ｄを通して層間絶縁膜２８をエッチング
すると、層間絶縁膜２８にはコンタクトホールが形成さ
れる。その後に、図４(d) に示すように、一方のコンタ
クトホール２７ｓを通してソース領域２６ｓに接続する
ソース引出配線２９ｓを層間絶縁膜２７上に形成すると
ともに、他方のコンタクトホール２７ｓを通してドレイ
ン領域２６ｄに接続するドレイン引出配線２９ｄを層間
絶縁膜２７上に形成する。
ト２８を現像してソース領域２６ｓとドレイン領域２６
ｄの上にそれぞれ窓２８ｓ，２８ｄを形成し、それらの
窓２８ｓ，２８ｄを通して層間絶縁膜２８をエッチング
すると、層間絶縁膜２８にはコンタクトホールが形成さ
れる。その後に、図４(d) に示すように、一方のコンタ
クトホール２７ｓを通してソース領域２６ｓに接続する
ソース引出配線２９ｓを層間絶縁膜２７上に形成すると
ともに、他方のコンタクトホール２７ｓを通してドレイ
ン領域２６ｄに接続するドレイン引出配線２９ｄを層間
絶縁膜２７上に形成する。
【００２７】第２例 第１例では、誘電体層（絶縁層）に負電荷を蓄積するこ
とによってＥＢレジスト層に高精度に潜像を形成するこ
とについて説明したが、蓄積する電荷は正電荷であって
もよく、その例を次に説明する。なお、本例では、GaAs
層を加工する工程について説明する。
とによってＥＢレジスト層に高精度に潜像を形成するこ
とについて説明したが、蓄積する電荷は正電荷であって
もよく、その例を次に説明する。なお、本例では、GaAs
層を加工する工程について説明する。
【００２８】イオンビームを照射する装置は、電子源を
Gaイオン源に変える他は概ね図１の装置と同じ構造を有
している。まず、図５(a) に示すように、半絶縁性のGa
As基板３１の主面の上にGaAs層３２を形成し、続いて、
GaAs層３２のうち凹部を形成しようとする第１領域Ｃに
Gaイオンビームを照射する。そのGaイオンビームが照射
されたGaAs層３２の第１領域Ｃには正電荷が蓄積する。
その正電荷の密度は９０〜２００μＣ／cm2 となるよう
に調整する。
Gaイオン源に変える他は概ね図１の装置と同じ構造を有
している。まず、図５(a) に示すように、半絶縁性のGa
As基板３１の主面の上にGaAs層３２を形成し、続いて、
GaAs層３２のうち凹部を形成しようとする第１領域Ｃに
Gaイオンビームを照射する。そのGaイオンビームが照射
されたGaAs層３２の第１領域Ｃには正電荷が蓄積する。
その正電荷の密度は９０〜２００μＣ／cm2 となるよう
に調整する。
【００２９】次に、GaAs層３２をレジスト塗布装置（不
図示）に入れて、図５(b) に示すように、その主面上に
ＥＢレジスト３３を２００〜４００nmの厚さに塗布して
ＥＢレジスト３３を形成する。ＥＢレジスト３３は第１
例と異なるポジ型を用いており、その材料としては例え
ば東レ社の商品名ＺＣＭＲがある。続いて、GaAs層３２
を図１に示す電子ビーム露光装置のウェハステージ２上
に載置してＥＢレジスト３３を露光する。
図示）に入れて、図５(b) に示すように、その主面上に
ＥＢレジスト３３を２００〜４００nmの厚さに塗布して
ＥＢレジスト３３を形成する。ＥＢレジスト３３は第１
例と異なるポジ型を用いており、その材料としては例え
ば東レ社の商品名ＺＣＭＲがある。続いて、GaAs層３２
を図１に示す電子ビーム露光装置のウェハステージ２上
に載置してＥＢレジスト３３を露光する。
【００３０】第１領域Ｃの直上のＥＢレジスト３３に電
子ビームを照射すると、電子ビームはＥＢレジスト３３
内で外側に殆ど散乱されずにGaAs層３２の第１領域Ｃに
収束して照射される。これは、GaAs層３２の第１領域Ｃ
には正電荷が蓄積されているので、クーロン法則の吸引
力によって電子ビームが第１領域Ｃに引きつけられて負
電荷が外側に散乱し難くなるからである。
子ビームを照射すると、電子ビームはＥＢレジスト３３
内で外側に殆ど散乱されずにGaAs層３２の第１領域Ｃに
収束して照射される。これは、GaAs層３２の第１領域Ｃ
には正電荷が蓄積されているので、クーロン法則の吸引
力によって電子ビームが第１領域Ｃに引きつけられて負
電荷が外側に散乱し難くなるからである。
【００３１】なお、GaAs層３２の第１領域ＣにはＥＢレ
ジスト３３を貫通した電子ビームの一部が照射されるの
で第１領域Ｃに蓄積された正電荷は露光中に減少するの
で、露光の最中には正電荷が無くならない程度の量の正
電荷を予め蓄積しておくことが望ましい。そのような露
光を終えた後に、ＥＢレジスト３３に現像液を供給し
て、図５(c) に示すように、ＥＢレジスト３３にパター
ンを形成する。続いて、図５(d) に示すように、ＥＢレ
ジスト３３のパターンをマスクに使用してGaAs層３２の
上層をエッチングしてリセス３４を形成する。
ジスト３３を貫通した電子ビームの一部が照射されるの
で第１領域Ｃに蓄積された正電荷は露光中に減少するの
で、露光の最中には正電荷が無くならない程度の量の正
電荷を予め蓄積しておくことが望ましい。そのような露
光を終えた後に、ＥＢレジスト３３に現像液を供給し
て、図５(c) に示すように、ＥＢレジスト３３にパター
ンを形成する。続いて、図５(d) に示すように、ＥＢレ
ジスト３３のパターンをマスクに使用してGaAs層３２の
上層をエッチングしてリセス３４を形成する。
【００３２】この後に、ＥＢレジスト３３を溶剤により
除去して、リセス構造の形成を終了する。次に、ｎ型不
純物、例えばシリコンをGaAs層３２に熱拡散してGaAs層
３２をｎ型にする。続いて、リセス３４の底面にゲート
電極３５を形成する。このゲート電極３５は、GaAs層４
３とショットキー接続する材料、例えばタングステンか
ら形成する。さらに、リセス３４の両側のGaAs層３２の
上にソース電極３６、ドレイン電極３７を形成する。ソ
ース電極３６、ドレイン電極３７は、それぞれGaAs層３
２にオーミック接触する材料、例えば金から形成する。
これによりGaAs層３２にはＭＥＳＦＥＴ（Metal-Semico
nductor ＦＥＴ）が形成される。
除去して、リセス構造の形成を終了する。次に、ｎ型不
純物、例えばシリコンをGaAs層３２に熱拡散してGaAs層
３２をｎ型にする。続いて、リセス３４の底面にゲート
電極３５を形成する。このゲート電極３５は、GaAs層４
３とショットキー接続する材料、例えばタングステンか
ら形成する。さらに、リセス３４の両側のGaAs層３２の
上にソース電極３６、ドレイン電極３７を形成する。ソ
ース電極３６、ドレイン電極３７は、それぞれGaAs層３
２にオーミック接触する材料、例えば金から形成する。
これによりGaAs層３２にはＭＥＳＦＥＴ（Metal-Semico
nductor ＦＥＴ）が形成される。
【００３３】ところで、Gaイオンビームを照射するため
に用いる装置としては、上記したものの他に走査型トン
ネル顕微鏡（ＳＴＭ(scanning tunneling microscope))
を用いてもよい。例えば、図６に示すように、ＳＴＭの
探針３８からGaイオンをGaAs層３２に放出して電荷のパ
ターンをGaAs層３２の表面に描画し、その後に、上記し
たようにＥＢレジスト３３の塗布、露光、現像を順に行
ってもよい。なお、図中符号３９は、直流電源を示して
いる。
に用いる装置としては、上記したものの他に走査型トン
ネル顕微鏡（ＳＴＭ(scanning tunneling microscope))
を用いてもよい。例えば、図６に示すように、ＳＴＭの
探針３８からGaイオンをGaAs層３２に放出して電荷のパ
ターンをGaAs層３２の表面に描画し、その後に、上記し
たようにＥＢレジスト３３の塗布、露光、現像を順に行
ってもよい。なお、図中符号３９は、直流電源を示して
いる。
【００３４】このような方法によれば、ほぼ１原子単位
で極めて微細なパターンの形成が可能であるが、その反
面、１原子単位でパターンを形成するために大きなパタ
ーン形成には時間がかかることになるので使い分けが必
要となる。なお、パターン対象は、GaAsのような化合物
半導体層に限るものではなく、誘電体層、単元素半導体
層であってもよい。また、誘電体層又は半導体層の主面
に照射するGaイオンの代わりにリチウム（Li）イオンを
照射してもよい。
で極めて微細なパターンの形成が可能であるが、その反
面、１原子単位でパターンを形成するために大きなパタ
ーン形成には時間がかかることになるので使い分けが必
要となる。なお、パターン対象は、GaAsのような化合物
半導体層に限るものではなく、誘電体層、単元素半導体
層であってもよい。また、誘電体層又は半導体層の主面
に照射するGaイオンの代わりにリチウム（Li）イオンを
照射してもよい。
【００３５】第３例 第１例、第２例では露光用の電子ビームの広がりを抑制
するために、パターニングの対象となる膜や基板に電子
ビームや正のイオンビームを照射する方法を採用してい
る。本例では、そのような電子ビームやイオンビームを
照射せずに膜又は基板に精度良いレジストパターンを形
成する方法について説明する。
するために、パターニングの対象となる膜や基板に電子
ビームや正のイオンビームを照射する方法を採用してい
る。本例では、そのような電子ビームやイオンビームを
照射せずに膜又は基板に精度良いレジストパターンを形
成する方法について説明する。
【００３６】まず、シリコン基板４１の上に砒素（As）
層４２を１００nmの厚さに形成する。この後に、図７
(a) に示すように、シリコン基板４１の第１領域Ｄと第
２領域Ｅに向けてレーザ光を照射してシリコン基板４１
の一部を熔融すると、図７(b)に示すように、シリコン
基板４１のうち第１及び第２領域Ｄ，Ｅの半導体層４３
の表面には負の２つのキャリア層４３，４４が形成され
る。
層４２を１００nmの厚さに形成する。この後に、図７
(a) に示すように、シリコン基板４１の第１領域Ｄと第
２領域Ｅに向けてレーザ光を照射してシリコン基板４１
の一部を熔融すると、図７(b)に示すように、シリコン
基板４１のうち第１及び第２領域Ｄ，Ｅの半導体層４３
の表面には負の２つのキャリア層４３，４４が形成され
る。
【００３７】次に、過酸化水素水溶液を用いてAs層４２
を除去した後に、図７(b) に示すようにシリコン基板４
１の上にネガ型ＥＢレジストを塗布し、これによりＥＢ
レジスト層４５を形成する。さらに、２つのキャリア層
４３，４４に外部から電界を与えてそれらのキャリア層
４３，４４内の負電荷を増やした状態に維持する。そし
て、図１に示す電子ビーム露光装置を用いてキャリア層
４３，４４に挟まれたシリコン基板４１の第３領域Ｆに
向けて電子ビームを照射すると、電子ビームはキャリア
層４３，４４内の負電荷とのクーロン力（反発力）によ
ってキャリア層４３，４４の上方には広がりにくくな
る。これによりＥＢレジスト層４５には潜像が形成さ
れ、その潜像のパターンは第１例と同様にパターンの広
がりが抑制されて極めて精度が高くなる。
を除去した後に、図７(b) に示すようにシリコン基板４
１の上にネガ型ＥＢレジストを塗布し、これによりＥＢ
レジスト層４５を形成する。さらに、２つのキャリア層
４３，４４に外部から電界を与えてそれらのキャリア層
４３，４４内の負電荷を増やした状態に維持する。そし
て、図１に示す電子ビーム露光装置を用いてキャリア層
４３，４４に挟まれたシリコン基板４１の第３領域Ｆに
向けて電子ビームを照射すると、電子ビームはキャリア
層４３，４４内の負電荷とのクーロン力（反発力）によ
ってキャリア層４３，４４の上方には広がりにくくな
る。これによりＥＢレジスト層４５には潜像が形成さ
れ、その潜像のパターンは第１例と同様にパターンの広
がりが抑制されて極めて精度が高くなる。
【００３８】続いて、現像液をＥＢレジスト層４５に供
給すると、図７(c) に示すように、第３領域Ｆの上には
窓４５ａが形成される。この後に、窓４５ａを通してゲ
ート絶縁膜４６、ゲート電極４７を成長した後に、ＥＢ
レジスト層４５を溶剤によって除去すると、図７(d) に
示すように、半導体層４３にはＭＯＳトランジスタの構
造が形成されることになる。なお、２つのキャリア層４
３，４４は、ソース領域、ドレイン領域となる。
給すると、図７(c) に示すように、第３領域Ｆの上には
窓４５ａが形成される。この後に、窓４５ａを通してゲ
ート絶縁膜４６、ゲート電極４７を成長した後に、ＥＢ
レジスト層４５を溶剤によって除去すると、図７(d) に
示すように、半導体層４３にはＭＯＳトランジスタの構
造が形成されることになる。なお、２つのキャリア層４
３，４４は、ソース領域、ドレイン領域となる。
【００３９】なお、シリコン基板４１に導入する不純物
としては砒素の他に燐、硼素、ガリウムなどがある。第４例 上記した第１〜第３例では、誘電体層、半導体層の表面
に電荷を集めることによってレジスト層内での電子ビー
ムの拡散を防止することについて説明した。本例では、
導電パターンを利用することによって電子ビームの拡散
を防止する方法について説明する。
としては砒素の他に燐、硼素、ガリウムなどがある。第４例 上記した第１〜第３例では、誘電体層、半導体層の表面
に電荷を集めることによってレジスト層内での電子ビー
ムの拡散を防止することについて説明した。本例では、
導電パターンを利用することによって電子ビームの拡散
を防止する方法について説明する。
【００４０】まず、図８(a) に示すように、シリコン、
化合物半導体、ガラス、石英などの基板５１の上に１又
は複数の導電パターンを形成する。本例では、基板５１
の材料としてガラスを用いており、その上には２つの導
電パターン５２，５３が示されている。この導電パター
ン５２，５３は、不純物を含有する半導体から構成する
ものであってもよいし、酸化インジウム錫などの透明導
電剤から構成したものであってもよいし、タングステ
ン、白金、などの金属から構成したものであってもよ
い。導電パターン５２，５３は、フォトリソグラフィー
法により導電層をパターニングして形成されたものであ
ってもよいし、リフトオフ法により導電層をパターニン
グして形成されたものであってもよい。
化合物半導体、ガラス、石英などの基板５１の上に１又
は複数の導電パターンを形成する。本例では、基板５１
の材料としてガラスを用いており、その上には２つの導
電パターン５２，５３が示されている。この導電パター
ン５２，５３は、不純物を含有する半導体から構成する
ものであってもよいし、酸化インジウム錫などの透明導
電剤から構成したものであってもよいし、タングステ
ン、白金、などの金属から構成したものであってもよ
い。導電パターン５２，５３は、フォトリソグラフィー
法により導電層をパターニングして形成されたものであ
ってもよいし、リフトオフ法により導電層をパターニン
グして形成されたものであってもよい。
【００４１】続いて、導電パターン５２，５３を覆うＥ
Ｂレジスト層５４を基板５１の上に形成する。そのＥＢ
レジスト層５４は例えばポジ型を使用する。次に、図８
(b) に示すように、基板５１と配線パターン５３，５４
との間に直流電圧を印加して配線パターン５２，５３に
負電荷を蓄積させる。その後に、図１に示す電子ビーム
露光装置を用いて、配線パターン５２，５３の間に挟ま
れた領域に向けて電子ビームを照射すると、図８(b) に
示すように、ＥＢレジスト層５４に入射して電子ビーム
は配線パターン５２，５３内の電荷によるクーロン力を
受けて配線パターン５２，５３の間に収束することにな
る。即ち、ＥＢレジスト層５４内では、配線パターン５
２，５３内の負電荷によって照射領域が規制され、ＥＢ
レジスト層５４に形成される潜像のパターン精度を高く
することになる。
Ｂレジスト層５４を基板５１の上に形成する。そのＥＢ
レジスト層５４は例えばポジ型を使用する。次に、図８
(b) に示すように、基板５１と配線パターン５３，５４
との間に直流電圧を印加して配線パターン５２，５３に
負電荷を蓄積させる。その後に、図１に示す電子ビーム
露光装置を用いて、配線パターン５２，５３の間に挟ま
れた領域に向けて電子ビームを照射すると、図８(b) に
示すように、ＥＢレジスト層５４に入射して電子ビーム
は配線パターン５２，５３内の電荷によるクーロン力を
受けて配線パターン５２，５３の間に収束することにな
る。即ち、ＥＢレジスト層５４内では、配線パターン５
２，５３内の負電荷によって照射領域が規制され、ＥＢ
レジスト層５４に形成される潜像のパターン精度を高く
することになる。
【００４２】この後に、ＥＢレジスト層５４を現像する
と、図８(c) に示すように、配線パターン５２，５３の
上面を露出し、側面を露出するレストパターンが形成さ
れる。そのレジストパターンは、配線パターンの間に開
口部５５を有する。その後に、ＥＢレジスト層５４の上
と開口部５５の中にシリコン層５６を形成し、ついで、
ＥＢレジスト層５４を溶剤によって剥離すると、図８
(d) に示すように、２つの電極パターンの間にシリコン
層５６が残ることになる。
と、図８(c) に示すように、配線パターン５２，５３の
上面を露出し、側面を露出するレストパターンが形成さ
れる。そのレジストパターンは、配線パターンの間に開
口部５５を有する。その後に、ＥＢレジスト層５４の上
と開口部５５の中にシリコン層５６を形成し、ついで、
ＥＢレジスト層５４を溶剤によって剥離すると、図８
(d) に示すように、２つの電極パターンの間にシリコン
層５６が残ることになる。
【００４３】これによって基板１の上に薄膜トランジス
タが形成されることになる。 （第２の実施の形態）第１の実施の形態では、レジスト
の露光に電子ビームを使用したが、Gaイオンビームを用
いてもよく、本実施形態では、Gaイオンビームを用いた
露光方法を説明する。
タが形成されることになる。 （第２の実施の形態）第１の実施の形態では、レジスト
の露光に電子ビームを使用したが、Gaイオンビームを用
いてもよく、本実施形態では、Gaイオンビームを用いた
露光方法を説明する。
【００４４】Gaイオンビーム露光装置は、電子ビーム露
光装置の電子源をGaイオン源に変える他は概ね図１の構
造と同じである。まず、導電材、絶縁材又は半導体より
なる下地層６１上に誘電体層６２を形成し、これを試料
Ｗとして用いる。その誘電体層６２を構成する材料は、
第１実施形態で示したようにSiO2、Si3N4 、SrTiO3、Ce
O2、BaTiO3、ＰＺＴがある。
光装置の電子源をGaイオン源に変える他は概ね図１の構
造と同じである。まず、導電材、絶縁材又は半導体より
なる下地層６１上に誘電体層６２を形成し、これを試料
Ｗとして用いる。その誘電体層６２を構成する材料は、
第１実施形態で示したようにSiO2、Si3N4 、SrTiO3、Ce
O2、BaTiO3、ＰＺＴがある。
【００４５】その後に、図１に示す装置を用いて、図９
(a) に示すように、誘電体層６２の上面の第１領域Ｈに
電子ビームを照射する。その第１領域Ｈは、後述するパ
ターニング工程によって誘電体層６２を残そうとする領
域である。第１領域Ｈでの電荷密度の調整は、第１実施
形態の第１例で示したと同様に電子ビームの照射量によ
って調整する。
(a) に示すように、誘電体層６２の上面の第１領域Ｈに
電子ビームを照射する。その第１領域Ｈは、後述するパ
ターニング工程によって誘電体層６２を残そうとする領
域である。第１領域Ｈでの電荷密度の調整は、第１実施
形態の第１例で示したと同様に電子ビームの照射量によ
って調整する。
【００４６】誘電体層６２に電子ビームの照射を終えた
後に、試料Ｗを電子ビーム露光装置から取り出して、誘
電体層６２の上にネガ型のレジスト層６３を２００〜４
００nmの厚さに塗布する。レジスト材料は、第１実施形
態の第１例で示したと同じものを使用する。次に、試料
ＷをGaイオンビーム露光装置（不図示）のウェハステー
ジに載置し、誘電体層６２を残そうとする第１領域Ｈに
向けてGaイオンビームを照射し、これによりレジスト層
６３を露光する。この場合、第１領域Ｈに向けて照射さ
れたGaイオンビームは、誘電体層６２上の負電荷とのク
ーロン力によって第１領域Ｈに収束することになる。こ
れによって、レジスト層６３の露光によって形成される
潜像のパターン精度が向上することになる。
後に、試料Ｗを電子ビーム露光装置から取り出して、誘
電体層６２の上にネガ型のレジスト層６３を２００〜４
００nmの厚さに塗布する。レジスト材料は、第１実施形
態の第１例で示したと同じものを使用する。次に、試料
ＷをGaイオンビーム露光装置（不図示）のウェハステー
ジに載置し、誘電体層６２を残そうとする第１領域Ｈに
向けてGaイオンビームを照射し、これによりレジスト層
６３を露光する。この場合、第１領域Ｈに向けて照射さ
れたGaイオンビームは、誘電体層６２上の負電荷とのク
ーロン力によって第１領域Ｈに収束することになる。こ
れによって、レジスト層６３の露光によって形成される
潜像のパターン精度が向上することになる。
【００４７】なお、露光の最中にはレジスト層６３を貫
通して誘電体層６２の第１領域Ｈに侵入する正電荷によ
って第１領域Ｈの負電荷の量が減少するので、Gaイオン
ビームの照射が終わる前に負電荷が無くならないように
予め負電荷蓄積量を調整しておく必要がある。そのよう
なGaイオンビーム露光工程が終了した後に、レジスト層
６３を現像して第１領域Ｈの上だけにＥＢレジスト層６
３を残す。
通して誘電体層６２の第１領域Ｈに侵入する正電荷によ
って第１領域Ｈの負電荷の量が減少するので、Gaイオン
ビームの照射が終わる前に負電荷が無くならないように
予め負電荷蓄積量を調整しておく必要がある。そのよう
なGaイオンビーム露光工程が終了した後に、レジスト層
６３を現像して第１領域Ｈの上だけにＥＢレジスト層６
３を残す。
【００４８】さらに、レジスト層６３のパターンをマス
クに使用して、その下の誘電体層６２をエッチングす
る。これにより、レジスト層６３のパターンが誘電体層
６２に転写されることになる。この後に、レジスト剥離
液を用いてレジスト層６３を除去することになる。な
お、レジスト層６３はネガ型に限るものではなく、ポジ
型のものが選択されることがある。
クに使用して、その下の誘電体層６２をエッチングす
る。これにより、レジスト層６３のパターンが誘電体層
６２に転写されることになる。この後に、レジスト剥離
液を用いてレジスト層６３を除去することになる。な
お、レジスト層６３はネガ型に限るものではなく、ポジ
型のものが選択されることがある。
【００４９】ところで、上記した説明では、第１領域Ｈ
に負電荷を蓄積させる方法として、誘電体層６２の第１
領域ＨにGaイオンビームを照射しているが、この方法に
限るものではない。例えば、SrTiO3よりなる誘電体層６
２を１×１０-6Torrの減圧雰囲気中に置いて誘電体層６
２にエキシマレーザ（波長２４８nm）を照射すると、Sr
TiO3よりなる誘電体層６２のレーザ照射領域の酸素が欠
損して負電荷が発生して蓄えられることになる。
に負電荷を蓄積させる方法として、誘電体層６２の第１
領域ＨにGaイオンビームを照射しているが、この方法に
限るものではない。例えば、SrTiO3よりなる誘電体層６
２を１×１０-6Torrの減圧雰囲気中に置いて誘電体層６
２にエキシマレーザ（波長２４８nm）を照射すると、Sr
TiO3よりなる誘電体層６２のレーザ照射領域の酸素が欠
損して負電荷が発生して蓄えられることになる。
【００５０】なお、誘電体層６２のうち第１領域Ｈを挟
む第２領域にGaイオンビームを照射して正電荷を蓄積す
ることにより、クーロン法則の反発力によって第１領域
Ｈの直上のレジスト層６３にGaイオンビームを収束させ
てもよい。このように、第１実施形態の電子ビームをGa
イオンビームに変え、且つ第１実施形態のレジスト層の
下の膜に蓄積する電荷のプラス、マイナスを選択するこ
とによって第１実施形態と同じようなパターニングが可
能になる。
む第２領域にGaイオンビームを照射して正電荷を蓄積す
ることにより、クーロン法則の反発力によって第１領域
Ｈの直上のレジスト層６３にGaイオンビームを収束させ
てもよい。このように、第１実施形態の電子ビームをGa
イオンビームに変え、且つ第１実施形態のレジスト層の
下の膜に蓄積する電荷のプラス、マイナスを選択するこ
とによって第１実施形態と同じようなパターニングが可
能になる。
【００５１】
【発明の効果】以上述べたように本発明によれば、加工
しようとする膜（被加工膜）の表面に予め負電荷又は正
電荷を蓄積し、その後に被加工膜の上にレジストを塗布
し、次いでレジストを電子、ビーム、イオンビームなど
によって露光し、さらに現像するようにした。
しようとする膜（被加工膜）の表面に予め負電荷又は正
電荷を蓄積し、その後に被加工膜の上にレジストを塗布
し、次いでレジストを電子、ビーム、イオンビームなど
によって露光し、さらに現像するようにした。
【００５２】これにより、レジストに照射された負電荷
又は正電荷は、予め蓄積された被加工膜表面の電荷との
クーロン力によって被加工膜表面での拡散が規制される
ことになり、レジスト内に形成される潜像のぼけが減
り、精度の高いレジストパターンの形成が可能になる。
又は正電荷は、予め蓄積された被加工膜表面の電荷との
クーロン力によって被加工膜表面での拡散が規制される
ことになり、レジスト内に形成される潜像のぼけが減
り、精度の高いレジストパターンの形成が可能になる。
【図１】図１は、本発明に使用する電子ビーム露光装置
の一例を示す構成図である。
の一例を示す構成図である。
【図２】図２(a) 〜図２(d) は、本発明の第１実施形態
に係るレジストパターニング方法の第１例を示す断面図
である。
に係るレジストパターニング方法の第１例を示す断面図
である。
【図３】図３は、本発明の第１実施形態の第１例のパタ
ーニグ方法によって形成されたパターン形状を示す顕微
鏡写真である。
ーニグ方法によって形成されたパターン形状を示す顕微
鏡写真である。
【図４】図４(a) 〜図４(d) は、本発明の第１実施形態
の第１例のパターニグ方法を用いる半導体装置の形成工
程を示す断面図である。
の第１例のパターニグ方法を用いる半導体装置の形成工
程を示す断面図である。
【図５】図５(a) 〜図５(e) は、本発明の第１実施形態
に係るレジストパターニング方法の第２例を示す断面図
である。
に係るレジストパターニング方法の第２例を示す断面図
である。
【図６】図６は、本発明の第１実施形態の第２例のGaイ
オン照射の別な方法を示す図である。
オン照射の別な方法を示す図である。
【図７】図７(a) 〜図７(d) は、本発明の第１実施形態
に係るレジストパターニング方法の第３例を示す断面図
である。
に係るレジストパターニング方法の第３例を示す断面図
である。
【図８】図８(a) 〜図８(d) は、本発明の第１実施形態
に係るレジストパターニング方法の第４例を示す断面図
である。
に係るレジストパターニング方法の第４例を示す断面図
である。
【図９】図９(a) 〜図９(d) は、本発明の第２実施形態
に係るレジストパターニング方法の一例を示す断面図で
ある。
に係るレジストパターニング方法の一例を示す断面図で
ある。
【図１０】図１０(a),(b) は、従来の電子ビーム露光方
法を示す断面図である。
法を示す断面図である。
【図１１】図１１は、従来の電子ビーム露光によるレジ
スト内での電子の拡散を示す断面図である。
スト内での電子の拡散を示す断面図である。
２１ 下地層 ２２ 誘電体層 ２３ ＥＢレジスト層 ２４ シリコン基板 ２５ 素子分離絶縁層 ２６ａ ゲート絶縁層 ２６ｇ ゲート電極 ２６ｓ ソース領域 ２６ｄ ドレイン領域 ２６ ＭＯＳトランジスタ ２７ 層間絶縁膜 ２８ ＥＢレジスト ２７ｓ、２７ｄ コンタクトホール ３２ GaAs層 ３３ ＥＢレジスト ３４ リセス ４１ シリコン基板 ４２ 砒素層 ４３、４４ キャリア層 ４５ ＥＢレジスト層 ４６ ゲート絶縁膜 ４７ ゲート電極 ５１ 基板 ５２、５３ 導電パターン ５４ ＥＢレジスト層 ５５ 開口部 ６１ 下地層 ６２ 誘電体層 ６３ レジスト層
Claims (9)
- 【請求項１】被加工膜の表面において互いに隣接する第
１領域と第２領域のうち、該第１領域に第１電荷を蓄積
する工程と、 前記被加工膜の表面にレジストを塗布する工程と、 前記レジストのうち前記第２領域の上の部分に第１電荷
を照射して前記レジストを露光する工程と、 前記レジストを現像して、前記レジストをパターニング
する工程と、 パターニングされた前記レジストに覆われない部分の前
記被加工膜をエッチングして、前記被加工膜をパターニ
ングする工程とを有することを特徴とする膜のパターニ
ング方法。 - 【請求項２】被加工膜の表面の第１領域に第１電荷を蓄
積する工程と、前記被加工膜の表面にレジストを塗布す
る工程と、 前記レジストのうち前記第１領域の上の部分に、第２電
荷を照射して前記レジストを露光する工程と、 前記レジストを現像して、前記レジストをパターニング
する工程と、 パターニングされた前記レジストに覆われない部分の前
記被加工膜をエッチングして、前記被加工膜をパターニ
ングする工程とを有することを特徴とする膜のパターニ
ング方法。 - 【請求項３】前記第１電荷は負電荷であって前記第２電
荷は正電荷であるか、又は、前記第１電荷は正電荷であ
って前記第２電荷は負電荷であることを特徴とする請求
項２記載の膜のパターニング方法。 - 【請求項４】前記第１電荷の蓄積は、電化ビームを前記
被加工膜に照射することによって行うことを特徴とする
請求項１又は請求項２に記載の膜のパターニング方法。 - 【請求項５】前記第１電荷の蓄積は、イオンビームを前
記被加工膜に照射することによって行うことを特徴とす
る請求項１又は請求項２に記載の膜パターニング方法。 - 【請求項６】前記第１電荷の蓄積は、走査型トンネル顕
微鏡を用いて行うことを特徴とする請求項１又は請求項
２に記載の膜のパターニング方法。 - 【請求項７】前記被加工膜は酸化物よりなる誘電体膜で
あり、前記第１電荷の蓄積は、該誘電体膜にレーザ光を
照射して酸素欠損を前記誘電体膜に生じさせることによ
って負電荷を蓄積させることであることを特徴とする請
求項１又は請求項２に記載の膜のパターニング方法。 - 【請求項８】前記被加工膜は半導体膜であって、前記第
１電荷の蓄積は光ドーピングを用いることを特徴とする
請求項１又は請求項２に記載の膜のパターニング方法。 - 【請求項９】前記第１領域には導電パターンが形成さ
れ、該導電パターンに電界を加えることによって前記第
１電荷が前記被加工膜に蓄積されることを特徴とする請
求項１又は請求項２に記載の膜のパターニング方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9235003A JPH1174232A (ja) | 1997-08-29 | 1997-08-29 | 膜のパターニング方法 |
| US09/017,693 US6048668A (en) | 1997-08-29 | 1998-02-03 | Method for patterning film and method for exposing resist film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9235003A JPH1174232A (ja) | 1997-08-29 | 1997-08-29 | 膜のパターニング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1174232A true JPH1174232A (ja) | 1999-03-16 |
Family
ID=16979629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9235003A Withdrawn JPH1174232A (ja) | 1997-08-29 | 1997-08-29 | 膜のパターニング方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6048668A (ja) |
| JP (1) | JPH1174232A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100587083B1 (ko) | 2004-07-22 | 2006-06-08 | 주식회사 하이닉스반도체 | 반도체소자의 패턴 형성방법 |
| JP2007319996A (ja) * | 2006-06-01 | 2007-12-13 | Sharp Corp | ワークのスライス加工方法およびワイヤソー |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107978631B (zh) * | 2017-12-27 | 2024-04-30 | 上海大学 | 一种薄膜晶体管膜层、制造方法和装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4702993A (en) * | 1985-11-25 | 1987-10-27 | Rca Corporation | Treatment of planarizing layer in multilayer electron beam resist |
| US4936951A (en) * | 1987-10-26 | 1990-06-26 | Matsushita Electric Industrial Co., Ltd. | Method of reducing proximity effect in electron beam resists |
| JPH02174216A (ja) * | 1988-12-27 | 1990-07-05 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1997
- 1997-08-29 JP JP9235003A patent/JPH1174232A/ja not_active Withdrawn
-
1998
- 1998-02-03 US US09/017,693 patent/US6048668A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100587083B1 (ko) | 2004-07-22 | 2006-06-08 | 주식회사 하이닉스반도체 | 반도체소자의 패턴 형성방법 |
| JP2007319996A (ja) * | 2006-06-01 | 2007-12-13 | Sharp Corp | ワークのスライス加工方法およびワイヤソー |
| JP4658863B2 (ja) * | 2006-06-01 | 2011-03-23 | シャープ株式会社 | ワークのスライス加工方法およびワイヤソー |
Also Published As
| Publication number | Publication date |
|---|---|
| US6048668A (en) | 2000-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0127644B1 (ko) | 고밀도 dram을 위한 리플형 폴리실리콘 표면 커패시터 전극 플레이트 | |
| US6042975A (en) | Alignment techniques for photolithography utilizing multiple photoresist layers | |
| US6211013B1 (en) | Method for fabricating single electron transistor | |
| US5614421A (en) | Method of fabricating junction termination extension structure for high-voltage diode devices | |
| WO1988002927A2 (en) | T-gate electrode for field effect transistor and field effect transistor made therewith | |
| EP0082640B1 (en) | Ion implantation method | |
| US5652179A (en) | Method of fabricating sub-micron gate electrode by angle and direct evaporation | |
| US4576884A (en) | Method and apparatus for exposing photoresist by using an electron beam and controlling its voltage and charge | |
| US7094654B2 (en) | Manufacture of electronic devices comprising thin-film transistors | |
| JPH1174232A (ja) | 膜のパターニング方法 | |
| KR20020058151A (ko) | 집속이온빔을 이용하는 상온동작 단전자 터널링트랜지스터 제조방법 | |
| US5693548A (en) | Method for making T-gate of field effect transistor | |
| US5171718A (en) | Method for forming a fine pattern by using a patterned resist layer | |
| KR100362075B1 (ko) | Mim또는mis전자원및그제조방법 | |
| US4935377A (en) | Method of fabricating microwave FET having gate with submicron length | |
| JP2624157B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP4168989B2 (ja) | 電子線露光用電子源 | |
| EP0385031A1 (en) | Semiconductor device with a recessed gate, and a production method thereof | |
| US20220137510A1 (en) | Electron Beam Lithography With a Bilayer Resist | |
| JP2676746B2 (ja) | 微細パターンの形成方法 | |
| JP2900490B2 (ja) | Ｍｅｓ型電界効果トランジスタの製造方法 | |
| JPH07326633A (ja) | 半導体装置とその製造方法 | |
| JP4481477B2 (ja) | レジスト・パターン形成方法及びゲート電極形成方法 | |
| JPS5814577A (ja) | 電界効果型半導体装置の製造方法 | |
| KR940007390B1 (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041102 |