KR20060003429A - 반도체소자 제조를 위한 반도체웨이퍼 처리방법 - Google Patents

반도체소자 제조를 위한 반도체웨이퍼 처리방법 Download PDF

Info

Publication number
KR20060003429A
KR20060003429A KR1020040052310A KR20040052310A KR20060003429A KR 20060003429 A KR20060003429 A KR 20060003429A KR 1020040052310 A KR1020040052310 A KR 1020040052310A KR 20040052310 A KR20040052310 A KR 20040052310A KR 20060003429 A KR20060003429 A KR 20060003429A
Authority
KR
South Korea
Prior art keywords
chip
semiconductor wafer
facility
attaching
separated
Prior art date
Application number
KR1020040052310A
Other languages
English (en)
Other versions
KR100574983B1 (ko
Inventor
천대상
김재홍
김희석
전종근
신화수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040052310A priority Critical patent/KR100574983B1/ko
Priority to US11/172,689 priority patent/US7452753B2/en
Publication of KR20060003429A publication Critical patent/KR20060003429A/ko
Application granted granted Critical
Publication of KR100574983B1 publication Critical patent/KR100574983B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate

Abstract

본 발명의 반도체소자 제조를 위한 반도체웨이퍼 처리방법은, 제1 표면과 제1 표면과 반대이면서 회로패턴이 형성되는 제2 표면을 갖는 반도체웨이퍼의 제2 표면에 일정 깊이의 홈을 형성하는 단계와, 홈이 파여진 제2 표면 위에 보호용 테이프의 제1 면을 부착시키는 단계와, 보호용 테이프의 제1 면과 반대되는 제2 면에 고정용 테이프를 부착시켜 반도체웨이퍼의 제1 표면이 상부에 배치되도록 하는 단계와, 반도체웨이퍼의 제1 표면을 일정 두께만큼 제거하여 홈에 의해 구분되는 칩을 상호 분리시키는 단계와, 그리고 분리된 칩의 제1 표면이 상부에 위치하도록 다이부착설비로 공급하는 단계를 포함한다.

Description

반도체소자 제조를 위한 반도체웨이퍼 처리방법{Method of processing a semiconductor wafer for manufacturing a semiconductor device}
도 1 내지 도 3은 종래의 반도체소자 제조를 위한 반도체웨이퍼 처리방법의 일 예를 나타내 보인 단면도들이다.
도 4 내지 도 6은 본 발명에 따른 반도체소자 제조를 위한 반도체웨이퍼 처리방법의 일 예를 나타내 보인 단면도들이다.
도 7은 본 발명에 따른 반도체웨이퍼 처리방법에 사용되는 다이부착설비를 나타내 보인 도면이다.
도 8 내지 도 11은 도 7의 다이부착설비를 이용하여 반도체웨이퍼를 처리하는 과정을 설명하기 위하여 나타내 보인 단면도들이다.
본 발명은 반도체소자 제조를 위한 반도체웨이퍼 처리방법으로서, 특히 다이부착설비를 이용한 반도체웨이퍼 처리방법에 관한 것이다.
통상적으로 반도체소자를 제조하기 위해서는, 먼저 반도체웨이퍼의 표면상에 적절한 회로패턴들을 형성하고, 반도체웨이퍼를 각각의 칩으로 분리하는 과정을 수 행하여야 한다. 이 외에도 분리된 반도체칩에 리드프레임 등을 부착시키는 다이부착단계를 거쳐 패키징하는 과정도 수행되어야 한다. 이 중에서 분리된 반도체칩에 리드프레임 등을 부착시키는 다이부착단계는 다이부착설비를 이용하여 수행하는데, 이 다이부착설비로는, 예컨대 통상(conventional)의 다이부착설비와 LOC(Lead On Chip) 설비가 있다. 통상의 다이부착설비와 LOC 설비의 경우, 모두 반도체웨이퍼의 표면들 중 회로패턴이 형성되는 상부표면이 위에 위치되도록 반도체웨이퍼가 공급된다.
도 1 내지 도 3은 종래의 반도체소자 제조를 위한 반도체웨이퍼 처리방법의 일 예를 나타내 보인 단면도들이다.
먼저 도 1을 참조하면, 바닥면인 제1 표면(101)과 상부면인 제2 표면(102)을 갖는 반도체웨이퍼(100')의 제2 표면(102)상에 보호용테이프(110)를 부착시킨다. 여기서 반도체웨이퍼(100')의 제2 표면(102)은 각종 회로패턴이 형성되어 있는 표면이다. 여기서 사용되는 보호용테이프(110)는 UV계열의 테이프이다. 다음에 반도체웨이퍼(100')의 제1 표면(101)으로부터 점선으로 나타낸 부분까지 그라인딩하여 반도체웨이퍼의 두께(d)를 얇게 만든다.
다음에 도 2를 참조하면, 상기 보호용테이프(110)를 제거한 후에, 얇아진 반도체웨이퍼(100')의 제1 표면(101)에 반송용테이프(120)를 부착시킨다. 이 반송용테이프(120)는 계별 칩 작업후에 반도체웨이퍼(100')의 반송을 위해 사용되는 것이다. 반송용테이프(120)의 양 단부에는 링(130)이 부착된다.
다음에 도 3을 참조하면, 절개수단, 예컨대 다이싱용 블레이드를 이용하여 개별적인 반도체칩(100)으로 분리한다. 이와 같이 반도체칩(100)을 분리한 후에는, 이 상태로 다이부착설비로 이송되는데, 이때 다이부착시 반도체칩(100)과 반송용테이프(120) 사이의 부착력을 없애기 위하여 제1 표면(101)을 향해 UV 선을 조사한다.
그런데 이와 같은 종래의 반도체웨이퍼 처리방법에는 다음과 같은 문제가 있다. 즉 상기 도 3에 도시된 바와 같이, 다이부착설비로 이송되는 개별적인 반도체칩(100)은 회로패턴이 형성되는 제2 표면(102)이 상부에 향하는 상태이다. 이 경우 만들고자 하는 반도체패키지의 형태에 따라서 통상의 다이부착설비와 별도의 LOC 설비로 구분되어 사용하여야 하는 제약이 있다. 즉 QFP(Quad Flat Package)를 제조하기 위해서는 통상의 다이부착설비는 사용하여야 하며, LOC 패키지를 제조하기 위해서는 별도의 LOC 설비를 사용하여야 한다. 이와 같이 제조하고자 하는 패키지의 종류에 따라 서로 다른 두 종류의 설비를 별도로 운영하여야 하므로 불필요한 비용이 소모된다.
본 발명이 이루고자 하는 기술적 과제는, LOC 설비뿐만 아니라 통상의 다이부착설비를 이용해서 다이부착공정을 수행할 수 있도록 하는 반도체웨이퍼 처리방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체소자 제조를 위한 반도체웨이퍼 처리방법은, 제1 표면과 상기 제1 표면과 반대이면서 회로패턴이 형성되는 제2 표면을 갖는 반도체웨이퍼의 제2 표면에 일정 깊이의 홈을 형성하는 단계; 상기 홈이 파여진 제2 표면 위에 보호용테이프의 제1 면을 부착시키는 단계; 상기 보호용테이프의 제1 면과 반대되는 제2 면에 고정용 테이프를 부착시켜 상기 반도체웨이퍼의 제1 표면이 상부에 배치되도록 하는 단계; 상기 반도체웨이퍼의 제1 표면을 일정 두께만큼 제거하여 상기 홈에 의해 구분되는 칩을 상호 분리시키는 단계; 및 상기 분리된 칩의 제1 표면이 상부에 위치하도록 다이부착설비로 공급하는 단계를 포함하는 것을 특징으로 한다.
상기 분리된 칩을 다이부착설비로 공급하는 단계는, 상기 분리된 칩의 제1 표면에 이송수단을 부착시킨 후에, 상기 이송수단을 상기 다이부착설비로 이동시켜 수행하는 것이 바람직하다.
이 경우 상기 이송수단에 부착된 칩을 리드부착설비 위에 위치시키되, 상기 칩의 제2 표면과 상기 리드부착설비상의 리드가 상호 대향되도록 하는 단계와, 그리고 상기 칩의 제2 표면에 상기 리드를 부착시키는 단계를 더 포함할 수 있다.
여기서 상기 칩에 상기 리드를 부착시키는 단계는 압착수단을 이용한 압착공정을 사용하여 수행할 수 있다. 상기 압착수단을 이용한 압착공정은 부분압착 및 완전압착을 포함하도록 복수회 수행하는 것이 바람직하다.
상기 이송수단에 부착된 칩을 리드부착설비 위에 위치시키는 단계는, 상기 칩의 제2 표면에 배치되는 패턴 형태를 분석하여 상기 리드부착설비의 정위치에 정렬되도록 하는 단계를 포함하는 것이 바람직하다.
상기 이송수단에 부착된 칩을 리드부착설비 위에 위치시키는 단계는, 상기 칩의 모서리 부분을 인식하여 상기 리드부착설비의 정위치에 정렬되도록 하는 단계를 포함할 수도 있다.
상기 분리된 칩을 상기 다이부착설비로 공급하는 단계는, 상기 분리된 칩을 정렬하여 상기 다이부착설비의 정위치로 상기 분리된 칩이 위치하도록 하는 단계를 포함하는 것이 바람직하다.
이 경우 상기 분리된 칩의 정렬은, 상기 칩의 제2 표면에 배치되는 적어도 3 포인트 이상의 인식 포인트를 감지하여 수행할 수 있다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 4 내지 도 6은 본 발명에 따른 반도체소자 제조를 위한 반도체웨이퍼 처리방법의 일 예를 나타내 보인 단면도들이다.
먼저 도 4를 참조하면, 상호 반대되는 제1 표면(401) 및 제2 표면(402)을 갖는 반도체웨이퍼(400')의 제2 표면(402)상에 복수개의 홈(403)을 형성한다. 여기서 반도체웨이퍼(400')의 제2 표면(402)은 반도체웨이퍼(400')의 상부면, 즉 회로패턴이 형성되는 표면이다. 그리고 도면에서는 홈(403)으로 도시되어 있지만, 실제적으로는 가로방향 및 세로방향으로 길게 스트라이프 형태로 패어진 홈(403)으로서, 이 홈(403)에 의해 복수개의 반도체칩 영역들이 구분된다.
다음에 도 5를 참조하면, 반도체웨이퍼(400')의 표면들 중 홈(403)이 형성된 제2 표면(402) 위에 보호용테이프(410)를 부착시킨다. 이 상태에서 반도체웨이퍼(400')의 제1 표면(401)으로부터 홈(403)의 바닥까지, 즉 점선으로 표시한 부분까지 반도체웨이퍼(400')를 일정 두께만큼 제거한다. 그러면 홈(403)에 의해 구분되는 반도체칩(400)이 완전히 분리된다.
다음에 도 6을 참조하면, 반도체웨이퍼(400')를 뒤집은 후에 반송용테이프(420)에 부착시킨다. 반도체웨이퍼(400')를 뒤집은 상태에서 부착시키므로, 반도체칩(400)은 직접 반송용테이프(420)와 접촉하지 않으며, 대신에 보호용테이프(410)가 반송용테이프(420)와 접촉하게 된다. 따라서 반송용테이프(410)는 UV 계열의 테이프를 사용할 필요가 없으며, 이에 따라 비용을 절감할 수 있으며 기존의 경우 신뢰성에 영향을 줄 수 있는 반송용테이프(420)를 사용하는 경우도 발생하였지만, 본 발명의 경우 반송용테이프(420)의 선택을 자유롭게 할 수 있으므로 이와 같은 문제가 발생하지 않는다. 반송용테이프(420)의 가장자리에는 링(430)이 배치된다.
도 7은 본 발명에 따른 반도체웨이퍼 처리방법에 사용되는 통상의 다이부착설비를 나타내 보인 도면이다. 그리고 도 8 내지 도 11은 도 7의 다이부착설비를 이용하여 반도체웨이퍼를 처리하는 과정, 구체적으로 LOC 형태의 패키지를 제조하는 과정을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 7을 참조하면, 통상의 다이부착설비는, 반도체웨이퍼(400')내의 분리된 반도체칩(400)을 이송시키기 위한 이송수단(701)과, 상기 반도체칩(400)을 안착시킨 후에 위치를 재정렬시키기 위한 히트블락(heat block)(702)과, 그리고 반도체칩(400)에 리드프레임을 부착시키는 스테이지(703)를 포함하여 구성된다. 스테이 지(703)에서는 적어도 2번 이상의 압착공정이 수행되는데, 이를 위하여 제1 압착영역(700A) 및 제2 압착영역(700B)을 포함한다. 상기 스테이지(703)의 양쪽에는 가이드(704)가 배치되고, 가이드(703) 위에는 반도체칩(400)에 부착되어질 리드프레임(705)과 테이프(706)가 배치된다. 한편 제2 압착영역(700B)에는 히터가 내장된 마운트헤드(707)가 배치된다. 이와 같은 다이부착설비는 설비 PC(710)에 의해 컨트롤되는데, 이 설비 PC(710)는 데이터서버(708)로부터의 칩 양/불량에 대한 데이터를 전달받는다. 이때 반도체웨이퍼(400')의 제1 표면이 상부에 배치되어 있으므로, 데이터서버(708)로부터의 칩 양/불량에 대한 데이터는 데이터변환부(709)에 의해 변환되어 설비 PC(710)로 전달된다.
이와 같은 다이부착설비를 이용하여 반도체웨이퍼를 처리하는 과정을 설명하면 다음과 같다.
도 4 내지 도 6을 참조하여 설명한 바와 같이 처리된 반도체웨이퍼(400')는, 도 8에 도시된 바와 같이, 이송수단(701)에 의해 회로패턴이 형성된 제2 표면이 아래로 향하고 그 반대면인 제1 표면(401)이 위로 향하는 상태로 다이부착설비로 공급된다. 즉 이송수단(701)은 반도체칩(400)의 제1 표면(401)에 부착되고, 이 상태로 다이부착설비에 공급한다. 상기 이송수단(701)은, 도 9에 도시된 바와 같이 하나의 분리된 반도체칩(400)을 히트블락(702) 위로 공급하여 위치를 정렬시킨다. 반도체칩(400)에 대한 위치정렬은 스테이지(703)로의 공급 이후에도 할 수 있으며, 이 경우 히트블락(702) 위에서의 위치 재정렬 과정은 생략될 수도 있다. 위치 재정렬 방법으로는 여러 가지 방법들이 있을 수 있는데, 일 예로서 반도체칩(400)의 제 2 표면(402)에 배치되는 패턴 형태를 분석하여 정렬되도록 하거나, 또는 반도체칩(400)의 모서리 부분을 인식하여 정렬되도록 할 수도 있다. 경우에 따라서 상기 위치 재정렬은 반도체칩(400)의 제2 표면(402)에 배치되는 적어도 3 포인트 이상의 인식 포인트를 감지함으로써 이루어질 수도 있다.
위치가 정렬된 반도체칩(400)은, 도 10에 도시된 바와 같이 이송수단(701)에 의해 스테이지(703) 상부로 공급된다. 앞서 언급한 바와 같이, 이때에 반도체칩(400)에 대한 위치 정렬이 이루어질 수 있는데, 그 방법은 앞서 설명한 방법들과 같은 방법을 사용할 수 있다. 상기 스테이지(703) 상부로 공급된 반도체칩(400)의 제2 표면(402)은 스테이지(703) 위의 리드프레임(705) 및 테이프(706)와 대항된다. 이 상태에서 반도체칩(400)의 제2 표면(402)과 테이프(706)를 접촉시켜서 반도체칩(400)과 리드프레임(705)을 부착시킨다. 다음에 도 11에 도시된 바와 같이, 압착수단, 예컨대 히터가 내장된 마운트헤드(706)를 이용하여 반도체칩(400)에 대한 압착공정을 수행한다. 이 압착공정은 부분압착 및 완전압착을 포함한다. 압착공정에 의해 반도체칩(400)과 리드프레임(705)은 완전히 접착된다.
이와 같이 처리된 반도체칩(400)은 다이부착설비로부터 다른 설비로 이송되어 패키징 공정 등에 의해 처리된다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체소자 제조를 위한 반도체웨이퍼 처리방법에 의하면, 반도체웨이퍼의 표면들 중 회로패턴이 형성되지 않는 바닥면이 위로 향하도록 하는 상태에서 다이부착설비로 공급되도록 하여 통상의 다 이부착설비 내에서도 LOC 형태의 다이부착공정을 수행할 수 있도록 함으로써, 별도의 LOC 설비가 불필요하여 불필요한 설비투자를 억제할 수 있고, 그에 따른 비용을 절감시킬 수 있다. 또한 반송용테이프가 반도체웨이퍼와 직접 접촉하지 않으므로 반송용테이프의 재질에 의한 신뢰성 악화가 방지되며, 그 결과 상대적으로 비용이 저렴한 반송용테이프의 사용이 허락된다는 장점도 제공된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (9)

  1. 제1 표면과 상기 제1 표면과 반대이면서 회로패턴이 형성되는 제2 표면을 갖는 반도체웨이퍼의 제2 표면에 일정 깊이의 홈을 형성하는 단계;
    상기 홈이 파여진 제2 표면 위에 보호용테이프의 제1 면을 부착시키는 단계;
    상기 보호용테이프의 제1 면과 반대되는 제2 면에 고정용 테이프를 부착시켜 상기 반도체웨이퍼의 제1 표면이 상부에 배치되도록 하는 단계;
    상기 반도체웨이퍼의 제1 표면을 일정 두께만큼 제거하여 상기 홈에 의해 구분되는 칩을 상호 분리시키는 단계; 및
    상기 분리된 칩의 제1 표면이 상부에 위치하도록 다이부착설비로 공급하는 단계를 포함하는 것을 특징으로 하는 반도체웨이퍼 처리방법.
  2. 제1항에 있어서,
    상기 분리된 칩을 다이부착설비로 공급하는 단계는, 상기 분리된 칩의 제1 표면에 이송수단을 부착시킨 후에, 상기 이송수단을 상기 다이부착설비로 이동시켜 수행하는 것을 특징으로 하는 반도체웨이퍼 처리방법.
  3. 제2항에 있어서,
    상기 이송수단에 부착된 칩을 리드부착설비 위에 위치시키되, 상기 칩의 제2 표면과 상기 리드부착설비상의 리드가 상호 대향되도록 하는 단계; 및
    상기 칩의 제2 표면에 상기 리드를 부착시키는 단계를 더 포함하는 것을 특징으로 하는 반도체웨이퍼 처리방법.
  4. 제3항에 있어서,
    상기 칩에 상기 리드를 부착시키는 단계는 압착수단을 이용한 압착공정을 사용하여 수행하는 것을 특징으로 하는 반도체웨이퍼 처리방법.
  5. 제4항에 있어서,
    상기 압착수단을 이용한 압착공정은 부분압착 및 완전압착을 포함하도록 복수회 수행하는 것을 특징으로 하는 반도체웨이퍼 처리방법.
  6. 제3항에 있어서,
    상기 이송수단에 부착된 칩을 리드부착설비 위에 위치시키는 단계는, 상기 칩의 제2 표면에 배치되는 패턴 형태를 분석하여 상기 리드부착설비의 정위치에 정렬되도록 하는 단계를 포함하는 것을 특징으로 하는 반도체웨이퍼 처리방법.
  7. 제3항에 있어서,
    상기 이송수단에 부착된 칩을 리드부착설비 위에 위치시키는 단계는, 상기 칩의 모서리 부분을 인식하여 상기 리드부착설비의 정위치에 정렬되도록 하는 단계를 포함하는 것을 특징으로 하는 반도체웨이퍼 처리방법.
  8. 제1항에 있어서,
    상기 분리된 칩을 상기 다이부착설비로 공급하는 단계는, 상기 분리된 칩을 정렬하여 상기 다이부착설비의 정위치로 상기 분리된 칩이 위치하도록 하는 단계를 포함하는 것을 특징으로 하는 반도체웨이퍼 처리방법.
  9. 제8항에 있어서,
    상기 분리된 칩의 정렬은, 상기 칩의 제2 표면에 배치되는 적어도 3 포인트 이상의 인식 포인트를 감지하여 수행하는 것을 특징으로 하는 반도체웨이퍼 처리방법.
KR1020040052310A 2004-07-06 2004-07-06 반도체소자 제조를 위한 반도체웨이퍼 처리방법 KR100574983B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040052310A KR100574983B1 (ko) 2004-07-06 2004-07-06 반도체소자 제조를 위한 반도체웨이퍼 처리방법
US11/172,689 US7452753B2 (en) 2004-07-06 2005-06-30 Method of processing a semiconductor wafer for manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040052310A KR100574983B1 (ko) 2004-07-06 2004-07-06 반도체소자 제조를 위한 반도체웨이퍼 처리방법

Publications (2)

Publication Number Publication Date
KR20060003429A true KR20060003429A (ko) 2006-01-11
KR100574983B1 KR100574983B1 (ko) 2006-05-02

Family

ID=35541885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040052310A KR100574983B1 (ko) 2004-07-06 2004-07-06 반도체소자 제조를 위한 반도체웨이퍼 처리방법

Country Status (2)

Country Link
US (1) US7452753B2 (ko)
KR (1) KR100574983B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201503050VA (en) * 2012-08-23 2015-06-29 Lintec Corp Dicing sheet with protective film formation layer and method for producing chip

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342434B1 (en) * 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
JPH1140520A (ja) * 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JP3447602B2 (ja) * 1999-02-05 2003-09-16 シャープ株式会社 半導体装置の製造方法
DE19962763C2 (de) * 1999-07-01 2001-07-26 Fraunhofer Ges Forschung Verfahren zum Vereinzeln eines Wafers
JP2001035817A (ja) 1999-07-22 2001-02-09 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
US6635512B1 (en) * 1999-11-04 2003-10-21 Rohm Co., Ltd. Method of producing a semiconductor device by dividing a semiconductor wafer into separate pieces of semiconductor chips
JP3906962B2 (ja) * 2000-08-31 2007-04-18 リンテック株式会社 半導体装置の製造方法
JP2002100588A (ja) 2000-09-22 2002-04-05 Shinkawa Ltd 半導体装置の製造方法
JP4669162B2 (ja) * 2001-06-28 2011-04-13 株式会社ディスコ 半導体ウェーハの分割システム及び分割方法
JP4330821B2 (ja) 2001-07-04 2009-09-16 株式会社東芝 半導体装置の製造方法
JP3553551B2 (ja) * 2002-01-11 2004-08-11 沖電気工業株式会社 半導体ウェハを用いた半導体装置の製造方法
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US6821866B2 (en) * 2003-03-11 2004-11-23 Texas Instruments Incorporated Method of identifying wafer cutting positions of different size partial wafers
JP2004311576A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
DE10342980B3 (de) * 2003-09-17 2005-01-05 Disco Hi-Tec Europe Gmbh Verfahren zur Bildung von Chip-Stapeln

Also Published As

Publication number Publication date
KR100574983B1 (ko) 2006-05-02
US20060008948A1 (en) 2006-01-12
US7452753B2 (en) 2008-11-18

Similar Documents

Publication Publication Date Title
US7081374B2 (en) Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus used in it
TW410444B (en) Substrate having gate slots and molding device and molding method thereof
US6321739B1 (en) Film frame substrate fixture
US5731231A (en) Semiconductor apparatus, fabrication method therefor and board frame
US20070152071A1 (en) Package method for flash memory card and structure thereof
KR20080085902A (ko) 리드프레임 기반 플래시 메모리 카드
JP2000012745A (ja) 半導体パッケージおよびその製造方法
US5067229A (en) Cutting device for use in manufacturing electronic components
US20010035451A1 (en) Apparatuses for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies
US20040142508A1 (en) Non-planar surface for semiconductor chips
US6475878B1 (en) Method for singulation of integrated circuit devices
KR100574983B1 (ko) 반도체소자 제조를 위한 반도체웨이퍼 처리방법
US6712111B2 (en) Bonding method and apparatus
US6946311B2 (en) Processing apparatus and wafer processing method
JP3425378B2 (ja) 半導体装置の製造方法
US7162906B2 (en) Method and apparatus for removing a carrier part from a carrier
GB2285139A (en) Testing electronic devices
JP4875263B2 (ja) ダイボンディング方法
US6269723B1 (en) Method and apparatus for enhancement of a punch guide/receptor tool in a dambar removal system
EP4290571A1 (en) Electronic package with heatsink and manufacturing method therefor
US8241960B2 (en) Semiconductor device manufacturing equipment and semiconductor device manufacturing method
KR100257982B1 (ko) 바코드 웨이퍼 고유번호의 프레임 부착기능을 구비한 웨이퍼 마운팅 장치
JP2007081232A (ja) 半導体装置の製造方法
KR200150931Y1 (ko) 플립 칩 본딩장치
KR200302460Y1 (ko) 칩 적층을 위한 위치 인식 패턴이 구비된 반도체 칩

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
LAPS Lapse due to unpaid annual fee