KR20060003202A - 씨모스 이미지 센서의 제조 방법 - Google Patents
씨모스 이미지 센서의 제조 방법 Download PDFInfo
- Publication number
- KR20060003202A KR20060003202A KR1020040052007A KR20040052007A KR20060003202A KR 20060003202 A KR20060003202 A KR 20060003202A KR 1020040052007 A KR1020040052007 A KR 1020040052007A KR 20040052007 A KR20040052007 A KR 20040052007A KR 20060003202 A KR20060003202 A KR 20060003202A
- Authority
- KR
- South Korea
- Prior art keywords
- salicide
- forming
- pixel array
- region
- peripheral circuit
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 38
- 230000004888 barrier function Effects 0.000 claims abstract description 28
- 230000002093 peripheral effect Effects 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 125000006850 spacer group Chemical group 0.000 claims abstract description 7
- 230000002265 prevention Effects 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims 1
- 230000000903 blocking effect Effects 0.000 abstract 2
- 239000012528 membrane Substances 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
본 발명은 씨모스 이미지 센서의 제조 방법에 관한 것으로, 주변 회로 영역과 픽셀 어레이 영역을 갖는 반도체 기판에 필드 산화막을 형성하여 활성 영역을 정의하는 단계와, 상기 주변 회로 영역과 픽셀 어레이 영역상에 게이트들을 형성하는 단계와, 상기 게이트들 양측면에 절연막 스페이서를 형성하는 단계와, 전면에 살리사이드 방지막을 형성하고 이를 평탄화하는 단계와, 상기 주변 회로 영역에 형성된 살리사이드 방지막을 제거하는 단계와, 상기 게이트 양측 활성 영역의 반도체 기판에 소오스/드레인 접합을 형성하는 단계와, 상기 살리사이드 방지막을 마스크로 살리사이드 공정을 실시하여 살리사이드막을 형성하는 단계를 포함하여 이루어진다.
이처럼, 본 발명에서는 픽셀 어레이 영역의 살리사이드 방지막은 제거하지 않으므로 살리사이드 방지막의 제거시에 픽셀 어레이 영역의 필드 산화막이 손실되는 현상을 방지할 수 있다. 따라서, 필드 산화막의 손실로 인해 픽셀 어레이 영역에서 누설 전류 발생을 방지할 수 있는 효과가 있다.
씨모스 이미지 센서, 살리사이드 방지막, 살리사이드막
Description
도 1은 통상적인 3-T 구조 CMOS 이미지 센서의 픽셀 어레이(2×2)를 도시하는 도면.
도 2a 내지 도 2h는 종래 기술에 따른 씨모스 이미지 센서의 제조공정을 도시하는 단면도.
도 3a 내지 도 3f는 본 발명에 따른 씨모스 이미지 센서의 제조공정을 도시하는 단면도.
**도면의 주요 부분에 대한 부호의 설명**
20 : 반도체 기판 21 : 필드 산화막
22 : 게이트 전극 23 : 절연막 스페이서
24 : 살리사이드 방지막 25 : 소오스/드레인 접합
26 : 살리사이드막 PD : 포토다이오드
PR : 포토레지스트
본 발명은 이미지 센서(image sensor)의 제조 방법에 관한 것으로, 특히, 누설 전류(leakage current)를 줄이기 위한 씨모스 이미지 센서의 제조 방법에 관한 것이다.
일반적으로, 이미지 센서라 함은 광학 이미지(optical image)를 전기적 신호로 변환시키는 반도체 소자로서, 전하 결합 소자(Charge Coupled Device : 이하, CCD라 약칭한다), 씨모스 이미지 센서(CMOS image sensor) 등이 있다.
이중, 전하 결합 소자(CCD: Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, CMOS(Complementary MOS: 이하 CMOS라 한다) 이미지 센서는 제어 회로(control circuit) 및 신호 처리 회로(signal processing circuit)를 주변 회로로 사용하는 CMOS 기술을 이용하여 화소 수만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.
상기 CCD는 구동 방식이 복잡하고 전력 소모가 많으며, 마스크 공정 수가 많아서 공정이 복잡하고, 신호 처리 회로를 CCD 칩(chip) 내에 구현할 수 없어 원칩(one chip)화가 곤란하다는 등의 여러 단점이 있는 바, 이러한 단점을 극복하기 위하여 서브마이크론(sub-micron) CMOS 제조 기술을 이용한 CMOS 이미지 센서의 개발에 많은 연구가 집중되고 있다.
CMOS 이미지 센서에 사용되는 픽셀(pixel)은 여러 종류가 있으나, 그 중 대표적으로 상용화된 픽셀의 종류로는 3개의 기본 트랜지스터와 하나의 포토 다이오 드로 구성된 3-T(3-Transistor) 구조의 픽셀과, 4개의 기본 트랜지스터와 하나의 포토다이오드로 구성된 4-T(4-Transistor) 구조의 픽셀들이 있다.
도 1은 통상적인 3-T 구조 CMOS 이미지 센서의 2×2 픽셀 어레이를 나타낸 도면으로, 단위 픽셀은 1개의 포토다이오드(PD)와 3개의 트랜지스터로 구성된다.
3개의 트랜지스터는 상기 포토다이오드(PD)에서 모아진 광전하를 리셋(reset)시키기 위한 리셋 게이트(Rx)와, 소스 팔로워 버퍼 증폭기(Source Follow Buffer Amplifier) 역할을 하는 드라이브 게이트(Dx) 및 스위칭(switching) 역할로 어드레싱(addressing)을 할 수 있도록 하는 셀렉트 게이트(Sx)로 구성된다.
여기서, 포토다이오드(PD)가 포함된 포토다이오드 영역 (가) 내부에는 살리사이드(salicide)가 형성되지 않는 지역이고, 포토다이오드 영역 (가) 이외의 영역 즉, 로직 영역과 주변 회로 영역은 살리사이드가 형성되는 지역이다.
상기 로직 영역과 주변 회로 영역에 살리사이드를 형성시키는 이유는 저항을 줄이어 소자의 속도를 향상시키기 위함이며, 포토다이오드 영역 (가)에 살리사이드를 형성하지 않는 이유는 포토다이오드(PD)로부터 빛을 받아 이미지를 재생해야 하는데 살리사이드가 빛을 반사시키기 때문이다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 씨모스 이미지 센서의 제조방법을 설명하면 다음과 같다.
도 2a 내지 도 2h는 종래 기술에 따른 씨모스 이미지 센서의 제조 공정 단면도로, 도면 좌측은 주변 회로 영역을 나타내고 도면 우측은 픽셀 어레이(pixel array) 영역을 나타낸다.
먼저, 도 2a에 도시하는 바와 같이 확정된 주변 회로 영역과 픽셀 어레이 영역의 반도체 기판(10)에 트렌치(trench) 기술을 이용해서 STI(Shallow Trench Isolation) 구조의 필드 산화막(11)을 형성하여 활성 영역을 정의한다.
이어, 전면에 게이트 절연막(도시하지 않음)을 형성하고, 상기 게이트 절연막상에 게이트 도전막을 증착한 다음, 게이트 전극 패턴 형성을 위한 마스크를 이용한 패턴 형성 공정으로 상기 게이트 도전막을 패터닝하여 도 2b에 도시하는 바와 같이 게이트 전극(12)들을 형성한다.
이어서, 상기 픽셀 어레이(pixel array) 영역의 반도체 기판(10) 중 포토다이오드가 형성될 부분을 오픈하는 이온 주입 마스크(도시하지 않음)를 이용하여 이온 주입 공정을 실시하여 도 2c에 도시하는 같이 포토다이오드(PD)를 형성한다.
그 다음 전면에 실리콘 질화막(SiN)을 형성하고, 상기 게이트 전극(12) 양측면에 남도록 상기 실리콘 질화막을 에치백(etch back)하여 절연막 스페이서(13)를 형성한다.
다음으로, 도 2d에 도시하는 바와 같이 전면에 옥사이드(oxide) 계열의 물질을 재료로 살리사이드 방지막(14)을 형성한다.
이어, 상기 살리사이드 방지막(14)상에 포토레지스트(PR)를 도포한 다음 도 2e에 도시하는 바와 같이 노광 및 현상 공정으로 상기 포토다이오드(PD) 및 그 주변의 반도체 기판(10)상에 남도록 상기 포토레지스트(PR)를 패터닝한다.
그리고, 도 2f에 도시하는 바와 같이 상기 패터닝된 포토레지스트(PR)를 마스크로 상기 살리사이드 방지막(14)을 제거한다.
상기 필드 산화막(11)과 살리사이드 방지막(14)은 같은 옥사이드(oxide) 계열이므로, 상기 살리사이드 방지막(14) 제거시에 상기 필드 산화막(11)도 손실되어 A" 부분에 나타낸 바와 같이 활성 영역 에지 부분의 반도체 기판(10)이 노출되게 된다.
이어, 도 2g에 도시하는 바와 같이, 상기 포토레지스트(PR)를 제거한다.
그 다음, 도 2h에 도시하는 바와 같이 상기 게이트 전극(12)을 마스크로 활성 영역의 반도체 기판(10)내에 불순물 이온을 주입하여 소오스/드레인 접합(15)을 형성한다.
이후, 상기 살리사이드 방지막(14)을 마스크로 살리사이드 공정을 실시하여 픽셀 어레이 영역과 주변 회로 영역의 게이트 전극(12)과 소오스/드레인 접합(15) 표면에 살리사이드막(16)을 형성한다.
상기 살리사이드 공정은 전면에 금속막을 증착하고, 증착된 금속과 하부층의 실리콘을 반응시키어 살리사이드막을 형성하는 공정으로, 상기 포토다이오드(PD)는 옥사이드 계열의 살리사이드 방지막(14)에 의해 마스킹(masking)되어 있으므로 살리사이드막(16)은 픽셀 어레이 영역과 주변 회로 영역의 게이트 전극(12), 소오스/드레인 접합(15) 표면에 형성되게 된다.
이때, 도 2h의 B 부분에 나타낸 바와 같이 상기 살리사이드 방지막(14) 제거시에 필드 산화막(11)의 손실로 노출된 픽셀 어레이 영역의 활성 영역 에지 부분의 반도체 기판(10)에도 살리사이드막이 형성되게 되는데, 이러한 살리사이드막은 픽셀 어레이 영역내의 포토다이오드(PD)와 소오스/드레인 접합(15)에서 누설 전류 (leakage current)의 원인이 되고 있다.
누설 전류는 씨모스 이미지 센서의 특성에 치명적인 악영향을 주는데, 특히 모든 소자의 누설 전류가 증가할 경우 수율(yield)이 거의 0%까지 떨어지게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 누설 전류를 줄이기에 적합한 씨모스 이미지 센서의 제조 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 누설 전류를 줄이어 생산 수율을 향상시키는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 씨모스 이미지 센서의 제조 방법은, 주변 회로 영역과 픽셀 어레이 영역을 갖는 반도체 기판에 필드 산화막을 형성하여 활성 영역을 정의하는 단계와, 상기 주변 회로 영역과 픽셀 어레이 영역상에 게이트들을 형성하는 단계와, 상기 게이트들 양측면에 절연막 스페이서를 형성하는 단계와, 전면에 살리사이드 방지막을 형성하고 이를 평탄화하는 단계와, 상기 주변 회로 영역에 형성된 살리사이드 방지막을 제거하는 단계와, 상기 게이트 양측 활성 영역의 반도체 기판에 소오스/드레인 접합을 형성하는 단계와, 상기 살리사이드 방지막을 마스크로 살리사이드 공정을 실시하여 살리사이드막을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 다른 목적, 특징 및 이점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것으로, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한받지는 않는다.
통상, 픽셀 어레이 영역내에서 게이트 전극은 낮은 저항을 요하기 때문에 살리사이드를 형성하는 것이 바람직하나, 소오스/드레인 접합에는 살리사이드를 형성하지 않아도 소자 디자인(design)에 크게 문제가 되지 않는다.
이에, 본 발명에서는 픽셀 어레이 영역상의 살리사이드 방지막을 제거하지 않으므로써 살리사이드 방지막 식각시에 픽셀 어레이 영역의 필드 산화막이 손실되는 현상을 예방하여 누설 전류의 발생을 방지하도록 하고 있다.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 씨모스 이미지 센서의 제조 공정을 도시한 단면도로서, 도면 좌측은 주변 회로 영역을 나타내고, 도면 우측은 픽셀 어레이(pixel array) 영역을 나타낸다.
먼저, 도 3a에 도시하는 바와 같이 주변 회로 영역 및 픽셀 어레이 영역을 갖는 반도체 기판(20)에 트렌치(trench) 기술을 이용해서 STI(Shallow Trench Isolation) 구조의 필드 산화막(21)을 형성하여 활성 영역을 정의한다.
이어, 전면에 게이트 절연막(도시하지 않음)을 형성하고, 게이트 도전막을 증착한 다음, 게이트 전극 패턴 형성을 위한 마스크를 이용한 패턴 형성 공정으로 상기 게이트 도전막을 패터닝하여 도 3b에 도시하는 바와 같이 주변 회로 영역과 픽셀 어레이 영역에 게이트 전극(22)들을 형성한다.
이어서, 상기 픽셀 어레이(pixel array) 영역 중 포토다이오드가 형성될 부분의 반도체 기판(20)을 오픈하는 이온 주입 마스크(도시하지 않음)를 이용한 이온 주입 공정을 실시하여 도 3c에 도시하는 같이 포토다이오드(PD)를 형성한다.
그 다음 전면에 실리콘 질화막(SiN)을 형성하고, 상기 게이트 전극(22)의 양측면에 남도록 상기 실리콘 질화막을 에치백(etch back)하여 절연막 스페이서(23)를 형성한다.
다음으로, 도 3d에 도시하는 바와 같이 전면에 옥사이드(oxide) 계열의 물질로 살리사이드 방지막(24)을 형성하고, 화학적 기계적 연마(Chemical Mechanical Polishing) 공정을 실시하여 상기 살리사이드 방지막(24)을 평탄화한다.
이때, 상기 살리사이드 방지막(24)을 평탄화하는 공정은 도면에 도시하는 바와 같이 상기 게이트 전극(22)의 상부 표면을 노출시킬 수도 있고, 도면에는 도시하지 않았지만 게이트 전극(22)의 상부 표면을 노출시키지 않아도 된다.
상기 평탄화 공정으로 게이트 전극(22)의 상부 표면을 노출시키면 차후에 실시하는 살리사이드 공정에서 게이트 전극(22) 표면에 살리사이드막이 형성되게 되므로 게이트 전극(22)의 저항을 낮출 수 있는 효과를 얻을 수 있다.
이어, 상기 살리사이드 방지막(24)상에 포토레지스트(PR)를 도포한 다음, 도 3e에 도시하는 바와 같이 노광 및 현상 공정으로 상기 픽셀 어레이 영역상에 남도록 상기 포토레지스트(PR)를 패터닝한다.
그리고, 상기 패터닝된 포토레지스트(PR)를 마스크로 주변 회로 영역의 살리사이드 방지막(24)을 식각한다.
이때, 상기 필드 산화막(21)은 살리사이드 방지막(24)과 동일하게 옥사이드 계열의 물질을 재료로 하나, 픽셀 어레이 영역의 상기 살리사이드 방지막(24)은 식각하지 않으므로 상기 공정에서 픽셀 어레이 영역내의 필드 산화막(21)은 손실되지 않는다.
이어, 도 3f에 도시하는 바와 같이 상기 포토레지스트(PR)를 제거하고 상기 게이트 전극(22)을 마스크로 활성 영역의 반도체 기판(20)내에 불순물 이온을 주입하여 소오스/드레인 접합(25)을 형성한다.
그리고, 상기 살리사이드 방지막(24)을 마스크로 살리사이드 공정을 실시하여 살리사이드막(26)을 형성한다.
상기 살리사이드 공정은 전면에 금속막을 증착하고, 증착된 금속과 하부층의 실리콘을 반응시키어 살리사이드막을 형성하는 공정으로, 상기 살리사이드 방지막(24) 평탄화 공정시 게이트 전극(22)의 표면을 노출시킨 경우에 상기 픽셀 어레이 영역내의 포토다이오드(PD)와 소오스/드레인 접합(25)은 옥사이드 계열의 살리사이드 방지막(24)에 의해 마스킹(masking)되어 있으므로 픽셀 어레이 영역의 게이트 전극(22) 표면과, 주변 회로 영역의 게이트 전극(22) 및 소오스/드레인 접합(25) 표면에 살리사이드막(26)이 형성되게 된다.
한편, 살리사이드 방지막(24) 평탄화 공정시 게이트 전극(22)의 표면을 노출시키지 않은 경우에는 픽셀 어레이 영역은 살리사이드 방지막(24)에 의해 마스킹되어 있으므로 주변 회로 영역의 게이트 전극(22)과 소오스/드레인 접합(25) 표면에만 살리사이드막(26)이 형성되게 된다.
이상으로 본 발명의 실시예에 따른 씨모스 이미지 센서를 완성한다.
상기와 같은 본 발명의 씨모스 이미지 센서의 제조방법은 픽셀 어레이 영역의 실리사이드 방지막을 식각하지 않으므로 살리사이드 방지막 식각시에 픽셀 어레이 영역내의 필드 산화막의 손실을 예방할 수 있다. 따라서, 기존에 픽셀 어레이 영역내의 필드 산화막 손실로 인한 활성 영역 노출과 후속 살리사이드 공정에 의해 많은 누설 전류가 발생되는 현상을 방지할 수 있다.
또한, 누설 전류를 방지할 수 있으므로 씨모스 이미지 센서의 생산 수율을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용에 국한되는 것이 아니라 특허청구범위에 의해서 정해져야 한다.
Claims (6)
- 주변 회로 영역과 픽셀 어레이 영역을 갖는 반도체 기판에 필드 산화막을 형성하여 활성 영역을 정의하는 단계;상기 주변 회로 영역과 픽셀 어레이 영역상에 게이트들을 형성하는 단계;상기 게이트들 양측면에 절연막 스페이서를 형성하는 단계;전면에 살리사이드 방지막을 형성하고 이를 평탄화하는 단계;상기 주변 회로 영역에 형성된 살리사이드 방지막을 제거하는 단계;상기 게이트 양측 활성 영역의 반도체 기판에 소오스/드레인 접합을 형성하는 단계;상기 살리사이드 방지막을 마스크로 살리사이드 공정을 실시하여 살리사이드막을 형성하는 단계를 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
- 제 1 항에 있어서,상기 살리사이드 방지막 평탄화 공정을 상기 게이트의 상부 표면이 노출될 때까지 실시하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
- 제 1 항에 있어서,상기 살리사이드 방지막 평탄화 공정을 상기 게이트 상부 표면이 노출되지 않도록 실시하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
- 제 1 항에 있어서,상기 살리사이드 방지막 평탄화 공정은 화학적 기계적 연마(CMP) 공정을 이용하여 실시하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
- 제 1 항에 있어서,상기 살리사이드막을 형성하는 단계는 주변 회로 영역의 게이트 표면과 소오스/드레인 접합 표면에 살리사이드 방지막을 형성하는 단계임을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
- 제 1항에 있어서,상기 살리사이드막을 형성하는 단계는 픽셀 어레이 영역의 게이트 표면과, 주변 회로 영역의 게이트 표면, 및 주변 회로 영역의 소오스/드레인 접합 표면에 살리사이드막을 형성하는 단계임을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040052007A KR100606934B1 (ko) | 2004-07-05 | 2004-07-05 | 씨모스 이미지 센서의 제조 방법 |
| CNA200510080617XA CN1744323A (zh) | 2004-07-05 | 2005-07-04 | 用于制造cmos图像传感器的方法 |
| US11/175,505 US20060001062A1 (en) | 2004-07-05 | 2005-07-05 | Method for fabricating CMOS image sensor |
| JP2005196159A JP2006024934A (ja) | 2004-07-05 | 2005-07-05 | Ｃｍｏｓイメージセンサーの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040052007A KR100606934B1 (ko) | 2004-07-05 | 2004-07-05 | 씨모스 이미지 센서의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060003202A true KR20060003202A (ko) | 2006-01-10 |
| KR100606934B1 KR100606934B1 (ko) | 2006-08-01 |
Family
ID=36139619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040052007A KR100606934B1 (ko) | 2004-07-05 | 2004-07-05 | 씨모스 이미지 센서의 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20060001062A1 (ko) |
| JP (1) | JP2006024934A (ko) |
| KR (1) | KR100606934B1 (ko) |
| CN (1) | CN1744323A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100776155B1 (ko) * | 2006-08-29 | 2007-11-15 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| KR100792343B1 (ko) | 2006-08-29 | 2008-01-07 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조 방법 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5110820B2 (ja) * | 2006-08-02 | 2012-12-26 | キヤノン株式会社 | 光電変換装置、光電変換装置の製造方法及び撮像システム |
| KR100898473B1 (ko) * | 2007-09-06 | 2009-05-21 | 주식회사 동부하이텍 | 이미지센서 |
| JP2009135349A (ja) * | 2007-12-03 | 2009-06-18 | Panasonic Corp | Ｍｏｓ型固体撮像装置およびその製造方法 |
| JP4793402B2 (ja) * | 2008-04-21 | 2011-10-12 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
| CN102097388B (zh) * | 2009-12-15 | 2013-12-18 | 上海华虹Nec电子有限公司 | 在cmos工艺中集成光电二极管的方法 |
| CN110085611B (zh) * | 2019-04-23 | 2021-08-10 | Oppo广东移动通信有限公司 | 像素单元、图像传感器以及图像处理方法和存储介质 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6021172A (en) * | 1994-01-28 | 2000-02-01 | California Institute Of Technology | Active pixel sensor having intra-pixel charge transfer with analog-to-digital converter |
| US5841126A (en) * | 1994-01-28 | 1998-11-24 | California Institute Of Technology | CMOS active pixel sensor type imaging system on a chip |
| US5990506A (en) * | 1996-03-20 | 1999-11-23 | California Institute Of Technology | Active pixel sensors with substantially planarized color filtering elements |
| US5886659A (en) * | 1996-08-21 | 1999-03-23 | California Institute Of Technology | On-focal-plane analog-to-digital conversion for current-mode imaging devices |
| US5650341A (en) * | 1996-10-03 | 1997-07-22 | Mosel Vitelic Inc. | Process for fabricating CMOS Device |
| US6005619A (en) * | 1997-10-06 | 1999-12-21 | Photobit Corporation | Quantum efficiency improvements in active pixel sensors |
| US6194258B1 (en) * | 2000-01-18 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Method of forming an image sensor cell and a CMOS logic circuit device |
| US6391767B1 (en) * | 2000-02-11 | 2002-05-21 | Advanced Micro Devices, Inc. | Dual silicide process to reduce gate resistance |
| US6415843B1 (en) * | 2001-01-10 | 2002-07-09 | Anadigics, Inc. | Spatula for separation of thinned wafer from mounting carrier |
| US6607951B2 (en) * | 2001-06-26 | 2003-08-19 | United Microelectronics Corp. | Method for fabricating a CMOS image sensor |
| US6372640B1 (en) * | 2001-07-31 | 2002-04-16 | Macronix International Co., Ltd. | Method of locally forming metal silicide layers |
| US6462365B1 (en) * | 2001-11-06 | 2002-10-08 | Omnivision Technologies, Inc. | Active pixel having reduced dark current in a CMOS image sensor |
| US6642076B1 (en) * | 2002-10-22 | 2003-11-04 | Taiwan Semiconductor Manufacturing Company | Asymmetrical reset transistor with double-diffused source for CMOS image sensor |
| KR100479208B1 (ko) * | 2002-10-23 | 2005-03-28 | 매그나칩 반도체 유한회사 | 살리사이드 공정을 이용한 이미지센서의 제조 방법 |
| US6897504B2 (en) * | 2003-03-31 | 2005-05-24 | Taiwan Semiconductor Manufacturing | Salicided MOS device and one-sided salicided MOS device, and simultaneous fabrication method thereof |
| KR100535926B1 (ko) * | 2003-09-22 | 2005-12-09 | 동부아남반도체 주식회사 | 씨모스 이미지 센서 제조 방법 |
| KR100535924B1 (ko) * | 2003-09-22 | 2005-12-09 | 동부아남반도체 주식회사 | 시모스 이미지 센서 및 그 제조방법 |
| JP4578792B2 (ja) * | 2003-09-26 | 2010-11-10 | 富士通セミコンダクター株式会社 | 固体撮像装置 |
| US7232712B2 (en) * | 2003-10-28 | 2007-06-19 | Dongbu Electronics Co., Ltd. | CMOS image sensor and method for fabricating the same |
| US7354789B2 (en) * | 2003-11-04 | 2008-04-08 | Dongbu Electronics Co., Ltd. | CMOS image sensor and method for fabricating the same |
| US6900507B1 (en) * | 2004-01-07 | 2005-05-31 | Micron Technology, Inc. | Apparatus with silicide on conductive structures |
-
2004
- 2004-07-05 KR KR1020040052007A patent/KR100606934B1/ko not_active IP Right Cessation
-
2005
- 2005-07-04 CN CNA200510080617XA patent/CN1744323A/zh active Pending
- 2005-07-05 JP JP2005196159A patent/JP2006024934A/ja active Pending
- 2005-07-05 US US11/175,505 patent/US20060001062A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100776155B1 (ko) * | 2006-08-29 | 2007-11-15 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| KR100792343B1 (ko) | 2006-08-29 | 2008-01-07 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006024934A (ja) | 2006-01-26 |
| KR100606934B1 (ko) | 2006-08-01 |
| CN1744323A (zh) | 2006-03-08 |
| US20060001062A1 (en) | 2006-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7405437B2 (en) | CMOS image sensor and method for fabricating the same | |
| US20080029792A1 (en) | Cmos image sensor and method for fabricating the same | |
| JP3988831B2 (ja) | Ｃｍｏｓイメージセンサーの製造方法 | |
| JP2006024934A (ja) | Ｃｍｏｓイメージセンサーの製造方法 | |
| US7361542B2 (en) | Method of fabricating CMOS image sensor | |
| US7413944B2 (en) | CMOS image sensor and method of manufacturing the same | |
| US7241671B2 (en) | CMOS image sensor and method for fabricating the same | |
| KR20050029455A (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR100943491B1 (ko) | 이미지 센서 및 그의 제조 방법 | |
| US20100167459A1 (en) | Method for fabricating cmos image sensor | |
| KR20020017747A (ko) | 포토다이오드의 표면 특성을 향상시킬 수 있는 이미지센서 제조 방법 | |
| KR100977099B1 (ko) | 실리사이드 공정의 공정 마진을 향상시킨 시모스 이미지 센서의 제조 방법 | |
| JP2007180538A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| KR100789624B1 (ko) | 시모스 이미지 센서 및 이의 제조 방법 | |
| KR20060020395A (ko) | 시모스 이미지센서의 제조방법 | |
| KR100667499B1 (ko) | 시모스 이미지센서의 제조방법 | |
| KR100776126B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100461972B1 (ko) | 시모스 이미지센서의 실리사이드 형성방법 | |
| KR100672720B1 (ko) | 이미지 센서의 제조 방법 | |
| KR100388460B1 (ko) | 사각 형상의 스페이서를 구비하는 이미지 센서 제조방법 | |
| KR20060127498A (ko) | 암전류를 감소시키기 위한 씨모스 이미지 센서의 제조 방법 | |
| KR100449952B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100683397B1 (ko) | 시모스 이미지센서의 제조방법 | |
| KR100718780B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100728644B1 (ko) | Ｃｍｏｓ 이미지 센서의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120619 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |