KR20060003065A - 노이즈 억제 회로 - Google Patents

노이즈 억제 회로 Download PDF

Info

Publication number
KR20060003065A
KR20060003065A KR1020057020564A KR20057020564A KR20060003065A KR 20060003065 A KR20060003065 A KR 20060003065A KR 1020057020564 A KR1020057020564 A KR 1020057020564A KR 20057020564 A KR20057020564 A KR 20057020564A KR 20060003065 A KR20060003065 A KR 20060003065A
Authority
KR
South Korea
Prior art keywords
winding
noise
conductive line
suppression circuit
noise suppression
Prior art date
Application number
KR1020057020564A
Other languages
English (en)
Other versions
KR100749799B1 (ko
Inventor
마사루 와사키
요시히로 사이토
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20060003065A publication Critical patent/KR20060003065A/ko
Application granted granted Critical
Publication of KR100749799B1 publication Critical patent/KR100749799B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H03H7/425—Balance-balance networks
    • H03H7/427—Common-mode filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/28—Reducing interference caused by currents induced in cable sheathing or armouring
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1716—Comprising foot-point elements
    • H03H7/1725—Element to ground being common to different shunt paths, i.e. Y-structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1758—Series LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1791—Combined LC in shunt or branch path

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Filters And Equalizers (AREA)

Abstract

노이즈 억제 회로는 제1 위치(P11)에서 도전선(3)에 삽입된 권선(11a)과, 권선(11a)에 결합된 권선(11b)과, 주입 신호 전송로(19)와, 인덕턴스 소자(13)를 구비하고 있다. 주입 신호 전송로(19)의 일단은 제2 위치(P12)에서 도전선(3)에 접속되고, 타단은 도전선(4)에 접속되어 있다. 권선(11b)은 주입 신호 전송로(19) 도중에 삽입되어 있다. 주입 신호 전송로(19)는 도전선(3)으로부터 검출되는 노이즈에 대응한 신호에 의거하여 생성되어 노이즈를 억제하기 위하여 도전선(3)에 주입될 주입 신호를 전송한다. 인덕턴스 소자(13)는 위치(P11)와 위치(P12) 사이의 위치에서 도전선(3)에 삽입되어 있다. 권선(11b)의 감김수는 권선(11a)의 감김수보다 많게 되어 있다.
Figure 112005061895479-PCT00001
노이즈, 권선, 도전선, 인덕턴스, 커패시터, 주입 신호

Description

노이즈 억제 회로{NOISE SUPPRESSING CIRCUIT}
본 발명은 도전선상을 전파하는 노이즈를 억제하는 노이즈 억제 회로에 관한 것이다.
스위칭 전원, 인버터, 조명기기의 점등 회로 등의 파워 일렉트로닉스 기기는 전력의 변환을 행하는 전력 변환 회로를 가지고 있다. 전력 변환 회로는 직류를 구형파의 교류로 변환하는 스위칭 회로를 가지고 있다. 따라서, 전력 변환 회로는 스위칭 회로의 스위칭 주파수와 동일한 주파수의 리플 전압이나 스위칭 회로의 스위칭 동작에 따른 노이즈를 발생시킨다. 이러한 리플 전압이나 노이즈는 다른 기기에 좋지 않은 영향을 미친다. 따라서, 전력 변환 회로와 다른 기기 또는 선로 사이에는 리플 전압이나 노이즈를 저감하는 수단을 설치할 필요가 있다.
이러한 리플 전압이나 노이즈를 저감하는 수단으로는 인덕턴스 소자(인덕터)와 커패시터를 포함하는 필터, 소위 LC 필터가 자주 사용되고 있다. LC 필터에는 인덕턴스 소자와 커패시터를 하나씩 갖는 것 이외에, T형 필터나 π형 필터 등이 있다. 또한 전자 방해(EMI) 대책용의 일반적인 노이즈 필터도 LC 필터의 한 종류이다. 일반적인 EMI 필터는 커먼 모드 초크 코일, 노멀 모드 초크 코일, X 커패시터, Y 커패시터 등의 디스크리트 소자를 조합하여 구성되어 있다.
또한 최근에는 가정 내의 통신 네트워크를 구축할 때 사용되는 통신 기술로서 전력선 통신이 유망시되어 그 개발이 진행되고 있다. 전력선 통신에서는 전력선에 고주파 신호를 중첩하여 통신을 행한다. 이러한 전력선 통신에서는 전력선에 접속된 다양한 전기 전자 기기의 동작에 의해 전력선상에 노이즈가 발생하고, 이것이 에러 레이트 증가 등의 통신 품질 저하를 초래한다. 따라서, 전력선상의 노이즈를 저감하는 수단이 필요해진다. 또한 전력선 통신에서는 옥내 전력선상의 통신 신호가 옥외 전력선으로 누설되는 것을 저지할 필요가 있다. 이러한 전력선상의 노이즈를 저감시키거나 옥내 전력선상의 통신 신호가 옥외 전력선으로 누설되는 것을 저지하는 수단으로도 LC 필터가 사용되고 있다.
또한 2개의 도전선을 전파하는 노이즈에는, 2개의 도전선 사이에서 전위차를 발생시키는 노멀 모드 노이즈와 2개의 도전선을 동일한 위상으로 전파하는 커먼 모드 노이즈가 있다.
일본 특허 공개 공보 평9-102723호에는 변압기를 이용한 라인 필터가 기재되어 있다. 이 라인 필터는 변압기와 필터 회로를 구비하고 있다. 변압기의 2차 권선은 교류 전원으로부터 부하로 공급하는 전력을 수송하는 2개의 도전선 중 어느 하나에 삽입되어 있다. 필터 회로의 2개의 입력단은 교류 전원의 양단에 접속되고, 필터 회로의 2개의 출력단은 변압기의 1차 권선의 양단에 접속되어 있다. 이러한 라인 필터에서는 필터 회로에 의해 전원 전압으로부터 노이즈 성분을 추출하고, 이 노이즈 성분을 변압기의 1차 권선에 공급함으로써 변압기의 2차 권선이 삽입된 도전선상에서 전원 전압으로부터 노이즈 성분을 삭감하도록 되어 있다. 이 라인 필터는 노멀 모드 노이즈를 저감시킨다.
종래의 LC 필터에서는 인덕턴스 및 커패시턴스로 결정되는 고유한 공진 주파수를 가지므로, 원하는 감쇠량을 좁은 주파수 범위에서밖에 얻을 수 없다는 문제점이 있었다.
또한 전력 수송용 도전선에 삽입되는 필터에는 전력 수송용 전류가 흐르고 있는 상태에서 원하는 특성이 얻어질 것과, 온도 상승에 대한 대책도 요구된다. 따라서, 이러한 필터에서는, 원하는 특성을 구현하기 위해서는 인덕턴스 소자가 대형화된다는 문제점이 있었다.
한편, 일본 특허 공개 공보 평9-102723호에 기재된 라인 필터에서는, 필터 회로의 임피던스가 0임과 동시에 변압기의 결합 계수가 1이면, 이론적으로는 노이즈 성분을 완전히 제거할 수 있다. 그러나, 실제로는 필터 회로의 임피던스는 0이 되지 않으며, 게다가 주파수에 따라 변화한다. 특히 커패시터에 의해 필터 회로를 구성한 경우에는, 이 커패시터와 변압기의 1차 권선에 의해 직렬 공진 회로가 구성된다. 따라서, 이러한 커패시터와 변압기의 1차 권선을 포함하는 신호의 경로의 임피던스는 직렬 공진 회로의 공진 주파수 근방의 좁은 주파수 범위에서만 작아진다. 그 결과, 이러한 라인 필터에서는 좁은 주파수 범위에서밖에 노이즈 성분을 제거할 수 없다. 또한 변압기의 결합 계수는 실제로는 1보다 작아진다. 따라서, 변압기의 1차 권선에 공급된 노이즈 성분이 완전히 전원 전압으로부터 삭감되는 것은 아니다. 이러한 이유에서, 실제로 구성된 라인 필터에서는 넓은 주파수 범위에서 노이즈 성분을 효과적으로 제거할 수 없다는 문제점이 있다.
그런데, 각 국가에서는 전자 기기로부터 교류 전원선을 통하여 외부로 방출되는 노이즈, 즉 잡음 단자 전압에 대하여 각종 규제를 마련하고 있는 경우가 많다. 예를 들어 CISPR(국제 무선 장애 특별 위원회)의 규격에서는 150kHz∼30MHz의 주파수 범위에서 잡음 단자 전압의 규격이 설정되어 있다. 이러한 넓은 주파수 범위에서 노이즈를 저감하는 경우에는, 특히 1MHz 이하의 낮은 주파수 범위의 노이즈 저감에 대하여 다음과 같은 문제가 발생한다. 즉, 1MHz 이하의 낮은 주파수 범위에서는 코일의 임피던스 절대값은 코일의 인덕턴스를 L, 주파수를 f라 하였을 때 2πfL로 표시된다. 따라서, 일반적으로 1MHz 이하의 낮은 주파수의 범위의 노이즈를 저감하기 위해서는 큰 인덕턴스를 갖는 코일을 포함하는 필터가 필요해진다. 그 결과 필터가 대형화된다.
본 발명의 목적은 넓은 주파수 범위에 걸쳐 노이즈를 억제할 수 있고, 또한 소형화가 가능한 노이즈 억제 회로를 제공하는 데 있다.
본 발명의 제1 노이즈 억제 회로는 도전선상을 전파하는 노이즈를 억제하는 회로로서, 소정의 제1 위치에서 상기 도전선에 삽입된 제1 권선과, 상기 제1 권선에 결합된 제2 권선과, 도전선의 제1 위치와 다른 제2 위치와 제2 권선을 도전선과 다른 경로에서 접속하고, 도전선으로부터 검출되는 노이즈에 대응한 신호에 의거하여 생성되어 노이즈를 억제하기 위하여 상기 도전선에 주입되는 주입 신호를 전송하는 주입 신호 전송로와, 주입 신호 전송로에 삽입되며, 주입 신호를 통과시키는 커패시터를 구비하며, 제2 권선의 감김수는 제1 권선의 감김수보다도 많은 것이다.
본 발명의 제1 노이즈 억제 회로에서는 제1 위치와 제2 위치 중 어느 하나에서 도전선으로부터 노이즈에 대응한 신호가 검출되고, 이 신호에 의거하여 주입 신호가 생성된다. 이 주입 신호는 주입 신호 전송로를 거쳐 제1 위치와 제2 위치 중 다른 하나에서 도전선에 주입된다. 이 노이즈 억제 회로에서는 제2 권선과 커패시터에 의하여 직렬 공진 회로가 구성되므로, 노이즈의 감쇠량의 주파수 특성에서 감쇠량이 피크가 되는 주파수가 존재한다. 이러한 노이즈 억제 회로에서는 제2 권선의 감김수가 제1 권선의 감김수보다 많으므로, 제2 권선의 감김수가 제1 권선의 감김수와 동일한 경우에 비하여 감쇠량이 피크가 되는 주파수는 낮은 주파수측으로 이행한다.
본 발명의 제1 노이즈 억제 회로에서, 제2 권선의 감김수를 제1 권선의 감김수로 나눈 값은 1보다 크고 2.O 이하일 수 있다.
본 발명의 제2 노이즈 억제 회로는 도전선상을 전파하는 노이즈를 억제하는 회로로서, 소정의 제1 위치에서 도전선에 삽입된 제1 권선과, 제1 권선에 결합된 제2 권선과, 도전선의 제1 위치와 다른 제2 위치와 제2 권선을 도전선과 다른 경로에서 접속하고, 도전선으로부터 검출되는 노이즈에 대응한 신호에 의거하여 생성되어 노이즈를 억제하기 위하여 상기 도전선에 주입되는 주입 신호를 전송하는 주입 신호 전송로와, 주입 신호 전송로에 삽입되며, 주입 신호를 통과시키는 제1 커패시터와, 제2 권선에 대하여 병렬로 설치된 제2 커패시터를 구비한 것이다.
본 발명의 제2 노이즈 억제 회로에서는 제1 위치와 제2 위치 중 어느 하나에서 도전선으로부터 노이즈에 대응한 신호가 검출되고, 이 신호에 의거하여 주입 신호가 생성된다. 이 주입 신호는 주입 신호 전송로를 거쳐 제1 위치와 제2 위치 중 다른 하나에서 도전선에 주입된다. 이 노이즈 억제 회로에서는 제2 권선과 제1 커패시터에 의해 직렬 공진 회로가 구성되므로, 노이즈의 감쇠량의 주파수 특성에서 감쇠량이 피크가 되는 주파수가 존재한다. 이러한 노이즈 억제 회로에서는 제2 권선에 대하여 병렬로 설치된 제2 커패시터를 구비하고 있으므로, 제2 커패시터가 없는 경우에 비하여 감쇠량이 피크가 되는 주파수는 낮은 주파수측으로 이행한다.
본 발명의 제2 노이즈 억제 회로에서, 제2 커패시터의 커패시턴스를 제1 커패시터의 커패시턴스로 나눈 값은 0.O01 이상 0.5 이하일 수 있다.
본 발명의 제1 또는 제2 노이즈 억제 회로는 제1 위치와 제2 위치 사이에서 도전선에 삽입되며, 도전선상을 전파하는 노이즈의 파고값을 저감하는 파고값 저감부를 구비하고 있을 수도 있다.
또한 본 발명의 제1 또는 제2 노이즈 억제 회로는 2개의 도전선에 의해 전송되며, 이들 도전선 사이에서 전위차를 발생시키는 노멀 모드 노이즈를 억제하는 회로이여도 좋다. 이러한 경우, 제1 권선은 적어도 하나의 도전선에 삽입되어 있어도 좋다.
또한 본 발명의 제1 또는 제2 노이즈 억제 회로는 2개의 도전선을 동일한 위상에서 전파하는 커먼 모드 노이즈를 억제하는 회로이여도 좋다. 이러한 경우, 2개의 제1 권선이 협동하여 커먼 모드 노이즈를 억제하도록 2개의 도전선 각각에 삽입되고, 제2 권선은 2개의 제1 권선에 결합되고, 주입 신호 전송로는 분기되어 2개의 도전선에 접속되며, 2개의 커패시터(제1 커패시터)가 각각 주입 신호 전송로의 분기점과 각 도전선 사이에서 주입 신호 전송로에 삽입되어 있어도 좋다.
또한 본 발명의 제1 또는 제2 노이즈 억제 회로에서 노이즈의 감쇠량이 피크가 되는 주파수는 1MHz 이하이어도 좋다.
본 발명의 그 밖의 목적, 특징 및 이점은 이하의 설명에 의해 충분히 명확해질 것이다.
도 1은 본 발명의 제1 실시 형태에 따른 노이즈 억제 회로의 구성을 도시한 회로도이고,
도 2는 상쇄형 노이즈 억제 회로의 기본 구성을 도시한 블럭도이고,
도 3은 도 1에 도시한 노이즈 억제 회로의 작용에 대하여 설명하기 위한 회로도이고,
도 4는 본 발명의 제1 실시 형태에 따른 노이즈 억제 회로의 효과를 나타내기 위한 시뮬레이션에서 상정한 시뮬레이션 회로를 도시한 회로도이고,
도 5는 도 4에 도시한 시뮬레이션 회로에서의 노멀 모드 노이즈의 감쇠량의 주파수 특성을 도시한 특성도이고,
도 6은 본 발명의 제2 실시 형태에 따른 노이즈 억제 회로의 구성을 도시한 회로도이고,
도 7은 본 발명의 제2 실시 형태에 따른 노이즈 억제 회로의 효과를 나타내기 위한 시뮬레이션에서 상정한 시뮬레이션 회로를 도시한 회로도이고,
도 8은 도 7에 도시한 시뮬레이션 회로에서의 노멀 모드 노이즈의 감쇠량의 주파수 특성을 도시한 특성도이고,
도 9는 본 발명의 제3 실시 형태에 따른 노이즈 억제 회로의 구성을 도시한 회로도이고,
도 10은 본 발명의 제4 실시 형태에 따른 노이즈 억제 회로의 구성을 도시한 회로도이고,
도 11은 본 발명의 제3 실시 형태에 따른 노이즈 억제 회로의 효과를 나타내기 위한 시뮬레이션에서 상정한 시뮬레이션 회로를 도시한 회로도이고,
도 12는 본 발명의 제4 실시 형태에 따른 노이즈 억제 회로의 효과를 나타내기 위한 시뮬레이션에서 상정한 시뮬레이션 회로를 도시한 회로도이고,
도 13은 도 11 및 도 12에 도시한 각 시뮬레이션 회로에서의 커먼 모드 노이즈의 감쇠량의 주파수 특성을 도시한 특성도이다.
이하, 본 발명의 실시 형태에 대하여 도면을 참조하여 상세하게 설명한다.
먼저, 본 발명의 각 실시 형태에서 사용하는 노이즈 억제 기술에 대하여 설명한다. 각 실시 형태에서는 상쇄형 노이즈 억제 회로를 사용한다. 도 2를 참조하여 이러한 상쇄형 노이즈 억제 회로의 기본 구성과 작용에 대하여 설명한다.
도 2에 도시한 바와 같이, 상쇄형 노이즈 억제 회로는, 서로 다른 위치(A, B)에서 도전선(101)에 접속된 2개의 검출·주입부(102, 103)와, 2개의 검출·주입부(102, 103)를 도전선(101)과는 다른 경로에서 접속하는 주입 신호 전송로(104)와, 도전선(101)에서, 검출·주입부(102, 103) 사이에 설치된 파고값 저감부(105) 를 구비하고 있다.
검출·주입부(102, 103)는 각각 노이즈에 대응하는 신호의 검출 또는 노이즈를 억제하기 위한 주입 신호의 주입을 행한다. 주입 신호 전송로(104)는 주입 신호를 전송한다. 파고값 저감부(105)는 노이즈의 파고값을 저감한다. 검출·주입부(102)는, 예를 들어 인덕턴스 소자를 포함하고 있다. 주입 신호 전송로(104)는, 예를 들어 커패시터로 이루어지는 하이 패스 필터를 포함하고 있다. 그리고 파고값 저감부(105)는 임피던스 소자, 예를 들어 인덕턴스 소자를 포함하고 있다.
도 2에 도시한 상쇄형 노이즈 억제 회로에서 노이즈의 발생원이 위치(A)와 위치(B) 사이의 위치를 제외하고 위치(A)보다 위치(B)에 가까운 위치에 있는 경우에는, 검출·주입부(103)는 위치(B)에서 도전선(101)상의 노이즈에 대응하는 신호를 검출함과 동시에, 이 신호에 의거하여 도전선(101)상의 노이즈를 억제하기 위하여 도전선(101)에 주입될 주입 신호를 생성한다. 이러한 주입 신호는 주입 신호 전송로(104)를 경유하여 검출·주입부(102)로 전송된다. 검출·주입부(102)는 도전선(101)상의 노이즈에 대하여 역상이 되도록 주입 신호를 도전선(101)에 주입한다. 이에 따라 도전선(101)상의 노이즈가 주입 신호에 의해 상쇄되고, 도전선(101)에서 위치(A)로부터 노이즈의 진행 방향의 앞에서 노이즈가 억제된다. 본 출원에서, 노이즈는 불필요한 신호도 포함하고 있다.
또한 도 2에 도시한 상쇄형 노이즈 억제 회로에서 노이즈 발생원이 위치(A)와 위치(B) 사이의 위치를 제외하고 위치(B)보다 위치(A)에 가까운 위치에 있는 경우에는, 검출·주입부(102)가 위치(A)에서 도전선(101)상의 노이즈에 대응하는 신 호를 검출함과 동시에, 이 신호에 의거하여 도전선(101)상의 노이즈를 억제하기 위하여 도전선(101)에 주입될 주입 신호를 생성한다. 이러한 주입 신호는 주입 신호 전송로(104)를 경유하여 검출·주입부(103)로 전송된다. 검출·주입부(103)는 도전선(101)상의 노이즈에 대하여 역상이 되도록 주입 신호를 도전선(101)에 주입한다. 이에 따라 도전선(101)상의 노이즈가 주입 신호에 의해 상쇄되고, 도전선(101)에서 위치(B)로부터 노이즈 진행 방향 앞에서 노이즈가 억제된다.
또한 파고값 저감부(105)는 위치(A)와 위치(B) 사이에서 도전선(101)을 통과하는 노이즈의 파고값을 저감한다. 이에 따라, 도전선(101)을 경유하여 전파하는 노이즈의 파고값과 주입 신호 전송로(104)를 경유하여 도전선(101)에 주입되는 주입 신호의 파고값의 차이가 저감된다.
상쇄형 노이즈 억제 회로에 따르면, 넓은 주파수 범위에서 노이즈를 효과적으로 억제하는 것이 가능해진다.
또한 상쇄형 노이즈 억제 회로는 파고값 저감부(105)를 제외하고 구성하는 것도 가능하다. 그러나, 상쇄형 노이즈 억제 회로에서는 파고값 저감부(105)를 갖지 않는 경우에 비하여 파고값 저감부(105)를 갖는 것이, 보다 넓은 주파수 범위에서 노이즈를 억제하는 것이 가능해진다.
또한 나중에 상세하게 설명하겠지만, 상쇄형 노이즈 억제 회로의 구성에는 노멀 모드 노이즈 억제용 구성과 커먼 모드 노이즈 억제용 구성이 있다. 제1 및 제2 실시 형태에서는 노멀 모드 노이즈 억제용 구성을 사용하고, 제3 및 제4 실시 형태에서는 커먼 모드 노이즈 억제용 구성을 사용하였다.
<제1 실시 형태>
다음, 본 발명의 제1 실시 형태에 따른 노이즈 억제 회로에 대하여 설명한다. 본 실시 형태에 따른 노이즈 억제 회로는 2개의 도전선에 의해 전송되며, 이들 도전선 사이에서 전위차를 발생시키는 노멀 모드 노이즈를 억제하는 회로이다. 도 1은 본 실시 형태에 따른 노이즈 억제 회로의 구성을 도시한 회로도이다. 이러한 노이즈 억제 회로는 한 쌍의 단자(1a, 1b)와, 다른 한 쌍의 단자(2a, 2b)와, 단자(1a, 2a) 사이를 접속하는 도전선(3) 및 단자(1b, 2b) 사이를 접속하는 도전선(4)을 구비하고 있다. 노이즈 억제 회로는 소정의 제1 위치(P11)에서 도전선(3)에 삽입된 권선(11a)과, 자심(11c) 및 자심(11c)을 통하여 권선(11a)에 결합된 권선(11b)을 더 구비하고 있다. 권선(11a, 11b)은 모두 자심(11c)에 감겨져 있다.
노이즈 억제 회로는 주입 신호 전송로(19)를 더 구비하고 있다. 주입 신호 전송로(19)의 일단은 제1 위치(P11)와 다른 위치, 구체적으로는 권선(11a)과 단자(1a) 사이의 제2 위치(P12)에서 도전선(3)에 접속되어 있다. 주입 신호 전송로(19)의 타단은 도전선(4)에 접속되어 있다. 권선(11b)은 주입 신호 전송로(19)의 도중에 삽입되어 있다. 따라서, 주입 신호 전송로(19)는 도전선(3)의 제2 위치(P12)와 권선(11b)을 도전선(3)과는 다른 경로에서 접속한다. 나중에 상세하게 설명하겠지만, 주입 신호 전송로(19)는 주입 신호를 전송한다. 주입 신호는 도전선(3)으로부터 검출되는 노멀 모드 노이즈에 대응한 신호에 의거하여 생성되어 도전선(3)에 주입된다.
노이즈 억제 회로는 주입 신호 전송로(19)에 삽입된 커패시터(12)를 더 구비 하고 있다. 커패시터(12)는 주입 신호 전송로(19)와 도전선(3) 사이의 접속점과 권선(11b) 사이에 배치되어 있다. 또한 커패시터(12)는 주입 신호 전송로(19)와 도전선(4) 사이의 접속점과 권선(11b) 사이에 배치되어 있어도 좋다. 커패시터(12)는 주파수가 소정값 이상인 신호를 통과시키는 하이 패스 필터로서 기능한다. 이에 따라, 커패시터(12)는 주입 신호를 선택적으로 통과시킨다.
노이즈 억제 회로는, 위치(P11)와 위치(P12) 사이의 위치에서 도전선(3)에 삽입된 인덕턴스 소자(13)를 더 구비하고 있다.
본 실시 형태에서는 권선(11b)의 감김수를 권선(11a)의 감김수보다 많게 하고 있다. 그 이유에 대해서는 나중에 상세하게 설명하기로 한다.
도 1에 도시한 노이즈 억제 회로에서 권선(11a, 11b) 및 자심(11c)은 도 2의 주입·검출부(102)에 대응한다. 또한 권선(11a)은 본 발명의 제1 권선에 대응하고, 권선(11b)은 본 발명의 제2 권선에 대응한다. 또한 주입 신호 전송로(19)와 도전선(3) 사이의 접속점은 도 2의 검출·주입부(103)를 형성한다. 또한 주입 신호 전송로(19)는 도 2의 주입 신호 전송로(104)에 대응한다. 또한 인덕턴스 소자(13)는 도 2의 파고값 저감부(105)에 대응한다.
다음, 도 1에 도시한 노이즈 억제 회로의 작용에 대하여 설명한다. 먼저, 노멀 모드 노이즈 발생원이 위치(P11)와 위치(P12) 사이의 위치를 제외하고 위치(P11)보다 위치(P12)에 가까운 위치에 있는 경우에 대하여 설명한다. 이러한 경우에는 커패시터(12)에 의해 위치(P12)의 도전선(3)상의 노멀 모드 노이즈에 대응한 신호가 검출되고, 또한 이 신호에 의거하여 커패시터(12)에 의해 노멀 모드 노이즈 에 대하여 역상이 되는 주입 신호가 생성된다. 이러한 주입 신호는 주입 신호 전송로(19)를 경유하여 권선(11b)에 공급된다. 권선(11b)은 권선(11a)을 통하여 주입 신호를 도전선(3)에 주입한다. 이에 따라, 도전선(3)에서 위치(P11)로부터 노멀 모드 노이즈의 진행 방향 앞에서 노멀 모드 노이즈가 억제된다.
다음, 도 1에 도시한 노이즈 억제 회로에서, 노이즈 발생원이 위치(P11)와 위치(P12) 사이의 위치를 제외하고 위치(P12)보다 위치(P11)에 가까운 위치에 있는 경우 에 대하여 설명한다. 이러한 경우에는 권선(11a)을 통하여 권선(11b)에 의해 위치(P11)의 도전선(3)상의 노멀 모드 노이즈에 대응한 신호가 검출되고, 또한 이 신호에 의거하여 주입 신호가 생성된다. 이러한 주입 신호는 주입 신호 전송로(19) 및 커패시터(12)를 거쳐 위치(P12)에서 도전선(3)상의 노멀 모드 노이즈에 대하여 역상이 되도록 주입된다. 이에 따라, 도전선(3)에서 위치(P12)로부터 노멀 모드 노이즈의 진행 방향 앞에서 노멀 모드 노이즈가 억제된다. 이와 같이 도 1에 도시한 노이즈 억제 회로의 노이즈 억제 효과는 노이즈의 진행 방향에 따라 달라지지 않는다.
도 1에 도시한 노이즈 억제 회로에서는 위치(P11)와 위치(P12) 사이에서 도전선(3)에 인덕턴스 소자(13)를 삽입하고 있다. 이에 따라, 이러한 노이즈 억제 회로에서는 인덕턴스 소자(13)를 경유하여 전파하는 노멀 모드 노이즈의 파고값과 주입 신호 전송로(19)를 경유하여 도전선(3)에 주입되는 주입 신호의 파고값의 차이가 저감된다. 그 결과, 이러한 노이즈 억제 회로에 따르면 넓은 주파수 범위에서 노멀 모드 노이즈를 효과적으로 억제하는 것이 가능해진다.
다음, 도 3을 참조하여 도 1에 도시한 노이즈 억제 회로의 작용에 대하여 상세하게 설명한다. 도 3은 도 1에 도시한 노이즈 억제 회로에 노멀 모드 노이즈 발생원(14)과 부하(15)를 접속한 회로를 도시한 회로도이다. 노멀 모드 노이즈 발생원(14)은 단자(1a, 1b) 사이에 접속되어 단자(1a, 1b) 사이에 전위차(Vin)를 발생시킨다. 부하(15)는 단자(2a, 2b) 사이에 접속되며, 임피던스(Zo)를 가지고 있다.
도 3에 도시한 회로에서, 권선(11b)의 인덕턴스를 L11이라 하고, 권선(11a)의 인덕턴스를 L12라 하고, 커패시터(12)의 커패시턴스를 C1이라 하고, 인덕턴스 소자(13)의 인덕턴스를 L21이라 한다. 그리고 커패시터(12) 및 권선(11b)을 통과하는 전류를 i1이라 하고, 이 전류(i1)의 경로의 임피던스의 총합을 Z1이라 한다. 또한 인덕턴스 소자(13) 및 권선(11a)을 통과하는 전류를 i2라 하고, 이 전류(i2)의 경로의 임피던스 총합을 Z2라 한다.
또한, 권선(11a)과 권선(11b) 사이의 상호 인덕턴스를 M이라 하고, 둘의 결합 계수를 K라 한다. 결합 계수(K)는 다음 식 (1)로 표시된다.
K=M/√(L11·L12) …(1)
상기 임피던스의 총합(Z1, Z2)은 각각 다음 식 (2), (3)으로 표시된다. 또한, j는 √(-1)을 나타내고, ω은 노멀 모드 노이즈의 각주파수를 나타낸다.
Z1 =j(ωL11-1/ωC1) …(2)
Z2=Zo+jω(L12+L21) …(3)
또한 전위차(Vin)는 다음 식 (4), (5)로 표시된다.
Vin=Z1·i1+jωM·i2 …(4)
Vin=Z2·i2+jωM·i1 …(5)
이하, 식 (2)∼(5)에 기초하여, 전류(i1)를 포함하지 않고 전류(i2)를 나타내는 식을 구한다. 이를 위하여, 먼저 식 (4)로부터 다음 식 (6)을 유도한다.
i1=(Vin-jωM·i2)/Z1 …(6)
다음, 식 (6)을 식 (5)에 대입하면, 다음 식 (7)을 얻을 수 있다.
i2=Vin(Z1-jωM)/(Z1·Z2+ω2·M2) …(7)
도 3에 도시한 노이즈 억제 회로에 의해 노멀 모드 노이즈를 억제하는 것은, 식 (7)로 표시된 전류(i2)를 작게 하는 것이라 할 수 있다. 식 (7)에 따르면, 식 (7)의 우변의 분모가 커지면 전류(i2)가 작아진다. 따라서, 식 (7)의 우변의 분모(Z1·Z2+ω2·M2)에 대하여 살펴보기로 한다.
먼저, Z1은 식 (2)로 표시되므로 권선(11b)의 인덕턴스(L11)가 클수록 커짐과 동시에, 커패시터(12)의 커패시턴스(C1)가 클수록 커진다.
다음, Z2는 식 (3)으로 표시되므로, 권선(11a)의 인덕턴스(L12)와 인덕턴스 소자(13)의 인덕턴스(L21)의 합이 클수록 커진다. 따라서, 인덕턴스(L12)와 인덕턴스(L21) 중 적어도 어느 하나를 크게 하면 전류(i2)를 작게 할 수 있다. 또한 식 (7)로부터, 권선(11a)만으로도 노멀 모드 노이즈를 억제할 수 있는데, 인덕턴스 소자(13)를 추가함으로써 노멀 모드 노이즈를 보다 잘 억제할 수 있음을 알 수 있다.
또한 식 (7)의 우변의 분모에는 ω2·M2이 포함되어 있으므로, 상호 인덕턴 스(M)를 크게 함으로써 전류(i2)를 작게 할 수 있다. 식 (1)에서 알 수 있는 바와 같이 결합 계수(K)는 상호 인덕턴스(M)에 비례하므로, 결합 계수(K)를 크게 하면 도 3에 도시한 노이즈 억제 회로에 의한 노멀 모드 노이즈의 억제 효과가 커진다. 상호 인덕턴스(M)는 식 (7)의 우변의 분모 내에 제곱 형태로 포함되어 있으므로, 결합 계수(K)의 값에 따라 노멀 모드 노이즈의 억제 효과가 크게 달라진다.
또한, 노멀 모드 노이즈 발생원(14)과 부하(15)의 위치 관계가 도 3에 도시한 구성과 반대인 경우에도 상술한 설명이 적합하다.
다음, 식 (7)로 표시되는 전류(i2)가 극소값을 가질 때의 주파수에 대하여 살펴보기로 한다. 전류(i2)가 극소값을 가지는 것은 식 (7)의 우변의 분자 Vin(Z1-jωM)가 극소값을 가질 때이다. Vin(Z1-jωM)이 극소값을 가질 때의 주파수는 임피던스가 Z1-jωM으로 표시되는 직렬 공진 회로의 공진 주파수(fo)이다. 식 (7)과 식 (2)로부터, 공진 주파수(fo)는 다음 식 (8)로 표시된다.
fo=1/2π√{(L11-M)C1} …(8)
상기 공진 주파수(fo)는 노이즈 억제 회로의 노이즈 감쇠량의 주파수 특성에서 감쇠량이 피크(극대)가 되는 주파수이다. 식 (8)의 우변에 포함되는 상호 인덕턴스(M)를 일정한 값으로 한 경우에는, L11을 크게 하면 공진 주파수(fo)를 낮출 수 있다. 본 실시 형태에서는 이러한 원리에 따라 권선(11b)의 감김수를 권선(11a)의 감김수보다 많게 함으로써 L11을 크게 하여, 권선(11b)의 감김수가 권선(11a)의 감김수와 동일한 경우에 비하여 노이즈 억제 회로의 노멀 모드 노이즈에 대한 감쇠량이 피크가 되는 주파수를 낮은 주파수측으로 이행시키고 있다. 이에 따라, 특히 1MHz 이하의 낮은 주파수 범위에서 노멀 모드 노이즈를 효과적으로 억제하는 것이 가능해진다.
권선(11b)의 감김수를 권선(11a)의 감김수로 나눈 값은 1보다 크고 2.O 이하인 것이 바람직하다. 그 이유는 나중에 설명하기로 한다.
다음, 본 실시 형태에 따른 노이즈 억제 회로의 효과를 다음과 같은 시뮬레이션 결과에 따라 구체적으로 설명한다. 도 4는 시뮬레이션에서 상정한 시뮬레이션 회로를 도시한 회로도이다. 이러한 시뮬레이션 회로는 도 1에 도시한 노이즈 억제 회로의 단자(1a, 1b) 사이에 노멀 모드 노이즈 발생원(14)과 저항기(16)라는 직렬 회로를 접속하고, 단자(2a, 2b) 사이에 저항기(17)를 접속한 구성으로 되어 있다.
시뮬레이션에서는 다음과 같은 수치를 사용하였다. 도 4에서, 인덕턴스 소자(13)의 인덕턴스를 30μH로 하고, 권선(11a)의 인덕턴스는 30μH로 하였다. 또한 커패시터(12)의 커패시턴스는 0.33μF로 하고, 저항기(16, 17)의 저항값은 모두 50Ω로 하였다. 그리고 권선(11b)의 인덕턴스는 30μH, 31μH, 33μH, 36μH 또는 38μH로 하였다. 권선(11b)의 인덕턴스가 3OμH인 경우에는 권선(11b)의 감김수가 권선(11a)의 감김수와 동일한 경우에 해당한다. 권선(11b)의 인덕턴스가 31μH, 33μH, 36μH 또는 38μH인 경우에는 모두 권선(11b)의 감김수가 권선(11a)의 감김수보다 많은 경우에 대응한다. 권선(11b)의 감김수를 권선(11a)의 감김수로 나눈 값이 커질수록 권선(11b)의 인덕턴스는 커진다. 시뮬레이션에서, 권선(11b)의 감김수를 권선(11a)의 감김수로 나눈 값은 1.0∼2.0의 범위 내이다.
도 5는 시뮬레이션에 의해 구한, 시뮬레이션 회로의 노멀 모드 노이즈의 감쇠량의 주파수 특성을 도시한 특성도이다. 도 5에서, 가로축은 주파수를 나타내고 세로축은 이득을 나타낸다. 이득이 작을수록 노이즈의 감쇠량은 크다. 도 5에서, 부호 21∼25로 도시한 각 선은 각각 권선(11b)의 인덕턴스를 30μH, 31μH, 33μH, 36μH, 38μH로 하였을 때의 특성을 나타낸다.
도 5로부터, 부호 22∼25로 도시한 각 특성에서는 부호 21로 도시한 특성에 비하여 감쇠량이 피크가 되는 주파수가 낮은 주파수측으로 이행하고 있음을 알 수 있다. 또한 부호 22∼25로 도시한 각 특성을 비교하면, 권선(11b)의 인덕턴스가 클수록, 즉 권선(11b)의 감김수를 권선(11a)의 감김수로 나눈 값이 클수록 감쇠량이 피크가 되는 주파수가 낮아진다는 것을 알 수 있다.
그리고 도 5로부터, 특히 150kHz의 주파수에서의 감쇠량을 비교하면, 권선(11b)의 인덕턴스가 클수록, 즉 권선(11b)의 감김수를 권선(11a)의 감김수로 나눈 값이 클수록 감쇠량이 커진다는 것을 알 수 있다. 예를 들어, 부호 25로 도시한 특성에서는 부호 21로 도시한 특성에 비하여 150kHz의 주파수에서의 감쇠량이 약 35dB 증가하였다. 또한, 부호 24, 25로 도시한 각 특성에서는 150kHz∼30MHz의 주파수 범위의 전역에 걸쳐 감쇠량이 60dB를 초과하였다. 이에 따라, 다양한 규제에 적합하게 할 수 있다.
여기서, 본 실시 형태에서 권선(11b)의 감김수를 권선(11a)의 감김수로 나눈 값(이하, 감김수 비율이라 함)이 1보다 크고 2.0 이하인 것이 바람직한 이유에 대하여 설명하기로 한다. 도 5에 도시한 시뮬레이션 결과로부터, 감김수 비율을 1보 다 크게 하면 감쇠량이 피크가 되는 주파수가 낮은 주파수측으로 이행한다는 것을 알 수 있다. 도 5에 도시한 결과에서는, 감김수 비율이 약 1.2∼1.3일 때 노이즈에 관한 규격의 대상이 되는 주파수 범위의 하한 150kHz에서 양호한 특성이 얻어지고 있다. 그러나, 감김수 비율을 1보다 크게 한 경우에는 감쇠량이 피크가 되는 주파수보다 높은 주파수측의 감쇠량의 주파수 특성에 다소의 열화가 보인다. 이러한 열화의 정도는 감김수 비율이 클수록 커진다. 따라서, 감김수 비율은 본 실시 형태에 따른 노이즈 억제 회로가 사용되는 환경에서의 노이즈 특성에 따라 원하는 주파수 범위에서 효과적으로 노이즈를 억제할 수 있도록 선택하는 것이 바람직하며, 필요 이상으로 크게 해서는 안된다. 도 5에 도시한 결과를 보면, 감김수 비율이 1보다 크고 2.0 이하인 범위 내이면 노이즈의 특성에 따라 원하는 주파수 범위에서 효과적으로 노이즈를 억제할 수 있도록 감김수 비율을 선택할 수 있을 것이다.
도 5에 도시한 시뮬레이션 결과로부터도 알 수 있는 바와 같이, 본 실시 형태에 따른 노이즈 억제 회로에 따르면, 150kHz∼1MHz의 낮은 주파수 범위를 포함하는 150kHz∼3OMHz의 넓은 주파수 범위에 걸쳐 노멀 모드 노이즈를 억제할 수 있다.
또한 본 실시 형태에 따른 노이즈 억제 회로에서는, 공진 특성을 이용하여 1MHz 이하의 낮은 주파수 범위에서의 노이즈 감쇠량을 증가시키고 있다. 따라서, 본 실시 형태에 따르면, 큰 인덕턴스를 갖는 권선을 사용하지 않고 1MHz 이하의 낮은 주파수 범위에서의 노멀 모드 노이즈를 효과적으로 억제할 수 있다. 따라서, 본 실시 형태에 따르면, 노이즈 억제 회로의 소형화가 가능해진다.
<제2 실시 형태>
도 6은 본 발명의 제2 실시 형태에 따른 노이즈 억제 회로의 구성을 도시한 회로도이다. 본 실시 형태에 따른 노이즈 억제 회로는, 도 1에 도시한 노이즈 억제 회로에서 권선(11b)의 감김수를 권선(11a)의 감김수와 같게 함과 동시에, 권선(11b)에 대하여 병렬로 설치된 커패시터(18)를 추가한 구성으로 되어 있다. 커패시터(18)의 일단은 권선(11b)의 일단에 접속되고, 커패시터(18)의 타단은 권선(11b)의 타단에 접속되어 있다. 커패시터(18)는 본 발명의 제2 커패시터에 대응한다. 또한 본 실시 형태에서 커패시터(12)는 본 발명의 제1 커패시터에 대응한다.
본 실시 형태에서는 권선(11b)에 대하여 병렬로 커패시터(18)를 설치함으로써 제1 실시 형태와 같이 권선(11b)의 감김수를 권선(11a)의 감김수보다 많게 하는 경우와 동등한 효과를 얻을 수 있다. 즉, 본 실시 형태에 따르면, 커패시터(18)를 설치하지 않은 경우에 비하여 노이즈 억제 회로의 노멀 모드 노이즈에 대한 감쇠량이 피크가 되는 주파수를 낮은 주파수측으로 이행시켜, 특히 1MHz 이하의 낮은 주파수 범위에서 노멀 모드 노이즈를 효과적으로 억제하는 것이 가능해진다.
그리고, 본 실시 형태에서 커패시터(18)의 커패시턴스를 커패시터(12)의 커패시턴스로 나눈 값은 0.001 이상 0.5 이하인 것이 바람직하다. 그 이유에 대해서는 나중에 설명한다.
다음, 본 실시 형태에 따른 노이즈 억제 회로의 효과를 아래의 시뮬레이션 결과에 따라 구체적으로 개시한다. 도 7은 시뮬레이션에서 상정한 시뮬레이션 회로의 구성을 도시한 회로도이다. 이러한 시뮬레이션 회로는 도 6에 도시한 노이즈 억제 회로의 단자(1a, 1b) 사이에 노멀 모드 노이즈 발생원(14)과 저항기(16)라는 직렬 회로를 접속하고, 단자(2a, 2b) 사이에 저항기(17)를 접속한 구성으로 되어 있다. 그리고, 시뮬레이션에서는 도 7에 도시한 회로로부터 커패시터(18)를 제외한 회로에 대해서도 상정하였다.
시뮬레이션에서는 다음과 같은 수치를 사용하였다. 도 7의 인덕턴스 소자(13)의 인덕턴스는 30μH로 하고, 권선(11a, 11b)의 인덕턴스는 모두 30μH로 하였다. 또한 커패시터(12)의 커패시턴스는 0.33μF로 하고, 저항기(16, 17)의 저항값은 모두 50Ω으로 하였다. 그리고, 커패시터(18)의 커패시턴스는 0.001μF, 0.01μF, 0.022μF 또는 O.033μF로 하였다. 시뮬레이션에서 커패시터(18)의 커패시턴스를 커패시터(12)의 커패시턴스로 나눈 값은 O.001∼0.5의 범위 내이다.
도 8은 시뮬레이션에 의해 구한, 시뮬레이션 회로에서의 노멀 모드 노이즈의 감쇠량의 주파수 특성을 도시한 특성도이다. 또한, 도 8에서 가로축은 주파수를 나타내고 세로축은 이득을 나타낸다. 이득이 작을수록 노이즈의 감쇠량은 크다. 도 8에서 부호 21로 도시한 선은 도 7에 도시한 회로로부터 커패시터(18)를 제외한 회로의 특성을 나타낸다. 이러한 특성은 도 5에서 부호 21로 도시한 특성과 동일하다. 그리고 도 8에서, 부호 26∼29로 도시한 각 선은 각각 커패시터(18)의 커패시턴스를 0.001μF, 0.01μF, 0.022μF, 0.033μF로 하였을 때의 특성을 나타낸다.
도 8로부터, 부호 26∼29로 도시한 각 특성에서는 부호 21로 도시한 특성에 비하여 감쇠량이 피크가 되는 주파수가 낮은 주파수측으로 이행하고 있음을 알 수 있다. 그리고 부호 26∼29로 도시한 각 특성을 비교하면, 커패시터(18)의 커패시 턴스가 클수록, 즉 커패시터(18)의 커패시턴스를 커패시터(12)의 커패시턴스로 나눈 값이 클수록 감쇠량이 피크가 되는 주파수가 낮아짐을 알 수 있다.
또한 도 8로부터, 특히 150kHz 주파수에서의 감쇠량을 비교하면, 커패시터(18)의 커패시턴스가 클수록, 즉 커패시터(18)의 커패시턴스를 커패시터(12)의 커패시턴스로 나눈 값이 클수록 감쇠량이 커짐을 알 수 있다. 예를 들어 부호 29로 도시한 특성에서는 부호 21로 도시한 특성에 비하여 150kHz의 주파수에서의 감쇠량이 약 35dB 증가하였다. 또한 부호 28, 29로 도시한 각 특성에서는 150kHz∼3OMHz의 주파수 범위 전역에 걸쳐 감쇠량이 6OdB을 초과하였다. 이에 따라, 다양한 규제에 적합하게 할 수 있다.
여기서, 본 실시 형태에서 커패시터(18)의 커패시턴스를 커패시터(12)의 커패시턴스로 나눈 값(이하, 용량비라 함)이 0.001 이상 0.5 이하인 것이 바람직한 이유에 대하여 설명하기로 한다. 도 8에 도시한 시뮬레이션 결과로부터, 커패시터(18)를 설치함으로써 감쇠량이 피크가 되는 주파수가 낮은 주파수측으로 이행한다는 것을 알 수 있다. 도 8에 도시한 결과에서는 용량비가 0.1일 때 노이즈에 관한 규격의 대상이 되는 주파수 범위의 하한 150kHz에서 양호한 특성이 얻어지고 있다. 그러나, 커패시터(18)를 설치한 경우에는 감쇠량이 피크가 되는 주파수보다 높은 주파수측에서의 감쇠량의 주파수 특성에는 다소의 열화가 보인다. 이러한 열화의 정도는 용량비가 커질수록 커진다. 따라서, 용량비는 본 실시 형태에 따른 노이즈 억제 회로가 사용되는 환경에서의 노이즈 특성에 따라 원하는 주파수 범위에서 효과적으로 노이즈를 억제할 수 있도록 선택하는 것이 바람직하고, 필요 이상으로 크 게 해서는 안된다. 또한 도 8에 도시한 결과로부터, 용량비가 O.003인 경우에도 커패시터(18)가 없는 경우에 대하여 감쇠량이 피크가 되는 주파수를 낮은 주파수측으로 이행시킬 수 있음을 알 수 있다. 도 8에 도시한 결과를 보면, 용량비가 0.001 이상 0.5 이하인 범위 내이면 노이즈의 특성에 따라 원하는 주파수 범위에서 효과적으로 노이즈를 억제할 수 있도록 용량비를 선택할 수 있을 것이다.
도 8에 도시한 시뮬레이션 결과로부터도 알 수 있는 바와 같이, 본 실시 형태에 따른 노이즈 억제 회로에 따르면, 150kHz∼1MHz의 낮은 주파수 범위를 포함하는 15OkHz∼30MHz의 넓은 주파수 범위에 걸쳐 노멀 모드 노이즈를 억제할 수 있다.
본 실시 형태의 그 밖의 구성, 작용 및 효과는 제1 실시 형태와 동일하다.
<제3 실시 형태>
다음, 본 발명의 제3 실시 형태에 따른 노이즈 억제 회로에 대하여 설명한다. 본 실시 형태에 따른 노이즈 억제 회로는 2개의 도전선을 동일한 위상에서 전파하는 커먼 모드 노이즈를 억제하는 회로이다. 도 9는 본 실시 형태에 따른 노이즈 억제 회로의 구성을 도시한 회로도이다. 이러한 노이즈 억제 회로는 한 쌍의 단자(1a, 1b)와, 다른 한 쌍의 단자(2a, 2b)와, 단자(1a, 2a) 사이를 접속하는 도전선(3) 및 단자(1b, 2b) 사이를 접속하는 도전선(4)을 구비하고 있다. 노이즈 억제 회로는 소정의 제1 위치(P31a)에서 도전선(3)에 삽입된 권선(31a)과, 자심(31d)과, 위치(P31a)에 대응하는 위치(P31b)에서 도전선(4)에 삽입됨과 동시에, 자심(31d)을 통하여 권선(31a)에 결합되고 , 권선(31a)과 협동하여 커먼 모드 노이즈를 억제하는 권선(31b)과, 자심(31d)을 통하여 권선(31a, 31b)에 결합된 권선(31c)을 더 구비하고 있다. 권선(31a, 31b) 및 자심(31d)은 커먼 모드 권선을 구성하고 있다. 즉 권선(31a, 31b)은, 권선(31a, 31b)에 노멀 모드의 전류가 흘렀을 때, 각 권선(31a, 31b)을 흐르는 전류에 의해 자심(31d)에 유기되는 자속이 서로 상쇄되는 방향으로 자심(31d)에 감겨져 있다. 이에 따라, 권선(31a, 31b)은 커먼 모드 노이즈를 억제하고 노멀 모드 노이즈를 통과시킨다.
노이즈 억제 회로는 주입 신호 전송로(39)를 더 구비하고 있다. 주입 신호 전송로(39)의 일단측은 분기되어 도전선(3, 4)에 접속되어 있다. 이하, 주입 신호 전송로(39) 중 분기점에서 도전선(3)까지의 부분을 전송로(39a)라 하고, 분기점에서 도전선(4)까지의 부분을 전송로(39b)라 하며, 나머지 부분을 전송로(39c)라 한다. 전송로(39a)의 분기점과 반대측 단부는 제1 위치(P31a)와 다른 위치, 구체적으로는 권선(31a)과 단자(1a) 사이의 제2 위치(P32a)에서 도전선(3)에 접속되어 있다. 전송로(39b)의 분기점과 반대측 단부는 제2 위치(P32a)에 대응하는 위치(P32b)에서 도전선(4)에 접속되어 있다. 그리고, 전송로(39c)의 분기점과는 반대측 단부는 접지되어 있다.
권선(31c)은 전송로(39c) 도중에 삽입되어 있다. 따라서, 주입 신호 전송로(39)는 도전선(3)의 위치(P32a) 및 도전선(4)의 위치(P32b)와 권선(31c)을 도전선(3, 4)과는 다른 경로에서 접속한다. 나중에 상세하게 설명하겠지만, 주입 신호 전송로(39)는 주입 신호를 전송한다. 주입 신호는, 도전선(3, 4)으로부터 검출되는 커먼 모드 노이즈에 대응한 신호에 의거하여 생성되어 도전선(3, 4)에 주입된다.
노이즈 억제 회로는 전송로(39a) 도중에 삽입된 커패시터(32a)와 전송로(39b) 도중에 삽입된 커패시터(32b)를 더 구비하고 있다. 커패시터(32a, 32b)는 주파수가 소정값 이상인 신호를 통과시키는 하이 패스 필터로서 기능한다.
노이즈 억제 회로는 위치(P31a)와 위치(P32a) 사이의 위치(P33a)에서 도전선(3)에 삽입된 권선(33a)과, 자심(33c)과, 위치(P33a)에 대응하는 위치(P33b)에서 도전선(4)에 삽입됨과 동시에, 자심(33c)을 통하여 권선(33a)에 결합되고, 권선(33a)과 협동하여 커먼 모드 노이즈를 억제하는 권선(33b)을 더 구비하고 있다. 권선(33a, 33b) 및 자심(33c)은 커먼 모드 초크 코일을 구성하고 있다. 즉, 권선(33a, 33b)은 권선(33a, 33b)에 노멀 모드의 전류가 흘렀을 때, 각 권선(33a, 33b)을 흐르는 전류에 의해 자심(33c)에 유기되는 자속이 서로 상쇄되는 방향으로 자심(33c)에 감겨져 있다. 이에 따라, 권선(33a, 33b)은 커먼 모드 노이즈를 억제하고 노멀 모드 노이즈를 통과시킨다.
본 실시 형태에서는 권선(31a)의 감김수와 권선(31b)의 감김수를 동일하게 하고, 권선(31c)의 감김수를 권선(31a, 31b)의 감김수보다 많게 하고 있다.
도 9에 도시한 노이즈 억제 회로에서, 권선(31a, 31b, 31c) 및 자심(31d)은 도 2의 주입·검출부(102)에 대응한다. 또한 권선(31a, 31b)은 본 발명의 제1 권선에 대응하고, 권선(31c)은 본 발명의 제2 권선에 대응한다. 또한 전송로(39a)와 도전선(3) 사이의 접속점 및 전송로(39b)와 도전선(4) 사이의 접속점은 도 2의 검출·주입부(103)를 형성한다. 아울러 주입 신호 전송로(39)는 도 2의 주입 신호 전송로(104)에 대응한다. 그리고, 권선(33a, 33b) 및 자심(33c)으로 이루어지는 커먼 모드 초크 코일은 도 2의 파고값 저감부(105)에 대응한다.
다음, 도 9에 도시한 노이즈 억제 회로의 작용에 대하여 설명한다. 먼저, 커먼 모드 노이즈의 발생원이 위치(P31a, P31b)와 위치(P32a, P32b) 사이의 위치를 제외하고 위치(P31a, P31b)보다 위치(P32a, P32b)에 가까운 위치에 있는 경우에 대하여 설명한다. 이러한 경우에는 커패시터(32a, 32b)에 의해 위치(P32a, P32b)에서 도전선(3, 4)상의 커먼 모드 노이즈에 대응하는 신호가 검출되고, 또한 이 신호에 의거하여, 커패시터(32a, 32b)에 의해 커먼 모드 노이즈에 대하여 역상이 되는 주입 신호가 생성된다. 이러한 주입 신호는 주입 신호 전송로(39)를 경유하여 권선(31c)에 공급된다. 권선(31c)은 권선(31a, 31b)을 통하여 주입 신호를 도전선(3, 4)에 주입한다. 이에 따라, 도전선(3, 4)에서 위치(P31a, P31b)로부터 커먼 모드 노이즈의 진행 방향 앞에서 커먼 모드 노이즈가 억제된다.
또한 도 9에 도시한 상쇄형 노이즈 억제 회로에서, 노이즈의 발생원이 위치(P31a, P31b)와 위치(P32a, P32b) 사이의 위치를 제외하고 위치(P32a, P32b)보다 위치(P31a, P31b)에 가까운 위치에 있는 경우에 대하여 설명한다. 이러한 경우에는, 권선(31a, 31b)을 통하여 권선(31c)에 의해 위치(P31a, P31b)에서 도전선(3, 4)상의 커먼 모드 노이즈에 대응하는 신호가 검출되고, 또한 이 신호에 의거하여 주입 신호가 생성된다. 이러한 주입 신호는 주입 신호 전송로(39) 및 커패시터(32a, 32b)를 경유하여 위치(P32a, P32b)에서 도전선(3, 4)상의 커먼 모드 노이즈에 대하여 역상이 되도록 주입된다. 이에 따라, 도전선(3, 4)에서 위치(P32a, P32b)로부터 커먼 모드 노이즈의 진행 방향 앞에서 커먼 모드 노이즈가 억제된다. 이와 같이 도 9에 도시한 노이즈 억제 회로의 노이즈 억제 효과는 노이즈의 진행 방향에 따라 달라지지 않는다.
도 9에 도시한 노이즈 억제 회로에서, 도전선(3)상의 노이즈에 관한 작용과 도전선(4)상의 노이즈에 관한 작용으로 나누어서 생각하면, 도 3에 도시한 노이즈 억제 회로의 작용에 관한 상세한 설명은 도 9에 도시한 노이즈 억제 회로에 대해서도 적합하다.
도 9에 도시한 노이즈 억제 회로에서는, 위치(P31a, P31b)와 위치(P32a, P32b) 사이에서 도전선(3, 4)에 커먼 모드 초크 코일을 삽입하였다. 이에 따라, 이러한 노이즈 억제 회로에서는 커먼 모드 초크 코일을 경유하여 전파하는 커먼 모드 노이즈의 파고값과 주입 신호 전송로(39)를 경유하여 도전선(3, 4)에 주입되는 주입 신호의 파고값의 차이가 저감된다. 결과적으로, 이러한 노이즈 억제 회로에 따르면, 넓은 주파수 범위에서 커먼 모드 노이즈를 효과적으로 억제하는 것이 가능해진다.
본 실시 형태에서는 제1 실시 형태와 마찬가지로, 권선(31c)의 감김수를 권선(31a, 31b)의 감김수보다 많게 함으로써, 권선(31c)의 감김수가 권선(31a, 31b)의 감김수와 동일한 경우에 비하여 노이즈 억제 회로의 커먼 모드 노이즈에 대한 감쇠량이 피크가 되는 주파수를 낮은 주파수측으로 이행시키고 있다. 이에 따라, 특히 1MHz 이하의 낮은 주파수 범위에서 커먼 모드 노이즈를 효과적으로 억제하는 것이 가능해진다.
권선(31c)의 감김수를 권선(31a, 31b)의 감김수로 나눈 값은 1보다 크고 2.0 이하인 것이 바람직하다. 그 이유는 제1 실시 형태와 같다.
또한, 식 (8)로 표시되는 공진 주파수(fo)는 커패시턴스(C1)를 크게 함으로써도 낮은 주파수측으로 이행시킬 수 있다. 그러나, 도 9에 도시한 바와 같은 커먼 모드 노이즈 억제용 노이즈 억제 회로에서는, 커패시터(32a, 32b)의 커패시턴스를 크게 하면 누설 전류가 증가하므로 좋은 방법이 아니다.
본 실시 형태의 그 밖의 구성, 작용 및 효과는 제1 실시 형태와 동일하다.
<제4 실시 형태>
도 10은 본 발명의 제4 실시 형태에 따른 노이즈 억제 회로의 구성을 도시한 회로도이다. 본 실시 형태에 따른 노이즈 억제 회로는, 도 9에 도시한 노이즈 억제 회로에서, 권선(31c)의 감김수를 권선(31a, 31b)의 감김수와 같게 함과 동시에, 권선(31c)에 대하여 병렬로 설치된 커패시터(34)를 추가한 구성으로 되어 있다. 커패시터(34)의 일단은 권선(31c)의 일단에 접속되고, 커패시터(34)의 타단은 권선(31c)의 타단에 접속되어 있다. 커패시터(34)는 본 발명의 제2 커패시터에 대응한다. 또한 본 실시 형태에서, 커패시터(32a, 32b)는 본 발명의 제1 커패시터에 대응한다.
본 실시 형태에서는 권선(31c)에 대하여 병렬로 커패시터(34)를 설치함으로써 제3 실시 형태와 같이 권선(31c)의 감김수를 권선(31a, 31b)의 감김수보다 많게 하는 경우와 동등한 효과를 얻을 수 있다. 즉, 본 실시 형태에 따르면, 커패시터(34)를 설치하지 않는 경우에 비하여 노이즈 억제 회로의 커먼 모드 노이즈에 대한 감쇠량이 피크가 되는 주파수를 낮은 주파수측으로 이행시켜, 특히 1MHz 이하의 낮 은 주파수 범위에서 커먼 모드 노이즈를 효과적으로 억제하는 것이 가능해진다.
또한 본 실시 형태에서, 커패시터(34)의 커패시턴스를 커패시터(32a, 32b)의 커패시턴스로 나눈 값이 0.001 이상 0.5 이하인 것이 바람직하다. 그 이유는 제2 실시 형태와 동일하다.
본 실시 형태의 그 밖의 구성, 작용 및 효과는 제3 실시 형태와 동일하다.
다음, 본 발명의 제3 및 제4 실시 형태에 따른 노이즈 억제 회로의 효과를 아래의 시뮬레이션 결과에 따라 구체적으로 설명한다. 도 11은 제3 실시 형태에 대응하도록 시뮬레이션에서 상정한 시뮬레이션 회로의 구성을 도시한 회로도이다. 이러한 시뮬레이션 회로는 도 9에 도시한 노이즈 억제 회로 중 도전선(3)을 통과하는 신호의 억제에 관계되는 부분으로만 이루어지는 것이다. 도 11에 도시한 시뮬레이션 회로는, 단자(1a, 2a)와, 단자(1a, 2a) 사이를 접속하는 도전선(3)과, 권선(31a)과, 권선(31c)과, 자심(31d)과, 커패시터(32a)와, 권선(33a)을 구비하고 있다. 시뮬레이션 회로는 커먼 모드 노이즈 발생원(35)과 저항기(36) 및 저항기(37)를 더 구비하고 있다. 커먼 모드 노이즈 발생원(35)의 일단은 저항기(36)의 일단에 접속되고, 커먼 모드 노이즈 발생원(35)의 타단은 그라운드(GND)에 접속되어 있다. 저항(36)의 타단은 단자(1a)에 접속되어 있다. 저항기(37)의 일단은 단자(2a)에 접속되고, 저항기(37)의 타단은 그라운드(GND)에 접속되어 있다. 이러한 시뮬레이션 회로에서는 권선(31c)의 감김수가 권선(31a)의 감김수와 동일하거나, 또는 권선(31a)의 감김수보다 많도록 되어 있다.
도 12는 제4 실시 형태에 대응하도록 시뮬레이션에서 상정한 시뮬레이션 회 로의 구성을 도시한 회로이다. 이러한 시뮬레이션 회로는 도 11에 도시한 시뮬레이션 회로에서, 권선(31c)의 감김수를 권선(31a)의 감김수와 같게 함과 동시에, 권선(31c)에 대하여 병렬로 설치된 커패시터(34)를 추가한 구성으로 되어 있다.
시뮬레이션에서는 다음과 같은 수치를 사용하였다. 도 11 및 도 12의 권선(31a, 33a)의 인덕턴스는 모두 2mH으로 하였다. 또한 저항기(36, 37)의 저항값은 모두 50Ω로 하였다. 그리고 커패시터(32a)의 커패시턴스는 4400pF로 하였다. 아울러 도 11에서 권선(31c)의 인덕턴스는 2mH 또는 2.4mH로 하였다. 권선(31c)의 인덕턴스가 2mH인 경우에는, 권선(31c)의 감김수가 권선(31a)의 감김수와 동일한 경우에 대응한다. 권선(31c)의 인덕턴스가 2.4mH인 경우에는, 권선(31c)의 감김수가 권선(31a)의 감김수보다 많은 경우에 대응한다. 도 12에서 권선(31c)의 인덕턴스를 2mH로 하였다. 도 12에서 커패시터(34)의 커패시턴스를 470pF로 하였다.
도 13은 시뮬레이션에 의해 구한 것으로서, 시뮬레이션 회로의 커먼 모드 노이즈의 감쇠량의 주파수 특성을 도시한 특성도이다. 도 13에서, 가로축은 주파수를 나타내고 세로축은 이득을 나타낸다. 이득이 작을수록 노이즈의 감쇠량은 크다. 도 13에서, 부호 41로 도시한 선은 도 11에 도시한 시뮬레이션 회로에서 권선(31a)의 인덕턴스가 2mH인 경우의 특성을 나타낸다. 또한 부호 42로 도시한 선은 도 11에 도시한 시뮬레이션 회로에서 권선(31c)의 인덕턴스가 2.4mH인 경우의 특성을 나타낸다. 그리고 부호 43으로 도시한 선은 도 12에 도시한 시뮬레이션 회로의 특성을 나타낸다.
도 13으로부터, 부호 42, 43으로 도시한 각 특성에서는 부호 41로 도시한 특 성에 비하여 감쇠량이 피크가 되는 주파수가 낮은 주파수측으로 이행하였음을 알 수 있다. 그리고 부호 41로 도시한 특성에서의 피크는 도 13에 도시한 범위 밖에 있다. 부호 42로 도시한 특성과 부호 43으로 도시한 특성은 약 150kHz∼5MHz의 주파수 범위에 있어서 거의 같게 되어 있다. 부호 42, 43으로 도시한 각 특성에서는 부호 41로 도시한 특성에 비하여 150kHz의 주파수에서의 감쇠량이 약 20dB 증가하였다. 또한 부호 42, 43으로 도시한 각 특성에서는 15OkHz∼30MHz의 주파수 범위 전역에 걸쳐 감쇠량이 6OdB를 초과하였다. 이에 따라, 다양한 규제에 적합하게 할 수 있다.
이상의 설명은 도 9, 도 10에 도시한 본 발명의 제3 및 제4 실시 형태에 따른 노이즈 억제 회로 중 도전선(4)을 통과하는 신호의 억제에 따른 부분과 관련된 부분에 대해서도 동일하게 적용할 수 있다.
또한, 상기 각 실시 형태에 따른 노이즈 억제 회로는, 전력 변환 회로가 발생시키는 리플 전압이나 노이즈를 저감하는 수단이나 전력선 통신에서 전력선상의 노이즈를 저감하거나 옥내 전력선상의 통신 신호가 옥외 전력선으로 누설되는 것을 막는 수단으로 이용할 수 있다.
또한, 본 발명은 상기 각 실시 형태에 한정되지 않으며, 다양한 변경이 가능하다. 예를 들어 본 발명에서는, 제2 권선의 감김수를 제1 권선의 감김수보다 많게 함과 동시에, 제2 권선에 대하여 병렬로 제2 커패시터를 설치할 수도 있다.
또한 제1 및 제2 실시 형태에서는 권선(11a)과 인덕턴스 소자(13)를 도전선(3)에만 삽입하였으나, 이들 동일한 권선 및 인덕턴스 소자를 도전선(4)에도 삽입 할 수 있다. 이러한 경우에는 다음과 같이 구성하면 된다. 즉, 권선(11a, 11b), 자심(11c) 및 인덕턴스 소자(13)와 동일한 구성 요소를 도전선(4)측에도 설치한다. 그리고 도전선(3)의 위치(P12)와 이에 대응하는 도전선(4)의 위치를 접속하도록 주입 신호 전송로(19)를 설치한다. 그리고, 주입 신호 전송로(19) 도중에 권선(11b) 및 이에 대응하는 도전선(4)측 권선을 직렬로 삽입한다. 아울러, 커패시터(12)를 주입 신호 전송로(19) 도중에 삽입한다.
상술한 바와 같이, 본 발명의 노이즈 억제 회로에 따르면, 넓은 주파수 범위에 걸쳐 노이즈를 억제할 수 있고, 또한 노이즈 억제 회로의 소형화가 가능해진다.
이상의 설명에 따라 본 발명의 다양한 태양이나 변형예를 실시할 수 있음은 자명하다. 따라서, 이하의 청구 범위의 균등한 범위에서 상술한 최선의 형태 이외의 형태로도 본 발명을 실시할 수 있다.

Claims (12)

  1. 도전선상을 전파하는 노이즈를 억제하는 노이즈 억제 회로로서,
    소정의 제1 위치에서 상기 도전선에 삽입된 제1 권선;
    상기 제1 권선에 결합된 제2 권선;
    상기 도전선에서의 상기 제1 위치와는 다른 제2 위치와 상기 제2 권선을 상기 도전선과는 다른 경로에서 접속하고, 상기 도전선으로부터 검출되는 노이즈에 대응한 신호에 의거하여 생성되어 노이즈를 억제하기 위해 상기 도전선에 주입되는 주입 신호를 전송하는 주입 신호 전송로; 및
    상기 주입 신호 전송로에 삽입되며, 상기 주입 신호를 통과시키는 커패시터;를 구비하며,
    상기 제2 권선의 감김수는 상기 제1 권선의 감김수보다 많은 것을 특징으로 하는 노이즈 억제 회로.
  2. 제1항에 있어서, 상기 제2 권선의 감김수를 상기 제1 권선의 감김수로 나눈 값은 1보다 크고 2.0 이하인 것을 특징으로 하는 노이즈 억제 회로.
  3. 제1항에 있어서, 상기 제1 위치와 제2 위치 사이에서 상기 도전선에 삽입되며, 상기 도전선상을 전파하는 노이즈의 파고값을 저감하는 파고값 저감부를 더 구비한 것을 특징으로 하는 노이즈 억제 회로.
  4. 제1항에 있어서, 상기 노이즈 억제 회로는, 2개의 도전선에 의해 전송되고, 이들 도전선 사이에서 전위차를 발생시키는 노멀 모드 노이즈를 억제하는 회로이고,
    상기 제1 권선은 적어도 어느 하나의 도전선에 삽입되어 있는 것을 특징으로 하는 노이즈 억제 회로.
  5. 제1항에 있어서, 상기 노이즈 억제 회로는, 2개의 도전선을 동일한 위상으로 전파하는 커먼 모드 노이즈를 억제하는 회로이고,
    2개의 상기 제1 권선이, 협동하여 커먼 모드 노이즈를 억제하도록 상기 2개의 도전선 각각에 삽입되고,
    상기 제2 권선은 2개의 상기 제1 권선에 결합되고,
    상기 주입 신호 전송로는 분기되어 상기 2개의 도전선에 접속되고,
    2개의 상기 커패시터가 각각 상기 주입 신호 전송로의 분기점과 각 도전선 사이에서 상기 주입 신호 전송로에 삽입되어 있는 것을 특징으로 하는 노이즈 억제 회로.
  6. 제1항에 있어서, 노이즈의 감쇠량의 주파수 특성에서 감쇠량이 피크가 되는 주파수는 1MHz 이하인 것을 특징으로 하는 노이즈 억제 회로.
  7. 도전선상을 전파하는 노이즈를 억제하는 노이즈 억제 회로로서,
    소정의 제1 위치에서 상기 도전선에 삽입된 제1 권선;
    상기 제1 권선에 결합된 제2 권선;
    상기 도전선에서의 상기 제1 위치와는 다른 제2 위치와 상기 제2 권선을 상기 도전선과는 다른 경로에서 접속하고, 상기 도전선으로부터 검출되는 노이즈에 대응한 신호에 의거하여 생성되어 노이즈를 억제하기 위해 상기 도전선에 주입되는 주입 신호를 전송하는 주입 신호 전송로;
    상기 주입 신호 전송로에 삽입되며, 상기 주입 신호를 통과시키는 제1 커패시터; 및
    상기 제2 권선에 대하여 병렬로 설치된 제2 커패시터;를 구비한 것을 특징으로 하는 노이즈 억제 회로.
  8. 제7항에 있어서, 상기 제2 커패시터의 커패시턴스를 상기 제1 커패시터의 커패시턴스로 나눈 값은 0.001 이상 0.5 이하인 것을 특징으로 하는 노이즈 억제 회로.
  9. 제7항에 있어서, 상기 제1 위치와 제2 위치 사이에서 상기 도전선에 삽입되며, 상기 도전선상을 전파하는 노이즈의 파고값을 저감하는 파고값 저감부를 더 구비한 것을 특징으로 하는 노이즈 억제 회로.
  10. 제7항에 있어서, 상기 노이즈 억제 회로는, 2개의 도전선에 의해 전송되어, 이들 도전선 사이에서 전위차를 발생시키는 노멀 모드 노이즈를 억제하는 회로이고,
    상기 제1 권선은 적어도 어느 하나의 도전선에 삽입되어 있는 것을 특징으로 하는 노이즈 억제 회로.
  11. 제7항에 있어서, 상기 노이즈 억제 회로는, 2개의 도전선을 동일한 위상으로 전파하는 커먼 모드 노이즈를 억제하는 회로이고,
    2개의 상기 제1 권선이, 협동하여 커먼 모드 노이즈를 억제하도록 상기 2개의 도전선 각각에 삽입되고,
    상기 제2 권선은 2개의 상기 제1 권선에 결합되고,
    상기 주입 신호 전송로는 분기되어 상기 2개의 도전선에 접속되고,
    2개의 상기 제1 커패시터가 각각 상기 주입 신호 전송로의 분기점과 각 도전선 사이에서 상기 주입 신호 전송로에 삽입되어 있는 것을 특징으로 하는 노이즈 억제 회로.
  12. 제7항에 있어서, 노이즈의 감쇠량의 주파수 특성에서 감쇠량이 피크가 되는 주파수는 1MHz 이하인 것을 특징으로 하는 노이즈 억제 회로.
KR1020057020564A 2003-05-29 2004-05-14 노이즈 억제 회로 KR100749799B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003151766A JP2004356918A (ja) 2003-05-29 2003-05-29 ノイズ抑制回路
JPJP-P-2003-00151766 2003-05-29
PCT/JP2004/006866 WO2004107569A1 (ja) 2003-05-29 2004-05-14 ノイズ抑制回路

Publications (2)

Publication Number Publication Date
KR20060003065A true KR20060003065A (ko) 2006-01-09
KR100749799B1 KR100749799B1 (ko) 2007-08-16

Family

ID=33487238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057020564A KR100749799B1 (ko) 2003-05-29 2004-05-14 노이즈 억제 회로

Country Status (5)

Country Link
US (1) US20070057578A1 (ko)
JP (1) JP2004356918A (ko)
KR (1) KR100749799B1 (ko)
CN (1) CN1799196A (ko)
WO (1) WO2004107569A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4231857B2 (ja) * 2005-03-31 2009-03-04 Ｔｄｋ株式会社 ノイズ抑制回路
JP2006322873A (ja) * 2005-05-20 2006-11-30 Nippon Telegraph & Telephone East Corp 伝導性妨害波の伝搬方向の特定方法及び装置
DE102010023111A1 (de) * 2010-06-04 2011-12-08 Erich Griesmayer Verfahren zum Ein- und Auskoppeln von Signalen bzw. Daten in ein bzw. aus einem elektrischen Energienetz
CN107852087B (zh) * 2015-07-09 2020-05-22 建筑电子与通信公司 高功率密度逆变器
CN207801881U (zh) * 2015-12-09 2018-08-31 株式会社村田制作所 共模扼流线圈以及电子设备
JP7310659B2 (ja) * 2020-03-09 2023-07-19 株式会社オートネットワーク技術研究所 通信装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS578247Y2 (ko) * 1974-08-14 1982-02-17
JP2784783B2 (ja) * 1989-01-31 1998-08-06 ソニー株式会社 フイルタ回路
JPH02220509A (ja) * 1989-02-21 1990-09-03 Nippon Telegr & Teleph Corp <Ntt> インピーダンス整合回路
JP3187877B2 (ja) * 1991-10-18 2001-07-16 科学技術振興事業団 放電反応装置
JPH07115339A (ja) * 1993-10-18 1995-05-02 Hanshin Densen Kk ラインフィルタおよびラインフィルタのインピーダンス変化方法
JP2863833B2 (ja) * 1996-09-18 1999-03-03 岡山大学長 アクティブコモンモードキャンセラ
JP2000244272A (ja) * 1999-02-24 2000-09-08 Toshiba Corp ノイズフィルタ
JP2002204189A (ja) * 2000-10-31 2002-07-19 Tdk Corp 電力線雑音フィルタ
EP1271773A4 (en) * 2000-10-31 2005-01-19 Tdk Corp PEST CONTROL FILTER FOR HIGH VOLTAGE LINE

Also Published As

Publication number Publication date
CN1799196A (zh) 2006-07-05
US20070057578A1 (en) 2007-03-15
JP2004356918A (ja) 2004-12-16
WO2004107569A1 (ja) 2004-12-09
KR100749799B1 (ko) 2007-08-16

Similar Documents

Publication Publication Date Title
US7423520B2 (en) Noise suppressing circuit
US7459995B2 (en) Noise suppression circuit
KR100717558B1 (ko) 노이즈 억제 회로
US7256662B2 (en) Common mode signal suppressing circuit and normal mode signal suppressing circuit
WO2006019011A1 (ja) ノイズ抑制回路
KR20050078537A (ko) 전도성 전자파 억제 필터
KR100749799B1 (ko) 노이즈 억제 회로
JP4290669B2 (ja) ノイズ抑制回路
JP4424476B2 (ja) ノイズ抑制回路
JP2004080436A (ja) コモンモード信号抑制回路
JP4729455B2 (ja) フィルタ回路
US20070001777A1 (en) Normal mode noise suppressing circuit
JP4275034B2 (ja) ノイズ抑制回路
JP4290644B2 (ja) フィルタ回路
JP2005117218A (ja) ノイズ抑制回路
JP4290643B2 (ja) フィルタ回路
JP3860531B2 (ja) ノイズ抑制回路
JP2006229774A (ja) フィルタ回路
JP2004080437A (ja) ノーマルモード信号抑制回路

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
LAPS Lapse due to unpaid annual fee