KR20060001059A - Phase-change memory device and method for manufacturing the same - Google Patents

Phase-change memory device and method for manufacturing the same Download PDF

Info

Publication number
KR20060001059A
KR20060001059A KR1020040050076A KR20040050076A KR20060001059A KR 20060001059 A KR20060001059 A KR 20060001059A KR 1020040050076 A KR1020040050076 A KR 1020040050076A KR 20040050076 A KR20040050076 A KR 20040050076A KR 20060001059 A KR20060001059 A KR 20060001059A
Authority
KR
South Korea
Prior art keywords
film
phase change
upper electrode
interlayer insulating
hard mask
Prior art date
Application number
KR1020040050076A
Other languages
Korean (ko)
Other versions
KR101052862B1 (en
Inventor
장헌용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040050076A priority Critical patent/KR101052862B1/en
Publication of KR20060001059A publication Critical patent/KR20060001059A/en
Application granted granted Critical
Publication of KR101052862B1 publication Critical patent/KR101052862B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides

Abstract

본 발명은 상부전극과 상변환막과의 접촉면적을 줄여 전류량을 감소시킬 수 있는 상변환 기억 소자 및 그 제조방법을 개시한다. 개시된 본 발명은, 하부패턴이 구비된 반도체 기판; 상기 하부패턴을 덮도록 반도체 기판 상에 형성된 층간절연막; 상기 층간절연막 내에 형성된 플러그형 하부전극; 상기 층간절연막 상에 하부전극과 이격해서 형성되며, 상부에 하드마스크막을 구비한 상부전극; 상기 상부전극의 측면과 콘택하도록 하부전극 및 이에 인접한 층간절연막 부분과 하드마스크막을 포함한 상부전극의 일부분 상에 형성된 상변환막; 상기 상변환막 및 하드마스크막을 포함한 층간절연막 상에 형성되며, 상부전극을 노출시키는 콘택홀을 구비한 산화막; 및 상기 상부전극과 콘택하도록 콘택홀 내부 및 산화막 상에 형성된 금속배선을 포함하는 것을 특징으로 한다.The present invention discloses a phase change memory device capable of reducing the amount of current by reducing the contact area between the upper electrode and the phase change film and a method of manufacturing the same. Disclosed is a semiconductor substrate having a lower pattern; An interlayer insulating film formed on the semiconductor substrate to cover the lower pattern; A plug type lower electrode formed in the interlayer insulating film; An upper electrode formed on the interlayer insulating film to be spaced apart from the lower electrode and having a hard mask film thereon; A phase conversion film formed on a portion of the upper electrode including a lower electrode, an interlayer insulating layer portion adjacent thereto, and a hard mask layer to contact the side surface of the upper electrode; An oxide film formed on the interlayer insulating film including the phase change film and the hard mask film and having a contact hole exposing an upper electrode; And a metal wiring formed in the contact hole and on the oxide layer to contact the upper electrode.

Description

상변환 기억 소자 및 그 제조방법{PHASE-CHANGE MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME} Phase change memory device and its manufacturing method {PHASE-CHANGE MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME}

도 1은 상변환 기억 셀을 프로그램 및 소거시키는 방법을 설명하기 위한 도면.1 is a diagram for explaining a method of programming and erasing a phase change memory cell.

도 2는 종래 상변환 기억 셀을 설명하기 위한 도면.2 is a diagram for explaining a conventional phase change memory cell.

도 3은 본 발명의 실시예에 따른 상변환 기억 소자를 설명하기 위한 단면도.3 is a cross-sectional view illustrating a phase change memory device according to an embodiment of the present invention.

도 4a 내지 도 4e는 본 발명의 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.4A to 4E are cross-sectional views of steps for explaining a method of manufacturing a phase change memory device according to an embodiment of the present invention.

도 5는 본 발명의 다른 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정 단면도.FIG. 5 is a cross sectional view illustrating a method of manufacturing a phase change memory device according to another embodiment of the present invention; FIG.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

21 : 반도체 기판 22 : 층간절연막21 semiconductor substrate 22 interlayer insulating film

23 : 하부전극 24 : 상부전극23: lower electrode 24: upper electrode

25 : 제1하드마스크막 26 : 상변환막25: first hard mask film 26: phase conversion film

27 : 제2하드마스크막 28 : 산화막27 second hard mask film 28 oxide film

29 : 콘택홀 30 : 금속막29: contact hole 30: metal film

40a, 40b : 스페이서40a, 40b: spacer

본 발명은 상변환 기억 소자 및 그 제조방법에 관한 것으로, 보다 상세하게는, 상부전극과 상변환막과의 접촉면적을 줄여 전류량을 감소시킬 수 있는 상변환 기억 소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase change memory device and a method of manufacturing the same, and more particularly, to a phase change memory device capable of reducing the amount of current by reducing the contact area between the upper electrode and the phase change film and a method of manufacturing the same.

최근, 전원이 차단되더라도 저장된 데이터가 소멸되지 않는 특징을 갖는 플래쉬 메모리 소자들이 채택되고 있다. 이러한 플래쉬 메모리 소자들은 채널 상에 차례로 적층된 터널산화막, 부유게이트, 게이트 층간 유전체막(Inter-Gate Dielectric Layer) 및 컨트롤 게이트 전극을 포함한다. 따라서, 상기 플래쉬 메모리 소자들의 신뢰성 및 프로그램 효율을 향상시키기 위해서는 터널산화막의 막질이 개선되어야 하고 셀의 커플링 비율이 증가되어야 한다.Recently, flash memory devices having a feature in which stored data are not destroyed even when a power supply is cut off have been adopted. Such flash memory devices include a tunnel oxide layer, a floating gate, an inter-gate dielectric layer, and a control gate electrode sequentially stacked on a channel. Therefore, in order to improve the reliability and program efficiency of the flash memory devices, the film quality of the tunnel oxide film should be improved and the coupling ratio of the cell should be increased.

또한, 플래쉬 메모리 소자들 대신에 새로운 비휘발성 메모리 소자들이 최근에 제안되었다. 예를 들면, 상변환 기억(Phase-Change Memory) 소자들이며, 상변환에 따른 전기저항 차이를 이용하여 정보를 저장하고, 찰코젠나이드(Chalcogenide) 합금재료(Ge2Sb2Te5) 박막이 비정질 상태에서 결정질 상태로 상변환을 하여 결정질 상태일 때 저항 및 활성화 에너지가 낮아지고, 장거리 원자질서와 자유전자 밀도는 높아진다. 상기 상변환 기억 소자의 장점은 Soc(System On Chip)으로 제작하기 쉬우며, 차세대 메모리 반도체 중에서 생산가격이 낮은 편이다. 상기 상변환 기억 소자의 처리속도는 5ns로 매우 빠르며, 소비전력이 낮고 동작온도의 범위는 -196∼180℃로 넓은영역을 가지고 있다.In addition, new nonvolatile memory devices have recently been proposed in place of flash memory devices. For example, they are phase-change memory devices, and store information by using electric resistance difference according to the phase change, and the chalcogenide alloy material (Ge2Sb2Te5) thin film is changed from the amorphous state to the crystalline state. Phase transformation results in lower resistance and activation energy when in the crystalline state, and higher long-range atomic order and free electron density. The advantages of the phase change memory device are easy to fabricate with Soc (System On Chip), and low production cost among next generation memory semiconductors. The processing speed of the phase change memory device is very fast, 5ns, low power consumption, and a wide range of operating temperature of -196 to 180 ° C.

도 1은 상변환 기억 셀을 프로그램 및 소거시키는 방법을 설명하기 위한 도면이다.1 is a diagram for explaining a method of programming and erasing a phase change memory cell.

도 1에 도시된 바와 같이, 상기 상변환 박막을 용융온도(Melting Temperature : Tm)보다 높은 온도에서 제 1 동작(First Operation; T1)동안 가열한 후에 냉각시키면, 상기 상변환 박막은 비정질 상태(Amorphous State)로 변한다(A). 반면에, 상기 상변환 박막을 상기 용융온도(Tm)보다 낮고 결정화온도(Crystallization Temperature : Tc)보다 높은 온도에서 상기 제 1 동작(T1)보다 긴 제 2 동작(Second Operation : T2)동안 가열한 후에 냉각시키면, 상기 상변환 물질막은 결정상태(Crystalline State)로 변한다(B). 여기에서, 비정질 상태를 갖는 상변환 박막의 비저항은 결정질 상태를 갖는 상변환 박막의 비저항보다 높다. As shown in FIG. 1, when the phase conversion thin film is heated after cooling during a first operation (T1) at a temperature higher than a melting temperature (Tm), the phase conversion thin film is in an amorphous state. State) (A). On the other hand, after the phase conversion thin film is heated for a second operation longer than the first operation T1 at a temperature lower than the melting temperature Tm and higher than the crystallization temperature Tc, the second operation T2 is performed. Upon cooling, the phase change material film changes to a crystalline state (B). Here, the specific resistance of the phase change thin film having an amorphous state is higher than that of the phase change thin film having a crystalline state.

따라서, 읽기(Read) 모드에서 상기 상변환 박막을 통하여 흐르는 전류를 감지(Detection)함으로써, 상기 상변환 기억 셀에 저장된 정보가 논리 '1'인지 또는 논리 '0'인지를 판별할 수 있다. 상기 상변환 박막으로는 게르마늄(Ge), 스티비움(Stibium : Sb), 텔루리움(Tellurium : Te)을 함유하는 화합물막(Compound Material Layer; 이하 GST막이라 함)이 널리 사용된다.Accordingly, by detecting the current flowing through the phase change thin film in a read mode, it is possible to determine whether the information stored in the phase change memory cell is logic '1' or logic '0'. As the phase change thin film, a compound film containing a germanium (Ge), stevilium (Sb), and tellurium (Te) (Compound Material Layer; hereinafter referred to as a GST film) is widely used.

도 2는 종래 상변환 기억 셀을 설명하기 위한 도면이다.2 is a diagram for explaining a conventional phase change memory cell.

도 2에 도시된 바와 같이, 종래 상변환 기억 소자는 하부전극(3)을 포함하는 반도체 기판(1) 상에 층간절연막(5)을 형성한다. 그 다음, 상기 층간 절연막(5)을 식각하여 소오스 영역들과 전기적으로 연결되는 콘택플러그(7)를 형성한 후에 콘택플러그(7)를 포함한 기판 결과물 상에 상변환막(9)을 형성한다. 이어서, 상기 상변환막(9) 상에 상부전극(11)을 형성한다.As shown in FIG. 2, the conventional phase change memory device forms an interlayer insulating film 5 on a semiconductor substrate 1 including a lower electrode 3. Next, the interlayer insulating layer 5 is etched to form the contact plug 7 electrically connected to the source regions, and then the phase change layer 9 is formed on the substrate product including the contact plug 7. Subsequently, an upper electrode 11 is formed on the phase conversion film 9.

상기 상변환 기억 셀을 프로그램하기 위해 전압을 인가하면, 상기 상변환막(9)과 콘택플러그(7) 사이의 계면에서 열이 발생하여 상변환막의 일부분(9a)이 비정질 상태로 변한다. 상기 상변환막(9)과 콘택플러그(7)의 가장자리(C)의 열은 주변의 층간절연막(7)으로 확산되어 상태변화에 필요한 온도가 되지 않을 수 있다. 이로 인해, 상기 상변환막을 비정질화시킬때 상기 가장자리의 상변환막(9)이 비정질화되지 않은 비정상적 영역이 생성될 수 있다. When a voltage is applied to program the phase change memory cell, heat is generated at the interface between the phase change film 9 and the contact plug 7 to change the portion 9a of the phase change film into an amorphous state. The heat of the edge C of the phase conversion film 9 and the contact plug 7 may diffuse into the surrounding interlayer insulating film 7 and may not be a temperature necessary for changing the state. As a result, when the phase conversion film is amorphous, abnormal regions in which the edge of the phase conversion film 9 is not amorphous may be generated.

또한, 상변화 메모리 소자의 읽기(Read) 및 쓰기(Write) 동작시 상기 상부전극과 상변환막의 접촉면적이 크기 때문에 상변화에 필요한 전류량이 증가하게 되고, 이로 인해 상변환 기억 소자의 속도에도 영향을 주게된다.In addition, since the contact area between the upper electrode and the phase conversion film is large during read and write operations of the phase change memory device, the amount of current required for phase change increases, thereby affecting the speed of the phase change memory device. Will give.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 상부전극과 상변환막과의 접촉면적을 줄여 전류량을 감소시킬 수 있는 상변환 기억 소자 및 그 제조방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a phase change memory device and a method of manufacturing the same, which can reduce the amount of current by reducing the contact area between the upper electrode and the phase change film. .

상기 목적을 달성하기 위한 본 발명은, 하부패턴이 구비된 반도체 기판; 상기 하부패턴을 덮도록 반도체 기판 상에 형성된 층간절연막; 상기 층간절연막 내에 형성된 플러그형 하부전극; 상기 층간절연막 상에 하부전극과 이격해서 형성되며, 상부에 하드마스크막을 구비한 상부전극; 상기 상부전극의 측면과 콘택하도록 하부전극 및 이에 인접한 층간절연막 부분과 하드마스크막을 포함한 상부전극의 일부분 상에 형성된 상변환막; 상기 상변환막 및 하드마스크막을 포함한 층간절연막 상에 형성되며, 상부전극을 노출시키는 콘택홀을 구비한 산화막; 및 상기 상부전극과 콘택하도록 콘택홀 내부 및 산화막 상에 형성된 금속배선을 포함하는 것을 특징으로 한다.The present invention for achieving the above object is a semiconductor substrate provided with a lower pattern; An interlayer insulating film formed on the semiconductor substrate to cover the lower pattern; A plug type lower electrode formed in the interlayer insulating film; An upper electrode formed on the interlayer insulating film to be spaced apart from the lower electrode and having a hard mask film thereon; A phase conversion film formed on a portion of the upper electrode including a lower electrode, an interlayer insulating layer portion adjacent thereto, and a hard mask layer to contact the side surface of the upper electrode; An oxide film formed on the interlayer insulating film including the phase change film and the hard mask film and having a contact hole exposing an upper electrode; And a metal wiring formed in the contact hole and on the oxide layer to contact the upper electrode.

여기에서, 상기 상변환막 상에 형성된 하드마스크막을 더 포함하는 것을 특징으로 한다.The method may further include a hard mask film formed on the phase change film.

상기 하드마스크막을 포함한 상변환막의 양측벽에 형성된 스페이서를 더 포함하는 것을 특징으로 한다.And a spacer formed on both side walls of the phase change film including the hard mask film.

상기 하부전극 및 상부전극은 폴리실리콘막 또는 금속막으로 이루어진 것을 특징으로 한다.The lower electrode and the upper electrode may be made of a polysilicon film or a metal film.

상기 산화막은 HDP, USG, SOG, BPSG, PSG 및 TEOS 산화막으로 구성된 그룹으로부터 선택되는 어느 하나로 이루어진 것을 특징으로 한다.The oxide film is made of any one selected from the group consisting of HDP, USG, SOG, BPSG, PSG, and TEOS oxide film.

또한, 본 발명은 하부패턴을 구비한 반도체 기판을 제공하는 단계; 상기 하부패턴을 덮도록 반도체 기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막 내에 플러그 형태로 하부전극을 형성하는 단계; 상기 층간절연막 상에 하부전극과 이격 배치되도록 상부에 하드마스크막을 구비한 상부전극을 형성하는 단계; 상기 상부전극의 측면과 콘택하도록 하부전극 및 이에 인접한 층간절연막 부분과 하드마스크막을 포함한 상부전극의 일부분 상에 상변환막을 형성하는 단계; 상기 상변환 막이 형성된 기판 결과물 상에 산화막을 형성하는 단계; 상기 산화막을 식각하여 상부전극을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀을 매립하도록 산화막 상에 금속막을 증착하는 단계; 및 상기 금속막을 식각하여 상부전극과 콘택되는 금속배선을 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the present invention provides a semiconductor substrate having a lower pattern; Forming an interlayer insulating film on the semiconductor substrate so as to cover the lower pattern; Forming a lower electrode in the form of a plug in the interlayer insulating film; Forming an upper electrode having a hard mask layer on the interlayer insulating layer so as to be spaced apart from the lower electrode; Forming a phase conversion film on a lower electrode, a portion of an interlayer insulating layer adjacent thereto, and a portion of an upper electrode including a hard mask layer to contact a side of the upper electrode; Forming an oxide film on a substrate resultant on which the phase change film is formed; Etching the oxide layer to form a contact hole exposing an upper electrode; Depositing a metal film on an oxide film to fill the contact hole; And etching the metal film to form a metal wire in contact with the upper electrode.

여기에서, 상기 상변환막을 형성하는 단계 후, 그리고, 상기 산화막을 형성하는 단계 전, 상기 상변화막의 양측벽에 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 한다.The method may further include forming spacers on both sidewalls of the phase change film after the forming of the phase change film and before the forming of the oxide film.

상기 상변환막은 그 표면 상에 하드마스크막을 구비시켜 형성하는 것을 특징으로 한다.The phase change film is formed by providing a hard mask film on its surface.

상기 스페이서는 상기 하드마스크막을 포함한 상변환막의 양측벽에 형성하는 것을 특징으로 한다.The spacer is formed on both side walls of the phase change film including the hard mask film.

상기 하부전극 및 상부전극은 폴리실리콘막 또는 금속막으로 형성하는 것을 특징으로 한다.The lower electrode and the upper electrode may be formed of a polysilicon film or a metal film.

상기 산화막은 HDP, USG, SOG, BPSG, PSG 및 TEOS 산화막으로 구성된 그룹으로부터 선택되는 어느 하나로 형성하는 것을 특징으로 한다.The oxide film is formed of any one selected from the group consisting of HDP, USG, SOG, BPSG, PSG, and TEOS oxide.

(실시예)(Example)

이하, 본 발명의 바람직한 실시예에 대해 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 실시예에 따른 상변환 기억 소자를 설명하기 위한 단면도이다. 3 is a cross-sectional view illustrating a phase change memory device according to an embodiment of the present invention.                     

도 3에 도시된 바와 같이, 본 발명의 상변환 기억 소자는 하부패턴(미도시)을 포함하는 반도체 기판(21) 상에 하부패턴을 덮도록 층간절연막(22)이 형성되며, 상기 층간절연막(22) 내에 플러그형 하부전극(23)이 형성된다. 상기 층간절연막(22) 상에 하부전극(23)과 이격해서 형성되며, 상부에 제1하드마스크막(25)을 구비한 상부전극(24)이 형성된다. 상기 상부전극(24)의 측면과 콘택하도록 하부전극(23) 및 이에 인접한 층간절연막(22) 부분과 제1하드마스크막(25)을 포함한 상부전극(24)의 일부분 상에 상변환막(26)이 형성된다. 상기 상변환막(26) 및 제1하드마스크막(25)을 포함한 층간절연막(22) 상에 형성되며, 상부전극(24)을 노출시키는 콘택홀(29)을 구비한 산화막(28)이 형성된다. 상기 상부전극(24)과 콘택하도록 콘택홀(29) 내부 및 산화막(28) 상에 금속막(30)이 형성된다.As shown in FIG. 3, in the phase change memory device of the present invention, an interlayer insulating film 22 is formed on a semiconductor substrate 21 including a lower pattern (not shown) to cover the lower pattern. A plug type lower electrode 23 is formed in 22. An upper electrode 24 is formed on the interlayer insulating layer 22 to be spaced apart from the lower electrode 23 and has a first hard mask layer 25 thereon. The phase change layer 26 is formed on a portion of the upper electrode 24 including the lower electrode 23, the portion of the interlayer insulating layer 22 adjacent thereto, and the first hard mask layer 25 to contact the side surface of the upper electrode 24. ) Is formed. An oxide film 28 is formed on the interlayer insulating film 22 including the phase change film 26 and the first hard mask film 25 and has a contact hole 29 exposing the upper electrode 24. do. The metal film 30 is formed in the contact hole 29 and the oxide film 28 to contact the upper electrode 24.

상기 하부전극 및 상부전극은 폴리실리콘막 또는 금속막으로 이루어지는 것이 바람직하다. 상기 산화막은 HDP, USG, SOG, BPSG, PSG 및 TEOS 산화막으로 구성된 그룹으로부터 선택되는 어느 하나로 이루어지는 것이 바람직하다.Preferably, the lower electrode and the upper electrode are made of a polysilicon film or a metal film. The oxide film is preferably made of any one selected from the group consisting of HDP, USG, SOG, BPSG, PSG, and TEOS oxide.

상기 상변화 메모리 소자의 읽기(Read) 및 쓰기(Write) 동작시 상기 상변환막(26)의 접촉면에서 열이 발생하면 상기 상변화막의 상태가 비정질 상태 또는 결정질 상태로 변한다. 본 발명의 상변환 기억 소자는 상부전극(24)의 두께를 1000Å 이하로 얇게 형성함으로써 상부전극(24)과 상변환막(26)과의 접촉면적(D)이 작아지기 때문에 상변화에 필요한 전류를 감소시킬 수 있으므로, 상변환 기억 소자의 속도를 향상시킬 수 있다.When heat is generated at the contact surface of the phase change layer 26 during read and write operations of the phase change memory device, the state of the phase change layer is changed to an amorphous state or a crystalline state. In the phase change memory device of the present invention, the thickness of the upper electrode 24 is made thinner than 1000 Å so that the contact area D between the upper electrode 24 and the phase change film 26 is reduced, so that the current required for phase change is reduced. Since it can be reduced, the speed of the phase conversion memory element can be improved.

도 4a 내지 도 4e는 본 발명의 실시예에 따른 상변환 기억 소자의 제조방법 을 설명하기 위한 공정별 단면도이다.4A through 4E are cross-sectional views illustrating processes of manufacturing a phase change memory device according to an exemplary embodiment of the present invention.

도 4a에 도시된 바와 같이, 하부패턴(미도시)을 구비한 반도체 기판(21) 상에 하부패턴을 덮도록 제1층간절연막(22)을 형성한다. 그 다음, 상기 제1층간절연막(22)을 식각하여 플러그 형태로 하부전극(23)을 형성한다. 이때, 상기 하부전극(23)은 폴리실리콘막 또는 금속막으로 형성한다.As shown in FIG. 4A, the first interlayer insulating layer 22 is formed on the semiconductor substrate 21 having the lower pattern (not shown) to cover the lower pattern. Next, the first interlayer insulating layer 22 is etched to form a lower electrode 23 in the form of a plug. In this case, the lower electrode 23 is formed of a polysilicon film or a metal film.

도 4b에 도시된 바와 같이, 상기 층간절연막(22) 상에 하부전극(23)과 이격 배치되도록 상부에 제2하드마스크막(25)을 구비한 상부전극(24)을 형성한다. 이때, 상기 상부전극(24)은 1000Å 이하의 두께를 갖도록 폴리실리콘막 또는 금속막으로 형성한다.As shown in FIG. 4B, an upper electrode 24 having a second hard mask layer 25 is formed on the interlayer insulating layer 22 so as to be spaced apart from the lower electrode 23. In this case, the upper electrode 24 is formed of a polysilicon film or a metal film so as to have a thickness of 1000 Å or less.

도 4c에 도시된 바와 같이, 상기 상부전극(24)의 측면과 콘택하도록 하부전극(23) 및 이에 인접한 층간절연막(22) 부분과 제1하드마스크막(25)을 포함한 상부전극(24)의 일부분 상에 상변환막(26)을 형성한다. 이때, 상기 상변화막(26)은 그 표면 상에 제2하드마스크막(27)를 형성한다.As shown in FIG. 4C, the upper electrode 24 including the lower electrode 23, the portion of the interlayer insulating layer 22 adjacent thereto, and the first hard mask layer 25 are in contact with the side surface of the upper electrode 24. The phase change film 26 is formed on a portion. In this case, the phase change film 26 forms a second hard mask film 27 on its surface.

도 4d에 도시된 바와 같이, 상기 상변환막(26)이 형성된 기판 결과물 상에 산화막(28)을 형성한다. 이때, 상기 산화막(28)은 HDP, USG, SOG, BPSG, PSG 및 TEOS 산화막으로 구성된 그룹으로부터 선택되는 어느 하나로 형성한다. 그 다음, 상기 산화막(28)을 식각하여 상부전극(24)을 노출시키는 콘택홀(29)을 형성한다.As shown in FIG. 4D, an oxide film 28 is formed on the substrate product on which the phase change film 26 is formed. At this time, the oxide film 28 is formed of any one selected from the group consisting of HDP, USG, SOG, BPSG, PSG, and TEOS oxide film. Next, the oxide layer 28 is etched to form a contact hole 29 exposing the upper electrode 24.

도 4e에 도시된 바와 같이, 상기 콘택홀(29)을 매립하도록 산화막(28) 상에 금속막(30)을 증착한다. 이어서, 도시하지 않았으나, 상기 금속막(30)을 식각하여 상부전극(24)과 콘택되는 금속배선을 형성한다. As shown in FIG. 4E, the metal film 30 is deposited on the oxide film 28 to fill the contact hole 29. Subsequently, although not shown, the metal film 30 is etched to form a metal wiring contacting the upper electrode 24.                     

도 5는 본 발명의 다른 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정 단면도이다.5 is a cross-sectional view illustrating a method of manufacturing a phase change memory device according to another embodiment of the present invention.

도 5에 도시된 바와 같이, 상기 상변환막(26)을 형성한 후에 제2하드마스크막(27)을 포함한 상변환막의 양측벽에 스페이서(40a, 40b)를 형성함으로써 산화막(28)을 증착하여 상부전극(24)을 노출시켜서 콘택홀(29)을 형성하는 후속 공정에서 전기적으로 브릿지(Bridge)가 발생하여 접촉 면적이 증가되는 것을 방지할 수 있다.As shown in FIG. 5, the oxide film 28 is deposited by forming spacers 40a and 40b on both side walls of the phase change film including the second hard mask film 27 after the phase change film 26 is formed. Therefore, in the subsequent process of exposing the upper electrode 24 to form the contact hole 29, a bridge may be electrically generated to prevent an increase in the contact area.

전술한 바와 같이, 본 발명은 상변환 기억 소자 제조시 상부전극의 두께를 얇게 형성함으로써 상부전극과 상변환막과의 접촉면적이 작아지므로, 상변화에 필요한 전류를 감소시킬 수 있다.As described above, the present invention can reduce the current required for the phase change since the contact area between the upper electrode and the phase change film is reduced by forming a thin thickness of the upper electrode when the phase change memory device is manufactured.

이상, 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.In the above, the present invention has been described with reference to some examples, but the present invention is not limited thereto, and a person of ordinary skill in the art may make many modifications and variations without departing from the spirit of the present invention. I will understand.

이상에서와 같이, 본 발명은 상변화막의 상변화가 용이하게 일어나도록 하기 위해 상부전극의 두께를 얇게 형성함으로써 상부전극과 상변환막과의 접촉면적이 작아지므로, 상변화에 필요한 전류를 감소시킬 수 있다.As described above, the present invention reduces the current required for the phase change because the contact area between the upper electrode and the phase change film is reduced by forming a thin thickness of the upper electrode so that the phase change of the phase change film occurs easily. Can be.

따라서, 상변환에 필요한 전류량을 감소시킴으로써 상변환 기억 소자의 속도를 향상시킬 수 있다.Therefore, the speed of the phase conversion memory element can be improved by reducing the amount of current required for phase conversion.

Claims (11)

하부패턴이 구비된 반도체 기판;A semiconductor substrate having a lower pattern; 상기 하부패턴을 덮도록 반도체 기판 상에 형성된 층간절연막; An interlayer insulating film formed on the semiconductor substrate to cover the lower pattern; 상기 층간절연막 내에 형성된 플러그형 하부전극; A plug type lower electrode formed in the interlayer insulating film; 상기 층간절연막 상에 하부전극과 이격해서 형성되며, 상부에 하드마스크막을 구비한 상부전극; An upper electrode formed on the interlayer insulating film to be spaced apart from the lower electrode and having a hard mask film thereon; 상기 상부전극의 측면과 콘택하도록 하부전극 및 이에 인접한 층간절연막 부분과 하드마스크막을 포함한 상부전극의 일부분 상에 형성된 상변환막; A phase conversion film formed on a portion of the upper electrode including a lower electrode, an interlayer insulating layer portion adjacent thereto, and a hard mask layer to contact the side surface of the upper electrode; 상기 상변환막 및 하드마스크막을 포함한 층간절연막 상에 형성되며, 상부전극을 노출시키는 콘택홀을 구비한 산화막; 및 An oxide film formed on the interlayer insulating film including the phase change film and the hard mask film and having a contact hole exposing an upper electrode; And 상기 상부전극과 콘택하도록 콘택홀 내부 및 산화막 상에 형성된 금속배선을 포함하는 것을 특징으로 하는 상변환 기억 소자.And a metal wiring formed in the contact hole and on the oxide layer to contact the upper electrode. 제 1 항에 있어서, 상기 상변환막 상에 형성된 하드마스크막을 더 포함하는 것을 특징으로 하는 상변환 기억 소자.The phase change memory device according to claim 1, further comprising a hard mask film formed on the phase change film. 제 2 항에 있어서, 상기 하드마스크막을 포함한 상변환막의 양측벽에 형성된 스페이서를 더 포함하는 것을 특징으로 하는 상변환 기억 소자.The phase change memory device as claimed in claim 2, further comprising spacers formed on both sidewalls of the phase change film including the hard mask film. 제 1 항에 있어서, 상기 하부전극 및 상부전극은 폴리실리콘막 또는 금속막으로 이루어진 것을 특징으로 하는 상변환 기억 소자.The phase change memory device as claimed in claim 1, wherein the lower electrode and the upper electrode are made of a polysilicon film or a metal film. 제 1 항에 있어서, 상기 산화막은 HDP, USG, SOG, BPSG, PSG 및 TEOS 산화막으로 구성된 그룹으로부터 선택되는 어느 하나로 이루어진 것을 특징으로 하는 상변환 기억 소자.The phase change memory device according to claim 1, wherein the oxide film is one selected from the group consisting of HDP, USG, SOG, BPSG, PSG, and TEOS oxide films. 하부패턴을 구비한 반도체 기판을 제공하는 단계; Providing a semiconductor substrate having a lower pattern; 상기 하부패턴을 덮도록 반도체 기판 상에 층간절연막을 형성하는 단계; Forming an interlayer insulating film on the semiconductor substrate so as to cover the lower pattern; 상기 층간절연막 내에 플러그 형태로 하부전극을 형성하는 단계; Forming a lower electrode in the form of a plug in the interlayer insulating film; 상기 층간절연막 상에 하부전극과 이격 배치되도록 상부에 하드마스크막을 구비한 상부전극을 형성하는 단계; Forming an upper electrode having a hard mask layer on the interlayer insulating layer so as to be spaced apart from the lower electrode; 상기 상부전극의 측면과 콘택하도록 하부전극 및 이에 인접한 층간절연막 부분과 하드마스크막을 포함한 상부전극의 일부분 상에 상변환막을 형성하는 단계; Forming a phase conversion film on a lower electrode, a portion of an interlayer insulating layer adjacent thereto, and a portion of an upper electrode including a hard mask layer to contact a side of the upper electrode; 상기 상변환막이 형성된 기판 결과물 상에 산화막을 형성하는 단계; Forming an oxide film on a substrate resultant on which the phase change film is formed; 상기 산화막을 식각하여 상부전극을 노출시키는 콘택홀을 형성하는 단계; Etching the oxide layer to form a contact hole exposing an upper electrode; 상기 콘택홀을 매립하도록 산화막 상에 금속막을 증착하는 단계; 및 Depositing a metal film on an oxide film to fill the contact hole; And 상기 금속막을 식각하여 상부전극과 콘택되는 금속배선을 형성하는 단계를 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.And etching the metal film to form a metal wiring in contact with the upper electrode. 제 6 항에 있어서, 상기 상변환막을 형성하는 단계와 상기 산화막을 형성하는 단계 사이에 상변환막의 양측벽에 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.7. The method of claim 6, further comprising forming spacers on both sidewalls of the phase change film between the step of forming the phase change film and the step of forming the oxide film. 제 7 항에 있어서, 상기 상변환막은 그 표면 상에 하드마스크막을 구비시켜 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.The method of manufacturing a phase change memory device according to claim 7, wherein the phase change film is formed by providing a hard mask film on its surface. 제 8 항에 있어서, 상기 스페이서는 상기 하드마스크막을 포함한 상변환막의 양측벽에 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법. 10. The method of claim 8, wherein the spacers are formed on both sidewalls of the phase change film including the hard mask film. 제 6 항에 있어서, 상기 하부전극 및 상부전극은 폴리실리콘막 또는 금속막으로 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.7. The method of claim 6, wherein the lower electrode and the upper electrode are formed of a polysilicon film or a metal film. 제 6 항에 있어서, 상기 산화막은 HDP, USG, SOG, BPSG, PSG 및 TEOS 산화막으로 구성된 그룹으로부터 선택되는 어느 하나로 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.7. The method of claim 6, wherein the oxide film is formed of any one selected from the group consisting of HDP, USG, SOG, BPSG, PSG, and TEOS oxide films.
KR1020040050076A 2004-06-30 2004-06-30 Phase change memory device and its manufacturing method KR101052862B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040050076A KR101052862B1 (en) 2004-06-30 2004-06-30 Phase change memory device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050076A KR101052862B1 (en) 2004-06-30 2004-06-30 Phase change memory device and its manufacturing method

Publications (2)

Publication Number Publication Date
KR20060001059A true KR20060001059A (en) 2006-01-06
KR101052862B1 KR101052862B1 (en) 2011-07-29

Family

ID=37104256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050076A KR101052862B1 (en) 2004-06-30 2004-06-30 Phase change memory device and its manufacturing method

Country Status (1)

Country Link
KR (1) KR101052862B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4169249B2 (en) 2001-11-15 2008-10-22 大日本印刷株式会社 Method of manufacturing phase change type memory device and memory device manufactured by the method
JP3894030B2 (en) 2002-04-17 2007-03-14 ソニー株式会社 Memory device using resistance change memory element and method of determining reference resistance value of the memory device

Also Published As

Publication number Publication date
KR101052862B1 (en) 2011-07-29

Similar Documents

Publication Publication Date Title
KR100639206B1 (en) Phase-change memory device and method for manufacturing the same
KR100668823B1 (en) Phase-change memory device and method for manufacturing the same
KR100782482B1 (en) Phase change memory cell employing a GeBiTe layer as a phase change material layer, phase change memory device including the same, electronic device including the same and method of fabricating the same
KR100668824B1 (en) Phase-change memory device and method for manufacturing the same
KR100668825B1 (en) Phase-change memory device and method for manufacturing the same
KR100650761B1 (en) Phase change memory device and method of manufacturing the same
JP2004158852A (en) Phase conversion memory device and its manufacturing method
JP2006229238A (en) Phase transformation memory element and its production process
JP4955218B2 (en) Semiconductor device
KR101052860B1 (en) Phase change memory device and its manufacturing method
KR100650718B1 (en) Phase-change memory device and method for manufacturing the same
KR101052862B1 (en) Phase change memory device and its manufacturing method
KR101052861B1 (en) Phase change memory device and its manufacturing method
KR100650719B1 (en) Phase-change memory device and method for manufacturing the same
KR101052859B1 (en) Phase change memory device and its manufacturing method
KR100997785B1 (en) Phase-change memory device and method for manufacturing the same
US8530874B1 (en) Insulated phase change memory
KR20060001049A (en) Phase-change memory device and method for manufacturing the same
KR20060001050A (en) Method for manufacturing phase-change memory device
KR100650720B1 (en) Phase-change memory device and method for manufacturing the same
KR20060001088A (en) Phase-change memory device and method for manufacturing the same
KR101006515B1 (en) Phase-change memory device and method for manufacturing the same
KR20060001101A (en) Phase-change memory device and method for manufacturing the same
KR20070036939A (en) Phase change memory device and method of manufacturing the same
KR20060122266A (en) Phase change ram device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee