KR100650719B1 - Phase-change memory device and method for manufacturing the same - Google Patents
Phase-change memory device and method for manufacturing the same Download PDFInfo
- Publication number
- KR100650719B1 KR100650719B1 KR1020040050116A KR20040050116A KR100650719B1 KR 100650719 B1 KR100650719 B1 KR 100650719B1 KR 1020040050116 A KR1020040050116 A KR 1020040050116A KR 20040050116 A KR20040050116 A KR 20040050116A KR 100650719 B1 KR100650719 B1 KR 100650719B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- interlayer insulating
- lower electrode
- phase change
- phase
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 title claims description 7
- 238000006243 chemical reaction Methods 0.000 claims abstract description 43
- 239000010410 layer Substances 0.000 claims abstract description 32
- 239000011229 interlayer Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 125000006850 spacer group Chemical group 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 235000012489 doughnuts Nutrition 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
- H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 하부전극과 상변환막과의 접촉면적을 줄여 전류량을 감소시킬 수 있는 상변환 기억 소자 및 그 제조방법을 개시한다. 개시된 본 발명은, 하부패턴이 구비된 반도체 기판; 상기 하부패턴을 덮도록 반도체 기판 상에 형성된 층간절연막; 상기 층간절연막 내에 형성된 콘택플러그; 상기 콘택플러그 및 이에 인접한 층간절연막 상에 형성된 하부전극; 상기 하부전극을 포함한 층간절연막 상에 형성되며 하부전극을 노출시키는 콘택홀을 구비한 제1산화막; 상기 제1산화막 상에 이격 배치되게 형성된 한 쌍의 상부전극; 상기 상부전극들의 대향하는 측벽 각각에 스페이서 형태로 형성된 제1상변환막; 및 상기 제1상변환막 및 콘택홀 측면에 스페이서 형태로 형성된 제2상변환막을 포함하는 것을 특징으로 한다.The present invention discloses a phase change memory device capable of reducing the amount of current by reducing the contact area between the lower electrode and the phase change film and a method of manufacturing the same. Disclosed is a semiconductor substrate having a lower pattern; An interlayer insulating film formed on the semiconductor substrate to cover the lower pattern; A contact plug formed in the interlayer insulating film; A lower electrode formed on the contact plug and an interlayer insulating layer adjacent thereto; A first oxide film formed on the interlayer insulating film including the lower electrode and having a contact hole exposing the lower electrode; A pair of upper electrodes formed to be spaced apart from each other on the first oxide film; A first phase conversion film formed in a spacer form on each of the sidewalls facing the upper electrodes; And a second phase conversion film formed in the form of a spacer on the side of the first phase conversion film and the contact hole.
Description
도 1은 종래 상변환 기억 셀을 설명하기 위한 도면.1 is a diagram for explaining a conventional phase change memory cell.
도 2는 본 발명의 실시예에 따른 상변환 기억 소자를 설명하기 위한 단면도.2 is a cross-sectional view illustrating a phase change memory device according to an embodiment of the present invention.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.3A to 3E are cross-sectional views of steps for explaining a method of manufacturing a phase change memory device according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
21 : 반도체 기판 22 : 층간절연막21
23 : 콘택플러그 24 : 하부전극23
25 : 제1산화막 26 : 도전막25: first oxide film 26: conductive film
26a, 26b : 상부전극 27 : 제1콘택홀26a, 26b: upper electrode 27: first contact hole
28 : 제1상변환막 29 : 제2콘택홀28: first phase conversion film 29: the second contact hole
30 : 제2상변환막 31 : 제2산화막30: second phase conversion film 31: second oxide film
본 발명은 상변환 기억 소자 및 그 제조방법에 관한 것으로, 보다 상세하게 는, 하부전극과 상변환막과의 접촉면적을 줄여 전류량을 감소시킬 수 있는 상변환 기억 소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE
일반적으로 기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory : RAM) 소자와, 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 롬(Read Only Memory : ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 기억(Flash Memory) 소자를 들 수 있다. Generally, a memory device is a volatile random access memory (RAM) device that loses input information when the power is cut off, and a ROM that keeps the input data stored even when the power is cut off. ) Are largely divided into elements. The volatile RAM devices may include DRAM and SRAM, and the nonvolatile ROM devices may include flash memory devices such as EEPROM (Elecrtically Erasable and Programmable ROM). have.
그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 주기적인 리프레쉬 동작을 위해 높은 전하저장 능력이 요구되고, 이를위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움을 갖게 되었다. 또한, 상기 플래쉬 기억 소자는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비하여 높은 동작전압이 요구되고, 이에따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.However, although the DRAM is a very good memory device as is well known, high charge storage capability is required for periodic refresh operation, and for this purpose, it is difficult to achieve high integration since the electrode surface area must be increased. In addition, the flash memory device requires a higher operating voltage than a power supply voltage in connection with a structure in which two gates are stacked, and thus requires a separate boost circuit to form a voltage required for write and erase operations. Therefore, there is a difficulty in high integration.
이에, 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되어 왔으며, 그 한 예로 상변환 기억 소자(Phase Change RAM)가 제안되었다. Accordingly, many studies have been conducted to develop new memory devices having characteristics of non-volatile memory devices and simple structures. For example, a phase change RAM device is proposed. It became.
이러한 상변환 기억 소자는 하부전극과 상부전극 사이의 전류 흐름을 통해서 상기 전극들 사이에 개재된 상변환막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정 보를 판별하는 기억 소자이다. The phase change memory device utilizes a difference in resistance between crystalline and amorphous phases due to the phase change of the phase conversion film interposed between the electrodes from the crystal state to the amorphous state through the current flow between the lower electrode and the upper electrode. It is a storage element for determining the information stored in the.
다시말해, 상변환 기억 소자는 상변환막으로 칼코제나이드(Chalcogenide)막을 이용하는데, 이러한 칼코제나이드막은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움 (Te)로 이루어진 화합물막(이하, GST막)으로서, 인가된 전류, 즉, 주울 열(Joule Heat)에 의해 비정질(Amorphouse) 상태와 결정질(Crystalline) 상태 사이에서 상변화가 일어나며, 이때, 비정질 상태를 갖는 상변환막의 비저항이 결정질 상태를 갖는 상변환막의 비저항 보다 높다는 것으로부터, 읽기 모드에서 상변환막을 통하여 흐르는 전류를 감지하여 상변환 기억 셀에 저장된 정보가 논리 '1'인지 또는 논리 '0'인지를 판별하게 된다. In other words, the phase-conversion memory device uses a chalcogenide film as a phase-conversion film, which is a compound film composed of germanium (Ge), stevidium (Sb), and tellurium (Te). GST film), a phase change occurs between an amorphous state and a crystalline state by an applied current, that is, Joule heat, wherein the resistivity of the phase change film having an amorphous state is in a crystalline state. Since it is higher than the specific resistance of the phase change film having a value, the current flowing through the phase change film in the read mode is sensed to determine whether the information stored in the phase change memory cell is logic '1' or logic '0'.
도 1은 종래 상변환 기억 셀을 설명하기 위한 도면이다.1 is a diagram for explaining a conventional phase change memory cell.
도 1에 도시된 바와 같이, 종래 상변환 기억 소자는 하부전극(3)을 포함하는 반도체 기판(1) 상에 층간절연막(5)을 형성한다. 그 다음, 상기 층간 절연막(5)을 식각하여 소오스 영역들과 전기적으로 연결되는 콘택플러그(7)를 형성한 후에 콘택플러그(7)를 포함한 기판 결과물 상에 상변환막(9)을 형성한다. 이어서, 상기 상변환막(9) 상에 상부전극(11)을 형성한다.As shown in FIG. 1, the conventional phase change memory device forms an
상기 상변환 기억 셀을 프로그램하기 위해 전압을 인가하면, 상기 상변환막(9)과 콘택플러그(7) 사이의 계면에서 열이 발생하여 상변환막의 일부분(9a)이 비정질 상태로 변한다. 상기 상변환막(9)과 콘택플러그(7)의 가장자리(C)의 열은 주변의 층간절연막(7)으로 확산되어 상태변화에 필요한 온도가 되지 않을 수 있다. 이로 인해, 상기 상변환막을 비정질화시킬때 상기 가장자리의 상변 환막(9)이 비정질화되지 않은 비정상적 영역이 생성될 수 있다. When a voltage is applied to program the phase change memory cell, heat is generated at the interface between the
또한, 상변화 메모리 소자의 읽기(Read) 및 쓰기(Write) 동작시 상기 하부전극과 상변환막의 접촉면적이 크기 때문에 상변화에 필요한 전류량이 증가하게 되고, 이로 인해 상변환 기억 소자의 속도에도 영향을 주게된다.In addition, since the contact area between the lower electrode and the phase conversion film is large during read and write operations of the phase change memory device, the amount of current required for phase change increases, thereby affecting the speed of the phase change memory device. Will give.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 하부전극과 상변환막과의 접촉면적을 줄여 전류량을 감소시킬 수 있는 상변환 기억 소자 및 그 제조방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a phase change memory device and a method of manufacturing the same, which reduce the amount of current by reducing the contact area between the lower electrode and the phase conversion film. .
상기 목적을 달성하기 위한 본 발명은, 하부패턴이 구비된 반도체 기판; 상기 하부패턴을 덮도록 반도체 기판 상에 형성된 층간절연막; 상기 층간절연막 내에 형성된 콘택플러그; 상기 콘택플러그 및 이에 인접한 층간절연막 상에 형성된 하부전극; 상기 하부전극을 포함한 층간절연막 상에 형성되며 하부전극을 노출시키는 콘택홀을 구비한 제1산화막; 상기 제1산화막 상에 이격 배치되게 형성된 한 쌍의 상부전극; 상기 상부전극들의 대향하는 측벽 각각에 스페이서 형태로 형성된 제1상변환막; 및 상기 제1상변환막 및 콘택홀 측면에 스페이서 형태로 형성된 제2상변환막을 포함하는 것을 특징으로 한다.The present invention for achieving the above object is a semiconductor substrate provided with a lower pattern; An interlayer insulating film formed on the semiconductor substrate to cover the lower pattern; A contact plug formed in the interlayer insulating film; A lower electrode formed on the contact plug and an interlayer insulating layer adjacent thereto; A first oxide film formed on the interlayer insulating film including the lower electrode and having a contact hole exposing the lower electrode; A pair of upper electrodes formed to be spaced apart from each other on the first oxide film; A first phase conversion film formed in a spacer form on each of the sidewalls facing the upper electrodes; And a second phase conversion film formed in the form of a spacer on the side of the first phase conversion film and the contact hole.
여기에서, 상기 제1 및 제2상변환막은 평면상으로 도넛 형상인 것을 특징으로 한다.Here, the first and second phase conversion film is characterized in that the planar donut shape.
상기 하부전극 및 상부전극은 폴리실리콘막 또는 금속막으로 이루어진 것을 특징으로 한다.The lower electrode and the upper electrode may be made of a polysilicon film or a metal film.
상기 상부전극과 제2상변환막 상에 콘택홀을 매립하는 형태로 형성된 제2산화막을 더 포함하는 것을 특징으로 한다.And a second oxide film formed on the upper electrode and the second phase conversion film to fill a contact hole.
또한, 본 발명은 하부패턴을 구비한 반도체 기판을 제공하는 단계; 상기 하부패턴을 덮도록 반도체 기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막 내에 콘택플러그를 형성하는 단계; 상기 콘택플러그 및 이에 인접한 층간절연막 상에 하부전극을 형성하는 단계; 상기 하부전극을 포함한 층간절연막 상에 제1산화막을 형성하는 단계; 상기 제1산화막 상에 도전막을 형성하는 단계; 상기 제1산화막이 노출되도록 도전막을 식각하는 단계; 상기 식각된 도전막의 측벽에 스페이서 형태로 제1상변환막을 형성하는 단계; 상기 제1산화막을 식각하여 하부전극을 노출시키는 콘택홀을 형성하는 단계; 상기 제1상변환막과 콘택홀의 측면 상에 스페이서 형태로 제2상변환막을 형성하는 단계; 상기 제2상변환막이 형성된 기판 결과물 상에 제2산화막을 형성하는 단계; 상기 제2산화막과 도전막을 식각하여 상기 도전막으로 이루어지면서 이격 배치되는 한 쌍의 상부전극을 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the present invention provides a semiconductor substrate having a lower pattern; Forming an interlayer insulating film on the semiconductor substrate so as to cover the lower pattern; Forming a contact plug in the interlayer insulating film; Forming a lower electrode on the contact plug and an interlayer insulating layer adjacent thereto; Forming a first oxide film on the interlayer insulating film including the lower electrode; Forming a conductive film on the first oxide film; Etching the conductive film to expose the first oxide film; Forming a first phase conversion film in a spacer form on sidewalls of the etched conductive film; Etching the first oxide layer to form a contact hole exposing a lower electrode; Forming a second phase conversion film in a spacer form on side surfaces of the first phase conversion film and the contact hole; Forming a second oxide film on a substrate resultant on which the second phase conversion film is formed; And etching the second oxide film and the conductive film to form a pair of upper electrodes formed of the conductive film and spaced apart from each other.
여기에서, 상기 제1산화막은 그 형성 후에 CMP 공정을 이용해서 표면 평탄화를 수행하는 것을 특징으로 한다.Here, the first oxide film is characterized in that after the formation of the surface planarization using a CMP process.
상기 제1 및 제2상변환막은 평면상 도넛 형상으로 형성하는 것을 특징으로 한다.The first and second phase conversion films may be formed in a planar donut shape.
상기 하부전극 및 상부전극은 폴리실리콘막 또는 금속막으로 형성하는 것을 특징으로 한다.The lower electrode and the upper electrode may be formed of a polysilicon film or a metal film.
(실시예)(Example)
이하, 본 발명의 바람직한 실시예에 대해 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 실시예에 따른 상변환 기억 소자를 설명하기 위한 단면도이다.2 is a cross-sectional view illustrating a phase change memory device according to an embodiment of the present invention.
도 2에 도시된 바와 같이, 본 발명의 상변환 기억 소자는 하부패턴(미도시)을 포함하는 반도체 기판(21) 상에 하부패턴을 덮도록 층간절연막(22)이 형성되며, 상기 층간절연막(22) 내에 콘택플러그(23)가 형성된다. 상기 콘택플러그(23) 및 이에 인접한 층간절연막(22) 상에 하부전극(24)이 형성된다. 상기 하부전극(24)을 포함한 층간절연막(22) 상에 형성되며, 하부전극(24)을 노출시키는 제2콘택홀(29)을 구비한 제1산화막(25)이 형성된다. 상기 제1산화막(25) 상에 이격 배치되게 한 쌍의 상부전극(26)이 형성된다. 상기 상부전극들(26)의 대향하는 측벽 각각에 스페이서 형태로 제1상변환막(28)이 형성된다. 상기 제1상변환막(28) 및 제2콘택홀(29) 측면에 스페이서 형태로 제2상변환막(30)이 형성된다. 상기 상부전극(26)과 제2상변환막(30) 상에 제2콘택홀(29)을 매립하는 형태로 제2산화막(31)이 형성된다.As shown in FIG. 2, in the phase change memory device of the present invention, an interlayer
상기 제1 및 제2상변환막은 평면상으로 도넛 형상으로 형성되며, 상기 하부전극 및 상부전극은 폴리실리콘막 또는 금속막으로 이루어지는 것이 바람직하다. The first and second phase conversion films may be formed in a donut shape in plan view, and the lower electrode and the upper electrode may be made of a polysilicon film or a metal film.
상기 상변화 메모리 소자의 읽기(Read) 및 쓰기(Write) 동작시 상기 제2상변환막(30)의 접촉면에서 열이 발생하면 상기 상변화막의 상태가 비정질 상태 또는 결정질 상태로 변한다. 본 발명의 상변환 기억 소자는 상기 상부전극들(26)의 대향하는 측벽과 상기 제1상변환막(28) 및 제2콘택홀(29) 측면에 스페이서 형태의 이중 상변환막을 형성함으로써 하부전극(24)과 제2상변환막(30)과의 접촉면적(A)이 작아지기 때문에 상변화에 필요한 전류를 감소시킬 수 있으므로, 상변환 기억 소자의 속도를 향상시킬 수 있다.When heat is generated at the contact surface of the second
도 3a 내지 도 3e는 본 발명의 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도이다.3A to 3E are cross-sectional views illustrating processes of manufacturing a phase change memory device according to an exemplary embodiment of the present invention.
도 3a에 도시된 바와 같이, 하부패턴(미도시)을 구비한 반도체 기판(21) 상에 하부패턴을 덮도록 제1층간절연막(22)을 형성한다. 그 다음, 상기 제1층간절연막(22) 내에 콘택플러그(23)를 형성한 후에 상기 콘택플러그(23) 및 이에 인접한 층간절연막(22) 상에 하부전극(24)을 형성한다. 이어서, 상기 하부전극(24)을 포함한 층간절연막(22) 상에 제1산화막(25) 및 도전막(26)을 형성한다. 여기에서, 상기 제1산화막 형성 후, CMP 공정을 진행하여 제1산화막 표면을 평탄화시킨다.As shown in FIG. 3A, the first
도 3b에 도시된 바와 같이, 상기 제1산화막(25)이 노출되도록 도전막(26)을 식각하여 제1콘택홀(27)을 형성한다. 그 다음, 상기 식각된 도전막(26)의 측벽에 스페이서 형태로 제1상변환막(28)을 형성한다. As shown in FIG. 3B, the
도 3c에 도시된 바와 같이, 상기 제1산화막(25)을 식각하여 하부전극(24)을 노출시키는 제2콘택홀(29)을 형성한다.As shown in FIG. 3C, the
도 3d에 도시된 바와 같이, 상기 제1상변환막(28)과 제2콘택홀(29)의 측면 상에 스페이서 형태로 제2상변환막(30)을 형성한다.
As shown in FIG. 3D, the second
도 3e에 도시된 바와 같이, 상기 제2상변환막(30)이 형성된 기판 결과물 상에 제2산화막(31)을 형성한다. 이어서, 상기 제2산화막(31)과 도전막(26)을 식각하여 상기 도전막으로 이루어지면서 이격 배치되는 한 쌍의 상부전극(26a, 26b)을 형성한다.As shown in FIG. 3E, the
본 발명에서 상기 제1 및 제2상변환막(28, 30)은 평면상 도넛 형상으로 형성된다. 또한, 상기 하부전극(24) 및 상부전극(26a, 26b)은 폴리실리콘막 또는 금속막으로 형성한다.In the present invention, the first and second
이상, 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.In the above, the present invention has been described with reference to some examples, but the present invention is not limited thereto, and a person of ordinary skill in the art may make many modifications and variations without departing from the spirit of the present invention. I will understand.
이상에서와 같이, 본 발명은 상부전극들의 대향하는 측벽과 제1상변환막 및 제2콘택홀 측면에 스페이서 형태의 이중 상변환막을 형성함으로써 하부전극과 상변환막과의 접촉면적이 작아지므로, 상변화에 필요한 전류를 감소시킬 수 있다.As described above, the present invention reduces the contact area between the lower electrode and the phase change film by forming a spacer-type double phase change film on opposite sidewalls of the upper electrodes, and on the side surfaces of the first phase change film and the second contact hole. The current required for phase change can be reduced.
따라서, 상변환에 필요한 전류량을 감소시킴으로써 상변환 기억 소자의 속도를 향상시킬 수 있다.Therefore, the speed of the phase conversion memory element can be improved by reducing the amount of current required for phase conversion.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040050116A KR100650719B1 (en) | 2004-06-30 | 2004-06-30 | Phase-change memory device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040050116A KR100650719B1 (en) | 2004-06-30 | 2004-06-30 | Phase-change memory device and method for manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060001089A KR20060001089A (en) | 2006-01-06 |
KR100650719B1 true KR100650719B1 (en) | 2006-11-27 |
Family
ID=37104284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040050116A KR100650719B1 (en) | 2004-06-30 | 2004-06-30 | Phase-change memory device and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100650719B1 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7858980B2 (en) * | 2004-03-01 | 2010-12-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reduced active area in a phase change memory structure |
KR100680976B1 (en) * | 2006-01-23 | 2007-02-09 | 주식회사 하이닉스반도체 | Phase change ram device and method of manufacturing the same |
KR100791077B1 (en) | 2006-12-13 | 2008-01-03 | 삼성전자주식회사 | Phase change memory device with small transition volume and method of forming the same |
KR101602007B1 (en) * | 2009-07-02 | 2016-03-09 | 인티그리스, 인코포레이티드 | Hollow gst structure with dielectric fill |
US9640757B2 (en) | 2012-10-30 | 2017-05-02 | Entegris, Inc. | Double self-aligned phase change memory device structure |
-
2004
- 2004-06-30 KR KR1020040050116A patent/KR100650719B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20060001089A (en) | 2006-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100668824B1 (en) | Phase-change memory device and method for manufacturing the same | |
KR100650761B1 (en) | Phase change memory device and method of manufacturing the same | |
KR100668825B1 (en) | Phase-change memory device and method for manufacturing the same | |
KR100567067B1 (en) | Phase-change memory device and method for manufacturing the same | |
KR100980295B1 (en) | Method of manufacturing phase change RAM device | |
KR100650719B1 (en) | Phase-change memory device and method for manufacturing the same | |
KR100762894B1 (en) | Phase change ram device and method of manufacturing the same | |
KR100997785B1 (en) | Phase-change memory device and method for manufacturing the same | |
KR20060075423A (en) | Phase-change memory device | |
KR101006515B1 (en) | Phase-change memory device and method for manufacturing the same | |
KR20060002133A (en) | Method for manufacturing phase-change random access memory device | |
KR100680976B1 (en) | Phase change ram device and method of manufacturing the same | |
KR101006516B1 (en) | Phase-change memory device and method for manufacturing the same | |
KR100728984B1 (en) | Phase change ram device and method of manufacturing the same | |
KR100728985B1 (en) | Phase change ram device and method of manufacturing the same | |
KR20060001090A (en) | Phase-change memory device and method for manufacturing the same | |
KR100650720B1 (en) | Phase-change memory device and method for manufacturing the same | |
KR100650721B1 (en) | Phase-change memory device and method for manufacturing the same | |
KR20080050099A (en) | Phase change ram device and method of manufacturing the same | |
KR100650722B1 (en) | Phase-change memory device and method for manufacturing the same | |
KR20060122268A (en) | Phase change ram device and method of manufacturing the same | |
KR20060122266A (en) | Phase change ram device and method of manufacturing the same | |
KR20060001101A (en) | Phase-change memory device and method for manufacturing the same | |
KR20060070066A (en) | Phase-change memory device and method manufacturing for the same | |
KR101038312B1 (en) | Phase-change memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |