KR20060000913A - 고밀도플라즈마방식을 이용한 반도체소자의 갭필 방법 - Google Patents

고밀도플라즈마방식을 이용한 반도체소자의 갭필 방법 Download PDF

Info

Publication number
KR20060000913A
KR20060000913A KR1020040049902A KR20040049902A KR20060000913A KR 20060000913 A KR20060000913 A KR 20060000913A KR 1020040049902 A KR1020040049902 A KR 1020040049902A KR 20040049902 A KR20040049902 A KR 20040049902A KR 20060000913 A KR20060000913 A KR 20060000913A
Authority
KR
South Korea
Prior art keywords
chamber
pressure
gap
wafer
flow rate
Prior art date
Application number
KR1020040049902A
Other languages
English (en)
Inventor
김진웅
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040049902A priority Critical patent/KR20060000913A/ko
Publication of KR20060000913A publication Critical patent/KR20060000913A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 갭필능력을 향상시키면서 파티클도 획기적으로 감소시킬 수 있는 고밀도플라즈마방식을 이용한 반도체소자의 갭필 방법을 제공하기 위한 것으로, 본 발명은 챔버 내부에 공정가스를 흘려주어 갭을 갭필하는 고밀도플라즈마산화막을 증착할때, 공정가스 대비 큰 유량(500sccm∼1500sccm 범위)을 갖는 보조가스(He, Ar, H2 또는 O2 중에서 선택)를 첨가하여 챔버의 압력을 4mtorr∼6mtorr 범위의 고압으로 높인 상태에서 증착하므로써, 파티클 발생을 억제할 수 있는 효과와 웨이퍼의 중앙과 에지에서의 막 균일도를 향상시킬 수 있는 효과가 있다.
HDP, CVD, 챔버, 고압, 저압, 헬륨, 파티클, 유량, 막균일도

Description

고밀도플라즈마방식을 이용한 반도체소자의 갭필 방법{METHOD FOR GAPFILLING IN SEMICONDUCTOR DEVICE USING HIGH-DENSITY-PLASMA PROCESS}
도 1은 종래기술에 따른 HDP-CVD 장비를 도시한 도면,
도 2는 본 발명의 실시예에 따른 고밀도플라즈마방식을 이용한 갭필 방법을 도시한 공정 흐름도,
도 3a는 He의 유량이 300sccm인 경우의 파티클의 수량을 측정한 결과,
도 3b는 He의 유량이 900sccm인 경우의 파티클의 수량을 측정한 결과,
도 4는 He의 유량에 따른 막 균일도를 측정한 결과,
도 5a 및 도 5b는 헬륨의 유량에 따른 갭필을 비교한 도면.
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체소자의 갭필(Gapfill) 방법에 관한 것이다.
반도체 소자가 고집적화되면서 디자인 룰(design rule)이 점점 작아지고 있 다. 특히, 소자분리공정(Isolation) 중의 하나인 STI(Shallow Trench Isolation) 공정시에 트렌치를 갭필하는 경우에 있어서 점점 작아지는 CD(Critical Demension)로 인해 트렌치의 종횡비(aspect ratio)가 점점 커지고 있다. 이러한 높은 종횡비를 갖는 트렌치를 갭필하기 위한 다양한 갭필 방법들과 물질들이 제안되고 있다.
일반적으로 갭필에 사용되는 물질은 BPSG(Boron Phosphorus Silicate Glass), O3-TEOS USG(Tetra Ethyl Ortho Silicate Undoped Silicate Glass), 고밀도플라즈마산화막(HDP oxide) 등이 있다. 그러나, BPSG는 800℃ 이상의 고온 리플로우(reflow) 공정이 필요하며, 또한 고온 리플로우 공정시 막내 P, B이 확산되는 문제가 있고, 습식 식각시 식각량이 많아서 작은 트렌치를 갭필하기에는 부적합하다. 그리고, O3-TEOS USG은 BPSG보다 적은 열부담(thermal budget)을 갖지만 갭필 특성이 불량하여 고집적 반도체 소자에는 적용할 수 없다.
이러한 문제점을 해결하기 위해 도입된 것이 적은 열부담과 우수한 갭필 특성을 갖는 고밀도플라즈마-화학기상증착(High Density Plasma-Chemical Vapor Deposition; 이하 'HDP-CVD'라고 약칭함)방식의 산화막이다.
도 1은 종래기술에 따른 HDP-CVD 장비를 도시한 도면이다.
도 1을 참조하면, 종래 HDP-CVD 장비는 챔버(100), HDP-CVD 공정에 의해 막이 증착되는 웨이퍼(101), 웨이퍼(101) 아래에 위치하여 웨이퍼(101)를 고정시키는 정전척(102), 정전척(102) 아래에 위치하며 웨이퍼(101)의 로딩 및 언로딩을 담당하는 이동수단(103), 챔버(100)의 측면쪽에 구비된 가스주입구(104), 챔버(100)를 가열하기 위한 유도코일(105), 챔버(100)의 바닥쪽에 위치하여 부산물을 외부로 배출하기 위한 터보펌프(106)를 구비한다.
도 1에서, 도면부호 'T'는 챔버의 탑부분, 'C'는 챔버의 중앙부분, 'S'는 챔버의 측면, 'B'는 챔버의 바닥을 나타낸다.
도 1과 같은 HDP-CVD 장비를 이용하여 갭필하는 경우, 갭필 능력을 향상시키기 위해 공정가스(Process gas)의 유량(flow rate)을 줄여 챔버의 압력(pressure)을 낮추고 있다.
예컨대, 도 1과 같은 HDP-CVD 장비를 이용하여 실리콘산화막으로 갭필하는 경우, 공정가스는 가스주입구(104)를 통해 주입되는데, 이때 공정가스로는 실레인(SiH4)과 산소(O2)를 혼합하여 주입한다. 이들 공정가스의 유량을 상대적으로 적게 유지하면 챔부(100) 내부의 압력이 2mtorr 이하로 낮아지고, 이로써 증착속도를 낮추어 단차피복성(Step coverage)이 우수해지므로써 갭필능력이 향상된다.
그러나, 이러한 공정은 막 증착시에 챔버 내부에 증착되는 막의 두께가 챔버 내부의 부위별로 다르게 된다. 즉, 도 1의 가스주입구(104)를 통해 공정가스가 주입되는 경우, 가스주입구(104)의 주변에 가까운 웨이퍼(101)의 에지쪽에서 가스주입구(104)로부터 멀리 떨어져 있는 웨이퍼(101)의 중앙쪽에 비해 두껍게 증착된다. 일반적으로 막증착시 웨이퍼상에서 증착됨과 동시에 챔버(100)의 내벽에도 막이 증착되는 것으로 알려져 있으므로, 공정가스의 유량을 적게 유지하게 되면 챔버(100)의 탑부분(T), 중앙부분(C) 및 바닥부분(B)에 도달하는 공정가스가 적어지게 되어 챔버의 탑부분(T)과 바닥부분(B)에 증착되는 막의 두께가 챔버의 다른 부분(예, 챔버의 측면(S))에 비해 상대적으로 얇다.
그리고, 챔버 내부에 증착된 막들은 반드시 제거되어야 하고, 그렇지 않을 경우에는 웨이퍼 상에 증착되는 막에 파티클 소스(Particle source)로 작용하는 문제를 초래한다. 이를 위해 HDP-CVD 장비에서는 증착공정시 반드시 챔버 세정(Chamber Cleaning) 공정을 병행한다.
챔버세정 공정시에는 챔버의 내벽에 막이 잔류하지 않아야 되므로 두껍게 증착된 측면부분을 기준으로 세정 공정을 진행하게 되며, 이때 Ar, He, NF3, H2와 같은 식각기능이 있는 가스를 공정가스와 함께 주입하거나 막 증착완료후에 주입한다. 이와 같은 세정공정으로 인해 상대적으로 얇게 증착된 탑부분과 바닥부분은 과도식각(Over etch)이 진행될수밖에 없다.
이와 같은 과도식각으로 인해 챔버의 수명이 단축되고, 막 증착시에 파티클소스로 작용하는 문제를 초래한다.
상기한 바에 따르면, 종래기술과 같이 세정공정시의 가스를 포함한 공정가스의 유량을 줄여 갭필능력을 향상시키는 경우에는, 챔버의 압력을 낮추기 위한 것이라기보다는 막의 증착속도를 낮추기 위한 것이며, 이로 인해 종래기술은 챔버의 수명단축이나 파티클소스가 다량 발생되는 문제가 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 갭필능력을 향상시키면서 파티클도 획기적으로 감소시킬 수 있는 고밀도플라즈마방식을 이용한 반도체소자의 갭필 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 갭필 방법은 고밀도플라즈마방식의 챔버 내부에 갭이 형성된 웨이퍼를 로딩시키는 단계, 상기 챔버 내부에 공정가스를 흘려주어 상기 갭을 갭필하는 고밀도플라즈마산화막을 증착하되, 상기 공정가스 대비 큰 유량을 갖는 보조가스를 첨가하여 상기 챔버의 압력을 높인 상태에서 증착하는 단계, 및 상기 챔버 외부로 상기 웨이퍼를 언로딩시키는 단계를 포함하는 것을 특징으로 하며, 상기 보조가스는 He, Ar, H2 또는 O2 중에서 선택되는 것을 특징으로 하고, 상기 보조가스는 500sccm∼1500sccm 범위의 유량으로 첨가되는 것을 특징으로 하며, 상기 보조가스를 첨가하여 상기 챔버의 압력을 4mtorr∼6mtorr 범위의 고압으로 유지시키는 것을 특징으로 한다.
또한, 본 발명의 반도체소자의 갭필 방법은 고밀도플라즈마방식의 챔버 내부에 갭이 형성된 웨이퍼를 로딩시키는 단계, 상기 챔버 내부의 압력을 높이도록 보조가스를 첨가하는 단계, 상기 압력이 높아진 챔버 내부에 공정가스를 흘려주어 상기 갭을 갭필하는 고밀도플라즈마산화막을 증착하는 단계, 및 상기 챔버 외부로 상기 웨이퍼를 언로딩시키는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 반도체소자의 갭필 방법은 외측에 스로틀밸브가 장착된 챔버 내부에 갭이 형성된 웨이퍼를 로딩시키는 단계, 상기 챔버 내부에 공정가스를 흘려주어 상기 갭을 갭필하는 고밀도플라즈마산화막을 증착하되, 상기 스로틀밸브를 이용하여 상기 챔버의 압력을 높인 상태에서 증착하는 단계, 및 상기 챔버 외부로 상기 웨이퍼를 언로딩시키는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명은 HDP-CVD 장비를 이용하여 막을 증착할 때 헬륨(He) 가스와 같은 보조가스를 첨가하여 챔버의 압력을 높여주어 공정가스가 챔버의 중앙부분 및 탑부분까지 충분히 도달하도록 한다. 이로써 챔버세정 공정시에 챔버의 탑부분이 과도 식각되는 것을 제어하여 웨이퍼에 막증착시 발생하는 파티클의 발생을 억제하는 방법을 제안한다.
도 2는 본 발명의 실시예에 따른 고밀도플라즈마방식을 이용한 갭필 방법을 도시한 공정 흐름도이다.
도 2를 참조하면, 고밀도플라즈마방식을 이용한 갭필 공정은 웨이퍼 로딩스텝(21), 플라즈마 히팅 스텝(22), 고압조건의 증착 스텝(23) 및 웨이퍼 언로딩 스텝(24)의 순서로 진행되는 시퀀스를 갖는다.
먼저, 트렌치와 같은 갭이 형성된 웨이퍼를 챔버 내부로 로딩시킨 후, 플라즈마히팅스텝(22)을 진행한다. 여기서, 플라즈마히팅스텝(22)은 막이 갭필될 예정 온도로 웨이퍼의 온도를 가열시키기 위한 것이며, 이와 같이 웨이퍼를 플라즈마를 이용하여 가열시켜주므로써 갭필되는 산화막의 우수한 갭필능력을 구현할 수 있는 증착온도를 확보한다.
상기한 플라즈마히팅스텝(22)후에, 갭필을 위한 산화막의 증착스텝(23)을 진행하되, 챔버 내부를 고압조건으로 유지시킨 상태에서 진행한다. 갭필을 위한 산화막으로는 주로 실리콘산화막(Silicon oxide)을 증착한다.
예컨대, 공정가스로 SiH4와 O2를 주입하고, He 가스와 같은 보조가스를 첨가하여 실리콘산화막 증착을 진행하며, 이때, 공정가스인 SiH4와 O2의 유량은 감소시키고, He의 유량은 상대적으로 공정가스의 유량에 비해 증가시켜 챔버 내부의 압력을 높인다. He는 실질적으로 실리콘산화막의 증착에는 참여하지 않고 챔버 내부의 압력을 증가시키기 위해 첨가된 것이다.
여기서, 공정가스의 유량을 감소시키므로써 막의 증착속도 저하를 얻어 갭필능력이 우수해지고, He의 유량을 증가시켜 챔버 내부의 압력을 4mtorr∼6mtorr 범위의 고압조건으로 유지해주므로써 파티클 발생을 방지한다.
위와 같이, 챔버 내부의 압력을 4mtorr∼6mtorr 범위의 고압조건으로 유지시키기 위해 He은 500sccm∼1500sccm 범위의 유량으로 주입한다. 이때, He의 유량이 900sccm인 경우 공정가스인 SiH4와 O2의 혼합 유량은 100sccm 미만으로서, SiH 4와 O2의 혼합 가스 대 He의 비율은 1:9 정도를 유지한다. 여기서, 실질적으로 갭필에 관여하는 공정가스가 SiH4와 O2 가스이고, 공정가스의 유량이 작아지고 있는 실정이므 로 He의 유량을 늘려주어 챔버 내부의 압력을 4mtorr∼6mtorr 범위의 고압조건으로 유지한다.
한편, 챔버의 압력을 증가시키기 위해 첨가되는 가스는 He외에 Ar, O2, H2 중에서 선택될 수 있다. 이때, O2는 실리콘산화막 증착에 참여하는 공정가스로서, 공정가스인 O2를 유량을 증대시켜 주입하는 경우에도 챔버 내부의 압력을 고압조건으로 유지시킬 수 있다. 여기서, 챔버 내부에 주입되는 공정가스인 SiH4가 매우 작은 유량을 가지므로 O2가 과량 주입된다 하더라도 증착속도 증가에는 한계가 있으며, 증착에 관여하고 남는 잉여 O2가 챔버 내부의 압력을 높이는 것이다.
그리고, 챔버의 압력을 높여주기 위해 사용되는 가스들의 유량은 증착스텝을 진행하는 동안 일정하게 챔버의 압력을 고압으로 유지시키기 위해 500sccm∼1500sccm 범위내에서 선택될 것이며, 이로써 파티클 발생이나 공정 안정화 측면에서 유리하다.
상기한 바와 같이 일련의 공정에 의해 산화막을 증착하여 갭필을 완료한 후에, 웨이퍼를 챔버 밖으로 빼내는 웨이퍼 언로딩 스텝(24)을 진행한다.
도 3a는 He의 유량이 300sccm인 경우의 파티클의 수량을 측정한 결과이고, 도 3b는 He의 유량이 900sccm인 경우의 파티클의 수량을 측정한 결과이다.
도 3a 및 도 3b에서 가로축은 웨이퍼가 장착된 슬롯의 번호(Slot number)이고 세로축은 파티클의 수량을 나타낸다. 여기서, 슬롯의 번호는 1번부터 11번까지 부여하여 파티클의 수량을 측정하였으며, 세정공정은 슬롯번호 1번 웨이퍼가 들어가기 전과 슬롯번호 7번 웨이퍼가 진행된 후 진행하였다. 이때, 파티클의 수량은 세정공정의 영향이 있는 것을 고려하여 1번 웨이퍼와 8번 웨이퍼에서 측정된 파티클의 수량은 제외시켰다.
도 3a를 살펴보면, He의 유량이 300sccm 정도로 적게 주입되는 경우, 파티클의 수량이 웨이퍼마다 다르지만 5개∼25개 정도의 범위 내에서 평균 16.5개로 측정되었다.
이에 반해, 도 3b를 살펴보면, He의 유량이 900sccm 정도로 매우 많게 주입되는 경우, 파티클의 수량이 웨이퍼마다 다르지만 1개∼25개 정도의 범위내에서 평균 3개로 측정되었다. 이때, 1번 웨이퍼와 8번 웨이퍼에서 파티클의 수량이 크게 측정된 것은 세정공정에 기인한 것으로, 평균값 측정시에 이들 웨이퍼는 제외시킨다.
위와 같은 결과에 따르면, He의 유량을 증가시키면 파티클의 발생 수량이 현저히 감소함을 알 수 있다.
예컨대, He의 유량을 증가시켜 챔버 내부의 압력을 고압으로 유지해주면 가스주입구를 통해 주입되는 공정가스가 웨이퍼의 중앙부분까지 충분히 도달하여 웨이퍼의 에지와 중앙부분에서 균일한 두께로 막이 증착된다. 이와 동시에 챔버의 탑부분, 바닥부분 및 측면부분에서도 균일하게 막이 증착되고, 챔버 내부에 증착된 막들을 제거하기위한 챔버 세정 공정시에 챔버의 탑부분과 바닥부분에서 과도식각이 발생하지 않는다.
그리고, He의 유량을 증가시키므로써 챔버의 압력증가를 얻음과 동시에 부가적으로 막의 균일도(Uniformity)도 향상시켜준다. 즉, He 가스로 인해 압력이 높아짐에 따라 헬륨가스가 공정가스를 웨이퍼의 중앙부분쪽으로 이동시켜주고, 이로써 웨이퍼의 중앙과 웨이퍼의 에지에서 증착되는 막이 균일한 두께로 증착된다.
도 4는 He의 유량에 따른 막 균일도를 측정한 결과이다. 도 4에서, 가로축은 헬륨의 유량이고, 세로축은 막균일도를 나타낸다.
도 4를 참조하면, He의 유량이 300sccm 정도일 경우 막균일도가 4.2%로 측정되었고, He의 유량이 900sccm일 경우 막균일도가 2.5%로 측정되었으며, He의 유량이 100sccm으로부터 900sccm까지 점차 증가할수록 막균일도를 나타내는 수치가 점차 감소함을 알 수 있다. 여기서, 막균일도는 그 수치가 낮을수록 우수하다.
도 5a 및 도 5b는 He의 유량에 따른 갭필을 비교한 도면으로서, 도 5a는 He륨의 유량이 300sccm 인 경우이고, 도 5b는 He의 유량이 900sccm 인 경우이다.
도 5a 및 도 5b를 참조하면, 갭필프로파일이 유사한 것으로 나타나고 있음을 알 수 있는데, 이는 He의 유량 차이는 갭필능력에 크게 영향을 미치지 않는다는 것을 의미한다. 결국, 챔버의 압력도 갭필에 큰 영향을 미치지 않는다는 것을 알 수 있다.
전술한 실시예에서는 챔버 내부에 He 가스를 첨가해주어 챔버의 압력을 고압조건으로 유지시키고 있으나, 가스를 첨가하지 않고 스로틀밸브(Throttle valve)를 이용하여 챔버의 압력을 높일 수도 있다. 여기서, 스로틀밸브는 도 1과 같은 HDP-CVD 장비에서 챔버와 터보펌프 사이에 장착 가능하다.
또한, 챔버의 압력을 증착스텝에서만 높이는 것외에도 증착스텝 이전부터 챔버의 압력을 높일 수도 있다. 즉, 증착스텝 이전에 챔버 내부에 He 가스를 넣어 챔버의 압력을 고압으로 유지시킨 상태에서 증착스텝을 진행한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 HDP-CVD 장비를 사용하여 갭필시 헬륨가스를 첨가해주어 압력을 높여주므로써 파티클 발생을 억제할 수 있는 효과가 있다.
또한, 첨가되는 헬륨가스가 공정가스의 운반자 역할을 하여 웨이퍼의 중앙으로 보내주므로 웨이퍼의 중앙과 에지에서의 막 균일도를 향상시킬 수 있는 효과가 있다.

Claims (10)

  1. 고밀도플라즈마방식의 챔버 내부에 갭이 형성된 웨이퍼를 로딩시키는 단계;
    상기 챔버 내부에 공정가스를 흘려주어 상기 갭을 갭필하는 고밀도플라즈마산화막을 증착하되, 상기 공정가스 대비 큰 유량을 갖는 보조가스를 첨가하여 상기 챔버의 압력을 높인 상태에서 증착하는 단계; 및
    상기 챔버 외부로 상기 웨이퍼를 언로딩시키는 단계
    를 포함하는 반도체소자의 갭필 방법.
  2. 제1항에 있어서,
    상기 보조가스는 He, Ar, H2 또는 O2 중에서 선택되는 것을 특징으로 하는 반도체소자의 갭필 방법.
  3. 제2항에 있어서,
    상기 보조가스를 500sccm∼1500sccm 범위의 유량으로 첨가시키는 것을 특징으로 하는 반도체소자의 갭필 방법.
  4. 제3항에 있어서,
    상기 보조가스를 첨가하여 상기 챔버의 압력을 4mtorr∼6mtorr 범위의 고압으로 유지시키는 것을 특징으로 하는 반도체소자의 갭필 방법.
  5. 고밀도플라즈마방식의 챔버 내부에 갭이 형성된 웨이퍼를 로딩시키는 단계;
    상기 챔버 내부의 압력을 높이도록 보조가스를 첨가하는 단계;
    상기 압력이 높아진 챔버 내부에 공정가스를 흘려주어 상기 갭을 갭필하는 고밀도플라즈마산화막을 증착하는 단계; 및
    상기 챔버 외부로 상기 웨이퍼를 언로딩시키는 단계
    를 포함하는 반도체소자의 갭필 방법.
  6. 제5항에 있어서,
    상기 챔버의 압력을 높이도록 상기 보조가스는 500sccm∼1500sccm 범위의 유량으로 첨가되는 것을 특징으로 하는 반도체소자의 갭필 방법.
  7. 제5항 또는 제6항에 있어서,
    상기 보조가스는 He, Ar, H2 또는 O2 중에서 선택되는 것을 특징으로 하는 반도체소자의 갭필 방법.
  8. 제6항에 있어서,
    상기 보조가스를 첨가하여 상기 챔버의 압력을 4mtorr∼6mtorr 범위의 고압으로 유지시키는 것을 특징으로 하는 반도체소자의 갭필 방법.
  9. 외측에 스로틀밸브가 장착된 챔버 내부에 갭이 형성된 웨이퍼를 로딩시키는 단계;
    상기 챔버 내부에 공정가스를 흘려주어 상기 갭을 갭필하는 고밀도플라즈마산화막을 증착하되, 상기 스로틀밸브를 이용하여 상기 챔버의 압력을 높인 상태에서 증착하는 단계; 및
    상기 챔버 외부로 상기 웨이퍼를 언로딩시키는 단계
    를 포함하는 반도체소자의 갭필 방법.
  10. 제9항에 있어서,
    상기 스로틀밸브를 이용하여 상기 챔버의 압력을 4mtorr∼6mtorr 범위의 고압으로 유지시키는 것을 특징으로 하는 반도체소자의 갭필 방법.
KR1020040049902A 2004-06-30 2004-06-30 고밀도플라즈마방식을 이용한 반도체소자의 갭필 방법 KR20060000913A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040049902A KR20060000913A (ko) 2004-06-30 2004-06-30 고밀도플라즈마방식을 이용한 반도체소자의 갭필 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040049902A KR20060000913A (ko) 2004-06-30 2004-06-30 고밀도플라즈마방식을 이용한 반도체소자의 갭필 방법

Publications (1)

Publication Number Publication Date
KR20060000913A true KR20060000913A (ko) 2006-01-06

Family

ID=37104133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040049902A KR20060000913A (ko) 2004-06-30 2004-06-30 고밀도플라즈마방식을 이용한 반도체소자의 갭필 방법

Country Status (1)

Country Link
KR (1) KR20060000913A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752190B1 (ko) * 2006-09-04 2007-08-27 동부일렉트로닉스 주식회사 반도체 소자의 갭필 방법
KR20170102778A (ko) * 2016-03-02 2017-09-12 주성엔지니어링(주) 기판 처리 장치
KR20170138979A (ko) * 2017-12-06 2017-12-18 주성엔지니어링(주) 기판 처리 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752190B1 (ko) * 2006-09-04 2007-08-27 동부일렉트로닉스 주식회사 반도체 소자의 갭필 방법
KR20170102778A (ko) * 2016-03-02 2017-09-12 주성엔지니어링(주) 기판 처리 장치
KR20170138979A (ko) * 2017-12-06 2017-12-18 주성엔지니어링(주) 기판 처리 장치

Similar Documents

Publication Publication Date Title
US7294588B2 (en) In-situ-etch-assisted HDP deposition
US6908862B2 (en) HDP-CVD dep/etch/dep process for improved deposition into high aspect ratio features
US6929700B2 (en) Hydrogen assisted undoped silicon oxide deposition process for HDP-CVD
US9012302B2 (en) Intrench profile
US6559026B1 (en) Trench fill with HDP-CVD process including coupled high power density plasma deposition
US7799698B2 (en) Deposition-selective etch-deposition process for dielectric film gapfill
US7097886B2 (en) Deposition process for high aspect ratio trenches
JP4790170B2 (ja) Ｈｄｐ−ｃｖｄを用いて高いアスペクト比のギャップ充填を達成するためのガス化学サイクリング
JP5225081B2 (ja) 堆積・エッチングシーケンスを用いたギャップ充填
US20040152341A1 (en) HDP-CVD deposition process for filling high aspect ratio gaps
US8414747B2 (en) High-throughput HDP-CVD processes for advanced gapfill applications
US20130260564A1 (en) Insensitive dry removal process for semiconductor integration
KR20050017585A (ko) 고밀도 플라즈마 증착법을 이용한 갭필 방법
US7189639B2 (en) Use of germanium dioxide and/or alloys of GeO2 with silicon dioxide for semiconductor dielectric applications
US6812153B2 (en) Method for high aspect ratio HDP CVD gapfill
US20070059900A1 (en) Multi-step depositing process
US20080194074A1 (en) Annealing process of polysilizane layer and method of forming isolation layer of semiconductor device employing the same
US8497211B2 (en) Integrated process modulation for PSG gapfill
US7183173B2 (en) Method for forming isolation film in semiconductor device
KR20060000913A (ko) 고밀도플라즈마방식을 이용한 반도체소자의 갭필 방법
US20080299775A1 (en) Gapfill extension of hdp-cvd integrated process modulation sio2 process
KR101025730B1 (ko) 반도체 소자의 소자분리 방법
KR100877257B1 (ko) 반도체 소자의 트렌치 매립방법
KR20050120969A (ko) 디이디 방식을 이용한 반도체소자의 갭필 방법
KR20090120229A (ko) 절연막 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination