KR20060000595A - 폴리실리콘을 이용한 액정표시장치용 어레이 기판의 제조방법 - Google Patents
폴리실리콘을 이용한 액정표시장치용 어레이 기판의 제조방법 Download PDFInfo
- Publication number
- KR20060000595A KR20060000595A KR1020040049507A KR20040049507A KR20060000595A KR 20060000595 A KR20060000595 A KR 20060000595A KR 1020040049507 A KR1020040049507 A KR 1020040049507A KR 20040049507 A KR20040049507 A KR 20040049507A KR 20060000595 A KR20060000595 A KR 20060000595A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- mask
- polysilicon
- photoresist
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 94
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 78
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 121
- 238000000034 method Methods 0.000 claims abstract description 81
- 229920005591 polysilicon Polymers 0.000 claims abstract description 77
- 230000000903 blocking effect Effects 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 229
- 229910052751 metal Inorganic materials 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 39
- 239000011241 protective layer Substances 0.000 claims description 31
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 23
- 239000011810 insulating material Substances 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 12
- 239000007769 metal material Substances 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 7
- 239000011651 chromium Substances 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 238000002425 crystallisation Methods 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 229910000838 Al alloy Inorganic materials 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 230000008025 crystallization Effects 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 239000010409 thin film Substances 0.000 abstract description 27
- 230000007547 defect Effects 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 22
- 239000004065 semiconductor Substances 0.000 description 16
- 229910004205 SiNX Inorganic materials 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 239000002356 single layer Substances 0.000 description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- -1 acryl Chemical group 0.000 description 2
- 238000001994 activation Methods 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910001414 potassium ion Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
종래의 폴리실리콘을 이용한 액정표시장치용 어레이 기판 특히 PMOS 타입의 어레이 기판은 탑 게이트 방식으로 6마스크 공정에 의해 제작되어진다. 하지만, 마스크 공정은 포토레지스트의 도포, 노광, 현상 및 에칭공정을 진행하게 되므로, 보다 적은 회수로 마스크 공정을 진행하여 어레이 기판을 제조하는 것이 제조비용 절감 및 수율 향상에 유리하다.
본 발명은 보텀 게이트 구조로써 박막 트랜지스터를 형성하는 것을 특징으로 하며, p+도핑을 위한 도핑 블록킹 마스크 형성을 위한 마스크 공정의 진행에 있어 특별한 패턴을 갖는 마스크없이 게이트 전극을 마스크로 하는 배면노광을 실시함으로써 도핑되어 형성된 오믹콘택층이 게이트 전극을 기준으로 쉬프트 되는 현상을 억제하여 마스크의 미스얼라인 등에 의한 불량을 방지하며, 우수한 특성을 갖는 박막 트랜지스터를 형성하며, 총 마스크 공정 또한 종래의 6회에서 5회 또는 4회로 줄여 진행함으로써 제조 시간을 단축하고 제조비용을 절감할 수 있는 폴리실리콘을 이용한 액정표시장치용 어레이 기판의 제조 방법을 제공한다.
폴리 실리콘, 공정단순화, 마스크 절감, 회절노광, 보텀 게이트
Description
도 1은 일반적인 폴리실리콘을 이용한 액정표시장치용 어레이 기판을 개략적으로 도시한 평면도.
도 2 내지 도 7은 종래의 폴리실리콘을 이용한 PMOS타입의 어레이 기판의 박막 트랜지스터 형성부의 제조 공정에 따른 단면도.
도 8 내지 도 19는 본 발명의 제 1 실시예에 의한 폴리 실리콘을 이용한 액정표시장치용 어레이 기판의 제조 공정별 단면도.
도 20 내지 도 22는 본 발명의 제 2 실시예에 의한 폴리 실리콘을 이용한 액정표시장치용 어레이 기판의 제조 공정별 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
101 : 기판 103 : 버퍼층
113 : 게이트 전극 118 : 게이트 절연막
123 :폴리 실리콘층 130 : 포토레지스트층
본 발명은 액정표시장치에 관한 것으로, 특히 폴리실리콘을 반도체층으로 하는 액정표시장치용 어레이 기판의 제조방법에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.
액정표시장치는 화소를 구동하는 방식에 따라 수동행렬 액정표시장치와 능동행렬 액정표시장치로 나눌수 있는데, 이중에서 능동행렬 액정표시장치는 하나의 화소가 각 화소마다 형성된 박막 트랜지스터로 구동이 된다.
이러한 박막 트랜지스터는 게이트 전극과 반도체층과 게이트 및 소스 전극으로 구성되며, 이 중 반도체층은 채널이 형성되는 곳으로 박막 트랜지스터의 특성을 좌우한다.
이러한 반도체층은 일반적으로 비정질 실리콘이나 폴리실리콘을 이용하는데, 최근들어 박막 트랜지스터의 반도체층을 비정질 실리콘에서 폴리실리콘으로 대체하고 있다. 이는 폴리실리콘이 비정질 실리콘에 비해 전계 이동도가 높고 빛 누설전류가 거의 없으며 기판 상에 구동회로를 제작할 수 있다는 장점을 갖기 때문이다.
도 1은 일반적인 폴리실리콘을 이용한 액정표시장치용 어레이 기판을 개략적으로 도시한 평면도이다.
도시한 바와 같이, 통상적인 폴리실리콘을 이용한 액정표시장치용 어레이 기 판은 화상을 표시하는 표시부(3)와 구동회로부(5)가 같이 기판 상에 형성되어 있다. 상기 표시부(3)는 기판(1)의 중앙에 위치하고, 상기 표시부(3)의 일측과 이에 평행하지 않은 타측에 각각 게이트 및 데이터 구동회로부(5a, 5b)가 위치하고 있다. 상기 표시부(3)에는 상기 게이트 구동회로부(5a)와 연결된 다수 개의 게이트 배선(7)과 상기 데이터 구동회로부(5b)와 연결된 다수 개의 데이터 배선(9)이 교차하여 구성되며, 두 배선이 교차하여 정의되는 화소영역(P)에는 화소전극(10)이 형성되어 있고, 상기 두 배선의 교차지점에는 화소전극(10)과 연결된 스위칭 소자인 박막 트랜지스터(Tr)가 위치하고 있다.
또한, 상기 게이트 및 데이터 구동회로부(5a, 5b)는 외부신호 입력단(12)과 연결되어 있으며, 상기 게이트 및 데이터 구동회로부(5a, 5b)는 상기 외부신호 입력단(12)을 통하여 입력된 외부신호를 내부에서 조절하여 각각 게이트 및 데이터 배선(7, 9)을 통해 표시부(3)로 디스플레이 컨트롤 신호 및 데이터 신호를 공급하기 위한 것이다. 따라서 상기 게이트 및 데이터 구동회로부(5a, 5b) 내부에는 입력되는 신호를 적절하게 출력시키기 위하여 CMOS(complementary metal-oxide semiconductor) 또는 PMOS(p channel metal-oxide semiconductor) 인버터(inverter)가 형성되어 있다.
전술한 폴리실리콘을 이용한 액정표시장치용 어레이 기판은 구동회로부 내부에 인버터로서 CMOS를 구성하느냐 또는 PMOS를 구성하느냐에 따라 CMOS 또는 PMOS 타입으로 나눌 수 있으며, 최근에는 도핑 공정이 비교적 간단하여 더 적은 마스크 공정 단계로써 제작이 가능한 PMOS 타입의 어레이 기판이 많이 이용되고 있다.
PMOS타입의 소자로써 구성되는 어레이 기판은 구동회로부의 구동소자와 화소내의 스위칭 소자를 구성하는 박막 트랜지스터에 있어 폴리실리콘의 반도체층에 p+도핑을 실시함으로써 제작할 수 있다.
이후에는 일반적인 폴리실리콘을 이용한 PMOS 타입의 어레이 기판의 제조 방법에 대해 도면을 참조하여 설명한다.
도 2 내지 도 7은 폴리실리콘을 이용한 PMOS타입의 어레이 기판의 박막 트랜지스터 형성부의 제조 공정에 따른 단면을 도시한 것이다.
도 2에 도시한 바와 같이, 투명한 기판(20)에 무기절연물질을 전면에 증착하여 버퍼층(25)을 형성한다. 다음, 상기 버퍼층(25)이 형성된 기판(20) 상에 비정질 실리콘(a-Si)을 전면에 증착하고, 탈수소화 과정을 진행한 후, 레이저 결정화 공정을 진행하여 상기 비정질 실리콘층을 폴리 실리콘층으로 결정화시킨다. 이후, 제 1 마스크 공정을 실시하여 상기 폴리 실리콘층을 패터닝함으로써 반도체층(30)을 형성한다.
다음, 3에 도시한 바와 같이, 상기 반도체층(30)이 형성된 기판(20) 전면에 무기절연물질을 전면에 증착하여 게이트 절연막(45)을 형성한다. 이후, 금속물질을 상기 게이트 절연막(45) 위로 전면에 증착한 후, 제 2 마스크 공정을 진행하여 상기 반도체층(30)과 중첩하여 게이트 전극(50)을 형성한다. 이때, 도면에 나타나지 않았지만, 기판(20)상의 표시부(미도시)에는 다수의 게이트 배선(미도시)이 형성된다. 다음, 상기 게이트 전극(50)을 마스크로 이용하여 기판(20) 전면에 이온주입에 의한 고도즈량의 p+ 도핑을 실시하여 게이트 전극(50)에 대응되는 영역의 반도체층 을 제외한 반도체층(30) 전 영역에 p+ 도핑된 p형 오믹콘택층(30b)을 형성한다. 이때, 게이트 전극(50)에 의해 p+도핑이 이루어지지 않은 반도체층(30a)은 액티브층(30a)을 형성하게 된다. 이후, 상기 p+도핑이 이루어진 오믹콘택층(30b)을 활성화시키기 위한 활성화 공정을 실시한다.
다음, 도 4에 도시한 바와 같이, 상기 활성화 공정이 완료된 기판(20) 상의 상기 반도체층(30) 위로 전면에 질화실리콘(SiNx) 또는 산화실리콘(SiO2)과 같은 무기절연물질을 증착하여 층간절연막(70)을 형성하고, 제 3 마스크 공정을 실시하여 층간절연막과 그 하부의 게이트 절연막 일부를 일괄 또는 연속 식각함으로써 오믹콘택층(30b) 일부를 외부로 노출시키는 반도체층 콘택홀(73a, 73b)을 형성한다.
다음, 도 5에 도시한 바와 같이, 상기 반도체층 콘택홀(73a, 73b)을 갖는 층간절연막(70)이 형성된 기판(20) 상에 금속물질을 증착하고 제 4 마스크 공정을 진행하여 상기 반도체층 콘택홀(73a, 73b)을 통해 오믹콘택층(30b)과 각각 접촉하는 소스 및 드레인 전극(80a, 80b)을 형성한다. 이때, 도면에는 나타나지 않았지만, 기판(20)상의 표시부(미도시)에는 하부의 게이트 배선(미도시)과 교차하는 데이터 배선(미도시)이 형성된다.
다음, 도 6에 도시한 바와 같이, 상기 소스 및 드레인 전극(80a, 80b)이 형성된 기판(20) 상에, 무기절연물질인 질화실리콘(SiNx)을 전면에 증착하고, 상기 질화실리콘(SiNx)의 수소화 열처리를 진행한 후, 제 5 마스크 공정을 진행하여 하부의 드레인 전극 일부를 노출시키는 드레인 콘택홀(95)을 갖는 보호층(90)을 형성 한다.
다음, 도 7에 도시한 바와 같이, 상기 드레인 콘택홀을 갖는 보호층(90)이 형성된 기판 상에 투명 도전성 물질을 전면에 증착하고, 제 6 마스크 공정을 진행하여 상기 드레인 콘택홀(95)을 통해 드레인 전극(90b)과 접촉하는 화소전극(97)을 형성함으로써 폴리실리콘을 이용한 PMOS타입의 어레이 기판을 완성한다.
하지만, 전술한 폴리실리콘을 이용한 액정표시장치용 어레이 기판의 제조에 있어서는 총 6번의 마스크 공정을 진행함으로써 어레이 기판의 제조를 완성할 수 있는데, 상기 마스크 공정은 포토레지스트의 도포(photo resist coating)와 상기 도포된 포토레지스트를 노광(exposure), 현상(develop)하는 등의 복잡한 공정이므로, 마스크 공정을 많이 진행할수록 어레이 기판의 제조비용 및 공정시간이 증가되고, 이로 인하여 생산수율이 떨어지게 되고, 더욱이 마스크 공정을 많이 진행할 수록 박막 트랜지스터 소자에 결함을 발생시킬 확률이 높아지는 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 폴리실리콘의 액정표시장치용 어레이 기판의 제조에 있어 공정 마스크 수를 줄임으로써 공정수 및 공정시간을 단축하여 생산수율을 향상시키고 나아가 제조비용을 줄이는 것을 그 목적으로 한다.
또한, 노광방법을 달리 실시함으로써 노광의 미스얼라인(miss align)으로 인한 불량을 방지하는 것을 또 다른 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 폴리실리콘을 이용한 액정표시장치용 어레이 기판의 제조 방법은 기판 상에 제 1 금속층을 전면에 형성하는 단계와; 상기 제 1 금속층에 게이트 전극을 포함하는 게이트 배선을 형성하는 단계와; 상기 게이트 전극과 게이트 배선이 형성된 기판 전면에 게이트 절연막과 비정질 실리콘층을 형성하는 단계와; 상기 비정질 실리콘층을 결정화 공정을 진행하여 폴리 실리콘층으로 결정화하는 단계와; 상기 폴리 실리콘층 위로 제 1 포토레지스트층을 형성한 후, 상기 게이트 전극을 마스크로 이용하여 배면노광을 실시하여 상기 게이트 전극에 대응하는 영역의 폴리 실리콘층 위로 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 블록킹 마스크로 하여 적정 도즈량을 갖는 p+ 도핑을 실시하는 단계와; 상기 도핑이 실시된 폴리실리콘층 위로 전면에 제 2 금속층을 형성하는 단계와; 상기 제 2 금속층 위로 전면에 제 2 포토레지스트층을 형성하고 회절노광을 실시하여 데이터 배선을 포함하여 소스 및 드레인 전극과 그 하부의 오믹 콘택층과 액티브층을 형성하는 단계를 포함한다.
이때, 상기 소스 및 드레인 전극과 그 하부의 오믹 콘택층과 액티브층을 형성하는 단계 이후에는 상기 소스 및 드레인 전극 위로 보호층을 형성하는 단계와; 상기 보호층이 형성된 기판에 마스크 공정을 진행하여 드레인 콘택홀을 형성하는 단계와; 상기 드레인 콘택홀이 구비된 보호층 위로 투명 도전성 물질을 증착하고 상기 드레인 콘택홀을 통해 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 더욱 포함한다.
또한, 상기 소스 및 드레인 전극과 그 하부의 오믹 콘택층과 액티브층을 형성하는 단계 이후에는 상기 소스 및 드레인 전극 위로 전면에 보호층을 형성하는 단계와; 상기 보호층 위로 제 3 포토레지스트층을 형성하고, 마스크 공정을 진행하여 소스 및 드레인 전극에 대응하는 영역에 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴 외부로 노출된 보호층을 패터닝하여 드레인 전극 일부와 게이트 절연막을 노출시키는 단계와; 상기 노출된 게이트 절연막과 드레인 전극 일부를 포함하여 전면에 투명 도전성 물질을 증착하여 투명도전막을 형성하는 단계와; 상기 투명도전막 하부에 위치한 포토레지스트 패턴을 스트립하여 제거함으로써 드레인 전극 일끝단과 연결된 화소전극을 형성하는 단계를 더욱 포함한다.
이때, 상기 보호층은 유기절연물질을 도포하여 형성하는 것을 특징으로 한다.
또한, 상기 비정질 실리콘층을 결정화 공정을 진행하여 폴리 실리콘층으로 결정화하는 단계는 상기 비정질 실리콘층에 적정 에너지 밀도를 갖는 레이저 빔을 조사하여 형성되는 것을 특징으로 한다.
또한, 상기 제 1 포토레지스층은 빛을 받는 부분이 현상 시 제거되는 포지티브 타입인 것이 특징이다.
또한, 상기 기판 상에 금속층을 형성하기 전에 버퍼층을 더욱 형성하는 단계를 포함한다.
또한, 상기 제 2 금속층 위로 전면에 제 2 포토레지스트층을 형성하고 회절노광을 실시하여 데이터 배선을 포함하여 소스 및 드레인 전극과 그 하부의 오믹 콘택층과 액티브층을 형성하는 단계는 상기 보호층 위로 포토레지스트를 도포하여 전면에 제 2 포토레지스트층을 형성하는 단계와; 상기 제 2 포토레지스트층 위로 투과영역과 차단영역 및 반투과영역을 갖는 마스크를 위치시키고, 회절노광을 실시하는 단계와; 상기 노광된 제 2 포토레지스트층을 현상하여 상기 마스크의 반투과영역에 대응된 게이트 전극의 상부 폴리 실리콘층에는 얇은 포토레지스트 패턴을 형성하며, 상기 마스크의 차단영역에 대응된 상기 얇은 포토레지스트 패턴 주위의 소정간격의 영역 및 데이터 배선이 형성될 영역에 두꺼운 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴 외부로 노출된 제 2 금속층 및 그 하부의 폴리 실리콘층을 에칭하여 제거함으로써 데이터 배선과 연결된 상태의 소스 드레인 금속층 및 그 하부의 액티브층과 오믹콘택층을 형성하는 단계와; 상기 얇은 포토레지스트 패턴을 제거하여 상기 연결된 상태의 소스 드레인 금속층 일부를 노출시키는 단계와; 상기 노출된 소스 드레인 금속층을 식각함으로써 하부의 액티브층을 노출시키며, 소정간격 이격한 소스 및 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극 위로 남아있는 두꺼운 포토레지스트 패턴을 제거하는 단계로 이루어지는 것을 특징으로 한다.
또한, 상기 제 1 금속층 또는 제 2 금속층은 서로다른 금속물질의 이중층으로 형성되는 것이 특징이다.
또한, 상기 금속물질은 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 구리(Cu), 구리합금 중에서 선택되는 것이 바람직하다.
이하, 본 발명의 실시예에 따른 폴리실리콘을 이용한 액정표시장치용 어레이 기판의 제조 방법에 대해 도면을 참조하여 설명한다.
<제 1 실시예>
도 8 내지 도 16은 본 발명의 제 1 실시예에 따른 폴리실리콘을 이용한 액정표시장치용 어레이 기판의 제조 공정에 따른 단면을 도시한 것이다. 특히, 상기 제조 단계에 따른 도면은 어레이 기판 중 표시부 내의 스위칭 소자인 박막 트랜지스터 형성 부분을 절단한 것을 도시한 것이다. 표시부 외측의 구동회로부 내에 구비된 인버터 또한 동일 구조를 갖는 박막 트랜지스터로서 형성되므로 이에 따른 제조 단계별 단면도는 생략하였다.
우선, 도 8에 도시한 바와 같이, 표시부와 구동회로부(미도시)를 포함하는 기판(101) 전면에 무기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiO2) 중에서 선택되는 하나를 증착하여 버퍼층(103)을 형성한다. 상기 버퍼층(103)은 상부에 형성되는 비정질 실리콘층을 폴리 실리콘층으로 결정화 할 경우, 레이저 조사 등에 의해 발생하는 열로 인해 기판(101) 내부에 존재하는 알칼리 이온, 예를 들면 칼륨 이온(K+), 나트륨 이온(Na+) 등이 발생할 수 있는데, 이러한 알칼리 이온에 의해 폴리 실리콘층의 막 특성이 저하되는 것을 방지하기 위해서 형성하는 것이다.
다음, 상기 기판 전면에 형성된 버퍼층(103) 위로 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 크롬(Cr), 몰리브덴(Mo), 구리(Cu), 구리합금 중에서 하나 또는 두 가지 금속물질을 연속 증착하여 단일층 또는 이중층의 금속층을 형성한다. 이중층을 갖는 금속층의 일례로서 알루미늄합금/몰리브덴의 구조 즉, 하부층에는 알루미늄합금, 상부층에는 몰리브덴으로 이루어진 이중층의 금속층을 형성하는 것이다. 도면에 있어서는 편의상 단일층으로 형성한 것을 도시하였다.
다음, 금속층(107) 위로 전면에 포토레지스트를 도포하여 포토레지스트층(108)을 형성한 후, 상기 포토레지스트층(108) 위로 빛을 투과시키는 투과영역(TA)과 빛을 차단하는 차단영역(BA)을 갖는 마스크(170)를 게이트 전극이 형성될 부분(GA) 및 게이트 배선이 형성될 영역(미도시)에는 투과영역(TA)이, 그 외 영역에서는 차단영역(BA)이 대응되도록 위치시킨다. 이후, 상기 마스크를 통해 빛(UV광)을 상기 기판(101) 상에 형성된 포토레지스트층(108)에 조사하는 노광공정을 실시한다.
이때, 본 실시예에서는 빛이 조사된 영역이 현상 시 남게되는 특성을 갖는 네가티브 타입(negative type)의 포토레지스트를 사용한 예를 보이고 있으나, 마스크의 패턴을 바꿈으로써 즉, 마스크 상의 투과영역과 차단영역의 패턴을 바꾸면 그 반대 특성을 갖는 포지티브 타입(positive type) 포토레지스트을 이용하여 노광 공정을 진행하여도 동일한 결과를 얻을 수 있다.
다음, 9에 도시한 바와 같이, 마스크(도 8 의 170)를 통해 노광된 포토레지스트층(도 8의 108)에 현상 공정을 진행하면 마스크(도 8 의 170)의 차단영역(도 8 의 BA)에 대응되어 빛이 차단된 부분의 포토레지스트층(도 8 의 108b)은 제거되어 하부의 금속층(107)을 노출시키고, 동시에 마스크(도 8의 170)의 투과영역(도 8의 TA)에 대응되어 빛이 조사된 영역 즉, 게이트 배선과 게이트 전극이 형성될 부분(GA, 미도시)의 포토레지스트층(도 8의 108a)은 현상액에 의해 제거되지 않고 그대로 남게되어 포토레지스트 패턴(109)을 형성하게 된다.
다음, 도 10에 도시한 바와 같이, 상기 포토레지스트 패턴(도 9의 109) 외부로 노출된 금속층(도 9의 107)에 에칭 공정을 진행함으로써 버퍼층(103) 위로 게이트 배선(미도시) 및 게이트 전극(113)을 형성한다.
여기서 이후 설명의 편의를 위해 마스크 공정에 대해 정의한다. 도 8 내지 도 10을 통해 전술한 바와 같이 포토레지스트를 도포하고, 마스크를 이용하여 노광하고, 노광된 포토레지스트를 현상하는 일련의 공정을 마스크 공정이라 칭하며, 제 1 마스크 공정을 진행하여 게이트 전극을 포함하는 게이트 배선을 형성한 것을 설명한 것이다. 이후에는 전술한 일련의 공정을 마스크 공정이라 간단히 표현한다.
다음, 도 11에 도시한 바와 같이, 상기 게이트 배선(미도시)과 게이트 전극(113)이 형성된 기판(101)에 에슁(ashing) 또는 스트립(strip)공정을 실시하여, 상기 게이트 배선(미도시) 및 게이트 전극(113) 상에 남아있는 포토레지스트 패턴(도 10의 109)을 제거한다.
다음, 상기 게이트 배선(미도시)과 게이트 전극(113) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx) 중에 하나를 증착하여 게이트 절연막(118)을 형성하고, 연속하여 상기 게이트 절연막(118) 위로 비정질 실리콘(a-Si)을 증착하여 비정질 실리콘층(미도시)을 형성한다.
다음, 상기 기판(101) 전면에 형성된 비정질 실리콘층(미도시)을 결정화함으 로써 폴리 실리콘층을 형성한다. 즉, 상기 비정질 실리콘층(미도시)에 적정한 에너지 밀도를 갖는 레이저 빔 등을 조사하면 상기 비정질 실리콘층(미도시)이 용융되고, 상기 용융된 비정질 실리콘층(미도시)이 응고되는 과정에서 재결정화됨으로써 폴리 실리콘층(123)을 형성하게 되는 것이다. 이때, 상기 비정질 실리콘층(미도시)의 결정화는 308nm의 파장을 갖는 엑시머 레이저를 이용한 ELA(Excimer Laser Annealing) 또는 SLS(Sequential lateral Solidification) 결정화법을 이용하여 폴리 실리콘층(123)으로 결정화하는 것이 바람직하다.
다음, 도 12에 도시한 바와 같이, 상기 폴리 실리콘층(도 11의 123) 위로 포토레지스트를 전면에 도포하여 포토레지스트층(130)을 형성한다. 이때, 상기 포토레지스트층(130)은 빛을 받는 부분이 현상 시 제거되는 특성을 갖는 포지티브(positive) 특성을 갖는 포토레지스트를 사용한 것이 특징이다.
다음, 상기 폴리 실리콘층(123) 위로 포토레지스트층(130)이 형성된 기판(101)의 배면으로 빛(UV광)을 조사하는 배면노광을 실시한다. 이때, 상기 배면노광은 투과영역과 차단영역을 갖는 마스크가 없이 상기 기판(101)의 배면에 빛(UV광)을 조사하는 것이 특징이다. 이때, 상기 기판(101)의 배면으로 조사된 빛(UV광)은 기판(101) 상의 버퍼층(130) 위로 형성된 게이트 배선(미도시)과 게이트 전극(113)에 대응되는 부분에는 상기 빛(UV광)이 차단됨으로써 상부의 포지티브 특성을 갖는 포토레지스트층(130)에 조사되지 않고, 그 외의 영역에는 배면에서 조사되는 빛(UV광)이 상기 포토레지스트층(130)에 조사되어 진다.
다음, 배면 노광을 실시한 기판(101) 상의 포토레지스트층(130)에 현상 공정 을 실시하면, 도 13에 도시한 바와 같이, 빛(UV광)이 조사된 부분의 포토레지스트층(미도시)은 제거되고, 빛(UV광)이 하부의 게이트 배선(미도시) 및 게이트 전극(113)에 의해 차단된 부분의 포토레지스트층은 남게되어 포토레지스트 패턴(131)을 형성한다(제 2 마스크 공정). 이때, 상기 포토레지스트 패턴(131)은 게이트 전극(113)과 게이트 배선(미도시)에 대응되는 폴리 실리콘층(123) 상부에만 형성되었음을 알 수 있다.
다음, 상기 게이트 배선(미도시)과 게이트 전극(113)에 대응하여 포토레지스트 패턴(131)이 형성된 기판(101) 전면에 더욱 정확히는 기판(101) 상의 폴리 실리콘층(123)에 고농도인 1015/㎠ 내지 9*1016/㎠ 정도의 도즈량을 갖는 이온주입에 의한 p+도핑을 진행한다.
이때, 상기 폴리 실리콘층(123) 중 게이트 전극(113) 및 게이트 배선(미도시)에 대응되는 부분에 대응하여 포토레지스트 패턴(131)이 형성된 영역의 폴리 실리콘층(123a)은 상기 포토레지스트 패턴(131)이 블록킹 마스크로 작용하여 p+도핑이 이루어지지 않아, 순수 폴리 실리콘층(123a)으로 남아있게 되고, 그 외의 상기 포토레지스트 패턴(131) 외부로 노출된 폴리 실리콘층(123b)은 p+ 도핑이 이루어져 p형 오믹콘택층(123b)을 형성하게 된다.
전술한 바와 같이 배면 노광을 통해 게이트 전극(113) 상부에 포토레지스트 패턴(131)을 형성하게 되면 기판(101)의 전면에서 마스크를 이용하여 노광을 실시하여 포토레지스트 패턴을 형성한 것 대비 더욱 정확히 게이트 전극(113)에 대응하 는 폴리 실리콘층(123a) 위로 포토레지스트 패턴(131)을 형성하게 된다. 즉, 마스크를 이용하여 기판의 전면부에 진행하는 마스크 공정은 상기 노광 마스크 내의 투과영역과 차단영역을 정확히 기판 상에 대응시키기 위하여 마스크 얼라인(align)을 실시하게 된다. 하지만, 이러한 노광 장치내의 마스크 얼라인(align)은 장치 특성상 오차범위를 갖고 있으며, 정확한 마스크 얼라인(align)이 이루어졌다고 하는 것은 마스크 얼라인(align) 정도가 상기 오차범위 내에 있다는 것을 의미하게 된다. 따라서 상기 게이트 전극에 정확히 대응하는 포토레지스트 패턴을 형성하는 것은 불가능하다. 따라서 상기 게이트 전극에 대응되는 곳에 형성된 포토레지스트 패턴은 상기 오차범위 내에서 게이트 전극의 좌우측으로 쉬프트(shift)되어 형성되고 이에 의해 p+도핑을 실시하게 되면 게이트 전극 상부에 p+도핑된 폴리 실리콘층 즉 오믹 콘택층이 하부의 게이트 배선을 기준으로 좌측 또는 우측으로 치우쳐 형성됨으로써 박막 트랜지스터의 특성을 저하시키게 된다. 또한, 상기 얼라인(align) 정도가 오차범위를 벗어나면 미스얼라인(misalign)에 의한 불량이 발생하게 된다.
하지만, 본 발명의 제 1 실시예에서는 게이트 전극(113)을 마스크로 하여 배면노광을 실시함으로써 상기 게이트 전극(113)에 정확이 대응하는 포토레지스트 패턴(131)을 형성함으로써 오믹 콘택층(123b)의 쉬프트(shift)에 의한 박막 트랜지스터의 특성 저하가 발생하지 않으며, 미스얼라인(misalign)에 의한 불량도 발생하지 않게 되는 장점을 갖는다.
다음, 도 14에 도시한 바와 같이, 상기 게이트 배선(미도시) 및 게이트 전극(113) 상에 형성된 포토레지스트 패턴(도 13의 131)을 스트립(strip) 또는 에 싱(ashing) 공정을 진행하여 제거한 후, 상기 폴리 실리콘층(123) 전면에 금속물질을 증착하여 금속층(140)을 형성한다. 이때, 상기 금속층(140)도 금속물질을 연속하여 이중으로 증착함으로써 이중층으로 형성할 수 도 있으며, 본 발명에서는 편의상 단일층으로 형성한 것으로 도시하였다.
다음, 상기 금속층 위로 포지티브 타입의 포토레지스트를 도포하여 포토레지스트층(183)을 형성한다.
다음, 상기 포토레지스트층(183) 상부로 투과영역(TA)과 차단영역(BA)과 반투과영역(HTA)을 갖는 마스크(190)를 소정간격 이격하여 위치시키고, 마스크 얼라인(align)을 실시한다. 이때, 상기 마스크(190) 내의 각 영역과 기판(101) 간의 위치관계에 대해 설명하면, 상기 마스크(190) 내의 차단영역(BA)은 데이트 배선을 포함한 소스 및 드레인 전극이 형성되어야 할 부분(SA, DA)에 대응하도록 하고, 마스크(190) 상의 반투과영역(HTA)은 도핑되지 않은 순수 폴리 실리콘층(123a)에 대응되도록 하고, 그 외의 기판(101) 영역에는 투과영역(TA)이 대응되도록 마스크(190)를 기판(101) 상에 얼라인(align)시킨다.
이후, 전술한 바와 같이 얼라인(align) 된 마스크(190)를 통해 상기 기판(101)상의 포토레지스트층(183)에 노광을 실시한다. 이때, 상기 마스크(190)상의 반투과영역(HTA)을 통해서는 회절노광이 실시되는 것이 특징이다. 상기 회절노광은 마스크(190) 내의 반투과영역(HTA)은 소정 폭과 일정간격을 갖는 다수의 슬릿이 구비된 형태로 이루어지는데, 상기 슬릿에 의해 조사되는 빛이 회절하게 되는 현상을 이용하는 노광법이다. 슬릿의 폭과 간격을 조절함으로써 상기 마스크(190) 의 반투과영역(HTA)을 통과하는 빛량을 조절함으로써 최종적으로 포토레지스트층(183)에 조사되는 빛량이 조절되어 두께가 다른 포토레지스트층을 형성할 수 있다.
따라서, 전술한 마스크(190)를 통한 노광을 실시한 후, 현상하면, 도 15에 도시한 바와 같이, 마스크(도 14의 190)의 차단영역(도 14의 BA)에 대응된 부분 영역 즉, 데이터 배선과 소스 및 드레인 전극이 형성되어야 할 영역(미도시, SA, DA )에 대응되는 영역에는 두꺼운 포토레지스트 패턴(184a)이 형성되고, 마스크(도 14의 190)의 반투과영역(도 14의 HTA)에 대응된 영역 즉, 순수 폴리 실리콘층(123a)이 형성된 영역에 대응하여서는 얇은 두께의 포토레지스트 패턴(184b)이 형성되며, 그 외의 마스크(도 14의 190)의 투과영역(도 14의 TA)에 대응된 영역에는 포토레지스트층이 제거되어 하부의 금속층(140)이 노출된다.(제 3 마스크 공정)
다음, 도 16에 도시한 바와 같이, 상기 포토레지스트 패턴(도 15의 184a, 184b) 외부로 노출된 금속층(도 15의 140)과 그 하부의 폴리 실리콘층(도 15의 123)을 연속하여 에칭하여 제거함으로써 하부의 게이트 절연막(118)을 노출시키고, 동시에 데이터 배선(미도시)과 이어진 상태의 소스 드레인 금속층(141)을 형성한다.
다음, 상기 드레인 배선(미도시)과 이어진 상태의 소스 드레인 금속층(141)이 형성된 기판(101)에 드라이 에칭을 실시하여 상기 얇은 두께의 포토레지스트 패턴(도 15의 184b)을 제거함으로써 하부의 이어진 상태의 소스 드레인 금속층(141) 일부 즉, 순수 폴리 실리콘층(123a)에 대응되는 영역을 노출시킨다. 이때, 상기 드 라이 에칭에 의해 두껍게 형성된 포토레지스트 패턴(184a)은 그 두께가 얇아지게 된다.
다음, 도 17에 도시한 바와 같이, 상기 노출된 소스 드레인 금속층(도 16의 141)을 에칭함으로서 하부의 순수 폴리 실리콘층(123a)을 노출시키며, 상기 노출된 순수 폴리 실리콘층(123a)을 사이로 소정간격 이격한 소스 및 드레인 전극(145a, 145b)을 형성한다. 이때, 상기 노출된 순수 폴리 실리콘층(123a)은 채널을 형성하는 액티브층(123a)이 된다.
다음, 데이터 배선(미도시)과 소스 및 드레인 전극(145a, 145b) 상에 남아있는 두께가 얇아진 포토레지스트 패턴(도 16의 184a)을 스트립(strip) 또는 에싱(ashing)을 진행하여 제거한다.
다음, 도 18에 도시한 바와 같이, 상기 소스 및 드레인 전극(145a, 145b)과 데이터 배선(미도시) 및 노출된 게이트 절연막(118) 위로 전면에 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx) 중에서 선택된 하나를 전면에 증착하여 보호층(150)을 형성한다. 이때, 상기 보호층(150)은 도면에서는 산화실리콘(SiO2) 또는 질화실리콘(SiNx)의 단일층으로 형성하였으나, 산화실리콘(SiO2)층을 하부층, 질화실리콘(SiNx)층을 상부층으로 하여 이중층으로 형성할 수도 있으며, 또는 유기절연물질인 벤조사이클로부텐(BCB) 또는 포토 아크릴(photo acryl) 중 어느 하나를 도포하여 유기물질로 이루어진 보호층을 형성할 수 도 있다. 도면에서는 무기절연물질로 이루어진 단일층의 보호층(150)을 형성한 것을 보이고 있다.
전술한 단계까지가 어레이 기판 내의 표시부의 스위칭 소자와 표시부 외측의 구동회로부 내의 PMOS형 인버터 내의 박막 트랜지스터의 제조 과정을 설명한 것이다. 이후에는 구동회로부 내의 인버터용 박막 트랜지스터를 제외한 표시부 내의 스위칭 소자와 상기 소자와 연결된 화소전극을 형성하는 단계를 설명한다.
다음, 상기 보호층(150)에 제 4 마스크 공정을 실시하여 그 일부를 패터닝함으로써 드레인 전극(145b) 일부를 노출시키는 드레인 콘택홀(151)을 형성한다.
다음, 도 19에 도시한 바와 같이, 상기 드레인 콘택홀(151)이 형성된 보호층(150) 위로 투명도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO) 중 하나를 전면에 증착하고, 제 5 마스크 공정을 진행하여 패터닝함으로써 상기 드레인 콘택홀(151)을 통해 드레인 전극(145b)과 접촉하는 화소전극(160)을 게이트 배선(미도시)과 데이트 배선(미도시)이 교차하여 형성하는 화소영역(PA)에 각각 형성함으로써 어레이 기판을 완성한다.
전술한 제 1 실시예에 의한 폴리실리콘을 이용한 액정표시장치용 어레이 기판은 보텀 게이트 구조의 박막 트랜지스터를 형성함으로써 총 5개 마스크 공정에 의해 제작하였다. 따라서, 종래와 비교하여 1회의 마스크 공정을 생략함으로써 제조 비용을 저감하는 효과를 갖는다.
또한, 5회의 마스크 공정 중 p+도핑 블록킹 마스크로 이용되는 포토레지스트 패턴을 형성하는 마스크 공정은 게이트 전극을 마스크로 이용하여 기판의 배면에서 노광을 실시함으로써 마스크의 미스얼라인(misalign)으로 인한 노광 불량을 방지하는 효과를 가지며, 나아가 얼라인(align) 오차에 의한 게이트 전극 상부의 오믹콘 택층이 쉬프트(shift)됨으로써 박막 트랜지스터의 특성을 저하시키는 것을 방지하는 효과를 갖는다.
<제 2 실시예>
본 발명의 제 2 실시예에 의한 폴리실리콘을 이용한 액정표시장치용 어레이 기판의 제조 방법은 총 4회의 마스크 공정을 통해 어레이 기판을 제조하는 것을 제안한다. 상기 제 2 실시예의 경우 제 1 실시예의 제 3 마스크 공정까지 진행하여 형성하는 소스 및 드레인 전극을 포함하는 박막 트랜지스터 형성 단계까지는 동일하게 진행되므로 상기 단계까지의 설명은 생략하고, 상기 박막 트랜지스터 위로 보호층을 형성하는 단계부터 설명한다.
도 20 내지 도 22는 본 발명의 제 2 실시예에 의한 폴리 실리콘을 이용한 액정표시장치용 어레이 기판의 제조 공정별 단면을 도시한 것이다. 이때, 상기 도면은 제 1 실시예와 동일한 부분에 대한 단면을 도시하였다.
우선, 도 20에 도시한 바와 같이, 소스 및 드레인 전극(245a, 245b)을 포함하는 박막 트랜지스터가 형성된 기판(201) 전면에 유기절연물질 예를들면 벤조사이클로부텐(BCB) 또는 포토 아크릴(photo acryl) 중 어느 하나를 도포하여 유기물질로 이루어진 보호층(250)을 형성한다. 상기 보호층(250)은 전술한 유기절연물질 이외의 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx) 중 어느 하나를 증착하여 형성할 수 있다. 하지만 추후 공정의 특성상 보호층(250)은 유기절연물질로써 두껍게 형성되는 것이 바람직하다.
다음, 상기 보호층(250) 위로 전면에 포토레지스트를 도포하여 포토레지스트층(267)을 형성하고, 제 4 마스크 공정을 진행하여 상기 포토레지스트층을 패터닝함으로써 표시부에 있어 각 화소영역(PA) 내의 각 박막 트랜지스터가 형성된 부분(TrA) 및 각 배선(미도시)에 대응하여 포토레지스트 패턴(267)을 형성하고 그 외의 표시부 내의 화소영역(P)에는 현상하여 제거함으로써 보호층(250)을 노출시킨다. 이때, 도시하지 않았지만, 상기 표시부 외의 구동회로부에는 전면에 포토레지스트 패턴을 형성한다. 이때, 표시부 내에 각 박막 트랜지스터가 형성된 부분(TrA)에 대응하여 형성된 포토레지스트 패턴(267)은 하부의 박막 트랜지스터를 형성하는 요소 중 드레인 전극(245b)의 일부 더욱 정확히는 소스 전극(245a)과 마주하는 일끝 외의 타끝 일부 영역에 대해서는 형성되지 않도록 한 것이 특징이다.
다음, 상기 포토레지스트 패턴(267) 외부로 노출된 보호층(250)을 에칭함으로써 상기 보호층(250) 하부에 위치한 드레인 전극(245b) 일끝을 포함하여 게이트 절연막(118)을 노출시킨다. 이때, 상기 게이트 절연막(118)이 노출된 영역은 게이트 배선(미도시)과 데이터 배선(미도시)이 교차하여 형성되는 화소 내부의 상기 화소보다 작은 영역을 갖는 영역이 된다.
다음, 도 21에 도시한 바와 같이, 상기 드레인 전극(245b) 일부 및 게이트 절연막(118)이 노출된 기판(201) 전면에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO) 중 하나를 전면에 증착하여 투명도전막(255a, 255b)을 형성한다. 이때, 상기 투명도전막(255a, 255b)은 그 두께가 얇게 형성됨으 로써 높은 단차를 갖는 부분의 측면에는 거의 형성되지 않거나 또는 그 두께가 얇게 형성된다. 특히 박막 트랜지스터 상부에 형성된 포토레지스트 패턴(267)은 그 두께가 통상적으로 2㎛이상이 되므로 상기 포토레지스트 패턴(267)의 측면에는 상기 투명도전막(255)이 거의 형성되지 않으며, 또한, 유기절연물질로써 1㎛이상의 비교적 높은 두께를 가지며 형성된 보호층(250)의 측면에도 상기 투명도전막(255a, 255b)이 거의 형성되지 않거나 매우 얇은 두께로 형성된다.
다음, 도 22에 도시한 바와 같이, 상기 전면에 투명도전막(도 21의 255a, 255b)이 형성된 기판(201)에 남아있는 포토레지스트 패턴(도 21의 267)을 스트립(strip)하여 제거함으로써 어레이 기판을 완성한다. 이때, 포토레지스트 패턴(도 21의 267)이 제거됨으로써 상기 포토레지스트 패턴(도 21의 267) 상부에 형성된 투명도전막(도 21의 255a) 또한 동시에 제거된다. 따라서, 제거되지 않고 기판(201) 상에 남아있는 투명도전막(도 21의 255b)은 화소전극(260)을 형성하게 되며, 이때 상기 화소전극(260)은 전단계에서 보호층(250)을 패터닝함으로써 상기 보호층(250) 외부로 노출되도록 형성된 드레인 전극(245b) 일끝단과 직접 증착되어 형성되었으므로 보호층(250) 상부의 포토레지스트 패턴(도 21의 267)이 제거되며 동시에 일부 투명도전막(도 21의 255a)이 제거되어도 여전히 상기 보호층(250) 외부로 노출된 드레인 전극(245b) 일끝단과 접촉한 상태를 유지하게 된다.
도 21에서 전술한 포토레지스트 패턴을 이용한 막의 제거 방법을 리프트 오프(lift-off)법이라 하는데, 이는 포토레지스트의 특성 및 박막 증착의 특성을 이용한 것이다. 포토레지스트는 스트립 공정 진행 시 스트립액에 일부는 녹지만, 상 기 스트립액이 포토레지스트층과 상기 포토레지스트층이 접착된 기판 또는 막 사이의 계면으로 침투함으로써 포토레지스트층이 기판 또는 막과 분리되도록 하여 포토레지스트를 제거하게 된다. 또한, 금속물질을 스퍼터링 장치를 이용하여 기판 또는 기판상에 형성된 특정막 위로 증착시는 기판에 평행한 면에 대해서는 증착이 고르게 잘 이루어지나 높은 단차를 갖는 영역의 상기 단차의 측면에는 증착이 거의 이루어지지 않는 특성이 있다.
따라서, 본 발명의 제 2 실시예에 의한 폴리실리콘을 이용한 액정표시장치용 어레이 기판의 제조 방법은 전술한 포토레지스트의 특성과 증착 특성을 잘 이용한 리프트 오프 공정을 통해 마스크 공정을 1회 더 생략하여 총 4회의 마스크 공정에 의해 제조하는 특징을 갖는다.
이와 같이, 본 발명의 실시예에 따른 폴리실리콘을 이용한 액정표시장치용 액정표시장치용 어레이 기판의 제작 시, 보텀 게이트 구조로써 게이트 전극을 형성하고, 상기 게이트 전극을 마스크로 하여 상기 게이트 전극에 대응되는 폴리실리콘층 위로 포토레지스트 패턴을 형성하고 도핑함으로써 마스크 미스얼라인에 의한 노광 불량을 향상시키는 효과가 있으며, 동시에 도핑된 오믹콘택층이 게이트 전극을 기준으로 정확히 좌우대칭으로 형성됨으로써 박막 트랜지스터의 특성을 향상시키는 효과가 있다.
또한, 총 5회 또는 총 4회의 마스크 공정에 의해 폴리실리콘을 이용한 액정 표시장치용 어레이 기판을 제작함으로써 공정수를 줄임으로써 제조 시간 및 제조 비용을 감소시키는 효과가 있다.
Claims (10)
- 기판 상에 제 1 금속층을 전면에 형성하는 단계와;상기 제 1 금속층에 게이트 전극을 포함하는 게이트 배선을 형성하는 단계와;상기 게이트 전극과 게이트 배선이 형성된 기판 전면에 게이트 절연막과 비정질 실리콘층을 형성하는 단계와;상기 비정질 실리콘층을 결정화 공정을 진행하여 폴리 실리콘층으로 결정화하는 단계와;상기 폴리 실리콘층 위로 제 1 포토레지스트층을 형성한 후, 상기 게이트 전극을 마스크로 이용하여 배면노광을 실시하여 상기 게이트 전극에 대응하는 영역의 폴리 실리콘층 위로 포토레지스트 패턴을 형성하는 단계와;상기 포토레지스트 패턴을 블록킹 마스크로 하여 적정 도즈량을 갖는 p+ 도핑을 실시하는 단계와;상기 도핑이 실시된 폴리실리콘층 위로 전면에 제 2 금속층을 형성하는 단계와;상기 제 2 금속층 위로 전면에 제 2 포토레지스트층을 형성하고 회절노광을 실시하여 데이터 배선을 포함하여 소스 및 드레인 전극과 그 하부의 오믹 콘택층과 액티브층을 형성하는 단계를 포함하는 폴리 실리콘을 이용한 액정표시장치용 어레이 기판의 제조 방 법.
- 제 1 항에 있어서,상기 소스 및 드레인 전극과 그 하부의 오믹 콘택층과 액티브층을 형성하는 단계 이후에는 상기 소스 및 드레인 전극 위로 보호층을 형성하는 단계와;상기 보호층이 형성된 기판에 마스크 공정을 진행하여 드레인 콘택홀을 형성하는 단계와;상기 드레인 콘택홀이 구비된 보호층 위로 투명 도전성 물질을 증착하고 상기 드레인 콘택홀을 통해 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 더욱 포함하는 폴리 실리콘을 이용한 액정표시장치용 어레이 기판의 제조 방법.
- 제 1 항에 있어서,상기 소스 및 드레인 전극과 그 하부의 오믹 콘택층과 액티브층을 형성하는 단계 이후에는 상기 소스 및 드레인 전극 위로 전면에 보호층을 형성하는 단계와;상기 보호층 위로 제 3 포토레지스트층을 형성하고, 마스크 공정을 진행하여 소스 및 드레인 전극에 대응하는 영역에 포토레지스트 패턴을 형성하는 단계와;상기 포토레지스트 패턴 외부로 노출된 보호층을 패터닝하여 드레인 전극 일 부와 게이트 절연막을 노출시키는 단계와;상기 노출된 게이트 절연막과 드레인 전극 일부를 포함하여 전면에 투명 도전성 물질을 증착하여 투명도전막을 형성하는 단계와;상기 투명도전막 하부에 위치한 포토레지스트 패턴을 스트립하여 제거함으로써 드레인 전극 일끝단과 연결된 화소전극을 형성하는 단계를 더욱 포함하는 폴리 실리콘을 이용한 액정표시장치용 어레이 기판의 제조 방법.
- 제 1 항에 있어서,상기 비정질 실리콘층을 결정화 공정을 진행하여 폴리 실리콘층으로 결정화하는 단계는 상기 비정질 실리콘층에 적정 에너지 밀도를 갖는 레이저 빔을 조사하여 형성되는 것을 특징으로 하는 폴리 실리콘을 이용한 액정표시장치용 어레이 기판의 제조 방법.
- 제 1 항에 있어서,상기 제 1 포토레지스층은 빛을 받는 부분이 현상 시 제거되는 포지티브 타입인 것이 특징인 폴리 실리콘을 이용한 액정표시장치용 어레이 기판의 제조 방법.
- 제 1 항에 있어서,상기 기판 상에 금속층을 형성하기 전에 버퍼층을 더욱 형성하는 단계를 포함하는 폴리 실리콘을 이용한 액정표시장치용 어레이 기판의 제조 방법.
- 제 1 항에 있어서,상기 제 2 금속층 위로 전면에 제 2 포토레지스트층을 형성하고 회절노광을 실시하여 데이터 배선을 포함하여 소스 및 드레인 전극과 그 하부의 오믹 콘택층과 액티브층을 형성하는 단계는상기 보호층 위로 포토레지스트를 도포하여 전면에 제 2 포토레지스트층을 형성하는 단계와;상기 제 2 포토레지스트층 위로 투과영역과 차단영역 및 반투과영역을 갖는 마스크를 위치시키고, 회절노광을 실시하는 단계와;상기 노광된 제 2 포토레지스트층을 현상하여 상기 마스크의 반투과영역에 대응된 게이트 전극의 상부 폴리 실리콘층에는 얇은 포토레지스트 패턴을 형성하며, 상기 마스크의 차단영역에 대응된 상기 얇은 포토레지스트 패턴 주위의 소정간격의 영역 및 데이터 배선이 형성될 영역에 두꺼운 포토레지스트 패턴을 형성하는 단계와;상기 포토레지스트 패턴 외부로 노출된 제 2 금속층 및 그 하부의 폴리 실리 콘층을 에칭하여 제거함으로써 데이터 배선과 연결된 상태의 소스 드레인 금속층 및 그 하부의 액티브층과 오믹콘택층을 형성하는 단계와;상기 얇은 포토레지스트 패턴을 제거하여 상기 연결된 상태의 소스 드레인 금속층 일부를 노출시키는 단계와;상기 노출된 소스 드레인 금속층을 식각함으로써 하부의 액티브층을 노출시키며, 소정간격 이격한 소스 및 드레인 전극을 형성하는 단계와;상기 소스 및 드레인 전극 위로 남아있는 두꺼운 포토레지스트 패턴을 제거하는 단계로 이루어지는 것을 특징으로 하는 폴리 실리콘을 이용한 액정표시장치용 어레이 기판의 제조 방법.
- 제 3 항에 있어서,상기 보호층은 유기절연물질을 도포하여 형성하는 것을 특징으로 하는 폴리 실리콘을 이용한 액정표시장치용 어레이 기판의 제조 방법.
- 제 1 항에 있어서,상기 제 1 금속층 또는 제 2 금속층은 서로다른 금속물질의 이중층으로 형성되는 것이 특징인 폴리 실리콘을 이용한 액정표시장치용 어레이 기판의 제조 방법.
- 제 1 항에 있어서,상기 금속물질은 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 구리(Cu), 구리합금 중에서 선택되는 것이 특징인 폴리 실리콘을 이용한 액정표시장치용 어레이 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040049507A KR101061763B1 (ko) | 2004-06-29 | 2004-06-29 | 폴리실리콘을 이용한 액정표시장치용 어레이 기판의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040049507A KR101061763B1 (ko) | 2004-06-29 | 2004-06-29 | 폴리실리콘을 이용한 액정표시장치용 어레이 기판의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060000595A true KR20060000595A (ko) | 2006-01-06 |
| KR101061763B1 KR101061763B1 (ko) | 2011-09-05 |
Family
ID=37103871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040049507A KR101061763B1 (ko) | 2004-06-29 | 2004-06-29 | 폴리실리콘을 이용한 액정표시장치용 어레이 기판의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101061763B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7863607B2 (en) | 2007-06-14 | 2011-01-04 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| US9679991B2 (en) | 2014-07-16 | 2017-06-13 | Samsung Electronics Co., Ltd. | Method for manufacturing semiconductor device using gate portion as etch mask |
| KR20200006150A (ko) * | 2011-01-28 | 2020-01-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
-
2004
- 2004-06-29 KR KR1020040049507A patent/KR101061763B1/ko active IP Right Grant
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7863607B2 (en) | 2007-06-14 | 2011-01-04 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| KR20200006150A (ko) * | 2011-01-28 | 2020-01-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR20210056300A (ko) * | 2011-01-28 | 2021-05-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US9679991B2 (en) | 2014-07-16 | 2017-06-13 | Samsung Electronics Co., Ltd. | Method for manufacturing semiconductor device using gate portion as etch mask |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101061763B1 (ko) | 2011-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100584715B1 (ko) | 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법 | |
| KR100584716B1 (ko) | 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법 | |
| US7907226B2 (en) | Method of fabricating an array substrate for liquid crystal display device | |
| US7358528B2 (en) | Liquid crystal display device and fabrication method thereof | |
| KR101221951B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| JP4546444B2 (ja) | 液晶表示装置及びその製造方法 | |
| US7804550B2 (en) | Liquid crystal display device and method of fabricating the same | |
| KR100724485B1 (ko) | 액정표시장치의 박막트랜지스터 제조방법 | |
| JP2005301223A (ja) | 液晶表示装置のアレイ基板及びその製造方法 | |
| KR101256708B1 (ko) | 액정표시장치의 제조방법 | |
| KR20120007764A (ko) | 마이크로 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 | |
| KR101043992B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR101061763B1 (ko) | 폴리실리콘을 이용한 액정표시장치용 어레이 기판의 제조방법 | |
| KR101037322B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR101226975B1 (ko) | 구동회로 일체형 액정표시장치용 어레이 기판 및 그제조방법 | |
| KR101224049B1 (ko) | 액정표시장치의 제조방법 | |
| KR101022806B1 (ko) | 고개구율 어레이 기판의 제조 방법 | |
| KR20050003258A (ko) | 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법 | |
| KR20090073479A (ko) | 액정표시장치용 어레이 기판 및 그의 제조방법 | |
| KR100978256B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR101048903B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR101148526B1 (ko) | 액정표시장치의 박막트랜지스터 제조방법 | |
| KR101106559B1 (ko) | 액정표시장치용 어레이 기판의 제조 방법 | |
| KR20110016201A (ko) | 액정표시장치의 제조방법 | |
| KR101982727B1 (ko) | 어레이 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150728 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160712 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170713 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190723 Year of fee payment: 9 |